CN104979405A - 一种薄膜晶体管、阵列基板及显示装置 - Google Patents
一种薄膜晶体管、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN104979405A CN104979405A CN201510435115.8A CN201510435115A CN104979405A CN 104979405 A CN104979405 A CN 104979405A CN 201510435115 A CN201510435115 A CN 201510435115A CN 104979405 A CN104979405 A CN 104979405A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- layer
- material layer
- active layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229910021389 graphene Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000002310 reflectometry Methods 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000000985 reflectance spectrum Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例提供一种薄膜晶体管、阵列基板及显示装置，涉及显示技术领域，可避免或阻止绝大多数光线照射到有源层相对于源极与漏极之间的相对区域中，避免或降低TFT导通时Vth电压产生偏移，保证了TFT具有良好的电性能与信赖性。该薄膜晶体管包括：位于衬底基板上的栅极、由金属氧化物半导体构成的有源层、源极与漏极；位于有源层远离栅极一侧的遮光层，且遮光层在衬底基板上的投影至少覆盖有源层对应于源极与漏极之间的相对区域在衬底基板上的投影；遮光层包括交替排列的第一、第二材料层，且第一、第二材料层的层数之和为大于1的奇数；第一、第二材料层的折射率不同。用于薄膜晶体管及包括该薄膜晶体管的阵列基板、显示装置的制备。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板及显示装置。
背景技术
TFT(Thin Film Transistor，薄膜晶体管)作为显示器中像素单元的开关，是显示器中的重要元件之一。传统的TFT采用a-Si(非晶硅)材料作为有源层，其载流子迁移率仅为0.5cm2/V·s，难以满足目前大尺寸、高驱动频率的显示器的驱动需要。因此，人们将研究目光转向具有高载流子迁移率的氧化物半导体作为有源层的材料，如氧化锌(Zinc Oxide，简称ZnO)、氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)以及氧化锌锡(Zinc Tin Oxide，简称ZTO)等。
然而，由于氧化物半导体受光照会产生光电流，而现有的TFT结构中，由金属材料构成的栅极只能阻挡有源层一侧的光线，由于背光源的光线反射等原因仍有光线会照射到有源层中，使得TFT导通时的阈值电压(Vth)发生偏移，影响TFT的电性能与信赖性。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种薄膜晶体管、阵列基板及显示装置，可避免或阻止绝大多数光线照射到有源层相对于源极与漏极之间的相对区域中，避免或降低TFT导通时Vth电压产生偏移，保证了TFT具有良好的电性能与信赖性。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面、本发明实施例提供了一种薄膜晶体管，所述薄膜晶体管包括：位于衬底基板上的栅极、由金属氧化物半导体构成的有源层、以及相对设置的源极与漏极；其特征在于，所述薄膜晶体管还包括：位于所述有源层远离所述栅极一侧的遮光层，且所述遮光层在所述衬底基板上的投影至少覆盖所述有源层对应于所述源极与所述漏极之间的相对区域在所述衬底基板上的投影；其中，所述遮光层包括：交替排列的第一材料层与第二材料层，且所述第一材料层与所述第二材料层的层数之和为大于1的奇数；所述第一材料层与所述第二材料层的折射率不同。
可选的，所述第一材料层由硅材料构成；所述第二材料层由氧化硅材料构成。
优选的，所述第一材料层的厚度为32.4nm的x倍；所述第二材料层的厚度为85.6nm的x倍；其中，x为正整数。
优选的，所述第一材料层与所述第二材料层的层数之和为7层。
作为一种可选的方式，所述栅极位于所述有源层靠近所述衬底基板的一侧；所述有源层与所述源极、所述漏极直接接触；所述遮光层在所述衬底基板上的投影覆盖所述源极、所述漏极、以及所述有源层。
作为另一种可选的方式，所述栅极位于所述有源层远离所述衬底基板的一侧；所述有源层位于所述遮光层上，且所述遮光层在所述衬底基板上的投影覆盖所述源极、所述漏极、以及所述有源层。
在上述基础上优选的，所述第二材料层与所述有源层相接触。
另一方面、本发明实施例还提供了一种阵列基板，包括上述任一项所述的薄膜晶体管。
可选的，所述阵列基板还包括：像素电极；所述薄膜晶体管中的遮光层上设置有露出漏极的过孔；所述像素电极通过所述过孔与所述像素电极相接触。
再一方面、本发明实施例还提供了一种显示装置，包括上述所述的阵列基板。
基于此，本发明实施例提供的上述薄膜晶体管由于在由金属氧化物半导体构成的有源层远离栅极的一侧设置有具有DBR结构的遮光层，遮光层在衬底基板上的投影至少覆盖有源层对应于源极与漏极之间的相对区域在衬底基板上的投影，从而可避免或阻止绝大多数光线照射到有源层中的相对区域内，避免或降低了TFT导通时Vth电压产生偏移，保证了TFT具有良好的电性能与信赖性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的剖面结构示意图一；
图2为本发明实施例提供的一种薄膜晶体管的剖面结构示意图二；
图3(a)为本发明实施例提供的一种薄膜晶体管中遮光层的剖面结构示意图一；
图3(b)为本发明实施例提供的一种薄膜晶体管中遮光层的剖面结构示意图二；
图4为本发明实施例提供的一种薄膜晶体管中遮光层层数为7层时的反射谱模拟结果示意图。
附图标记：
01-薄膜晶体管；100-衬底基板；10-栅极；20-有源层；20a-相对区域；30-遮光层；31-第一材料层；32-第二材料层；301-过孔；41-源极；42-漏极；50-栅绝缘层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
并且，本发明专利申请说明书以及权利要求书中所使用的术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明实施例提供了一种薄膜晶体管01，如图1或图2所示，该薄膜晶体管01包括：位于衬底基板100上的栅极10、由金属氧化物半导体构成的有源层20、以及相对设置的源极41与漏极42；该薄膜晶体管01还包括：位于有源层20远离栅极10的一侧的遮光层30；遮光层30在衬底基板100上的投影至少覆盖有源层20对应于源极41与漏极42之间的相对区域20a在衬底基板100上的投影；其中，如图3所示，遮光层30具体包括：交替排列的第一材料层31与第二材料层32，且第一材料层31与第二材料层32的层数之和为大于1的奇数；第一材料层31与第二材料层32的折射率不同。
需要说明的是，第一、当上述的薄膜晶体管为底栅型(bottomgate，即栅极位于有源层靠近于衬底基板的一侧)结构时，如图1所示，相对于衬底基板100，遮光层30位于有源层20的上方。在此情况下，遮光层30可以是位于有源层20的上方、且与有源层20相接触；或者，也可以是位于有源层20的上方、且不与其直接相接触(即二者之间还包括有其他膜层，如钝化层等)。本发明实施例对此不作限定，只要使得遮光层30位于有源层20的上方，遮挡住有源层20对应于源极41与漏极42之间的相对区域20a(即TFT导通时的沟道，channel)即可。
同样的，当上述的薄膜晶体管为顶栅型(top gate，即栅极位于有源层远离衬底基板的另一侧)结构时，如图2所示，相对于衬底基板100，遮光层30位于有源层20的下方。在此情况下，遮光层30可以是位于有源层20的下方、且与有源层20相接触；或者，也可以是位于有源层20的下方、且不与其直接相接触(即二者之间还包括有其他膜层，如缓冲层等)。本发明实施例对此不作限定，只要使得遮光层30位于有源层20的下方，遮挡住有源层20对应于源极41与漏极42之间的相对区域20a(即TFT导通时的沟道，channel)即可。
这里，栅极可以由钼(Mo)等金属单质及其合金构成，其厚度可根据TFT具体结构类型的不同灵活设置，具体不作限定。
此处以图1所示的底栅型结构的薄膜晶体管01为例，遮光层30可以为一整层，进而遮挡住有源层20的全部图案；或者，遮光层30的图案也可仅遮挡住有源层20对应于源极41与漏极42之间的相对区域20a，即遮光层30的图案与有源层20的相对区域20a面积相同，且图案位置相对应。
第二、参考图3(a)和图3(b)所示，遮光层30是由交替排列的具有不同折射率的第一材料层31与第二材料层32构成。其中，相对于衬底基板100，上述两种材料层的交替方式例如可以为参考图3(a)所示的“第一材料层31-第二材料层32-第一材料层31-第二材料层32-第一材料层31……”，也可以为参考图3(b)所示的“第二材料层32-第一材料层31-第二材料层32-第一材料层31-第二材料层32……”，只要使得具有不同折射率的两种材料层交替排列即可。
这里，由于遮光层30是由交替排列的具有不同折射率的介质构成的，为DBR(Distributed Bragg Reflection，分布式布拉格反射镜)结构，即在第一材料层31与第二材料层32的交界面上，具有周期性的反射点，当光线射入时，在交界面上将产生周期性的反射。其中，如果DBR的周期取整数，即遮光层30的层数为偶数时，光线通过周期性的反射最终会在遮光层30内部发生共振，部分光线仍然会照射到位于遮光层30下方的有源层20中。因此，在本发明实施例提供的上述薄膜晶体管01中，DBR的周期取半整数，其生长模式为最佳，即当遮光层30的层数为奇数时，能够通过周期性的反射最终将光线反射出去，而不会使光线照射到有源层20中。
具体光学原理如下所述，设每一材料层的光学厚度为λ/4n(其中，λ为射入的光线波长，n为材料层的折射率)。对于位于第一材料层31与第二材料层32交界面上的反射点P，其反射率的近似计算公式为：
其中，nL与nH分别表示低折射率和高折射率。若第一材料层31具有低折射率nL，则第二材料层32具有高折射率nH；反之，若第一材料层31具有高折射率nH，则第二材料层32具有低折射率nL。
由以上计算公式可以得出，对于固定的n值，nH与nL的差值越大，反射率也就越大。因此，应尽量提高第一材料层31与第二材料层32折射率的差值，从而提高反射率。
进一步的，设中心波长为λ0，任意波长为λ，则有系数g＝λ0/λ,反射带宽2△g的计算公式为：
由以上公式可以得出，反射带宽2△g只与第一材料层31与第二材料层32的折射率比值nH/nL有关，nH/nL越大，反射带宽2△g越大，即能够反射的光线波段越宽。
第三、有源层20由金属氧化物半导体构成，例如可以为氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)、氧化铟锡锌(IndiumTin Zinc Oxide，简称ITZO)、氧化锌(ZnO)、氧化镓锌(GalliumZinc Oxide，简称GZO)、氧化锌锡(Zinc Tin Oxide，简称ZTO)、以及氧化铟锌(Indium Zinc Oxide，简称IZO)或其组合，具体不作限定。
基于此，本发明实施例提供的上述薄膜晶体管01由于在由IGZO等金属氧化物半导体构成的有源层20远离栅极10的一侧设置有具有DBR结构的遮光层30，遮光层30在衬底基板上的投影至少覆盖有源层20对应于源极41与漏极42之间的相对区域20a在衬底基板100上的投影，从而可避免或阻止绝大多数光线照射到有源层20中的相对区域20a内，避免或降低了TFT导通时Vth电压产生偏移，保证了TFT具有良好的电性能与信赖性。
由上述描述可知，第一材料层31与第二材料层32折射率差值越大，遮光层30对射入光线的反射率则越高。因此，进一步优选的，第一材料层31选用折射率较高(nSi＝3.6)的硅材料构成；第二材料层32选用折射率较低(以SiO2为例，nSiO2＝1.46)氧化硅材料构成，相比于传统的由Ge(锗)等半导体材料构成的DBR结构。硅以及氧化硅材料适宜于大规模集成、耐热性和机械性能良好，且与薄膜晶体管制备的工艺相似度很大、设备匹配性较好，因而可以在减少设备投入的情况下，应用较为简单的制备工艺下制作出符合反射率要求的DBR结构。
其中，第一材料层31可以由非晶硅、单晶硅、多晶硅、微晶硅或其组合材料构成；即，第一材料层31可以是由硅材料的多种结晶态所构成的。根据氧含量的不同，第二材料层32可以由SiO、SiO2、Si2O6或其组合构成，具体不作限定。
这里，由于第一材料层31与第二材料层32均含有Si元素，因而可采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)等方法，在一个工艺制程(Recipe)内通过调节气氛一次沉积制得上述的多层遮光层30。
在上述基础上，当介质的厚度d与折射率n满足公式d＝λ/4n时，对光线反射率最大。因此，设计中心波长λ0＝500nm(该波段位于可见光范围380～780nm的中间区域)，则由上述公式得出使得在两个材料层交界面上产生周期性反射效果最优的第一材料层31的厚度为32.4nm(nSi＝3.6)的x倍；第二材料层32的厚度为85.6nm(nSiO2＝1.46)的x倍；其中，x为正整数。
即，第一材料层31与第二材料层32的厚度之比为32.4nm：85.6nm。
进一步的，由于DBR的周期取半整数，其生长模式为最佳，反射效率最高。即遮光层30的层数为奇数，例如为3层、5层、7层以及9层等。而遮光层30的层数为3层或5层时，由于层数较少，周期性反射的效果较差，反射率较低；当遮光层30的层数为9层及以上时，其反射效果较7层没有进一步明显的改善。因此优选的，第一材料层31与第二材料层32的层数之和为7层。
其反射谱模拟结果如图4所示，可以看出遮光层30具体7层结构时，在设计中心波长λ0为500nm处约有400nm宽的光谱平台，且反射率在95％以上，可以反射绝大多数300～700nm作用的可见光，对有源层20的遮挡保护作用最优。
需要说明的是，以上在进行遮光层30的层数为3层、5层、7层以及9层的反射谱模拟试验中，各材料层的材料及厚度均相同，以保证测试结果具有单一变量(即层数不同)。
进一步的，在第一材料层31由硅材料构成，第二材料层32由氧化硅材料构成的情况下，第二材料层32与有源层20相接触。这里，由于第二材料层32是由氧化硅材料构成的，其绝缘性优于由硅材料构成的第一材料层31，因此使绝缘性更好的第二材料层32与有源层20相接触可避免TFT导通时，导电的第一材料层31对TFT电性能产生影响。
在上述基础上，参考图1所示，当上述薄膜晶体管01为底栅型结构，即栅极10位于有源层20靠近衬底基板100的一侧，有源层20与源极41、漏极42直接接触。在此情况下，遮光层30在衬底基板100上的投影覆盖源极41、漏极42、以及有源层20。
这里，直接接触是指两种结构通过搭接等方式彼此相接触。与直接接触的方式相对的是借助过孔等方式的间接接触。
由于薄膜晶体管01通常是应用于阵列基板的，阵列基板上还设置有与源极41相连的数据线以及数据线引线等结构。溅射沉积金属膜层后，通常是通过同一次构图工艺形成上述的源极41、漏极42、数据线、数据线引线的，故遮光层30还可覆盖与源极41相连的数据线以及数据线引线等结构。
即遮光层30可作为整层覆盖源极41、漏极42以及有源层20，无需通过额外的构图工艺形成图案化的遮光层30。即遮光层30不但起到遮光的作用，还可作为钝化层隔离源极41、漏极42以及有源层20与其他结构。
上述薄膜晶体管01当然还包括隔离栅极10与有源层20的栅绝缘层50，其材料构成和厚度可沿用现有技术，在此不作限定。
在上述基础上，参考图2所示，当上述薄膜晶体管01为顶栅型结构，即栅极10位于有源层20远离衬底基板100的一侧。在此情况下，有源层20位于遮光层30上，且遮光层30在衬底基板100上的投影覆盖源极41、漏极42、以及有源层20。
有源层20形成于遮光层30上，遮光层30不但可以在起到遮光作用，同时还可作为缓冲层隔离源极41、漏极42、以及有源层20与衬底基板100，避免衬底基板100中所含的杂质离子在制备有源层20时受制备温度的影响扩散进入有源层20中，避免TFT电性能受到杂质离子的影响。
进一步的，有源层20与源极41、漏极42之间还可包括有石墨烯层，该石墨烯层露出上述的相对区域20a，即有源层20通过导电的石墨烯层分别与源极41、漏极42相接触。由于石墨烯层导电性能极佳，可以提高有源层20与源极41、漏极42之间的欧姆接触；并且，当源极41、漏极42由铜(Cu)、铝(Al)等电阻率较低但易于发生扩散的金属单质及其合金构成时，石墨烯层还可阻挡源极41、漏极42中的金属元素向有源层20中扩散，避免TFT的电性能受到影响。
这里，由于石墨烯制备的温度较高，为了避免高温对有源层20或其他结构产生影响，可先在一定的衬底层上形成石墨烯层，再通过图案转移法将石墨烯层转移至目标衬底(如有源层20等)上。
在上述基础上，本发明实施例提供了一种阵列基板，包括上述的薄膜晶体管01。
进一步的，上述的阵列基板还包括：像素电极；参考图1所示，上述薄膜晶体管01中的遮光层30上设置有露出漏极42的过孔301；像素电极通过过孔301与像素电极相接触。
这里，由于遮光层30是由交替排列的第一材料层31与第二材料层32构成，即过孔301是贯穿上述各材料层的，以使漏极42与像素电极相接触。
进一步的，当上述的阵列基板应用于ADS型(Advanced SuperDimensional Switching，高级超维场转换技术)的显示装置时，该阵列基板还可包括与像素电极形成水平电场的公共电极，具体结构可沿用现有技术，本发明实施例对此不作限定。
进一步的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。
这里，该显示装置可以为液晶面板、液晶显示器、液晶电视、有机电致发光显示OLED(Organic Light-Emitting Display)面板、OLED显示器、OLED电视或电子纸、数码相框、手机、平板电脑、智能手表等显示装置。
需要说明的是，本发明所有附图是上述的薄膜晶体管的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种薄膜晶体管，所述薄膜晶体管包括：位于衬底基板上的栅极、由金属氧化物半导体构成的有源层、以及相对设置的源极与漏极；其特征在于，所述薄膜晶体管还包括：位于所述有源层远离所述栅极一侧的遮光层，且所述遮光层在所述衬底基板上的投影至少覆盖所述有源层对应于所述源极与所述漏极之间的相对区域在所述衬底基板上的投影；
其中，所述遮光层包括：交替排列的第一材料层与第二材料层，且所述第一材料层与所述第二材料层的层数之和为大于1的奇数；
所述第一材料层与所述第二材料层的折射率不同。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一材料层由硅材料构成；所述第二材料层由氧化硅材料构成。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一材料层的厚度为32.4nm的x倍；所述第二材料层的厚度为85.6nm的x倍；其中，x为正整数。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一材料层与所述第二材料层的层数之和为7层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极位于所述有源层靠近所述衬底基板的一侧；所述有源层与所述源极、所述漏极直接接触；
所述遮光层在所述衬底基板上的投影覆盖所述源极、所述漏极、以及所述有源层。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极位于所述有源层远离所述衬底基板的一侧；
所述有源层位于所述遮光层上，且所述遮光层在所述衬底基板上的投影覆盖所述源极、所述漏极、以及所述有源层。
7.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二材料层与所述有源层相接触。
8.一种阵列基板，其特征在于，包括如权利要求1至7任一项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括：像素电极；
所述薄膜晶体管中的遮光层上设置有露出漏极的过孔；所述像素电极通过所述过孔与所述像素电极相接触。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435115.8A CN104979405B (zh) | 2015-07-22 | 2015-07-22 | 一种薄膜晶体管、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435115.8A CN104979405B (zh) | 2015-07-22 | 2015-07-22 | 一种薄膜晶体管、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104979405A true CN104979405A (zh) | 2015-10-14 |
| CN104979405B CN104979405B (zh) | 2019-05-21 |
Family
ID=54275731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510435115.8A Active CN104979405B (zh) | 2015-07-22 | 2015-07-22 | 一种薄膜晶体管、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104979405B (zh) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106025033A (zh) * | 2016-06-30 | 2016-10-12 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制备方法 |
| CN106229338A (zh) * | 2016-08-24 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
| CN107086221A (zh) * | 2017-04-25 | 2017-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法以及显示装置 |
| CN107403820A (zh) * | 2016-05-20 | 2017-11-28 | 群创光电股份有限公司 | 显示设备 |
| CN107422555A (zh) * | 2017-07-25 | 2017-12-01 | 武汉华星光电技术有限公司 | 一种显示装置、阵列基板及其制备方法 |
| WO2018205590A1 (zh) * | 2017-05-09 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示面板、显示装置 |
| CN109085716A (zh) * | 2018-09-21 | 2018-12-25 | 福州大学 | 一种基于微流控和量子点技术的彩色滤光膜制备方法 |
| CN109273410A (zh) * | 2018-09-12 | 2019-01-25 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的加工方法以及显示面板 |
| CN110007536A (zh) * | 2019-04-01 | 2019-07-12 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及显示面板 |
| CN110992835A (zh) * | 2019-12-20 | 2020-04-10 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及其驱动方法 |
| CN111463232A (zh) * | 2020-04-13 | 2020-07-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN111668233A (zh) * | 2020-06-08 | 2020-09-15 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN111670503A (zh) * | 2019-01-07 | 2020-09-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| CN112002703A (zh) * | 2020-08-07 | 2020-11-27 | 武汉华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN113097227A (zh) * | 2021-03-22 | 2021-07-09 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
| WO2021208176A1 (zh) * | 2020-04-13 | 2021-10-21 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113540118A (zh) * | 2020-03-30 | 2021-10-22 | 元太科技工业股份有限公司 | 显示装置 |
| CN113707672A (zh) * | 2021-08-12 | 2021-11-26 | 深圳市华星光电半导体显示技术有限公司 | 基板、显示面板及拼接显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402538A (zh) * | 2001-08-03 | 2003-03-12 | 日本电气株式会社 | Tft矩阵基底以及有源矩阵寻址液晶显示器件 |
| CN1645193A (zh) * | 2004-01-19 | 2005-07-27 | 精工爱普生株式会社 | 电光装置，电光装置的制造方法，以及电子设备 |
| US20050226299A1 (en) * | 2003-09-22 | 2005-10-13 | National Chung-Hsing University | Vertical-cavity surface emitting laser diode |
| CN101345261A (zh) * | 2007-07-09 | 2009-01-14 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
| CN103210494A (zh) * | 2010-11-10 | 2013-07-17 | 夏普株式会社 | 显示装置用基板及其制造方法、显示装置 |
| US20140183476A1 (en) * | 2012-12-27 | 2014-07-03 | Lg Display Co. Ltd. | Thin-film transistor, method for manufacturing the same and display device comprising the same |
| CN104218092A (zh) * | 2014-08-13 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3460706B2 (ja) * | 2000-08-07 | 2003-10-27 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。 |
| KR101782557B1 (ko) * | 2010-10-25 | 2017-09-28 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
-
2015
- 2015-07-22 CN CN201510435115.8A patent/CN104979405B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402538A (zh) * | 2001-08-03 | 2003-03-12 | 日本电气株式会社 | Tft矩阵基底以及有源矩阵寻址液晶显示器件 |
| US20050226299A1 (en) * | 2003-09-22 | 2005-10-13 | National Chung-Hsing University | Vertical-cavity surface emitting laser diode |
| CN1645193A (zh) * | 2004-01-19 | 2005-07-27 | 精工爱普生株式会社 | 电光装置，电光装置的制造方法，以及电子设备 |
| CN101345261A (zh) * | 2007-07-09 | 2009-01-14 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
| CN103210494A (zh) * | 2010-11-10 | 2013-07-17 | 夏普株式会社 | 显示装置用基板及其制造方法、显示装置 |
| US20140183476A1 (en) * | 2012-12-27 | 2014-07-03 | Lg Display Co. Ltd. | Thin-film transistor, method for manufacturing the same and display device comprising the same |
| CN104218092A (zh) * | 2014-08-13 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107403820A (zh) * | 2016-05-20 | 2017-11-28 | 群创光电股份有限公司 | 显示设备 |
| CN106025033A (zh) * | 2016-06-30 | 2016-10-12 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制备方法 |
| CN106229338A (zh) * | 2016-08-24 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
| CN107086221A (zh) * | 2017-04-25 | 2017-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法以及显示装置 |
| WO2018205590A1 (zh) * | 2017-05-09 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示面板、显示装置 |
| US11183546B2 (en) | 2017-05-09 | 2021-11-23 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, display panel, and display device |
| CN107422555A (zh) * | 2017-07-25 | 2017-12-01 | 武汉华星光电技术有限公司 | 一种显示装置、阵列基板及其制备方法 |
| CN109273410A (zh) * | 2018-09-12 | 2019-01-25 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的加工方法以及显示面板 |
| CN109085716A (zh) * | 2018-09-21 | 2018-12-25 | 福州大学 | 一种基于微流控和量子点技术的彩色滤光膜制备方法 |
| CN111670503B (zh) * | 2019-01-07 | 2022-04-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| CN111670503A (zh) * | 2019-01-07 | 2020-09-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| CN110007536A (zh) * | 2019-04-01 | 2019-07-12 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及显示面板 |
| CN110992835A (zh) * | 2019-12-20 | 2020-04-10 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及其驱动方法 |
| CN113540118A (zh) * | 2020-03-30 | 2021-10-22 | 元太科技工业股份有限公司 | 显示装置 |
| CN111463232A (zh) * | 2020-04-13 | 2020-07-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| WO2021208176A1 (zh) * | 2020-04-13 | 2021-10-21 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN111463232B (zh) * | 2020-04-13 | 2022-12-23 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN111668233A (zh) * | 2020-06-08 | 2020-09-15 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN112002703A (zh) * | 2020-08-07 | 2020-11-27 | 武汉华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN112002703B (zh) * | 2020-08-07 | 2022-07-12 | 武汉华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN113097227A (zh) * | 2021-03-22 | 2021-07-09 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
| CN113707672A (zh) * | 2021-08-12 | 2021-11-26 | 深圳市华星光电半导体显示技术有限公司 | 基板、显示面板及拼接显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104979405B (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104979405A (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| KR20190086587A (ko) | 산화물 박막 트랜지스터 어레이의 제조방법 및 이를 포함하는 디바이스 | |
| KR101542840B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN102651343B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| US8377760B2 (en) | Thin film transistor | |
| TW201519416A (zh) | 薄膜電晶體驅動背板及其製造方法 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN109273365A (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| CN106200173A (zh) | 阵列基板及其制作方法 | |
| CN105514127A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN102064109B (zh) | 薄膜晶体管及其制造方法 | |
| CN103474437A (zh) | 一种阵列基板及其制备方法与显示装置 | |
| US20130134514A1 (en) | Thin film transistor and method for fabricating the same | |
| CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| CN103985639B (zh) | 一种薄膜晶体管及其制备方法、显示基板、显示装置 | |
| CN107968097A (zh) | 一种显示设备、显示基板及其制作方法 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| KR20150007000A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 | |
| CN102629590B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| KR20140137586A (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
| CN103337462A (zh) | 一种薄膜晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |