CN113097227A - 薄膜晶体管、显示装置以及薄膜晶体管制备方法 - Google Patents

薄膜晶体管、显示装置以及薄膜晶体管制备方法 Download PDF

Info

Publication number
CN113097227A
CN113097227A CN202110304653.9A CN202110304653A CN113097227A CN 113097227 A CN113097227 A CN 113097227A CN 202110304653 A CN202110304653 A CN 202110304653A CN 113097227 A CN113097227 A CN 113097227A
Authority
CN
China
Prior art keywords
layer
thin film
semiconductor layer
bragg
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110304653.9A
Other languages
English (en)
Other versions
CN113097227B (zh
Inventor
鲜济遥
周佑联
许哲豪
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110304653.9A priority Critical patent/CN113097227B/zh
Publication of CN113097227A publication Critical patent/CN113097227A/zh
Application granted granted Critical
Publication of CN113097227B publication Critical patent/CN113097227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种一种薄膜晶体管、显示装置以及薄膜晶体管制备方法，其中，薄膜晶体管包括基板以及在基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；布拉格全反射镜结构设于绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；像素区域保护层设于布拉格全反射镜结构的一侧，像素电极设于像素区域保护层上。本申请通过在薄膜晶体管中设置具有反射效果的布拉格全反射镜结构，利用布拉格全反射镜结构对背光源发出的散射光和折射光进行反射，减少背光源所发出的光进入薄膜晶体管的有源层，从而抑制光生载流子，提升显示装置的显示性能。

Description

薄膜晶体管、显示装置以及薄膜晶体管制备方法
技术领域
本申请涉及显示装置技术领域，尤其涉及的是一种薄膜晶体管、显示装置以及薄膜晶体管制备方法。
背景技术
这里的陈述仅提供与本申请有关的背景信息，而不必然构成示例性技术。
薄膜晶体管(TFT)是液晶显示器的核心部件，而薄膜晶体管的半导体材料a-Si对光照很敏感，光照后的光电导与没有光照时的暗电导的比值可达105数量级。
在薄膜晶体管的工作环境中，源自于背光的光照会在其工作环境中形成各种反射光和杂散射光，当这些反射光以及杂散射光照射到I-a-Si(氢化非晶硅)半导体中时，会形成光生载流子(即电子空穴对，电子往漏极方向移动，空穴往源极方向移动，从而形成空穴漏电流)；光生载流子可以使得漏极电流有很大的提升，严重影响显示面板的显示效果；因此，需要阻挡来自于薄膜晶体管正面及侧面的各种反射光和散射光，防止工作环境中的反射光和杂散射光进入到半导体层，以抑制光生载流子。
发明内容
本申请的目的是提供一种一种薄膜晶体管、显示装置以及薄膜晶体管制备方法，解决了折射光和散射光进入有源层半导体材料从而产生光生载流子的技术问题。
为实现上述目的，本申请提出一种薄膜晶体管，所述薄膜晶体管包括基板以及在所述基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；
所述薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；所述布拉格全反射镜结构设于所述绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；所述像素区域保护层设于所述布拉格全反射镜结构的一侧，所述像素电极设于所述像素区域保护层上。
可选地，所述第一金属层包括第一金属薄膜以及第一光刻胶，所述第一光刻胶涂布在所述第一金属薄膜的表面。
可选地，所述第二金属层包括第二金属薄膜以及第二光刻胶，所述第二光刻胶涂布在所述第二金属薄膜的表面。
可选地，所述布拉格全反射镜结构包括交替沉积的第一薄膜以及第二薄膜；所述第一薄膜的折射率大于所述第二薄膜的折射率。
为实现上述目的，本申请提出一种显示装置，所述显示装置包括彩膜基板、液晶分子层以及如上所述的薄膜晶体管；所述液晶分子层设于所述薄膜晶体管与所述彩膜基板之间；
所述薄膜晶体管包括基板以及在所述基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；
所述薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；所述布拉格全反射镜结构设于所述绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；所述像素区域保护层设于所述布拉格全反射镜结构的一侧，所述像素电极设于所述像素区域保护层上。
为实现上述目的，本申请提出一种薄膜晶体管制备方法，用于制造如上所述的薄膜晶体管，所述方法包括：
在基板上形成半导体层以及金属层；
在所述半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构；以及
在所述布拉格全反射镜结构的一侧设置像素区域保护层，并在所述像素区域保护层上设置像素电极，以形成薄膜晶体管。
可选地，所述半导体层包括第一半导体层以及第二半导体层；所述金属层包括第一金属层以及第二金属层；
所述在基板上形成半导体层以及金属层的步骤，包括：
在所述基板上沉积形成第一金属层；
基于所述第一金属层依次沉积形成绝缘层、第一半导体层、第二半导体层以及第二金属层；
通过第二光罩对所述第一半导体层、所述第二半导体层以及所述第二金属层进行曝光并显影，以形成光刻胶掩模图形；以及
通过湿法刻蚀和干法刻蚀对所述光刻胶掩模图形进行刻蚀，以得到晶体图案化的半导体层以及金属层。
可选地，所述在基板上沉积形成第一金属层的步骤，包括：
在所述基板上沉积形成第一金属薄膜；以及
通过第一光罩对所述第一金属薄膜进行曝光并显影，并通过湿法刻蚀形成第一金属层。
可选地，所述在所述半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构的步骤，包括：
在所述第一半导体层、所述第二半导体层以及所述第二金属层上交替包裹第一薄膜以及第二薄膜；以及
对所述第一薄膜和所述第二薄膜进行固化，以形成具有预设折射率的布拉格全反射镜结构。
可选地，所述在所述布拉格全反射镜结构的一侧设置像素区域保护层，并在所述像素区域保护层上设置像素电极，以形成薄膜晶体管的步骤，包括：
在所述布拉格全反射镜结构的一侧设置像素电极区域；
在所述像素电极区域中沉积透光层结构，以形成像素区域保护层；
基于所述像素区域保护层设置像素电极；以及
通过干法刻蚀在所述布拉格全反射镜结构中刻蚀通孔，以通过所述通孔连接像素电极和第二金属层。
在本申请的实施例中，薄膜晶体管包括基板以及在基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；布拉格全反射镜结构设于绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；像素区域保护层设于布拉格全反射镜结构的一侧，像素电极设于像素区域保护层上。本申请提供的技术方案可以形成具有预设折射率的布拉格全反射镜结构，利用布拉格全反射镜结构对背光源发出的散射光和折射光进行反射，减少背光源所发出的光进入薄膜晶体管的有源层，从而抑制光生载流子，提升显示装置的显示效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请一实施例中薄膜晶体管的结构示意图。
图2为本申请一实施例中显示装置的结构示意图。
图3为本申请一实施例中薄膜晶体管制备方法的步骤流程示意图。
图4为图3中S100步骤的细化流程示意图。
图5为图4中S110步骤的细化流程示意图。
图6为图3中S200步骤的细化流程示意图。
图7为图3中S300步骤的细化流程示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请的保护范围。
需说明的是，本申请实施例中的所有方向性指示(诸如上、下、左、右、前、后......)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该姿态发生改变时，该方向性指示也相应地随之改变。
另外，在本申请实施例中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含性包括至少一个该特征。另外，各实施例之间的技术方案可以相互结合，但是必须是本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请的保护范围之内。
如图1所示，本申请提供一种薄膜晶体管。
在一实施例中，提供一薄膜晶体管。
具体地，如图1所示，薄膜晶体管包括基板1以及依次层叠于基板1上的第一金属层2、绝缘层3、第一半导体层4、第二半导体层5、第二金属层6。
薄膜晶体管还包括布拉格全反射镜结构7、像素电极9以及像素区域保护层8；布拉格全反射镜结构7设于绝缘层3上，且包裹层叠后的第一半导体层4、第二半导体层5和第二金属层6；像素区域保护层8设于布拉格全反射镜结构7的一侧，像素电极9设于像素区域保护层8上。
在一实施例中，提供一基板1，该基板1包括但不限于使用透光基板1等，透光基板1可选用玻璃基板、石英基板、蓝宝石基板及其他有机塑料基板。
进一步地，就机械特性而言，基板1可以为刚性基板或可挠性基板，其中，刚性基板可选用玻璃基板、石英基板、蓝宝石基板以及硅基板等；可挠性基板可选用超薄玻璃基板、有机塑料基板等。
进一步地，第一金属层2为薄膜晶体管的栅极，第一金属层2包括第一金属薄膜以及第一光刻胶，第一光刻胶涂布在第一金属薄膜的表面；第一金属薄膜的材料可选择铜、铝等金属材料，在制造该第一金属层2时，在基板1上沉积形成第一金属薄膜，并通过第一光罩进行曝光及显影，然后通过湿法刻蚀工艺形成晶体图案化的第一金属层2。
进一步地，绝缘层3覆盖于基板1上，并包裹第一金属层2，以对基板1及第一金属层2进行绝缘，防止出现短路现象；第一半导体层4、第二半导体层5为薄膜晶体管的有源层，其中，第一半导体层4的材料可选择a-Si：H(即氢氧化非硅)，第二半导体层5的材料可选择N型硅；第二金属层6包括源极61和漏极62，其中，源极61与漏极62相对设置，并通过布拉格全反射镜结构7隔开，以防止出现短路的现象。
进一步地，第二金属层6包括第二金属薄膜以及第二光刻胶，第二光刻胶涂布在第二金属薄膜的表面；第二金属薄膜的材料可选择铜、铝等金属材料。在制造该第二金属层6时，在第二半导体层5上沉积形成第二金属薄膜，并通过第二光罩进行曝光及显影，然后通过湿法刻蚀工艺形成晶体图案化的第二半导体层5。
进一步地，在绝缘层3、第一半导体层4以及第二半导体层5中，可通过曝光刻蚀工艺，形成晶体图案化的有源层结构。
进一步地，布拉格全反射镜结构7形成于第二金属层6之上，将源极61与漏极62进行隔离；并且，布拉格全反射镜结构7还包裹第一半导体层4、第二半导体层5以及第二金属层6；另外，在布拉格全反射镜结构7设有通孔(未图示)，该通孔位于漏极62上方，像素电极9通过该通孔与漏极62连接。像素区域保护层8设于绝缘层3上，且位于布拉格全反射镜结构7一侧的像素电极区域，像素电极9设于像素区域保护层8上，通过该像素区域保护层8对像素电极9进行保护。
可选地，布拉格全反射镜结构7可选择二氧化硅(SiO2)薄膜和二氧化钛(TiO2)薄膜，通过交替沉积的方式设置SiO2薄膜和TiO2薄膜，可在沉积到一定数量后达到所需要的折射率。
本实施例中布拉格全反射镜结构7不限于多层具有重复性的TiO2/SiO2薄膜等；为达到布拉格全反射镜结构7的效果，针对单层薄膜的厚度要求，以及TiO2/SiO2薄膜的对数具有要求；通过TiO2和SiO2对应的折射率可计算出单层薄膜的厚度：TiO2≈39.68±5，SiO2≈68.02±5；当TiO2/SiO2薄膜的对数为4对时，对可见光的平均反射率可以达到90％以上，薄膜沉积工艺对反射率会有细微影响。
在本申请的实施例中，薄膜晶体管包括基板以及在基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；布拉格全反射镜结构设于绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；像素区域保护层设于布拉格全反射镜结构的一侧，像素电极设于像素区域保护层上。本申请提供的技术方案可以形成具有预设折射率的布拉格全反射镜结构，利用布拉格全反射镜结构对背光源发出的散射光和折射光进行反射，减少背光源所发出的光进入薄膜晶体管的有源层，从而抑制光生载流子，提升显示装置的显示效果。
如图1～2所示，本申请还提供一种显示装置。
在一实施例中，如图2所示，显示装置包括薄膜晶体管100、彩膜基板200以及设于基板100与彩膜基板200之间的液晶分子层300。
具体地，如图1所示，薄膜晶体管包括基板1以及依次层叠于基板1上的第一金属层2、绝缘层3、第一半导体层4、第二半导体层5、第二金属层6。
薄膜晶体管还包括布拉格全反射镜结构7、像素电极9以及像素区域保护层8；布拉格全反射镜结构7设于绝缘层3上，且包裹层叠后的第一半导体层4、第二半导体层5和第二金属层6；像素区域保护层8设于布拉格全反射镜结构7的一侧，像素电极9设于像素区域保护层8上。
在一实施例中，提供一基板1，该基板1包括但不限于使用透光基板1等，透光基板1可选用玻璃基板、石英基板、蓝宝石基板及其他有机塑料基板。
进一步地，就机械特性而言，基板1可以为刚性基板或可挠性基板，其中，刚性基板可选用玻璃基板、石英基板、蓝宝石基板以及硅基板等；可挠性基板可选用超薄玻璃基板、有机塑料基板等。
进一步地，第一金属层2为薄膜晶体管的栅极，第一金属层2包括第一金属薄膜以及第一光刻胶，第一光刻胶涂布在第一金属薄膜的表面；第一金属薄膜的材料可选择铜、铝等金属材料，在制造该第一金属层2时，在基板1上沉积形成第一金属薄膜，并通过第一光罩进行曝光及显影，然后通过湿法刻蚀工艺形成晶体图案化的第一金属层2。
进一步地，绝缘层3覆盖于基板1上，并包裹第一金属层2，以对基板1及第一金属层2进行绝缘，防止出现短路现象；第一半导体层4、第二半导体层5为薄膜晶体管的有源层，其中，第一半导体层4的材料可选择a-Si：H(即氢氧化非硅)，第二半导体层5的材料可选择N型硅；第二金属层6包括源极61和漏极62，其中，源极61与漏极62相对设置，并通过布拉格全反射镜结构7隔开，以防止出现短路的现象。
进一步地，第二金属层6包括第二金属薄膜以及第二光刻胶，第二光刻胶涂布在第二金属薄膜的表面；第二金属薄膜的材料可选择铜、铝等金属材料。在制造该第二金属层6时，在第二半导体层5上沉积形成第二金属薄膜，并通过第二光罩进行曝光及显影，然后通过湿法刻蚀工艺形成晶体图案化的第二半导体层5。
进一步地，在绝缘层3、第一半导体层4以及第二半导体层5中，可通过曝光刻蚀工艺，形成晶体图案化的有源层结构。
进一步地，布拉格全反射镜结构7形成于第二金属层6之上，将源极61与漏极62进行隔离；并且，布拉格全反射镜结构7还包裹第一半导体层4、第二半导体层5以及第二金属层6；另外，在布拉格全反射镜结构7设有通孔(未图示)，该通孔位于漏极62上方，像素电极9通过该通孔与漏极62连接。像素区域保护层8设于绝缘层3上，且位于布拉格全反射镜结构7一侧的像素电极区域，像素电极9设于像素区域保护层8上，通过该像素区域保护层8对像素电极9进行保护。
可选地，布拉格全反射镜结构7可选择二氧化硅(SiO2)薄膜和二氧化钛(TiO2)薄膜，通过交替沉积的方式设置SiO2薄膜和TiO2薄膜，可在沉积到一定数量后达到所需要的折射率。
可选地，布拉格全反射镜结构7可选择二氧化硅(SiO2)薄膜和二氧化钛(TiO2)薄膜，通过交替沉积的方式设置SiO2薄膜和TiO2薄膜，可在沉积到一定数量后达到所需要的折射率。
本实施例中布拉格全反射镜结构7不限于多层具有重复性的TiO2/SiO2薄膜等；为达到布拉格全反射镜结构7的效果，针对单层薄膜的厚度要求，以及TiO2/SiO2薄膜的对数具有要求；通过TiO2和SiO2对应的折射率可计算出单层薄膜的厚度：TiO2≈39.68±5，SiO2≈68.02±5；当TiO2/SiO2薄膜的对数为4对时，对可见光的平均反射率可以达到90％以上，薄膜沉积工艺对反射率会有细微影响。
由于本实施例中的显示装置包括上述实施例中的薄膜晶体管，即本实施例中的显示装置包含上述实施例中的薄膜晶体管，因此，本实施例显示装置的所有技术特征以及技术效果，具体参照上述实施例，在此不再进行赘述。
如图3～6所示，本申请提供了一种薄膜晶体管制备方法，用于制造如上两个实施例中的薄膜晶体管。
在一实施例中，如图3所示，薄膜晶体管制备方法包括如下步骤：
S100、在基板上形成半导体层以及金属层。
在本步骤中，提供一基板，该基板包括但不限于使用透光基板等，透光基板可选用玻璃基板、石英基板、蓝宝石基板及其他有机塑料基板。
进一步地，就机械特性而言，基板可以为刚性基板或可挠性基板，其中，刚性基板可选用玻璃基板、石英基板、蓝宝石基板以及硅基板等；可挠性基板可选用超薄玻璃基板、有机塑料基板等。
在基板上形成半导体层以及金属层，其中，金属层包括第一金属层和第二金属层，半导体层包括第一半导体层和第二半导体层；在形成半导体层以及金属层时，可在基板上依次形成第一金属层、绝缘层、第一半导体层、第二半导体层以及第二金属层；其中，绝缘层的作用在于，将第一金属层进行隔开，以防止第一金属层出现短路的现象。
进一步地，第一金属层为薄膜晶体管的栅极，其材料可选择铜、铝等金属材料；第一半导体层以及第二半导体层为薄膜晶体管的有源层，第一半导体层的材料可选择a-Si：H(即氢氧化非硅)，第二半导体层的材料可选择N型硅；第二金属层可为薄膜晶体管的源极和漏极，其中，源极与漏极相对设置，且源极与漏极隔开。
S200、在所述半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构。
在本步骤中，在半导体层以及金属层上包裹多种折射率的反射薄膜，即在第二金属层上交替沉积不同折射率的反射薄膜，并且，反射薄膜包裹半导体层以及金属层，以形成具有预设折射率的布拉格全反射镜结构(DBR)；需说明的是，在本实施例中，采用布拉格全反射镜结构替代传统的薄膜晶体管表面的绝缘层和保护层，因此，不需要在薄膜晶体管的表面设置绝缘层和保护层。通过采用布拉格全反射镜结构，不仅能对薄膜晶体管起到绝缘保护的作用，而且还能阻止背光源的光照进入到有源半导体层，从而抑制有源半导体层产生光生载流子。
进一步地，预设折射率可设置为90％以上，当布拉格全反射镜结构的折射率达到90％以上时，可避免来自背光源的折射光、反射光等进入到薄膜晶体管的有源层；具体地，根据折射率的需求，可选择至少两种不同折射率的薄膜材料，例如，在第二金属层的表面交替使用二氧化钛(TiO2)薄膜、二氧化硅(SiO2)薄膜；而且，根据折射率的需求以及所使用的材料的厚度，可选择薄膜材料的沉积数量，从而使得布拉格全反射镜结构的折射率达到需要的90％以上。
S300、在所述布拉格全反射镜结构的一侧设置像素区域保护层，并在所述像素区域保护层上设置像素电极，以形成薄膜晶体管。
在本步骤中，在制得上述布拉格全反射镜结构的基础上，设置像素区域保护层，以及在该像素区域保护层的上方设置像素电极；其中，该像素区域保护层形成于布拉格全反射镜结构的一侧，且在像素电极的覆盖区域中，形成于该像素电极与绝缘层之间，以对铺设的像素电极进行保护。
进一步地，当设置像素区域保护层时，可通过刻蚀工艺刻蚀掉像素电极区域中的部分布拉格全反射镜结构，仅留下单层薄膜结构，然后在该单层薄膜的表面设置像素电极；由于，在薄膜晶体管中，需要背光源发射的光进入到该像素电极当中；因此，在单层薄膜结构的情况下，剩余的单层结构并不形成布拉格全反射镜效应，不仅能达到透光效果，而且还能对铺设在单层薄膜上的像素电极起到保护的作用。
进一步地，当设置像素区域保护层时，还可以在像素电极区域中刻蚀掉全部的布拉格全反射镜结构，以此形成一个通往绝缘层的穿透区域；在该穿透区域中，在绝缘层的表面沉积一像素区域保护层，该像素区域保护层可以是像素电极的透光保护层结构，因此，可选择透光性高且能起到保护作用的胶体结构。
进一步地，在得到上述结构后，可通过刻蚀工艺在布拉格全反射镜结构中形成通孔，该通孔位于第二金属层的源极的上方；通过该通孔将像素电极与第二金属层进行连接，以完成本实施例的薄膜晶体管的制造过程。
在本申请的实施例中，薄膜晶体管制备方法通过在基板上形成半导体层以及金属层；在半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构；以及在布拉格全反射镜结构的一侧设置像素区域保护层，并在像素区域保护层上设置像素电极，以形成薄膜晶体管。本申请提供的技术方案可以形成具有预设折射率的布拉格全反射镜结构，利用布拉格全反射镜结构对背光源发出的散射光和折射光进行反射，减少背光源所发出的光进入薄膜晶体管的有源层，从而抑制光生载流子，提升显示装置的显示效果。
基于上述实施例，如图4所示，S100中的在基板上形成半导体层以及金属层的步骤包括：
S110、在所述基板上沉积形成第一金属层；
S120、基于所述第一金属层依次沉积形成绝缘层、第一半导体层、第二半导体层以及第二金属层；
S130、通过第二光罩对所述第一半导体层、所述第二半导体层以及所述第二金属层进行曝光并显影，以形成光刻胶掩模图形；以及
S140、通过湿法刻蚀和干法刻蚀对所述光刻胶掩模图形进行刻蚀，以得到晶体图案化的半导体层以及金属层。
在一实施例中，提供一基板，该基板包括但不限于使用透光基板等，透光基板可选用玻璃基板、石英基板、蓝宝石基板及其他有机塑料基板。
进一步地，就机械特性而言，基板可以为刚性基板或可挠性基板，其中，刚性基板可选用玻璃基板、石英基板、蓝宝石基板以及硅基板等；可挠性基板可选用超薄玻璃基板、有机塑料基板等。
在基板上沉积形成第一金属层，具体为：在基板上沉积形成第一金属薄膜，通过第一光罩对第一金属薄膜进行曝光并显影，并通过湿法刻蚀形成第一金属层；在进行曝光并显影时，在金属薄膜的表面涂布光刻胶，然后通过第一光罩对光刻胶进行曝光并显影，以形成光刻胶层；之后，通过湿法刻蚀对金属薄膜进行刻蚀，以形成晶体图案化的第一金属层。
进一步地，第一金属层的材料可选择铝；当然，在其他实施例中，第一金属层的材料可以为其他材料，例如，铜；在本申请中并无限制。
基于第一金属层依次沉积形成绝缘层、第一半导体层、第二半导体层以及第二金属层；具体为：在形成第一金属层之后，基于第一金属层依次沉积形成绝缘层、第一半导体层、第二半导体层以及第二金属层；其中，第一半导体层、第二半导体层为薄膜晶体管的有源层，第一半导体层的材料可选择a-Si：H(即氢氧化非硅)，第二半导体层的材料可选择N型硅；绝缘层可采用绝缘材料，以通过绝缘层将栅极与有源层进行绝缘和保护；第二金属层分为两个部分，即源极和漏极，其中，源极与漏极相对设置，且源极与漏极隔开；源极和漏极的材料可采用铝，当然，在其他实施例中，源极和漏极的材料可以为其他材料，例如，铜；在本申请中并无限制。
进一步地，在第一金属层的表面沉积绝缘层，以将第一金属层与有源层隔离，防止出现短路现象；在制造半导体层及第二金属层时，可通过第二光罩对第一半导体层、第二半导体层以及第二金属层进行曝光并显影，以形成图案化的光刻胶掩模图形；具体为：在第二半导体层以及第二金属层的表面涂布光刻胶，然后通过第二光罩对光刻胶进行曝光并显影，以形成光刻胶掩模图形；其中，光刻胶掩模图形具有第一区域和第二区域，该第一区域具有晶体轮廓状图案，可用于保护该区域内的第一半导体层、第二半导体层以及第二金属层不被腐蚀。
进一步地，通过紫外线透过第二光罩照射在光刻胶掩模图形，对光刻胶掩模图形进行曝光处理，并在曝光处理后采用碱性显影液进行显影，并形成光刻胶掩模图形。
进一步地，在显影之后，通过干法刻蚀和湿法刻蚀对暴露的区域进行腐蚀，得到半导体层和金属层结构；其中，半导体层和金属层结构包括第一金属层、绝缘层、第一半导体层、第二半导体层以及第二金属层。
基于上述实施例，如图5所示，S110中的在基板上沉积形成第一金属层的步骤包括：
S111、在基板上沉积形成第一金属薄膜；以及
S112、通过第一光罩对第一金属薄膜进行曝光并显影，并通过湿法刻蚀形成第一金属层。
在基板上沉积形成第一金属薄膜；其中，金属薄膜的材料可选择铝；当然，在其他实施例中，金属薄膜的材料可以为其他材料，例如，铜；在本申请中并无限制。
通过第一光罩对第一金属薄膜进行曝光并显影，并通过湿法刻蚀形成第一金属层；具体为：在金属薄膜的表面涂布光刻胶，然后通过第一光罩对光刻胶进行曝光并显影，以形成光刻胶层，其中，光刻胶层具有第一区域和第二区域，该第一区域具有晶体图案，可用于保护该区域的金属薄膜不被腐蚀；之后，通过湿法刻蚀对金属薄膜进行刻蚀，以形成晶体图案化的第一金属层；其中，湿法刻蚀所采用的刻蚀液为常规金属刻蚀液。
进一步地，通过紫外线透过第一光罩照射在光刻胶层，对光刻胶层进行曝光处理，并在曝光处理后采用碱性显影液进行显影，并形成光刻胶层；基于第一光罩的结构，光刻胶层在曝光的过程中具有感光部和未感光部，当碱性显影液涂在光刻胶层时，光刻胶层的感光部易溶于碱性显影液，从而使得第二区域的光刻胶层被去除并暴露该区域的金属薄膜。
进一步地，在暴露第二区域的金属薄膜后，通过湿法刻蚀对暴露的金属薄膜进行腐蚀，以形成晶体图案化的第一金属层。
基于上述实施例，如图6所示，S200中在所述半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构的步骤包括：
S210、在所述第一半导体层、所述第二半导体层以及所述第二金属层上交替包裹第一薄膜以及第二薄膜；
S220、对所述第一薄膜和所述第二薄膜进行固化，以形成具有预设折射率的布拉格全反射镜结构。
在一实施例中，提供至少两种不同折射率的薄膜，各种薄膜的厚度及数量由折射率决定。
在上述半导体层和金属层结构的基础上，通过薄膜沉积工艺交替沉积多种折射率不同的薄膜，以形成布拉格反射结构；其中，在布拉格反射结构中，至少包括两种折射率不同的薄膜，例如，第一薄膜以及第二薄膜。
进一步地，在反射薄膜中，第一薄膜可以是二氧化硅薄膜(即SiO2薄膜)，第二薄膜可以是二氧化钛薄膜(即TiO2薄膜)，即在第二金属层上交替沉积二氧化硅薄膜和二氧化钛薄膜，并且，交替沉积后的二氧化硅薄膜和二氧化钛薄膜包裹第一半导体层、第二半导体层以及第二金属层。
当然，在另外的实施例中，可采用其他材料的薄膜形成布拉格反射镜，本实施例中布拉格反射结构不限于多层具有重复性的TiO2/SiO2薄膜；为达到布拉格全反射镜的效果，针对单层薄膜的厚度和TiO2/SiO2薄膜的对数具有要求；通过TiO2和SiO2的折射率可计算出单层薄膜的厚度：TiO2≈39.68±5，SiO2≈68.02±5；当TiO2/SiO2薄膜的对数为4对时，对可见光的平均反射率可以达到90％以上，薄膜沉积工艺对反射率会有细微影响。
基于上述实施例，如图7所示，S300中在所述布拉格全反射镜结构的一侧设置像素区域保护层，并在所述像素区域保护层上设置像素电极，以形成薄膜晶体管的步骤包括：
S310、在所述布拉格全反射镜结构的一侧设置像素电极区域；
S320、在所述像素电极区域中沉积透光层结构，以形成像素区域保护层；
S330、基于所述像素区域保护层设置像素电极；以及
S340、通过干法刻蚀在所述布拉格全反射镜结构中刻蚀通孔，以通过所述通孔连接像素电极和第二金属层。
在一实施例中，在上述布拉格全反射镜结构的基础上，在布拉格全反射镜结构的一侧设置像素电极区域，通过干法刻蚀刻除像素电极区域中的全部布拉格全反射镜结构，其中，布拉格全反射镜结构分为像素电极区域和非像素电极区域；由于，在像素电极区域内需要制备绝缘保护层或透光层结构，因此，通过干法刻蚀去除掉像素电极区域中的布拉格全反射镜结构，以在像素电极区域内制备绝缘保护层或透光层。
进一步地，在制备像素电极区域的透光层时，通过干法刻蚀刻除像素电极区域中的全部布拉格全反射镜结构，然后，在像素电极区域中沉积透光层结构，以形成像素区域保护层。
进一步地，在制备像素电极区域的绝缘保护层时，通过蚀刻工艺蚀刻掉像素显示区域多余的布拉格全反射镜结构，只留下单层薄膜结构，由于，单层薄膜结构不存在形成布拉格反射镜效应，因此，该单层薄膜结构能达到透光和保护的效果。
进一步地，在得到像素电极区域的绝缘保护层或透光层的基础上，可通过刻蚀工艺在布拉格全反射镜结构中形成蚀刻孔，该蚀刻孔为通孔，用于连接像素电极和第二金属层的漏极，通过连接像素电极和漏极，完成在基板上制造薄膜晶体管的过程。
在本申请的实施例中，薄膜晶体管制备方法通过在基板上形成半导体层以及金属层；在半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构；以及在布拉格全反射镜结构的一侧设置像素区域保护层，并在像素区域保护层上设置像素电极，以形成薄膜晶体管。本申请提供的技术方案可以形成具有预设折射率的布拉格全反射镜结构，利用布拉格全反射镜结构对背光源发出的散射光和折射光进行反射，减少背光源所发出的光进入薄膜晶体管的有源层，从而抑制光生载流子，提升显示装置的显示效果。
应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括基板以及在所述基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；
所述薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；所述布拉格全反射镜结构设于所述绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；所述像素区域保护层设于所述布拉格全反射镜结构的一侧，所述像素电极设于所述像素区域保护层上。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一金属层包括第一金属薄膜以及第一光刻胶，所述第一光刻胶涂布在所述第一金属薄膜的表面。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二金属层包括第二金属薄膜以及第二光刻胶，所述第二光刻胶涂布在所述第二金属薄膜的表面。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述布拉格全反射镜结构包括交替沉积的第一薄膜以及第二薄膜；所述第一薄膜的折射率大于所述第二薄膜的折射率。
5.一种显示装置，其特征在于，所述显示装置包括彩膜基板、液晶分子层以及如权利要求1～4任意一项所述的薄膜晶体管；所述液晶分子层设于所述薄膜晶体管与所述彩膜基板之间；
所述薄膜晶体管包括基板以及在所述基板上依次层叠的第一金属层、绝缘层、第一半导体层、第二半导体层、第二金属层；
所述薄膜晶体管还包括布拉格全反射镜结构、像素电极以及像素区域保护层；所述布拉格全反射镜结构设于所述绝缘层上，且包裹层叠后的第一半导体层、第二半导体层和第二金属层；所述像素区域保护层设于所述布拉格全反射镜结构的一侧，所述像素电极设于所述像素区域保护层上。
6.一种薄膜晶体管制备方法，其特征在于，用于制造如权利要求1～4任意一项所述的薄膜晶体管，所述方法包括：
在基板上形成半导体层以及金属层；
在所述半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构；以及
在所述布拉格全反射镜结构的一侧设置像素区域保护层，并在所述像素区域保护层上设置像素电极，以形成薄膜晶体管。
7.根据权利要求6所述的薄膜晶体管制备方法，其特征在于，所述半导体层包括第一半导体层以及第二半导体层；所述金属层包括第一金属层以及第二金属层；
所述在基板上形成半导体层以及金属层的步骤，包括：
在所述基板上沉积形成第一金属层；
基于所述第一金属层依次沉积形成绝缘层、第一半导体层、第二半导体层以及第二金属层；
通过第二光罩对所述第一半导体层、所述第二半导体层以及所述第二金属层进行曝光并显影，以形成光刻胶掩模图形；以及
通过湿法刻蚀和干法刻蚀对所述光刻胶掩模图形进行刻蚀，以得到晶体图案化的半导体层以及金属层。
8.根据权利要求7所述的薄膜晶体管制备方法，其特征在于，所述在基板上沉积形成第一金属层的步骤，包括：
在所述基板上沉积形成第一金属薄膜；以及
通过第一光罩对所述第一金属薄膜进行曝光并显影，并通过湿法刻蚀形成第一金属层。
9.根据权利要求8所述的薄膜晶体管制备方法，其特征在于，所述在所述半导体层以及金属层上包裹多种折射率的反射薄膜，以形成具有预设折射率的布拉格全反射镜结构的步骤，包括：
在所述第一半导体层、所述第二半导体层以及所述第二金属层上交替包裹第一薄膜以及第二薄膜；以及
对所述第一薄膜和所述第二薄膜进行固化，以形成具有预设折射率的布拉格全反射镜结构。
10.根据权利要求6所述的薄膜晶体管制备方法，其特征在于，所述在所述布拉格全反射镜结构的一侧设置像素区域保护层，并在所述像素区域保护层上设置像素电极，以形成薄膜晶体管的步骤，包括：
在所述布拉格全反射镜结构的一侧设置像素电极区域；
在所述像素电极区域中沉积透光层结构，以形成像素区域保护层；
基于所述像素区域保护层设置像素电极；以及
通过干法刻蚀在所述布拉格全反射镜结构中刻蚀通孔，以通过所述通孔连接像素电极和第二金属层。
CN202110304653.9A 2021-03-22 2021-03-22 薄膜晶体管、显示装置以及薄膜晶体管制备方法 Active CN113097227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110304653.9A CN113097227B (zh) 2021-03-22 2021-03-22 薄膜晶体管、显示装置以及薄膜晶体管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110304653.9A CN113097227B (zh) 2021-03-22 2021-03-22 薄膜晶体管、显示装置以及薄膜晶体管制备方法

Publications (2)

Publication Number Publication Date
CN113097227A true CN113097227A (zh) 2021-07-09
CN113097227B CN113097227B (zh) 2022-10-21

Family

ID=76668845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110304653.9A Active CN113097227B (zh) 2021-03-22 2021-03-22 薄膜晶体管、显示装置以及薄膜晶体管制备方法

Country Status (1)

Country Link
CN (1) CN113097227B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184574A1 (zh) * 2022-04-02 2023-10-05 惠州华星光电显示有限公司 显示面板及其制作方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789761A (en) * 1995-05-19 1998-08-04 Nec Corporation Thin-film transistor array having light shading film and antireflection layer
WO2002091455A1 (en) * 2001-05-10 2002-11-14 Koninklijke Philips Electronics N.V. Thin film transistor self-aligned to a light-shield layer
US20100091212A1 (en) * 2008-10-10 2010-04-15 Kyo Ho Moon Array substrate for liquid crystal display device, manufacturing method thereof, and liquid crystal display device having the same
CN101752319A (zh) * 2008-12-19 2010-06-23 京东方科技集团股份有限公司 薄膜晶体管液晶显示器阵列基板的制造方法
CN101887897A (zh) * 2009-05-13 2010-11-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110147740A1 (en) * 2009-12-23 2011-06-23 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same
WO2012063436A1 (ja) * 2010-11-10 2012-05-18 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
US20130187164A1 (en) * 2012-01-20 2013-07-25 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US20150253637A1 (en) * 2014-03-06 2015-09-10 Boe Technology Group Co., Ltd Array Substrate and Method of Fabricating the Same, and Display Device
CN104950541A (zh) * 2015-07-20 2015-09-30 深圳市华星光电技术有限公司 Boa型液晶显示面板及其制作方法
CN104979405A (zh) * 2015-07-22 2015-10-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106057909A (zh) * 2016-07-22 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
WO2017036073A1 (zh) * 2015-08-31 2017-03-09 京东方科技集团股份有限公司 阵列基板和显示装置
WO2018205596A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置
WO2018233405A1 (zh) * 2017-06-19 2018-12-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789761A (en) * 1995-05-19 1998-08-04 Nec Corporation Thin-film transistor array having light shading film and antireflection layer
WO2002091455A1 (en) * 2001-05-10 2002-11-14 Koninklijke Philips Electronics N.V. Thin film transistor self-aligned to a light-shield layer
US20100091212A1 (en) * 2008-10-10 2010-04-15 Kyo Ho Moon Array substrate for liquid crystal display device, manufacturing method thereof, and liquid crystal display device having the same
CN101752319A (zh) * 2008-12-19 2010-06-23 京东方科技集团股份有限公司 薄膜晶体管液晶显示器阵列基板的制造方法
CN101887897A (zh) * 2009-05-13 2010-11-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110147740A1 (en) * 2009-12-23 2011-06-23 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same
WO2012063436A1 (ja) * 2010-11-10 2012-05-18 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
CN103210494A (zh) * 2010-11-10 2013-07-17 夏普株式会社 显示装置用基板及其制造方法、显示装置
US20130187164A1 (en) * 2012-01-20 2013-07-25 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US20150253637A1 (en) * 2014-03-06 2015-09-10 Boe Technology Group Co., Ltd Array Substrate and Method of Fabricating the Same, and Display Device
CN104950541A (zh) * 2015-07-20 2015-09-30 深圳市华星光电技术有限公司 Boa型液晶显示面板及其制作方法
CN104979405A (zh) * 2015-07-22 2015-10-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
WO2017036073A1 (zh) * 2015-08-31 2017-03-09 京东方科技集团股份有限公司 阵列基板和显示装置
CN106057909A (zh) * 2016-07-22 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
WO2018205596A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置
WO2018233405A1 (zh) * 2017-06-19 2018-12-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184574A1 (zh) * 2022-04-02 2023-10-05 惠州华星光电显示有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
CN113097227B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN108550582B (zh) 显示基板及其制造方法、显示装置
JP4423194B2 (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
WO2002037574A1 (en) Method of patterning thin film and tft array substrate using it and production method therefor
JP2008016802A (ja) Ｔｆｔアレイ基板及びその製造方法
KR20100138411A (ko) 하프톤 마스크와 그 제조방법 및 하프톤 마스크를 이용한 막 형성 방법
KR101830327B1 (ko) Ｅｕｖ용 패턴 및 ｄｕｖ용 패턴을 가진 포토마스크
JP2002229060A (ja) 反射型表示装置及びその製造方法
CN113097227B (zh) 薄膜晶体管、显示装置以及薄膜晶体管制备方法
JP4117169B2 (ja) 液晶表示装置及びその製造方法
JPH11282383A (ja) 電極基板およびその製造方法
CN101661908B (zh) 水平电场型半透过式液晶显示装置的阵列基板制造方法
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
JP2007218999A (ja) 表示装置の製造方法
US20080024702A1 (en) Pixel structure and fabrication method thereof
TW200834742A (en) Gray tone mask and method for manufacturing the same
WO2021159243A1 (zh) 阵列基板及其制备方法、显示装置
TWI258622B (en) Liquid crystal display substrate, method of manufacturing the same, and liquid crystal display device having the same
US8916404B2 (en) E-paper array substrate with storage capacitor electrode and manufacturing method thereof
JP2010032765A (ja) Ｔｆｔアレイ基板およびそれを用いた液晶表示装置
JP2017054070A (ja) Ｅｕｖマスクの製造方法
WO2022000478A1 (zh) 线路板制作方法及线路板
CN110634748A (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN111627929B (zh) 高穿透性液晶显示面板及制备方法
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20110029921A (ko) 반사투과형 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant