JP2007218999A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2007218999A
JP2007218999A JP2006036804A JP2006036804A JP2007218999A JP 2007218999 A JP2007218999 A JP 2007218999A JP 2006036804 A JP2006036804 A JP 2006036804A JP 2006036804 A JP2006036804 A JP 2006036804A JP 2007218999 A JP2007218999 A JP 2007218999A
Authority
JP
Japan
Prior art keywords
film
conductive film
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006036804A
Other languages
English (en)
Other versions
JP5011479B2 (ja
Inventor
Masaru Takahata
勝 高畠
Toshiteru Kaneko
寿輝 金子
Hideo Tanabe
英夫 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2006036804A priority Critical patent/JP5011479B2/ja
Priority to CN2007100055894A priority patent/CN101022092B/zh
Priority to US11/674,767 priority patent/US20070188682A1/en
Publication of JP2007218999A publication Critical patent/JP2007218999A/ja
Application granted granted Critical
Publication of JP5011479B2 publication Critical patent/JP5011479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

【課題】反射領域と透過領域とを備えた液晶表示装置において、反射電極と透過電極とを工程数の増加を抑えて製造する。
【解決手段】透過領域と反射領域とを有する画素に対し、反射電極を形成する金属層と、透過電極を形成する透明導電膜とを連続して積層する。レジスト膜を露光現像して、第1のパターンを形成して金属層と透明導電膜とを同時にエッチングする。その後アッシングによりレジスト膜に第2のパターンを形成し、金属層をエッチングする。また、有機樹脂層をコンタクトホールを形成するマスクとして利用する。
【選択図】図1

Description

本発明は、表示装置の製造方法に関し、特に樹脂絶縁膜の上に2層の導電膜を備える半透過反射型の液晶表示装置の製造方法に関する。
近年、反射表示と透過表示の2つの表示方式を兼ね備えた、いわゆる半透過反射型液晶表示装置が、例えば携帯用機器の表示部として多用されている。半透過反射型の液晶表示装置は、1画素内に透過領域と反射領域とを備えている。半透過反射型の表示では、透過モードと反射モードとが混在する。透過モードでは画素に設けられた透過領域を光が通過し観察者の目に到達する。また反射モードでは、光が反射領域で反射されて観察者の目に至る。
この半透過反射型液晶表示装置は、屋外での使用の際など、周囲が明るい環境での使用において、透過モードに加えて反射モードの表示を行い、外光を表示に利用しようとするものである。
透過型の液晶表示装置は、外光が非常に明るい場合、例えば晴天の屋外などでの視認性が低下してしまうという問題点を有している。他方、反射型の液晶表示装置は、外光が暗い場合には視認性が極端に低下するという問題点を有している。
半透過反射型液晶表示装置は、これらの問題点を解決するための手段として、反射型と透過型との両方の機能を合わせ持ったものである。
半透過反射型液晶表示装置では、画素電極に選択的に映像信号を供給するためのスイッチング素子として薄膜トランジスタ(Thin Film Transistor 以下TFTと呼ぶ)を用いたアクティブマトリクス方式が広く用いられている。
このTFTを用いたアクティブマトリクス方式の液晶表示装置は、TFTや画素電極が形成されたTFT基板とカラー表示を行うためのカラーフィルタが設けられたカラーフィルタ基板が対向配置され、これら基板間に液晶組成物が封入されて構成されている。TFT基板上には、複数の映像信号線と複数の走査線とが交差して設けられ、これら映像信号線および走査線によって区画された複数の領域がマトリクス状に配置されている。そして、各領域にTFTと画素電極とが設けられている。
液晶表示装置では、画素電極に対向するように対向電極が設けられており、画素電極と対向電極との間に電界を発生させ、この電界によって液晶分子の配向方向を変化させ、それに伴い液晶層の光に対する特性が変化することを利用し表示が行われる。
一般にカラーフィルタ基板に対向電極を設けた縦電界方式と、TFT基板に対向電極を設けたIPS(In-plan Switching)方式とが知られている。
半透過反射型の液晶表示装置では、有機樹脂膜を絶縁膜として用いる場合がある。半透過反射型の液晶表示装置は、反射領域では透過領域に対して液晶層の厚さを半分とする必要がある。そのため、有機樹脂膜は、液晶層を薄くする目的で反射領域下の厚い層間絶縁膜として設けられる。
また、半透過反射型の液晶表示装置は、反射領域には金属膜等の光を反射する導電膜が用いられ、透過領域には透明導電膜等の光を透過する導電膜が用いられる。そのため、画素部に2層の導電膜を備えており、それぞれの導電膜をパターニングするにあたり、工程数が増加するといった問題を生じていた。
半透過反射型の液晶表示装置の製造方法は、例えば下記「特許文献1」などにより提案されている。
特開2005−259371号公報
半透過反射型液晶表示装置では、1画素内に透過領域と反射領域が形成されており、透過領域に透明導電膜をパターニングし、反射領域に金属膜をパターニングする必要があることから工程数が増加するといった問題を有している。
本発明は、このような事情に基づいてなされたもので、その目的は、工程の増化を抑えて、半透過反射型液晶表示装置において、2層の導電膜を所定の形状にパターンニングする製造方法を提供することにある。
画素に透明導電膜と反射膜とを有する表示装置の製造方法であって、画素部のトランジスタに設けられたソース電極の上に第1の絶縁膜と第2の絶縁膜とを積層する工程と、第1の絶縁膜と第2の絶縁膜とにコンタクトホールを形成する工程と、
第1の絶縁膜と第2の絶縁膜の上に透明導電膜と反射膜とを積層しコンタクトホールを介してソース電極と透明導電膜と反射膜とを接続する工程と、レジスト膜の第1のパターンを用いて透明導電膜と反射膜とをエッチングする工程と、レジスト膜の一部を除去し第2のパターンを形成する工程と、第2のパターンを用いて第2の反射膜をエッチングして、透過領域から反射膜を除去する工程とからなることを特徴とする表示装置の製造方法。
本願発明は、半透過反射型液晶表示装置において、工程数を考慮して、塗布露光現像したレジスト膜を複数のパターンに形状を変化させることで、工程数の増加を抑えたことを特徴とする。
本願発明によれば、反射領域と透過領域とを備えた液晶表示装置において、工程数の増加を抑えることが可能となる。
画素部に反射領域と透過領域とを有する半透過反射型の液晶表示装置の製造方法であって、上記画素部のトランジスタにソース電極を形成する工程と、ソース電極の上に第1の絶縁膜を形成する工程と、第1の絶縁膜の上に樹脂からなる第2の絶縁膜を積層する工程と、第2の絶縁膜を露光現像して、第2の絶縁膜に第1のコンタクトホールを有するパターンを形成する工程と、第1のコンタクトホールを有するパターンを用いて第2の絶縁膜に第2のコンタクトホールを形成する工程と、
第1の絶縁膜と第2の絶縁膜の上に第1の導電膜と第2の導電膜とを積層し第1及び第2のコンタクトホールを介してソース電極と第1の導電膜とを接続する工程と、第1及び第2の導電膜上にレジスト膜を塗布する工程と、レジスト膜を露光現像して第1のパターンを形成する工程と、レジスト膜の第1のパターンを用いて第1の導電膜と第2の導電膜をエッチングする工程と、レジスト膜の一部をアッシングにより除去し第2のパターンを形成する工程と、第2のパターンを用いて第2の導電膜をエッチングする工程により液晶表示装置を製造する。
図1は、本発明による液晶表示装置100を示す平面図である。液晶表示装置100は液晶パネル1と制御回路80とで構成される。制御回路80からは液晶パネル1の表示に必要な信号が供給される。制御回路80はフレキシブル基板70に搭載されており、配線71、端子75を介して信号が液晶パネル1に伝達される。
液晶パネル1の画素部8には反射領域11と透過領域12とが設けられている。なお、液晶パネル1は多数の画素部8をマトリクス状に備えているが、解り易くするため、図1では画素部を1つだけ図示している。マトリクス状に配置された画素部8は表示領域9を形成し、各画素部8が表示画像の画素の役割をはたし、表示領域9に画像を表示する。
図1においては、図中x方向に延在しy方向に並設されるゲート信号線(走査線とも呼ぶ)21と、y方向に延在しx方向に並設されるドレイン信号線(映像信号線とも呼ぶ)22とが設けられており、ゲート信号線21とドレイン信号線22とで囲まれる領域に画素部8が形成されている。
画素部8にはスイッチング素子10が設けられている。ゲート信号線21からは制御信号が供給され、スイッチング素子10のオン・オフが制御される。スイッチング素子10がオン状態となることで、ドレイン信号線22を介して伝送された映像信号が反射領域11と透過領域12とに供給される。
ゲート信号線21とドレイン信号線22とは駆動回路5に接続されており、駆動回路5から制御信号及び映像信号が出力する。なお、ゲート信号線21、ドレイン信号線22及び、駆動回路5とは同じTFT基板2上に形成されている。
次に、図2に画素部8の平面図を示す。また図2のA−A線で示す断面図を図3に示す。図2、図3では、縦電界方式の液晶パネルの画素部8を示している。反射領域11(以後反射電極とも呼ぶ)と透過領域12(以後透過電極とも呼ぶ)に対向してカラーフィルタ基板3に対向電極15が形成されている。
カラーフィルタ基板3には赤(R)、緑(G)、青(B)毎にカラーフィルタ150が形成されており、各カラーフィルタ150の境界には遮光のためにブラックマトリクス162が形成されている
図2ではゲート信号線21と並列に容量線25が形成されており、反射領域11の端部はゲート信号線21を越えて、容量線25と重なっている。また、反射領域11の端部はゲート信号線21およびドレイン信号線22とそれぞれ平行となっている。
反射領域11は透過領域12を取り囲むような形状をしている。反射領域11は一般に光を透過しないアルミ等の金属で形成されるので、反射領域11は透過領域12に対して遮光膜の機能を有することとなる。
なお、図2では画素部8の構成をわかり易くするため、反射領域11を点線で示している。
ゲート信号線21とドレイン信号線22の交差部近傍にスイッチング素子(以後、薄膜トランジスタ、TFTとも呼ぶ)10が形成される。TFT10はゲート信号線21を介して供給されるゲート信号によりオン状態となり、ドレイン信号線22を介して供給される映像信号を透過領域12を形成する透過電極及び、反射領域11を形成する反射電極に書き込む。
次に、図3は図2のA−A線で示す断面図である。液晶パネル1は、TFT基板2とカラーフィルタ基板3とが対向して配置されている。TFT基板2とカラーフィルタ基板3との間には、液晶組成物4が保持されている。なお、TFT基板2とカラーフィルタ基板3との周辺部には、シール材(図示せず)が設けられており、TFT基板2とカラーフィルタ基板3とシール材とは、狭い隙間を有する容器を形成しており、液晶組成物4はTFT基板2とカラーフィルタ基板3との間に封止される。また、符号14と符号18は液晶分子の配向を制御する配向膜である。
TFT基板2は、少なくとも一部が透明なガラス、樹脂、半導体等からなる。TFT基板2上には前述したようにゲート信号線21が形成されており、ゲート信号線21は、クロム(Cr)または、ジルコニウム(Zirconium)を主体とする層とアルミ(Al)を主体とする層の多層膜から形成される。また、上面からTFT基板側の下面に向けて線幅が広がるように側面が傾斜している。ゲート信号線21の一部はゲート電極31を形成している。ゲート電極31を覆うようにゲート絶縁膜36が形成され、ゲート絶縁膜36の上にアモルファスシリコン膜からなる半導体層34が形成される。半導体層34の上部には不純物が添加されてn+層35が形成される。n+層35はオーミックコンタクト層であり、半導体層34が電気的に良好に接続されるように形成されている。半導体n+層35の上には、ドレイン電極32とソース電極33とが離間して形成されている。なお、ドレインとソースの呼び方は電位によって変化するが、本明細書ではドレイン信号線22と接続する方をドレインと呼ぶ。
ドレイン信号線22、ドレイン電極32、ソース電極33は、モリブデン(Mo)とクロム(Cr)の合金や、モリブデン(Mo)又はタングステン(W)を主体とする2つの層で、アルミを主体とする層を挟んだ多層膜から形成されている。ソース電極33は透過領域12及び反射領域11と電気的に接続されている。また、TFT30を覆うように無機絶縁膜43と有機絶縁膜44が形成されている。ソース電極33は無機絶縁膜43と有機絶縁膜44とに形成されたスルーホール46を介して反射領域11および透過領域12と接続されている。なお、無機絶縁膜43は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜44は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。
反射領域11は、反射電極により構成され、アルミ等の光反射率の高い金属等の導電膜を出射側表面に有し、タングステンまたはクロムを主体とする層とアルミを主体とする層の多層膜から形成される。また、透過領域12は、透明導電膜により構成されている。以下反射電極に符号11を付加し、透明電極に符号12を付加して説明する場合もある。
なお、透明導電膜は、ITO(indium tin oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、ZnO (Zinc Oxide)、SnO(酸化スズ)、In2O3(酸化インジウム)等の透光性の導電層から構成されている。
また、クロムを主体とする層は、クロム単体でもクロムとモリブデン(Mo)等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミを主体とする層は、アルミ単体でもアルミとネオジウム(Neodymium)等の合金でもよい。
有機絶縁膜44の上面にはフォトリソ等により凹凸が形成されている。そのため、有機絶縁膜44の上に形成された反射電極11も凹凸を有する。反射電極11に凹凸が備わることで、反射光が散乱される割合が増加する。
透過電極12の上の有機絶縁膜44、無機絶縁膜43は除去され、開口が形成されている。反射電極11はこの開口の外周を囲むように形成されるが、開口の透過電極12側の側面には傾斜が形成されており、この傾斜上に反射電極11が形成され透明電極12の外周近傍と電気的に接続されている。
容量線25には、保持容量部13が接続している。また無機絶縁膜43を挟んで対向して保持容量部13と保持容量を形成する保持容量電極26が設けられている。保持容量電極26と反射電極11とは、有機絶縁膜44に設けられたスルーホール47を介して接続される。
なお、保持容量部13は容量線25と同様に、ゲート信号線21と同じ工程で、同じ材料にて形成することが可能である。また、保持容量電極26はドレイン信号線22と同じ工程で、同じ材料にて形成することが可能である。保持容量電極26は反射電極11以外に透明電極12と接続しても保持容量の電極としての機能を満足することができる。
次に図4に図2においてB−B線の断面図を示す。透明電極12は2本のドレイン信号線22の間に設けられており、ドレイン信号線22を覆うように有機絶縁膜44が形成され、有機絶縁膜44の上には反射電極11が形成されている。反射電極11は有機絶縁膜44の側面に設けられた傾斜上にも形成され、透明電極12上まで到達し電気的に接続される。
図4に示すように、反射電極11はドレイン信号線22の上の狭い領域に形成されているが、画素の中央部に設けられる透明電極12に対して取り囲むように形成して遮光膜の役目を果している。
反射電極11は、反射膜としての表面にはアルミを主体とした導電膜が用いられるが、透明導電膜と電気的に接続する面には、接触部の電気的抵抗を下げる目的で、クロムとモリブデンの合金やタングステンとモリブデンの合金等が用いられる。
また、反射電極11は透明電極12に対して取り囲むように形成され、透明電極12を挟んで両側に設けられたスルーホール46と47とを電気的に接続する目的にも用いられている。なお、透明電極12に対して取り囲むように反射電極11を形成し、抵抗値の低い反射電極11を用いて透明電極12の周囲から映像信号を供給することで、透明電極12を短時間で均一な電位とすることができ表示品質を向上することができる。
次に、図5−A〜図5−Jを用いて反射電極11と透明電極12を形成する工程について説明する。図5−Aに示した工程では、TFT基板2にトランジスタを構成するゲート電極31、ゲート絶縁膜36、半導体層34、ソース電極33、ドレイン電極32、n+層35、保護容量線25、保護容量電極26、無機保護膜43を形成している。
図5−Bに示す工程では、窒化シリコン(SiN)や酸化シリコン(SiO2)からなる無機保護膜43をフォトリソグラフィー工程により、パターンニングしてソース電極33上にコンタクトホール46aと、保持容量電極26の上にコンタクトホール47aを形成した。
図5−Cに示す工程では、コンタクトホール46a、47bを形成したTFT基板2上に有機樹脂膜44をスピンコート法等により塗布した。
図5−Dに示す工程ではコンタクトホール46aに重なるように、有機樹脂膜44にコンタクトホール46bを形成し、コンタクトホール47aに重なるようにコンタクトホール47bを形成している。有機樹脂膜44は感光性の有機樹脂膜を用いることができ、フォトマスクを用いて露光し、現像液を用いて所定のパターンとすることができる。
前述したように、透過領域12に対して反射領域11の液晶層の厚さが半分となるように、透過領域12は有機樹脂膜44が除去され、反射領域11には有機樹脂膜44が残される。
また、反射領域11ではハーフ露光により、凹凸部48が形成されている。有機樹脂膜44にフォトマスクの形状により露光量が多い部分と少ない部分(ハーフトーン露光とも呼ぶ)を設けることにより、有機樹脂膜44がネガ型の場合には露光量が少ない部分で現像液により除去され易く凹部が形成される。
図5−Eに示す工程では、有機樹脂膜44の上に第1の導電膜37と第2の導電膜38とを連続して形成している。第1の導電膜37は、スパッタリング等の方法により透明導電膜で成膜され、第2の導電膜はスパッタリング等の方法によりアルミ等の金属からなる反射膜が成膜される。
次に、図5−Fに示す工程では、第1の導電膜37と第2の導電膜38とをパターニングするために、感光性のレジスト膜50がスピンコート法等により塗布され、フォトマスクを用いて露光・現像されている。
レジスト膜50には、ハーフ露光により、膜厚が厚い部分51と膜厚が薄い部分52とが設けられている。現像液によりレジスト膜が除去された部分53で膜が除去された後に、膜厚が薄い部分52ではレジスト膜が残っているが、膜厚が厚い部分に比べてその膜厚が薄くなっている。
図5−Gに示す工程では、レジスト膜が除去された部分53で第1の導電膜37と第2の導電膜38とがエッチングにより除去されている。このとき、第1の導電膜37を除去するエッチング方法と第2の導電膜38を除去するエッチング方法を異ならせてもよく、または、同じエッチング方法により第1の導電膜37と第2の導電膜38とを除去してもよい。
図5−Hに示す工程では、アッシング等により膜厚が薄い部分52のレジスト膜が除去される。なお、アッシング等により膜厚が厚い部分51でも膜厚が減少している。
図5−Iに示す工程では、膜厚が薄い部分52が除去されたレジスト膜をマスクに用いて第2の導電膜38がエッチングされ、第1の導電膜37が露出して透過領域12が形成される。
図5−Jに示す工程では、反射領域11と透過領域12とが形成されたTFT基板2に配向膜14が形成される。
次に、図6−A〜図6−Fを用いて、有機樹脂膜44を無機保護膜43にコンタクトホールを形成するマスクとして併用する工程を示す。
図6−Aに示す工程では、TFT基板2にトランジスタを構成するゲート電極31、ゲート絶縁膜36、半導体層34、ソース電極33、ドレイン電極32、n+層35、保持容量線25、保持容量電極26、無機保護膜43を形成した上に、有機樹脂膜44をスピンコート法等により塗布している。図6−Aに示す工程では、コンタクトホールを形成されていない無機保護膜43上に有機樹脂膜44が塗布されている。
図6−Bに示す工程では、露光現像により有機樹脂膜44にコンタクトホール46と47が形成され、その後、有機樹脂膜44をマスクとして無機保護膜43がエッチングされて、ソース電極33の上にコンタクトホール46と保持容量電極26の上にコンタクトホール47とが形成される。
このとき、透過領域12に示すように、有機樹脂膜44によりマスクされていない部分は、エッチングにより無機保護膜43が除去されることになる。
図6−Cに示す工程では、パターニングされた有機樹脂膜44の上に第1の導電膜37と第2の導電膜38とが連続して成膜される。図5−Eで示す工程で説明したように、第1の導電膜37は透明導電膜で、第2の導電膜38は金属膜で形成することが可能である。
図6−Dで示す工程では、ハーフ露光により厚さが異なるレジスト膜を第1の導電膜37と第2の導電膜38の上に形成する。図5−Fで示す工程で説明したように、レジスト膜50には、ハーフ露光により、膜厚が厚い部分51と膜厚が薄い部分52とが設けられている。
図6−Fで示す工程では、レジスト膜50を用いて第1の導電膜37と第2の導電膜38とをエッチングしその後、膜厚が薄いレジスト膜をアッシング等により除去した。
図6−Gに示す工程では、アッシング等により厚さが薄い部分52を除去して、第2の導電膜38用のマスクを形成して、第2の導電膜38をエッチングにより除去し、その後配向膜14を形成している。
次に、図7−A〜図7−Eを用いて、図2のB−B線で示すTFT基板2側の断面部分について製造工程を示す。図7−Aで示す工程では、TFT基板2にゲート絶縁膜36、ドレイン信号線22、無機保護膜43を形成した上に、有機樹脂膜44をスピンコート法等により塗布している。
図7−Bで示す工程では、有機樹脂膜44を露光現像し、透過領域12側に凹部と、反射領域11側に凸部とを形成する。その後、有機樹脂膜44をマスクとして無機保護膜43を除去する。この工程において、有機樹脂膜44が設けられていない透過領域12にはマスクが無いため、無機保護膜43が除去される。
図7−Cで示す工程では、パターニングされた有機樹脂膜44の上に第1の導電膜37と第2の導電膜38とが成膜される。
図7−Dで示す工程では、レジスト膜55に膜厚が厚い部分51と膜厚が薄い部分52とレジスト膜を除去する部分53とが形成される。膜厚が厚い部分51は、透過領域12の周囲に形成されるため、ドレイン線22に重なるように反射領域11とが形成されることになる。
図7−Eで示す工程では、膜厚の薄い部分52がアッシング等により除去され、第2の導電膜38用のマスクが形成され、透明領域12の第2の導電膜38が除去される。その後、レジスト膜50が除去されTFT基板2が形成される。
次に、図8−A〜図8−Hを用いて外部信号入力端子の製造工程を説明する。図8の左側に示した符号61はゲート信号線21に電気的に接続するゲート端子である。図8の右側に示した符号62はドレイン信号線22に電気的に接続するドレイン端子である。図8−Aに示す工程では各端子の上に保護膜43が形成されている。
図8−Bに示す工程では、保護膜43が形成された各端子の上にスピンコート法等によって有機樹脂膜44が形成されている。
図8−Cに示す工程では、有機樹脂膜44が露光現像され各端子上にコンタクトホール63が形成されている。
図8−Dに示す工程では、有機樹脂膜44をマスクに使用して、保護膜43がエッチングされて各端子上の保護膜43にコンタクトホール63が形成されている。
図8−Eに示す工程では、有機樹脂膜44の上からスパッタ法等により、第1の導電膜37と、第2の導電膜38が連続して積層される。
図8−Fに示す工程では、各端子上に第1の導電膜37を残すように、薄いレジスト膜52が形成される。
図8−Gに示す工程では、第1の導電膜37と第2の導電膜38とがエッチングされ、レジスト膜52で被われた部分を除いて、第1の導電膜37と第2の導電膜38とが除去される。
図8−Hに示す工程では、アッシング等により薄いレジスト膜52が除去され、その後、第2の導電膜38をエッチングして各端子上に第1の導電膜37が残るようにしてゲート端子61とドレイン端子62とを形成する。
次に、図9−A〜図9−Fを用いて、ドレイン端子62をゲート信号線21と同じ工程で形成した場合について説明する。図9−Aにゲート信号線21と同じ工程で形成した場合のドレイン端子62を示す。
ドレイン端子62はゲート絶縁膜36に周囲を被われており、ドレイン信号線22とはゲート絶縁膜36に形成されたスルーホール49を介して電気的に接続されている。
図9−Bに示す工程では、ドレイン端子62の上から保護膜43と有機樹脂膜44とが積層され、その後、ドレイン端子上の保護膜43と有機樹脂膜44とは除去される。
図9−Cに示す工程では、有機樹脂膜44の上から第1の導電膜37と第2の導電膜38とが積層される。ドレイン端子62の上面はゲート絶縁膜36が除去されており、ドレイン端子62と
図9−Cに示す工程では、有機樹脂膜44の上から第1の導電膜37と第2の導電膜38とは電気的に接続される。
図9−Dに示す工程では、ドレイン端子62の上に薄いレジスト膜52が形成されている。
図9−Eに示す工程では、エッチングによりレジスト膜50が形成されていない部分の第1の導電膜37と第2の導電膜38とが除去されている。
図9−Fに示す工程では、薄いレジスト膜52がアッシングにより除去され、その後、第2の導電膜38が除去され、第1の導電膜37が残されて、ドレイン端子62が形成される。
次に、図10−Aに示すように、レジスト膜50に第2の導電膜52を除去する目的のパターンを形成し、第2の導電膜52を除去した後に、第3の導電膜39を積層したTFT基板2の構成を示す。図10に示すTFT基板2では、反射領域11、透過領域12共に画素電極として第3の導電膜39が形成されており、反射領域11、透過領域12で画素電極の材質が均一なものとすることができる。
また、図10−Bに示すように、第2の導電膜38の周囲を第3の導電膜39で覆うことが可能であり、第2の導電膜38が腐食しやすい材質の場合には、第3の導電膜39を腐食しにくい材質とすることで、信頼性を向上することができる。
次に、図11−A〜図11−Iを用いて、半導体層にポリシリコンを用いた液晶表示装置の製造方法について説明する。図11−Aに示した工程では、TFT基板2に第1下地膜41と第2下地膜42が形成された上に、半導体層34を形成し、その後、半導体層34に熱アニール等によりエネルギーを加えて結晶を成長させ、不純物をドーピングしたいわゆるポリシリコンを用いたトランジスタが形成されている。半導体層34の上には、ゲート電極31、ゲート絶縁膜36、ソース電極33、ドレイン電極32、層間絶縁膜45が形成されている。また、導電性を持たせた半導体層の一部を保持容量電極26とし、ゲート電極31と同層で保持容量線25を形成している。
図11−Bに示す工程では上記ポリシリコントランジスタの構成の上に、保護膜43を形成し、有機樹脂膜44をスピンコート法等により塗布している。
図11−Cに示す工程では、露光現像により有機樹脂膜44にコンタクトホール46と、透過領域12には液晶層の厚みのために開口が形成さている。
図11−Dに示す工程では、有機樹脂膜44をマスクとして、無機保護膜43をエッチングしている。このとき、透過領域12に示すようにコンタクトホール46以外でも、有機樹脂膜44によりマスクされていない部分は、エッチングにより無機保護膜43が除去されることになる。
図11−Eに示す工程では、パターニングされた有機樹脂膜44の上に第1の導電膜37と第2の導電膜38とが連続して成膜される。第1の導電膜37は透明導電膜で、第2の導電膜38はアルミ等の金属膜で形成することが可能である。
図11−Fで示す工程では、ハーフ露光により厚さが異なるレジスト膜を第1の導電膜37と第2の導電膜38の上に形成する。レジスト膜50は露光量の強弱により、膜厚が厚い部分51と膜厚が薄い部分52とが設けられている。
図11−Gで示す工程では、レジスト膜50を用いて第1の導電膜37と第2の導電膜38とをエッチングしその後、膜厚が薄いレジスト膜をアッシング等により除去している。
図11−Hに示す工程では、アッシング等により厚さが薄い部分52を除去して、第2の導電膜38用のマスクを形成して、第2の導電膜38をエッチングにより除去している。
図11−Iに示す工程では、透過領域12から第2の導電膜38を除去した後、レジスト膜50を除去し、配向膜14を塗布してTFT基板2を形成している。
次に、図12にIPS方式の液晶表示装置の画素部の概略平面図を示す。図12に示す画素部は、櫛歯電極19の下に面上に対向電極が形成されたもので、透過領域12には透明導電膜で対向電極55が形成され、反射領域11には金属膜で反射膜56が形成されている。
図13−A〜図13−Eを用いて、ポリシリコンを用いたIPS方式のTFT基板の製造方法について説明する。図13では、透過領域12に形成される透明導電膜を第1の導電膜37とし、反射領域11に形成せれる反射膜56を第2の導電膜38とする。
図13−Aに示した工程では、TFT基板2に層間絶縁膜45が形成され、層間絶縁膜45の上に第1の導電膜37と第2の導電膜38とが積層されている。
図13−Bに示す工程では、ハーフ露光により厚さが異なるレジスト膜を第1の導電膜37と第2の導電膜38の上に形成し、エッチングによりレジスト膜50が形成されていない部分53の第1の導電膜37と第2の導電膜38を除去している。
図13−Cに示す工程では、アッシング等により厚さが薄い部分52を除去して、第2の導電膜38用のマスクを形成して、第2の導電膜38をエッチングにより除去している。
図13−Dに示す工程では、第1の導電膜37と第2の導電膜38とをパターニングした上に、無機保護膜43とレジスト膜54とを形成し、レジスト膜54を露光現像し、レジスト膜54をマスクとして無機保護膜43をエッチングしてコンタクトホール46を形成している。
図13−Eに示す工程では、櫛歯電極19を無機保護膜43の上に成膜後、エッチングによりパターニングしている。
以上、本願発明によれば、反射領域11と透過領域12とを備えた液晶表示装置において、透明電極を形成する第1の導電膜37と反射電極を形成する第2の導電膜とを形成し、レジスト膜50に厚い膜厚の部分51と、薄い膜厚の部分52とを形成し、薄い膜厚の部分52をアッシングにより除去することで、第2の導電膜38をエッチングするマスクを形成することで、工程数の増加を抑えることが可能である。また、本願発明によれば、有機樹脂膜44を無機保護膜43にコンタクトホールを形成するマスクとして用いることで工程数の省略が可能となる。
本発明の実施の形態である液晶表示装置の概略構成を示す平面図である。 本発明の実施の形態である液晶表示装置の画素部を示す概略平面図である。 本発明の実施の形態である液晶表示装置の画素部を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Dに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Eに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Fに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Gに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Hに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図5‐Iに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図6‐Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図6‐Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図6‐Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図6‐Dに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図6‐Eに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す7‐Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す7‐Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す7‐Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す7‐Dに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Dに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Eに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Fに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図8−Gに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す9‐Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す9‐Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す9‐Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す9‐Dに続く概略断面図である。 本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す9‐Eに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部及び接続端子部の概略構成を示す断面図である。 本発明の実施の形態である液晶表示装置の画素部及び接続端子部の概略構成を示す図10‐Aに続く断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Dに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Eに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Fに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Gに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す11‐Hに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の構成示す概略平面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図13‐Aに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図13‐Bに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図13‐Cに続く概略断面図である。 本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図13‐Dに続く概略断面図である。
符号の説明
1…液晶パネル、2…TFT基板、3…CF基板、4…液晶層、5…駆動回路、8…画素部、9…表示領域、11…反射領域、12…透過領域、13…保持容量部、14…配向膜、15…対向電極、18…配向膜、19…櫛歯電極、21…ゲート配線(走査信号線)、22…映像信号線、25…保持容量線、26…保持容量電極、31…ゲート電極、32…ドレイン電極、33…ソース電極、34…半導体層、35…n+層、36…ゲート絶縁膜、37…第1の導電膜(透明導電膜)、38…第2の導電膜(金属膜)、39…第3の導電膜、41…第1下地膜、42…第2下地膜、43…無機保護膜、44…有機樹脂膜、45…層間絶縁膜、46…コンタクトホール、47…コンタクトホール、48…凹凸部、49…コンタクトホール、50…レジスト膜、51…レジスト膜の膜厚が厚い部分、52…レジスト膜の膜厚が薄い部分、53…レジスト膜が除去された部分、61…ゲート端子、62…ドレイン端子、63…スルーホール、150…カラーフィルタ、

Claims (3)

  1. 基板上にマトリクス状に配置された画素を有する表示装置の製造方法であって、
    上記画素にソース電極を形成する工程と、
    上記ソース電極の上に第1の絶縁膜と第2の絶縁膜とを積層する工程と、
    上記第1の絶縁膜と第2の絶縁膜とにコンタクトホールを形成する工程と、
    上記第1の絶縁膜と第2の絶縁膜の上に第1の導電膜と第2の導電膜とを積層し上記コンタクトホールを介して上記ソース電極と上記第1の導電膜とを接続する工程と、
    レジスト膜の第1のパターンを用いて第1の導電膜と第2の導電膜をエッチングする工程と、
    上記レジスト膜の一部を除去し第2のパターンを形成する工程と、
    上記第2のパターンを用いて上記第2の導電膜をエッチングする工程とからなることを特徴とする表示装置の製造方法。
  2. 基板上にマトリクス状に配置された画素を有する表示装置の製造方法であって、
    上記画素にソース電極を形成する工程と、
    上記ソース電極の上に第1の絶縁膜と第2の絶縁膜とを積層する工程と、
    上記第2の絶縁膜にコンタクトホールを形成する工程と、
    上記第2の絶縁膜に形成されたコンタクトホールを用いて上記ソース電極上の第1の絶縁膜を除去する工程と、
    上記第1の絶縁膜と第2の絶縁膜の上に第1の導電膜と第2の導電膜とを積層し上記コンタクトホールを介して上記ソース電極と上記第1の導電膜とを接続する工程と、
    レジスト膜の第1のパターンを用いて第1の導電膜と第2の導電膜をエッチングする工程と、
    上記レジスト膜の一部を除去し第2のパターンを形成する工程と、
    上記第2のパターンを用いて上記第2の導電膜をエッチングする工程とからなることを特徴とする表示装置の製造方法。
  3. 基板上にマトリクス状に配置された画素を有する表示装置の製造方法であって、
    上記画素にソース電極を形成する工程と、
    上記ソース電極の上に第1の絶縁膜を形成する工程と、
    上記第1の絶縁膜の上に樹脂からなる第2の絶縁膜を積層する工程と、
    上記第2の絶縁膜を露光現像して、第2の絶縁膜に第1のコンタクトホールを有するパターンを形成する工程と、
    上記第1のコンタクトホールを有するパターンを用いて上記第2の絶縁膜に第2のコンタクトホールを形成する工程と、
    上記第1の絶縁膜と第2の絶縁膜の上に第1の導電膜と第2の導電膜とを積層し上記第1及び第2のコンタクトホールを介して上記ソース電極と上記第1の導電膜とを接続する工程と、
    上記第1及び第2の導電膜上にレジスト膜を塗布する工程と、
    上記レジスト膜を露光現像して第1のパターンを形成する工程と、
    上記レジスト膜の第1のパターンを用いて第1の導電膜と第2の導電膜をエッチングする工程と、
    上記レジスト膜の一部をアッシングにより除去し第2のパターンを形成する工程と、
    上記第2のパターンを用いて上記第2の導電膜をエッチングする工程とからなることを特徴とする表示装置の製造方法。

JP2006036804A 2006-02-14 2006-02-14 表示装置の製造方法 Expired - Fee Related JP5011479B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006036804A JP5011479B2 (ja) 2006-02-14 2006-02-14 表示装置の製造方法
CN2007100055894A CN101022092B (zh) 2006-02-14 2007-02-13 显示装置的制造方法
US11/674,767 US20070188682A1 (en) 2006-02-14 2007-02-14 Method for manufacturing a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006036804A JP5011479B2 (ja) 2006-02-14 2006-02-14 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007218999A true JP2007218999A (ja) 2007-08-30
JP5011479B2 JP5011479B2 (ja) 2012-08-29

Family

ID=38368005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006036804A Expired - Fee Related JP5011479B2 (ja) 2006-02-14 2006-02-14 表示装置の製造方法

Country Status (3)

Country Link
US (1) US20070188682A1 (ja)
JP (1) JP5011479B2 (ja)
CN (1) CN101022092B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139394A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 半透過型液晶表示装置、及びその製造方法
JP2009265568A (ja) * 2008-04-30 2009-11-12 Mitsubishi Electric Corp 液晶表示装置
JP2012137771A (ja) * 2006-11-14 2012-07-19 Mitsubishi Electric Corp 多層薄膜パターン及び表示装置の製造方法
JP2014112262A (ja) * 2014-03-14 2014-06-19 Mitsubishi Electric Corp 液晶表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034681A (ja) * 2009-07-29 2011-02-17 Hitachi Displays Ltd 金属加工方法、金属マスク製造方法及び有機el表示装置製造方法
US10775658B2 (en) * 2018-03-29 2020-09-15 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing liquid crystal display device
CN111025788A (zh) * 2019-12-17 2020-04-17 深圳市华星光电半导体显示技术有限公司 显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001350158A (ja) * 2000-06-09 2001-12-21 Sony Corp 液晶表示装置
JP2003029300A (ja) * 2001-07-04 2003-01-29 Lg Philips Lcd Co Ltd 半透過液晶表示装置用アレー基板
JP2003140191A (ja) * 2001-11-02 2003-05-14 Samsung Electronics Co Ltd 反射−透過型液晶表示装置およびその製造方法
JP2003248232A (ja) * 2002-02-25 2003-09-05 Advanced Display Inc 液晶表示装置及びその製造方法
JP2004294804A (ja) * 2003-03-27 2004-10-21 Advanced Display Inc 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JP2004294807A (ja) * 2003-03-27 2004-10-21 Advanced Display Inc 液晶表示装置及びその製造方法
JP2005031662A (ja) * 2003-07-09 2005-02-03 Samsung Electronics Co Ltd アレー基板及びこれの製造方法と、これを有する液晶表示装置
JP2005091477A (ja) * 2003-09-12 2005-04-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2006163356A (ja) * 2004-12-04 2006-06-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
JP2003121834A (ja) * 2001-10-11 2003-04-23 Koninkl Philips Electronics Nv 反射及び透過領域を有する画素電極及びこれを用いた液晶表示装置
CN1185534C (zh) * 2002-05-28 2005-01-19 友达光电股份有限公司 液晶显示装置的有源阵列基板及其制造方法
TWI227806B (en) * 2002-05-30 2005-02-11 Fujitsu Display Tech Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP4606822B2 (ja) * 2004-09-10 2011-01-05 シャープ株式会社 半透過型液晶表示装置の製造方法
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101131608B1 (ko) * 2005-06-30 2012-03-30 엘지디스플레이 주식회사 반투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101201310B1 (ko) * 2005-06-30 2012-11-14 엘지디스플레이 주식회사 반투과형 액정표시소자의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001350158A (ja) * 2000-06-09 2001-12-21 Sony Corp 液晶表示装置
JP2003029300A (ja) * 2001-07-04 2003-01-29 Lg Philips Lcd Co Ltd 半透過液晶表示装置用アレー基板
JP2003140191A (ja) * 2001-11-02 2003-05-14 Samsung Electronics Co Ltd 反射−透過型液晶表示装置およびその製造方法
JP2003248232A (ja) * 2002-02-25 2003-09-05 Advanced Display Inc 液晶表示装置及びその製造方法
JP2004294804A (ja) * 2003-03-27 2004-10-21 Advanced Display Inc 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JP2004294807A (ja) * 2003-03-27 2004-10-21 Advanced Display Inc 液晶表示装置及びその製造方法
JP2005031662A (ja) * 2003-07-09 2005-02-03 Samsung Electronics Co Ltd アレー基板及びこれの製造方法と、これを有する液晶表示装置
JP2005091477A (ja) * 2003-09-12 2005-04-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2006163356A (ja) * 2004-12-04 2006-06-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012137771A (ja) * 2006-11-14 2012-07-19 Mitsubishi Electric Corp 多層薄膜パターン及び表示装置の製造方法
JP2009139394A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 半透過型液晶表示装置、及びその製造方法
JP2009265568A (ja) * 2008-04-30 2009-11-12 Mitsubishi Electric Corp 液晶表示装置
US8471987B2 (en) 2008-04-30 2013-06-25 Mitsubishi Electric Corporation Liquid crystal display device
JP2014112262A (ja) * 2014-03-14 2014-06-19 Mitsubishi Electric Corp 液晶表示装置

Also Published As

Publication number Publication date
US20070188682A1 (en) 2007-08-16
CN101022092A (zh) 2007-08-22
CN101022092B (zh) 2010-12-01
JP5011479B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US9123598B2 (en) Method of fabricating array substrate of liquid crystal display device
JP5336102B2 (ja) Tft基板
JP4928712B2 (ja) 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置
US8842231B2 (en) Array substrate and manufacturing method thereof
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
JP3866522B2 (ja) アクティブマトリクス型液晶表示装置及びその製造方法
TW201213963A (en) Liquid crystal display device and method of manufacturing the same
JP5011479B2 (ja) 表示装置の製造方法
US6717631B2 (en) Array substrate for use in LCD device
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR101174429B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
JP2008076702A (ja) 表示装置の製造方法
JP3861895B2 (ja) 半透過型液晶表示装置およびその製造方法
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
US7365818B2 (en) Liquid crystal display device comprising a refraction layer formed between one of the data and gate bus lines and the pixel electrode and method of fabricating the same
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
US20230367166A1 (en) Method of manufacturing active matrix substrate and liquid crystal display device
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080054783A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20070004276A (ko) 어레이 기판의 제조방법
JP2005266475A (ja) 半透過型液晶表示装置
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法
KR101175562B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5011479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees