KR100849771B1 - 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 - Google Patents

액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 Download PDF

Info

Publication number
KR100849771B1
KR100849771B1 KR1020030034324A KR20030034324A KR100849771B1 KR 100849771 B1 KR100849771 B1 KR 100849771B1 KR 1020030034324 A KR1020030034324 A KR 1020030034324A KR 20030034324 A KR20030034324 A KR 20030034324A KR 100849771 B1 KR100849771 B1 KR 100849771B1
Authority
KR
South Korea
Prior art keywords
film
bus line
liquid crystal
substrate
crystal display
Prior art date
Application number
KR1020030034324A
Other languages
English (en)
Other versions
KR20030094015A (ko
Inventor
도이세이지
후지까와데쯔야
이따미나오시게
다나까요시노리
호시노아쯔유끼
구로사와요시오
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002157729A external-priority patent/JP4060125B2/ja
Priority claimed from JP2002287441A external-priority patent/JP4141781B2/ja
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030094015A publication Critical patent/KR20030094015A/ko
Application granted granted Critical
Publication of KR100849771B1 publication Critical patent/KR100849771B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 정보 기기 등의 표시부에 이용되는 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 관한 것으로, 제조 공정을 삭감할 수 있고, 양호한 표시 품질이 얻어지는 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 유리 기판(10)상에 TFT(20)를 형성하고, TFT(20)상에 절연막(36)을 형성하고, 절연막(36)상에 소스 전극(30), 게이트 버스 라인 단자(40) 및 드레인 버스 라인 단자(44)상이 개구된 레지스트 패턴을 형성하고, 그 레지스트 패턴 표면에 자외광을 조사한 후에 200℃ 이상의 소성 온도로 소성하여, 주름 형상의 표면을 갖는 주름 형상 수지층(52)을 형성하고, 주름 형상 수지층(52)을 에칭 마스크로서 이용하여 절연막(36) 및 절연막(22)을 에칭하여, 주름 형상 수지층(52)상에 반사 전극(16)과 보호 도전막(41, 45)을 형성한다.
화소 영역, 절연막, 박막 트랜지스터, 주름 형상 수지층, 광반사성 재료

Description

액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법{SUBSTRATE FOR LIQUID CRYSTAL DISPLAY AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치의 개략 구성을 도시하는 도면.
도 2는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 구성을 도시하는 도면.
도 3a 내지 도 3c는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 구성을 도시하는 단면도.
도 4는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 5는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 6은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 7은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 8은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 9는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 10은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 11은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 12는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 13은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 14는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 15a 내지 도 15c는 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 16은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 17은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 18은 본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 19는 본 발명의 제1 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판의 구성을 도시하는 단면도.
도 20은 본 발명의 제1 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 21은 본 발명의 제1 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 22는 본 발명의 제1 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 23은 본 발명의 제1 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 24는 본 발명의 제1 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 25a 및 도 25b는 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 26a 및 도 26b는 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 27a 및 도 27b는 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 28a 및 도 28b는 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 29a 및 도 29b는 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 30a 및 도 30b는 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 31은 종래의 반사형 액정 표시 장치의 제조 방법의 예를 도시하는 단면도.
도 32는 본 발명의 제2 실시 형태에 따른 반사형 액정 표시 장치를 도시하는 블록도.
도 33은 본 발명의 제2 실시 형태에 따른 반사형 액정 표시 장치의 1 화소를 도시하는 평면도.
도 34는 도 33의 I-I선을 따른 단면도.
도 35a 및 도 35b는 본 발명의 제2 실시 형태의 실시예2-1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 36a 및 도 36b는 본 발명의 제2 실시 형태의 실시예2-1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 37a 및 도 37b는 본 발명의 제2 실시 형태의 실시예2-1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 38a 및 도 38b는 본 발명의 제2 실시 형태의 실시예2-1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 39a 및 도 39b는 본 발명의 제2 실시 형태의 실시예2-1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 40은 본 발명의 제2 실시 형태의 실시예2-1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 41a 및 도 41b는 본 발명의 제2 실시 형태의 실시예2-2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 42는 본 발명의 제2 실시 형태의 실시예2-2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도 43a 내지 도 43c는 채널 에칭형 TFT의 제조 방법을 나타내는 단면도.
도 44는 화소 전극(134)에 주름 형상의 요철의 연장 방향을 규제하는 패턴을 형성한 예를 도시하는 평면도.
도 45는 가스종, 가속 전압, 도우즈량 및 시간을 다양하게 변화시켜 주름 형상의 요철의 형성 상태를 조사한 결과를 나타내는 도.
도 46은 가스종, 가속 전압, 도우즈량 및 시간을 다양하게 변화시켜 주름 형상의 요철의 형성 상태를 조사한 결과를 나타내는 도.
도 47a는 레지스트막의 표면에 형성된 주름 형상의 요철의 일례를 도시하는 광학 현미경상, 도 47b는 그 레지스트막의 단면의 전자현미경상.
도 48a∼도 48h는 레지스트막의 표면에 형성된 주름 형상의 요철의 예를 도시하는 광학 현미경상.
도 49는 종래의 액정 표시 장치용 기판의 구성을 도시하는 도면.
도 50a 내지 도 50c는 종래의 액정 표시 장치용 기판의 구성을 도시하는 단면도.
도 51은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 52는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 53은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 54는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 55는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 56은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 57은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 58은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 59는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 60은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 61a 내지 도 61c는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 62는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 도면.
도 63은 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
도 64는 종래의 액정 표시 장치용 기판의 제조 방법을 나타내는 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : TFT 기판
4 : CF 기판
6 : 액정
10, 11 : 유리 기판
12 : 게이트 버스 라인
13 : 게이트 전극
14 : 드레인 버스 라인(데이터 버스 라인)
16 : 반사 전극
16', 28', 60 : 금속막
18 : 축적 용량 버스 라인
20 : TFT
22 : 절연막
24 : 동작 반도체층
24' : a-Si 층
25 : 채널 보호막
25' : SiN막
26 : n형 불순물 반도체층
26': n+ a-Si층
28 : 드레인 전극
30 : 소스 전극
32 : 축적 용량 전극
34 : 축적 용량
36 : 절연막
38, 39, 42, 46, 50 : 컨택트홀
40 : 게이트 버스 라인 단자
41, 45, 49 : 보호 도전막
44 : 드레인 버스 라인 단자
48 : 축적 용량 버스 라인 단자
52 : 주름 형상 수지층
61, 62, 63, 64, 65, 66 : 레지스트 패턴
70 : 게이트 버스 라인 구동 회로
72 : 드레인 버스 라인 구동 회로
74 : 제어 회로
76 : 편광판
80 : 표시부
82 : 표시 셀
84, 85 : 배향막
86 : 블랙 매트릭스
88 : CF층
90 : 공통 전극
92 : 화소 전극에 설치된 패턴
본 발명은, 정보 기기 등의 표시부에 이용되는 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 관한 것이다.
최근, 데스크탑형 PC(Personal Computer)용으로, 대각 사이즈 15∼23인치의 XGA(eXtended Graphics Array; 해상도 1024×768)∼UXGA(Ultra XGA; 해상도 1600×1200)급의 액정 표시 장치가 보급되고 있다. 그에 수반하여, 화소마다 스위칭 소자를 구비한 액티브 매트릭스형 액정 표시 장치의 수요는 한층 증가 경향에 있다. 액티브 매트릭스형 액정 표시 장치는, 비선택 시에 오프 상태가 되어 계조 신호를 차단하는 스위칭 소자를 화소마다 형성함으로써 크로스토크의 발생을 방지하여, 단순 매트릭스형 액정 표시 장치에 비하여 우수한 표시 특성을 갖고 있다. 특히 박막 트랜지스터(TFT; Thin Film Transistor)가 스위칭 소자로서 이용되는 액정 표시 장치는, 그 구동 능력이 뛰어나 CRT(Cathode-Ray Tube)에도 필적하는 표시 특성을 갖는다.
일반적인 TN(Twisted Nematic) 모드의 액정 표시 장치는, 2매의 투명 기판 사이에 액정을 봉입한 구조를 갖고 있다. 한쪽 투명 기판에는, 서로 대향하는 면(대향면)에, 공통 전극, 컬러 필터(CF)층 및 배향막 등이 형성되어 있다. 다른쪽 투명 기판에는, 대향면에 TFT, 화소 전극 및 배향막 등이 형성되어 있다. 각 투명 기판의 대향면과 반대측의 면에는, 각각 편광판이 접착되어 있다. 이 2매의 편광판의 편광축이 상호 직교하도록 배치되면, 양 기판 사이에 전압이 인가되지 않은 상태에서는 광을 투과하며, 양 기판 사이에 전압이 인가된 상태에서는 차광하는 모드, 즉 노멀 화이트 모드가 된다. 반대로, 이 2매의 편광판의 편광축이 상호 평행하도록 배치되면 노멀 블랙 모드가 된다.
최근, 액정 표시 장치는 한층 더 고성능화가 요구되고 있다. 휴대 전화기나 휴대형 전자 기기, 노트북형 PC 등의 보급과 함께, 특히 저소비 전력화나 옥외에서의 사용 용이성, 옥외에서의 시인성 등이 강하게 요구되고 있다. 이들 저소비 전력화, 옥외에서의 사용 용이성, 옥외에서의 시인성을 충분히 만족하는 것으로, 광 반사성을 갖는 화소 전극을 구비하여, 외광을 이용함으로써 광원 장치가 불필요한 반사형 액정 표시 장치의 개발이 요망되고 있다.
반사형 액정 표시 장치의 TFT 기판에는, 반사율이 높은 금속 박막에 의해 화소 전극(반사 전극)이 형성되어 있다. 반사형 액정 표시 장치는, 표시 화면측으로부터 입사하는 자연광이나 전광(전기를 이용한 광; 電光)을 TFT 기판상에서 반사시키고, 그 반사광을 액정 표시용 광원으로서 이용하고 있다. 반사 전극은 요철형상의 표면을 갖고 있다. 반사 전극의 요철형상의 표면은, 표면에 요철을 갖는 감광성 수지막을 미리 하층에 형성함으로써 얻어진다. 표시 화면측으로부터 입사하는 광을 반사 전극의 요철형상 표면에 의해 난반사시킴으로써, 표시 화면을 보는 위치(표시 화면에 대한 각도)가 변화해도 시인성이 크게 변화하지 않도록 되어 있다. 이것에 의해, 고휘도 및 고시야각이 얻어지는 반사형 액정 표시 장치가 실현된다.
일본 특개 2001-194677호 공보(이하「문헌1」이라 함)에는, 알루미늄(Al)으로 이루어지는 반사 전극 표면에 요철을 형성하기 위해서, 반사 전극의 하층에 요철형상의 레지스트층이 형성된 액정 표시 장치가 개시되어 있다. 이 요철형상의 레지스트층은 TFT상에 직접 형성되어 있다. 이 때문에, 레지스트나, 레지스트 도포전의 기판의 소수화(疎水化) 처리에 이용되는 HMDS(헥사메틸 디실라잔)에 의해 TFT가 유기 오염될 우려가 있는 문제가 생긴다. 또한, 레지스트층을 형성하는 공정은 웨트계이기 때문에, 수분이나 약액이 TFT에 스며들 우려가 있는 문제가 생긴다. 따라서, 문헌1에는 기재되어 있지 않지만, TFT의 특성의 열화를 방지하기 위해서는 TFT상에 오염 방지용 보호막을 형성할 필요가 있다.
또한, 문헌1에 기재된 액정 표시 장치에서는, 요철형상의 레지스트층이 단자 부상에 형성되어 있지 않다. 이 때문에, 단자부가 Al계의 적층 금속막으로 형성되어 있으면, 레지스트층의 현상 시에 침식될 우려가 있는 문제가 생긴다. 이하, 문헌1의 기재에 기초하면서, 상기의 문제점을 해결한 종래의 액정 표시 장치용 기판 및 그 제조 방법에 대하여 도 49 내지 도 64를 이용하여 설명한다.
도 49는 종래의 반사형 액정 표시 장치의 TFT 기판의 구성을 도시하고 있다. 도 50a는 도 49의 X-X선으로 절단한 TFT 기판의 단면을 도시하며, 도 50b는 도 49의 Y-Y선으로 절단한 TFT 기판의 단면을 도시하고 있다. 도 50c는 도 49의 Z-Z선으로 절단한 TFT 기판의 단면을 도시하고 있다. 도 49 및 도 50a∼도 50c에 도시한 바와 같이, TFT 기판은, 유리 기판(110)상에, 상호 병렬로 도 49의 좌우 방향으로 연장되어 형성된 복수의 게이트 버스 라인(112)을 갖고 있다. 또한, 게이트 버스 라인(112)상에 형성된 절연막(게이트 절연막)(122)을 개재하여 게이트 버스 라인(112)에 교차하며, 상호 병렬로 도 49의 상하 방향으로 연장되는 복수의 드레인 버스 라인(114)이 형성되어 있다.
게이트 버스 라인(112) 및 드레인 버스 라인(114)의 교차 위치 근방에는, TFT(120)가 형성되어 있다. TFT(120)의 게이트 전극(게이트 버스 라인)(112)상에는, 절연막(122)을 개재하여, 비정질 실리콘(a-Si)으로 이루어지는 동작 반도체층(124)과, 채널 보호막(125)과, n+ a-Si로 이루어지는 n형 불순물 반도체층(126)이 이 순서로 형성되어 있다. n형 불순물 반도체층(126)상에는, 드레인 버스 라인(114)으로부터 인출된 드레인 전극(128)과, 소스 전극(130)이 형성되어 있다. 드레인 전극(128) 및 그 하층의 n형 불순물 반도체층(126)과, 소스 전극(130) 및 그 하층의 n형 불순물 반도체층(126)은, 상호 전기적으로 분리되어 있다. 드레인 전극(128) 및 소스 전극(130)상에는 절연막(136)이 형성되어 있다. 절연막(136)상에는 요철형상의 표면을 갖는 레지스트층(152)이 형성되어 있다.
TFT 기판상에 매트릭스 형상으로 배치된 화소 영역에는, Al 등의 광 반사성 재료로 이루어지는 반사 전극(116)이 형성되어 있다. 반사 전극(116)은, 레지스트층(152)의 표면 형상을 따라 요철형상으로 형성되어 있다. 반사 전극(116)은, 컨택트홀(138)을 개재하여 소스 전극(130)에 전기적으로 접속되어 있다. 각 화소 영역을 게이트 버스 라인(112)에 거의 평행하게 가로 질러 축적 용량 버스 라인(118)이 형성되어 있다. 축적 용량 버스 라인(118)상에는, 절연막(122)을 개재하여 축적 용량 전극(중간 전극)(132)이 화소 영역마다 형성되어 있다. 반사 전극(116)은 컨택트홀(139)을 개재하여 축적 용량 전극(132)에 전기적으로 접속되어 있다.
게이트 버스 라인(112)의 일단부(도 49에서는 좌측)에는, 게이트 버스 라인 단자(140)가 형성되어 있다. 게이트 버스 라인 단자(140)상에는, 반사 전극(116)과 동일한 형성 재료로 이루어지는 보호 도전막(141)이 형성되어 있다. 보호 도전막(141)은, 컨택트홀(142)을 개재하여 게이트 버스 라인 단자(140)에 전기적으로 접속되어 있다. 또한 드레인 버스 라인(114)의 일단부(도 49에서는 상측)에는, 드레인 버스 라인 단자(144)가 형성되어 있다. 드레인 버스 라인 단자(144)상에는, 반사 전극(116)과 동일한 형성 재료로 이루어지는 보호 도전막(145)이 형성되어 있다. 보호 도전막(145)은, 컨택트홀(146)을 개재하여 드레인 버스 라인 단자(144) 에 전기적으로 접속되어 있다. 축적 용량 버스 라인(118)의 일단부(도 49에서는 좌측)에는, 축적 용량 버스 라인 단자(148)가 형성되어 있다. 축적 용량 버스 라인 단자(148)상에는, 반사 전극(116)과 동일한 형성 재료로 이루어지는 보호 도전막(149)이 형성되어 있다. 보호 도전막(149)은 컨택트홀(150)을 개재하여 축적 용량 버스 라인 단자(148)에 전기적으로 접속되어 있다.
다음으로, 종래의 반사형 액정 표시 장치의 TFT 기판의 제조 방법에 대하여 도 51 내지 도 64를 이용하여 설명한다. 도 51, 도 52, 도 54, 도 55, 도 57, 도 58, 도 60, 도 61a, 도 63 및 도 64는, 종래의 TFT 기판의 제조공정을 도시하는 공정 단면도이고, 도 50a에 대응하는 단면을 도시하고 있다. 도 61b는 종래의 TFT 기판의 제조공정을 도시하는 공정 단면도이고, 도 50b에 대응하는 단면을 도시하고 있다. 도 61c는 종래의 TFT 기판의 제조공정을 도시하는 공정 단면도이고, 도 50c에 대응하는 단면을 도시하고 있다. 도 53, 도 56, 도 59 및 도 62는 종래의 TFT 기판의 제조공정을 도시하고 있고, TFT 기판을 기판면에 수직인 방향에서 본 도면이다.
도 51에 도시한 바와 같이, 유리 기판(110) 상의 전면에, 금속막(160)을 성막한다. 다음으로, 금속막(160) 상의 기판 전면에 레지스트를 도포하고, 제1 포토마스크를 이용하여 패터닝하여, 레지스트 패턴(161)을 형성한다. 다음으로, 도 52 및 도 53에 도시한 바와 같이, 레지스트 패턴(161)을 에칭 마스크로서 이용하여 에칭하여, 게이트 버스 라인(112), 축적 용량 버스 라인(118), 게이트 버스 라인 단자(140) 및 축적 용량 버스 라인 단자(148)를 형성한다. 다음으로, 레지스트 패턴(161)을 제거한다.
다음으로, 도 54에 도시한 바와 같이, 절연막(122), a-Si층(124') 및 실리콘 질화막(SiN막)(125')을 이 순으로 기판 전면에 성막한다. 다음으로, 포지티브형 레지스트를 기판 전면에 도포한다. 다음으로, 게이트 버스 라인(112)을 마스크로 하여 유리 기판(110)의 이면(도 54에서는 아래쪽)으로부터 배면 노광을 행하고, 또한 제2 포토마스크를 이용한 노광을 행하여, 게이트 버스 라인(112)상에 자기 정합적으로 레지스트 패턴(162)을 형성한다. 다음으로, 도 55 및 도 56에 도시한 바와 같이, 레지스트 패턴(162)을 에칭 마스크로서 이용하여 에칭하여, 채널 보호막(125)을 형성한다. 다음으로, 레지스트 패턴(162)을 제거한다.
다음으로, 도 57에 도시한 바와 같이, n+ a-Si층(126')과 금속막(128')을 연속하여 성막한다. 다음으로, 금속막(128')상의 기판 전면에 레지스트를 도포하고, 제3 포토마스크를 이용하여 패터닝하여, 레지스트 패턴(163)을 형성한다. 다음으로, 도 58 및 도 59에 도시한 바와 같이, 레지스트 패턴(163)을 에칭 마스크로서 이용하여 에칭하여, 동작 반도체층(124), 드레인 버스 라인(114), 드레인 전극(128), 소스 전극(130), 드레인 버스 라인 단자(144) 및 축적 용량 전극(132)을 각각 형성한다. 이에 따라 TFT(120)가 형성된다. 다음으로, 레지스트 패턴(163)을 제거한다.
다음으로, 도 60에 도시한 바와 같이, 투명한 절연막으로 이루어지는 절연막(136)을 기판 전면에 성막한다. 다음으로, 절연막(136) 상의 기판 전면에 레지스트를 도포하고 제4 포토마스크를 이용하여 패터닝하여, 레지스트 패턴(164)을 형성한다. 다음으로, 도 61a∼도 61c 및 도 62에 도시한 바와 같이, 레지스트 패턴(164)을 에칭 마스크로서 이용하여 에칭하여, 컨택트홀(138', 139', 142', 146', 150')을 각각 형성한다. 다음으로 레지스트 패턴(164)을 제거한다.
다음으로, 기판 전면에 포지티브형 레지스트를 도포한다. 다음으로, 표면에 요철을 형성하기 위해서, 복수의 원형의 차광부를 갖는 제5 포토마스크를 이용하여 저조도의 자외광(UV)으로 노광한다. 다음으로, 컨택트홀(138', 139', 142', 146', 150')에 대응하는 위치에 개구부를 갖는 제6 포토마스크를 이용하여 고조도의 UV광을 노광한다. 계속해서, 현상하면, 도 63에 도시한 바와 같이, 고조도의 UV광으로 노광된 컨택트홀(138', 139', 142', 146', 150')상의 영역이 개구되어 컨택트홀(138, 139, 142, 146, 150)이 형성된다. 한편, 저조도의 UV광이 노광된 영역은, 차광부에 의해 차광된 영역에 비하여, 레지스트층의 막 두께가 소정량만큼 감소한다. 이에 의해, 표면에 요철이 형성된 요철 레지스트층(152)이 형성된다.
다음으로, 도 64에 도시한 바와 같이, 요철 레지스트층(152)상의 기판 전면에, Al로 이루어지는 금속막(116')을 성막한다. 다음으로, 제7 포토마스크를 이용하여 패터닝하여, 화소 영역마다의 반사 전극(116)과, 게이트 버스 라인 단자(140)상의 보호 도전막(141)과, 축적 용량 버스 라인 단자(148)상의 보호 도전막(149)과, 드레인 버스 라인 단자(144)상의 보호 도전막(145)을 형성한다. 이상의 공정에 의해, 도 49 및 도 50a∼도 50c에 도시하는 TFT 기판이 완성된다.
상기의 TFT 기판의 제조 방법에서는, 소자 분리 후의 TFT(120)상에 SiN막으로 이루어지는 절연막(136)을 형성하고, 요철 레지스트층(152) 형성 전에 미리 보연막(136) 및 절연막(122)에 컨택트홀(138', 139', 142', 146', 150')을 형성하고 있다. 또한, 상기의 TFT 기판의 제조 방법에서는, 제5 포토마스크를 이용하여 요철 레지스트층(152) 표면의 요철을 형성하고, 다른 제6 포토마스크를 이용하여 컨택트홀(138, 139, 142, 146, 150)을 형성하고 있다. 이 때문에, 반사형 TFT 기판의 제조 공정에서는 7매의 포토마스크가 필요하게 된다. 따라서, 통상 5매의 포토마스크에 의해 제조되는 투과형 TFT 기판에 비하여 TFT 기판의 제조 공정이 증가하여, 그에 따라 제조 비용의 증가 및 제조 수율의 저하가 생기는 문제가 있다.
본 발명의 목적은, 제조 공정을 삭감할 수 있고, 양호한 표시 품질이 얻어지는 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 목적은, 기판상에 매트릭스 형상으로 배열된 화소 영역과, 상기 기판상에 상호 병렬로 형성된 복수의 제1 버스 라인과, 상기 제1 버스 라인상에 형성된 제1 절연막과, 상기 제1 버스 라인에 상기 제1 절연막을 개재하여 교차하고, 상호 병렬로 형성된 복수의 제2 버스 라인과, 상기 화소 영역마다 형성된 박막 트랜지스터와, 상기 박막 트랜지스터상에 형성된 제2 절연막과, 상기 제2 절연막상에 표면이 주름 형상으로 형성되고 절연성을 갖는 주름 형상 수지층과, 상기 주름 형상 수지층상의 상기 화소 영역마다 광반사성 재료로 형성되고, 상기 주름 형상 수지층 표면을 따라 표면이 주름 형상으로 형성된 반사 전극과, 상기 제1 및 제2 버스 라인에 각각 접속된 복수의 버스 라인 단자와, 상기 반사 전극과 동일한 형성 재료로 상기 복수의 버스 라인 단자상에 각각 형성되고, 상기 복수의 버스 라인 단자에 각각 접속된 복수의 보호 도전막을 갖는 것을 특징으로 하는 액정 표시 장치용 기판에 의해서 달성된다.
(제1 실시 형태)
(실시예1-1)
본 발명의 제1 실시 형태의 실시예1-1에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 대하여 도 1 내지 도 18을 이용하여 설명한다. 도 1은, 본 실시예에 따른 액정 표시 장치의 개략 구성을 도시하고 있다. 도 1에 도시한 바와 같이, 반사형 액정 표시 장치는, TFT나 반사 전극 등이 화소 영역마다 형성된 TFT 기판(2)과, CF층 등이 형성된 CF 기판(4)을 대향시켜 접합하고, 양 기판(2, 4) 사이에 액정을 봉입한 구조를 갖고 있다.
TFT 기판(2)에는, 절연막을 개재하여 상호 교차하는 복수의 게이트 버스 라인 및 복수의 드레인 버스 라인이 형성되어 있다. 복수의 게이트 버스 라인을 구동하는 드라이버 IC가 실장된 게이트 버스 라인 구동 회로(70)와, 복수의 드레인 버스 라인을 구동하는 드라이버 IC가 실장된 드레인 버스 라인 구동 회로(72)가 설치되어 있다. 이들 구동 회로(70, 72)는, 제어 회로(74)로부터 출력된 소정의 신호에 기초하여, 주사 신호나 데이터 신호를 소정의 게이트 버스 라인 혹은 드레인 버스 라인에 출력하도록 되어 있다. CF 기판(4)의 CF 형성면과 반대측의 면에는 편광판(76)이 접착되어 있다.
도 2는 본 실시예에 따른 액정 표시 장치용 기판의 구성을 도시하고 있다. 도 3a는 도 2의 A-A선으로 절단한 액정 표시 장치용 기판의 단면을 도시하고, 도 3b는 도 2의 B-B선으로 절단한 액정 표시 장치용 기판의 단면을 도시하고 있다. 도 3c는 도 2의 C-C선으로 절단한 액정 표시 장치용 기판의 단면을 도시하고 있다. 도 2 및 도 3a∼도 3c에 도시한 바와 같이, TFT 기판(2)은, 상호 병렬로 도 2의 좌우 방향으로 연장되어 형성된 복수의 게이트 버스 라인(12)을 투명한 유리 기판(10)상에 갖고 있다(도 2에서는 2개의 게이트 버스 라인(12)을 도시함). 게이트 버스 라인(12)상에는, SiN막이나 실리콘 산화막(SiO막) 등으로 이루어지는 절연막(게이트 절연막)(22)이 형성되어 있다. 절연막(22)을 개재하여 게이트 버스 라인(12)에 교차하고, 상호 병렬로 도 2의 상하 방향으로 연장되는 복수의 드레인 버스 라인(14)이 형성되어 있다(도 2에서는 2개의 드레인 버스 라인(14)을 도시함).
게이트 버스 라인(12) 및 드레인 버스 라인(14)의 교차 위치 근방에는 TFT(20)가 형성되어 있다. TFT(20)의 게이트 전극(게이트 버스 라인)(12)상에는, 절연막(22)을 개재하여, 예를 들면 비정질 실리콘(a-Si)으로 이루어지는 동작 반도체층(24)과, 예를 들면 SiN막으로 이루어지는 채널 보호막(25)과, 예를 들면 n+ a-Si로 이루어지는 n형 불순물 반도체층(오믹 컨택트층)(26)이 이 순서로 형성되어 있다. n형 불순물 반도체층(26)상에는, 드레인 버스 라인(14)으로부터 인출된 드레인 전극(28)과 소스 전극(30)이 형성되어 있다. 드레인 전극(28) 및 그 하층의 n형 불순물 반도체층(26)과, 소스 전극(30) 및 그 하층의 n형 불순물 반도체층(26)은 상호 전기적으로 분리되어 있다. 드레인 전극(28) 및 소스 전극(30)상에는, 예를 들면 SiN막으로 이루어져, 절연막(36)이 형성되어 있다. 절연막(36)상에는, 주름형의 표면을 갖는 주름 형상 수지층(레지스트막)(52)이 형성되어 있다. 주름 형상 수지층(52)은 감광성 및 절연성을 갖는, 예를 들면 단층의 레지스트에 의해 형성되어 있다.
TFT 기판(2)상에 매트릭스 형상으로 배치된 화소 영역에는, Al 등의 광반사성 재료로 이루어지는 반사 전극(16)이 형성되어 있다. 반사 전극(16)은, 주름 형상 수지층(52)의 표면 형상을 따라 주름 형상으로 형성되어 있다. 반사 전극(16)은, 컨택트홀(38)을 개재하여 소스 전극(30)에 전기적으로 접속되어 있다. 각 화소 영역을 게이트 버스 라인(12)에 거의 평행하게 가로 질러, 축적 용량 버스 라인(18)이 형성되어 있다. 축적 용량 버스 라인(18)상에는, 절연막(22)을 개재하여 축적 용량 전극(중간 전극)(32)이 화소 영역마다 형성되어 있다. 반사 전극(16)은 컨택트홀(39)을 개재하여 축적 용량 전극(32)에 전기적으로 접속되어 있다.
게이트 버스 라인(12)의 일단부(도 2에서는 좌측)에는, 게이트 버스 라인 단자(40)가 형성되어 있다. 게이트 버스 라인 단자(40)상에는, 반사 전극(16)과 동일한 형성 재료로 이루어지는 보호 도전막(41)이 형성되어 있다. 보호 도전막(41)은, 절연막(36) 및 절연막(22)이 개구된 컨택트홀(42)을 개재하여 게이트 버스 라인 단자(40)에 전기적으로 접속되어 있다. 또한 드레인 버스 라인(14)의 일단부(도 2에서는 상측)에는, 드레인 버스 라인 단자(44)가 형성되어 있다. 드레인 버스 라인 단자(44)상에는, 반사 전극(16)과 동일한 형성 재료로 이루어지는 보호 도전막(45)이 형성되어 있다. 보호 도전막(45)은, 절연막(36)이 개구된 컨택트홀(46)을 개재하여 드레인 버스 라인 단자(44)에 전기적으로 접속되어 있다. 축적 용량 버스 라인(18)의 일단부(도 2로서는 좌측)에는, 축적 용량 버스 라인 단자(48)가 형성되어 있다. 축적 용량 버스 라인 단자(48)상에는, 반사 전극(16)과 동일한 형성 재료로 이루어지는 보호 도전막(49)이 형성되어 있다. 보호 도전막(49)은, 절연막(36) 및 절연막(22)이 개구된 컨택트홀(50)을 개재하여 축적 용량 버스 라인 단자(48)에 전기적으로 접속되어 있다. 게이트 버스 라인 단자(40) 및 드레인 버스 라인 단자(44)의 외주부에는 주름 형상 수지층(52)이 형성되어 있다. 또한, 축적 용량 버스 라인 단자(48)의 외주부에는 주름 형상 수지층(52)이 형성되어 있다.
다음으로, 본 실시예에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치의 제조 방법에 대하여 도 4 내지 도 18을 이용하여 설명한다. 도 4, 도 5, 도 7, 도 8, 도 10, 도 11, 도 13, 도 14, 도 15a, 도 17 및 도 18은, 본 실시예에 따른 액정 표시 장치용 기판의 제조공정을 도시하는 공정 단면도이고, 도 3a에 대응하는 단면을 도시하고 있다. 도 15b는 본 실시예에 따른 액정 표시 장치용 기판의 제조 공정을 도시하는 공정 단면도이고, 도 3b에 대응하는 단면을 도시하고 있다. 도 15c는 본 실시예에 따른 액정 표시 장치용 기판의 제조 공정을 도시하는 공정 단면도이고, 도 3c에 대응하는 단면을 나타내고 있다. 도 6, 도 9, 도 12 및 도 16은 본 실시예에 따른 액정 표시 장치용 기판의 제조공정을 도시하고, TFT 기 판을 기판면에 수직인 방향에서 본 도면이다.
도 4에 도시한 바와 같이, 예를 들면 PVD(Physical Vapor Deposition)법을 이용하여, 예를 들면 막 두께 100nm인 Al막과 막 두께 50nm인 티탄(Ti)막을 이 순서로 유리 기판(10)상의 전면에 성막하여, 금속막(게이트 금속층)(60)을 형성한다. 또 금속막(60)은, 크롬(Cr)막이나 Al 합금막, 몰리브덴(Mo)계 막으로 형성해도 된다. 다음으로, 금속막(60)상의 기판 전면에 레지스트(감광성 수지)를 도포하고, 제1 포토마스크를 이용하여 패터닝하여, 소정 형상의 레지스트 패턴(61)을 형성한다.
다음으로, 도 5 및 도 6에 도시한 바와 같이, 레지스트 패턴(61)을 에칭 마스크로서 이용하여, 염소계 가스에 의한 드라이 에칭을 행한다. 금속막(60)이 Cr막으로 형성되어 있으면 Cr 에칭제에 의한 웨트 에칭을 행하고, 금속막(60)이 Al 합금막이나 Mo계 막으로 형성되어 있으면, Al 에칭제에 의한 웨트 에칭을 행한다. 이에 의해, 게이트 버스 라인(12), 축적 용량 버스 라인(18), 게이트 버스 라인 단자(40) 및 축적 용량 버스 라인 단자(48)를 형성한다. 다음으로, 레지스트 패턴(61)을 제거한다.
다음으로, 도 7에 도시한 바와 같이, 예를 들면 플라즈마 CVD(Chemical Vapor Deposition)법을 이용하여, 투명하고 절연성을 갖는 예를 들면 막 두께 350nm의 SiN막으로 이루어지는 절연막(22)과, 예를 들면 막 두께 30nm의 a-Si층(24')과, 예를 들면 막 두께 120nm의 SiN막(25')을 이 순서로 기판 전면에 연속 성막한다. 다음으로, 감광 부분이 가용화하는 포지티브형 레지스트를 기판 전면에 도포한다. 다음으로, 게이트 버스 라인(12)을 마스크로 하여 유리 기판(10)의 이면(도 7에서는 하측)으로부터 배면 노광을 행하고, 또한 제2 포토마스크를 이용한 노광을 행하여, 게이트 버스 라인(12)상에 자기 정합적으로 레지스트 패턴(62)을 형성한다.
다음으로, 도 8 및 도 9에 도시한 바와 같이, 레지스트 패턴(62)을 에칭 마스크로서 이용하여 에칭하여, 게이트 버스 라인(12)상의 TFT(20) 형성 영역에 채널 보호막(25)을 형성한다. 다음으로, 레지스트 패턴(62)을 제거한다.
다음으로, 도 10에 도시한 바와 같이, 예를 들면 PVD법을 이용하여, 예를 들면 막 두께 30nm인 n+ a-Si층(26')과, 예를 들면 막 두께 20nm의 Ti막, 막 두께 75nm의 Al막 및 막 두께 20nm의 Ti막으로 이루어지는 금속막(드레인 금속층)(28')을 이 순서로 연속하여 성막한다. 금속막(28')은 Al 합금막이나 그 밖의 저저항 금속의 적층막 등으로 형성해도 된다. 다음으로, 금속막(28')상의 기판 전면에 레지스트를 도포하고, 제3 포토마스크를 이용하여 패터닝하여, 소정 형상의 레지스트 패턴(63)을 형성한다.
다음으로, 도 11 및 도 12에 도시한 바와 같이, 레지스트 패턴(63)을 에칭 마스크로 이용하여, 금속막(28'), n+ a-Si층(26') 및 a-Si층(24')을 일괄해서 드라이 에칭을 행한다. 이 에칭은, 염소계 가스를 이용한 RIE(Reactive Ion Etching)법에 의해 행해진다. 또한 이 에칭에서는, 채널 보호막(25)이 에칭 스토퍼로서 기능하여, 그 하층의 a-Si층(24')은 에칭되지 않고 잔존한다. 이에 의해, 동작 반도 체층(24), 드레인 버스 라인(14), 드레인 전극(28), 소스 전극(30), 드레인 버스 라인 단자(44) 및 축적 용량 전극(32)을 각각 형성한다. 다음으로, 레지스트 패턴(63)을 제거한다.
다음으로, 도 13에 도시한 바와 같이, 예를 들면 플라즈마 CVD법을 이용하여, 투명하고 절연성을 갖고, 예를 들면 막 두께 330nm의 SiN막으로 이루어지는 절연막(36)을 기판 전면에 성막한다. 다음으로, 예를 들면 막 두께 3.5μm 정도의 포지티브형 레지스트를 절연막(36) 상의 기판 전면에 도포하고, 제4 포토마스크를 이용하여 패터닝하여, 소정 형상의 레지스트 패턴(64)을 형성한다.
다음으로, 레지스트 패턴(64)의 표면에 UV광을 조사한 후, 레지스트 패턴(64)을 예를 들면 200℃ 이상의 소성 온도로 소성한다. UV광은, 예를 들면 i선 이하의 조사 파장(구체적으로는 170∼260nm) 및 약 30mJ의 조사 에너지로 조사하는 것이 바람직하다. 이에 의해, 도 14에 도시한 바와 같이, 레지스트 패턴(64) 표면만이 가교 반응하여 주름 형상의 요철이 형성되어, 주름 형상 수지층(52)이 얻어진다. 이 때 영역 α에는 레지스트를 소성할 때 생기는 레지스트 승화물 등이 형성된다.
다음으로, 도 15a, 도 15c 및 도 16에 도시한 바와 같이, 주름 형상 수지층(52)을 에칭 마스크로서 이용하여 절연막(36)을 에칭하여 컨택트홀(38, 39, 46)을 각각 형성함과 함께, 도 15b 및 도 16에 도시한 바와 같이, 절연막(36) 및 절연막(22)을 일괄 에칭하여 컨택트홀(42, 50)을 각각 형성한다. 이 에칭은, 예를 들면 불소계 가스를 이용한 RIE법에 의한 드라이 에칭이다. 에칭 조건은, 6.7Pa, SF6/O2=200/200(sccm), 600W로 한다. 영역 α에 형성된 레지스트 승화물 등은 이 에칭에 의해 제거된다.
다음으로, 도 17에 도시한 바와 같이, 예를 들면 PVD법을 이용하여, 예를 들면 막 두께 150nm인 Al막을 주름 형상 수지층(52)상의 기판 전면에 성막하여, 금속막(16')을 형성한다. 다음으로, 금속막(16')상의 전면에 레지스트를 도포한다. 다음으로, 제5 포토마스크를 이용하여 패터닝하여 레지스트 패턴(65)을 형성한다. 다음으로, 도 18에 도시한 바와 같이, 레지스트 패턴(65)을 에칭 마스크로서 이용하여, 인산, 질산, 아세트산의 혼합산 등에 의해 웨트 에칭을 행하여, 화소 영역마다의 반사 전극(16)과, 각 게이트 버스 라인 단자(40)상의 보호 도전막(41)과, 각 축적 용량 버스 라인 단자(48)상의 보호 도전막(49)과, 각 드레인 버스 라인 단자(44) 상의 보호 도전막(45)을 각각 형성한다. 다음으로, 레지스트 패턴(65)을 제거한다. 이상의 공정을 거쳐, 본 실시예에 따른 액정 표시 장치용 기판의 TFT 기판(2)이 완성된다. 그 후, TFT 기판(2)과 CF 기판(4)을 접합하여 액정을 밀봉함으로써, 본 실시예에 따른 액정 표시 장치가 완성된다.
본 실시예에서는, 절연막(36)상에 형성된 주름 형상 수지층(52)의 표면에 주름 형상의 요철이 형성되어 있다. 주름 형상 수지층(52)상에 형성된 반사 전극(16)은, 주름 형상 수지층(52) 표면의 형상을 따라 주름 형상으로 형성되어 있다. 이에 따라, 반사 전극(16)에 의해, 표시 화면측에서 입사하는 광을 난반사시킬 수 있어, 고휘도 및 고시야각의 반사형 액정 표시 장치가 얻어진다.
또한, 본 실시예에서는, 주름 형상 수지층(52)을 형성한 후에 컨택트홀(38, 39, 42, 46, 50)을 형성하고 있다. 이에 따라, 컨택트홀(38, 39, 42, 46, 50)을 형성할 때에, 레지스트 소성 시에 생긴 레지스트 승화물 등을 제거할 수 있다. 또한, 레지스트 소성시에는 금속막이 노출되지 않기 때문에, 금속막 표면에 열 산화막이 형성되지 않는다. 따라서, 레지스트 승화물이나 열 산화막 등에 의한 금속막 간의 컨택트 불량을 회피할 수 있다. 또한, 소자 분리 후의 TFT(20)상에 SiN막으로 이루어지는 절연막(36)을 형성하고 있기 때문에, 레지스트 등에 의한 TFT(20)의 오염을 방지할 수 있다.
또한, 본 실시예에 따르면, 주름 형상 수지층(52) 표면에 요철을 형성할 때에 포토마스크를 이용하지 않기 때문에, 종래 공정에 비하여 포토마스크를 1매 삭감할 수 있다. 또한, 주름 형상 수지층(52)을 에칭 마스크로서 이용하기 때문에, 포토마스크를 1매 더 삭감할 수 있다. 따라서, 포토마스크의 필요 매수가 7매에서 5매로 감소한다. 이에 따라, TFT 기판(2)의 제조 공정이 감소하며, 그에 따라 제조 비용의 삭감 및 제조 수율의 향상이 가능하게 된다.
(실시예1-2)
다음으로, 본 실시 형태의 실시예1-2에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 대하여 도 19 내지 도 24를 이용하여 설명한다. 도 19는, 본 실시예에 따른 액정 표시 장치용 기판의 도 3a에 대응하는 단면을 도시하고 있다. 실시예1-1와 동일한 기능 작용을 갖는 구성 요소에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다. 도 19에 도시한 바와 같이, 소스 전극(30) 중 컨택트홀(38)을 개재하여 반사 전극(16)에 접속된 영역의 표면은 에칭 제거되어 있다. 마찬가지로, 축적 용량 전극(32) 중, 컨택트홀(39)을 개재하여 반사 전극(16)에 접속된 영역의 표면은 에칭 제거되어 있다. 도시는 생략하지만, 게이트 버스 라인 단자(40) 중 컨택트홀(42)을 개재하여 보호 도전막(41)에 접속된 영역의 표면은 에칭 제거되어 있다. 드레인 버스 라인 단자(44) 중 컨택트홀(46)을 개재하여 보호 도전막(45)에 접속된 영역의 표면은 에칭 제거되어 있다. 축적 용량 버스 라인 단자(48) 중 컨택트홀(50)을 개재하여 보호 도전막(49)에 접속된 영역의 표면은 에칭 제거되어 있다.
다음으로, 본 실시예에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치의 제조 방법에 대하여 도 20 내지 도 24를 이용하여 설명한다. TFT(20)를 형성하기까지의 공정은, 도 4 내지 도 12를 이용하여 설명한 실시예1-1과 마찬가지이기 때문에 도시 및 설명을 생략한다. 도 20에 도시한 바와 같이, 드레인 전극(28), 소스 전극(30) 및 축적 용량 전극(32) 상의 기판 전면에, 예를 들면 플라즈마CVD법을 이용하여, 예를 들면 막 두께 330nm의 SiN막으로 이루어지는 절연막(36)을 성막한다. 다음으로, 절연막(36) 상의 기판 전면에 레지스트를 도포하여, 제4 포토마스크를 이용하여 패터닝하여, 소정 형상의 레지스트 패턴(64)을 형성한다.
다음으로, 도 21에 도시한 바와 같이, 레지스트 패턴(64)을 에칭 마스크로서 이용하여 절연막(36) 및 절연막(22)을 일괄 에칭하여, 컨택트홀(38, 39, 42, 46, 50)(도 21에서는 컨택트홀(42, 46, 50)은 도시하지 않음)을 각각 형성한다. 이 에칭은, 예를 들면 불소계 가스를 이용한 RIE법에 의한 드라이 에칭이다. 에칭 조건은, 예를 들면 6.7Pa, SF6/O2=200/200(sccm), 600W로 한다. 다음으로, 레지스트 패턴(64)을 제거한다.
다음으로, 도 22에 도시한 바와 같이, 예를 들면 막 두께 3.5μm 정도의 포지티브형 레지스트(주름 형상 수지층(52) 형성용)를 절연막(36)상의 기판 전면에 도포하고, 제5 포토마스크를 이용하여 패터닝하여, 컨택트홀(38, 39, 42, 46, 50)상이 개구된 레지스트 패턴(66)을 형성한다. 그 컨택트홀(38, 39, 42, 46, 50)은 노광 및 현상만으로 형성할 수 있다. 다음으로, 레지스트 패턴(66)의 표면에 UV광을 조사한 후, 레지스트 패턴(66)을, 예를 들면 200℃ 이상의 소성 온도로 소성한다. UV광은, 예를 들면 i선 이하의 조사 파장(구체적으로는 170∼260nm) 및 약 30mJ의 조사 에너지로 조사하는 것이 바람직하다. 이에 의해, 도 23에 도시한 바와 같이, 레지스트 패턴(66) 표면만이 가교 반응하여 주름 형상의 요철이 형성되어, 주름 형상 수지층(52)이 얻어진다. 이 때 영역α에는, 레지스트를 소성할 때 생기는 금속막 표면의 열 산화막이나 레지스트 승화물, 혹은 레지스트의 잔사 등이 형성된다.
다음으로, 도 24에 도시한 바와 같이, 주름 형상 수지층(52)을 에칭 마스크로서 이용하여, 소스 전극(30) 중 컨택트홀(38)이 형성된 영역의 표면과, 축적 용량 전극(32) 중 컨택트홀(39)이 형성된 영역의 표면을 에칭 제거한다. 또한, 도시는 생략하지만, 게이트 버스 라인 단자(40) 중 컨택트홀(42)이 형성된 영역의 표면 과, 드레인 버스 라인 단자(44) 중 컨택트홀(46)이 형성된 영역의 표면과, 축적 용량 버스 라인 단자(48) 중 컨택트홀(50)이 형성된 영역의 표면을 동시에 에칭 제거한다. 이 에칭은, 예를 들면 RIE법을 이용한 드라이 에칭이다. 에칭 조건은, 예를 들면 6.0Pa, SF6/O2=150/150(sccm), 600W로 한다. 이 에칭은, 영역 α에 형성된 열 산화막이나 레지스트 승화물 등을 제거하기 위해서 행해진다.
다음으로, 예를 들면 PVD법을 이용하여, 예를 들면 막 두께 150nm의 Al막으로 이루어지는 금속막을 주름 형상 수지층(52)상의 기판 전면에 성막한다. 다음으로, 금속막 상의 전면에 레지스트를 도포한다. 다음으로, 제6 포토마스크를 이용하여 패터닝하여 레지스트 패턴을 형성한다. 다음으로, 그 레지스트 패턴을 에칭 마스크로서 이용하여, 인산, 질산, 아세트산의 혼합산 등에 의해 웨트 에칭을 행하여, 화소 영역마다의 반사 전극(16)과, 각 게이트 버스 라인 단자(40)상의 보호 도전막(41)과, 각 축적 용량 버스 라인 단자(48)상의 보호 도전막(49)과, 각 드레인 버스 라인 단자(44)상의 보호 도전막(45)을 각각 형성한다. 다음으로, 레지스트 패턴을 제거한다. 이상의 공정을 거쳐, 본 실시예에 따른 액정 표시 장치용 기판의 TFT 기판(2)이 완성된다. 그 후, TFT 기판(2)과 CF 기판(4)을 접합하여 액정을 밀봉함으로써, 본 실시예에 따른 액정 표시 장치가 완성된다.
본 실시예에서는, 절연막(36)상에 형성된 주름 형상 수지층(52)의 표면에 주름 형상의 요철이 형성되어 있다. 주름 형상 수지층(52)상에 형성된 반사 전극(16)은 주름 형상 수지층(52) 표면의 형상을 따라 주름 형상으로 형성되어 있다. 이 때문에, 반사 전극(16)에 의해, 표시 화면측에서 입사하는 광을 난반사시킬 수 있어, 고휘도 및 고시야각의 반사형 액정 표시 장치가 얻어진다.
또한, 본 실시예에서는, 레지스트 소성 시에 영역 α에 생긴 금속막 표면의 열 산화막이나 레지스트 승화물, 레지스트의 잔사 등을, 주름 형상 수지층(52)을 형성한 후에 에칭 제거하고 있다. 따라서, 열 산화막이나 레지스트 승화물 등에 의한 금속막 간의 컨택트 불량을 회피할 수 있다. 또한, 소자 분리 후의 TFT(20)상에 SiN막으로 이루어지는 절연막(36)을 형성하고 있기 때문에, 레지스트 등에 의한 TFT(20)의 오염을 방지할 수 있다.
또한, 본 실시예에서는, 주름 형상 수지층(52) 표면에 요철을 형성할 때 포토마스크를 이용하지 않기 때문, 종래 공정에 비하여 포토마스크를 1매 삭감할 수 있다. 따라서, 포토마스크의 필요 매수가 7매에서 6매로 감소한다. 이에 따라, TFT 기판(2)의 제조 공정이 감소하여, 그에 따라 제조 비용의 삭감 및 제조 수율의 향상이 가능하게 된다.
(제2 실시 형태)
다음으로, 본 발명의 제2 실시 형태에 따른 반사형 액정 표시 장치의 제조 방법 및 반사형 액정 표시 장치에 대하여 설명한다. 본 실시 형태는, 미세한 요철이 형성된 유기 수지막 위에 반사 전극이 형성된 반사형 액정 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 반사형 액정 표시 장치에 관한 것이다.
본원 출원인은, 포토레지스트를 사용하여 화소 전극의 표면에 미세한 주름 형상의 요철을 형성하는 방법을 이미 제안하였다(일본 특개 2002-221716호 공보 등). 이하, 도 25a∼도 31를 참조하여 그 방법에 대하여 설명한다.
먼저, 도 25a에 도시한 바와 같이, 스퍼터법에 의해, 유리 기판(10) 위에 금속막(60)을 형성하고, 그 위에, 포토레지스트를 사용하여 소정 패턴의 레지스트막(61)을 형성한다.
다음으로, 도 25b에 도시한 바와 같이, 레지스트막(61)을 마스크로 하여 금속막(60)을 에칭하여, 게이트 버스 라인(12) 및 축적 용량 버스 라인(18)을 형성한다. 그 후, 레지스트막(61)을 제거한다.
다음으로, 도 26a에 도시한 바와 같이, 플라즈마 CVD법에 의해, 기판(10)의 상측 전면에 게이트 절연막(22)을 형성하고, 또한 그 위에 TFT의 동작층이 되는 비정질 실리콘막(24') 및 채널 보호막이 되는 SiN막(25')을 순차 형성한다.
그 후, SiN막(25') 위에 포지티브형 포토레지스트막을 형성한다. 그리고, 기판(10)의 이면측에서 포토레지스트막을 노광하고, 또한 기판(10)의 상측에서 소정의 노광 마스크를 개재하여 노광한 후에 현상 처리를 실시하여, 게이트 버스 라인(12)의 상측의 채널 보호막 형성 영역을 덮는 레지스트막(62)을 자기 정합적으로 형성한다.
다음으로, 도 26b에 도시한 바와 같이, 레지스트막(62)을 마스크로 하여 SiN막(25')을 에칭하여 채널 보호막(25)을 형성한다. 그 후, 레지스트막(62)을 제거한다.
다음으로, 도 27a에 도시한 바와 같이, 기판(10)의 상측 전면에, 오믹 컨택 트층이 되는 n+형 비정질 실리콘막(26')을 형성한다. 그 후, PVD법에 의해, n+형 비정질 실리콘막(26')상에 금속막(28')을 형성한다. 그리고, 포토레지스트를 사용하여, 금속막(28') 위에 소정 패턴의 레지스트막(63)을 형성한다.
다음으로, 도 27b에 도시한 바와 같이, 레지스트막(63)을 마스크로 하여 금속막(28'), n+형 비정질 실리콘막(26') 및 비정질 실리콘막(24')을 에칭하여, TFT의 동작층이 되는 비정질 실리콘막(24)의 형상을 확정함과 함께, 데이터 버스 라인(드레인 버스 라인)(14), 소스 전극(30), 드레인 전극(28) 및 축적 용량 전극(32)을 형성한다. 이 때, 비정질 실리콘막(24) 중 TFT의 채널이 되는 부분은, 채널 보호막(25)에 의해 보호된다. 그 후, 레지스트막(63)을 제거한다.
다음으로, 도 28a에 도시한 바와 같이, 기판(10)의 상측 전면에, 투명 절연막으로 이루어지는 최종 절연막(36)을 형성한다. 최종 절연막(36)은, 예를 들면 SiN에 의해 형성한다. 그리고, 이 최종 절연막(36) 위에, 컨택트홀 형성부가 개구된 레지스트막(64)을 형성한다.
다음으로, 도 28b에 도시한 바와 같이, 레지스트막(64)을 마스크로 하여 최종 절연막(36)을 에칭하여, 소스 전극(30) 및 축적 용량 전극(32)에 도달하는 컨택트홀(38, 39)을 각각 형성한다. 그 후, 레지스트막(64)을 제거한다.
다음으로, 도 29a에 도시한 바와 같이, 기판(10)의 상측 전면에 포지티브형 포토레지스트막(52')을 형성하고, 노광 및 현상 처리를 실시하여, 컨택트홀(38, 39)이 노출되는 개구부를 형성한다. 그 후, 130∼145℃의 온도로 포스트베이킹한 후, 또한 레지스트막(52')의 표층에 UV광을 조사하여 표층의 폴리머를 가교시킨다. 이 때의 UV광의 조사량은, 1000∼6000mJ/cm2 정도이다. 다음으로, 200℃ 이상의 온도로 열소성하면, 레지스트막(52')의 표층(가교한 부분)과 심부(가교하지 않은 부분)의 열적 변형 특성(열팽창율 또는 열수축률)이 다르기 때문에, 도 29b에 도시한 바와 같이, 레지스트막(52)의 표면에 미세한 주름 형상의 요철이 생성된다.
다음으로, 도 30a에 도시한 바와 같이, 기판(10)의 상측에 Al을 스퍼터링하여, 레지스트막(52) 위에 Al로 이루어지는 금속막(16')을 형성한다. 레지스트막(52)의 표면에는 미세한 요철이 형성되어 있기 때문에, 금속막(16')의 표면에도 요철이 형성된다. 이 금속막(16')은, 컨택트홀(38, 39)을 개재하여 소스 전극(30) 및 축적 용량 전극(32)에 전기적으로 접속된다. 그 후, 금속막(16') 위에, 화소 전극을 확정하기 위한 레지스트막(65)을 소정 패턴으로 형성한다.
계속해서, 도 30b에 도시한 바와 같이, 레지스트막(65)을 마스크로 하여 금속막(16')을 에칭하여, 각 화소마다 분리된 화소 전극(반사 전극)(16)을 형성한다. 그 후, 도 31에 도시한 바와 같이 레지스트막(65)을 제거한다. 이와 같이 하여, 표면에 미세한 요철을 갖는 화소 전극(16)이 형성된다.
상술한 반사형 액정 표시 장치의 제조 방법에서는, 포토레지스트막(52')에 UV광을 조사하여 표층만을 가교시킨 후, 열처리를 실시함으로써 포토레지스트막(52)에 주름 형상의 요철을 형성하고 있다. 이 경우, UV광의 조도 및 조도 분포가 중요하고, 이들 파라미터가 변화하면 요철에 얼룩이 발생한다. 그 러나, 대형 기판 전체에 UV광을 균일하게 또한 좋은 재현성으로 조사하는 것은 어렵다.
또한, 상술한 방법에서는, 포토레지스트막(52')에 컨택트홀(38, 39)에 통하는 개구부를 형성한 후, 130∼145℃의 온도로 포스트베이킹을 행하고 있다. 포스트베이킹의 온도는 요철의 경사각 및 피치에 관계하는 것으로 판명되었지만, 상술한 UV광을 사용하는 방법에서는, 포스트베이킹의 온도를 150℃ 이상으로 하면 포토레지스트막에 요철을 형성할 수 없게 되는 것이 확인되었다.
예를 들면, PDA에 사용되는 소형의 액정 표시 장치인 경우는 비교적 거친 요철을 형성하는 것이 바람직하고, 노트형 PC에 사용되는 중형의 액정 표시 장치인 경우는 비교적 미세한 요철을 형성하는 것이 바람직하다. 그러나, 상술한 방법에서는, 이러한 요망에 대응할 수 없다.
또한, 포스트베이킹의 온도가 130℃보다 낮으면, 레지스트막(52') 중의 N2를 충분히 제거 할 수 없어, UV광 조사 시에 노광 파열이 발생하는 경우가 있다.
이상으로부터, 본 실시 형태의 목적은, 레지스트막의 요철의 경사각 및 피치를 높은 정밀도로 제어할 수 있어, 요철의 얼룩이 없는 반사 전극을 갖는 반사형 액정 표시 장치의 제조 방법 및 그 제조 방법에 의해 제조된 반사형 액정 표시 장치를 제공하는 것이다.
상기의 과제는, 기판상에 유기 수지를 도포하여 유기 수지막을 형성하는 공정과, 상기 유기 수지막을 베이크하는 베이크 공정과, 상기 유기 수지막에 하전 입 자를 조사하여 표층만을 경화시키는 하전 입자 조사 공정과, 상기 유기 수지막을 열처리하여 표면에 주름 형상의 요철을 형성하는 열처리 공정과, 상기 유기 수지막 위에 반사 전극을 형성하는 반사 전극 형성 공정을 포함하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법에 의해 해결한다.
상기의 과제는, 제1 기판상에, 주사 신호가 공급되는 게이트 버스 라인과, 표시 신호가 공급되는 데이터 버스 라인과, 게이트 전극이 상기 게이트 버스 라인에 접속되고 드레인 전극이 상기 데이터 버스 라인에 접속된 박막 트랜지스터를 형성하는 공정과, 상기 게이트 버스 라인, 상기 데이터 버스 라인 및 상기 박막 트랜지스터의 상측에 절연막을 형성하는 공정과, 상기 절연막상에 제1 포토레지스트막을 형성하는 공정과, 상기 제1 포토레지스트막의 상기 박막 트랜지스터의 소스 전극에 대응하는 위치에 개구부를 형성하는 제1 노광/현상 공정과, 상기 제1 포토레지스트막을 마스크로 하여 상기 절연막을 에칭하여, 상기 박막 트랜지스터의 소스 전극에 통하는 컨택트홀을 형성하는 공정과, 상기 제1 포토레지스트막을 제거하는 공정과, 상기 절연막상에 제2 포토레지스트막을 형성하는 공정과, 상기 제2 포토레지스트막의 상기 컨택트홀에 대응하는 위치에 개구부를 형성하는 제2 노광/현상 공정과, 상기 제2 포토레지스트막의 표층에 하전 입자를 주입하는 공정과, 상기 제2 포토레지스트막을 열처리하여 표면에 주름 형상의 요철을 형성하는 공정과, 상기 제2 포토레지스트막의 상측 전면에 도전성의 반사막을 형성하는 공정과, 상기 반사막을 패터닝하여 제1 전극을 형성하는 공정과, 도전체막으로 이루어지는 제2 전극이 형성된 제2 기판과 상기 제1 기판을 대향시켜 배치하고, 양자간에 액정을 봉입 하는 공정을 포함하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법에 의해 해결한다.
상기의 과제는, 제1 기판상에, 주사 신호가 공급되는 게이트 버스 라인과, 표시 신호가 공급되는 데이터 버스 라인과, 게이트 전극이 상기 게이트 버스 라인에 접속되고 드레인 전극이 상기 데이터 버스 라인에 접속된 박막 트랜지스터를 형성하는 공정과, 상기 게이트 버스 라인, 상기 데이터 버스 라인 및 상기 박막 트랜지스터의 상측에 절연막을 형성하는 공정과, 상기 절연막상에 포토레지스트막을 형성하는 공정과, 상기 포토레지스트막의 상기 박막 트랜지스터의 소스 전극에 대응하는 위치에 개구부를 형성하는 노광/현상 공정과, 상기 포토레지스트막을 마스크로 하여 상기 절연막을 에칭하여, 상기 박막 트랜지스터의 소스 전극에 통하는 컨택트홀을 형성하는 공정과, 상기 포토레지스트막의 표층에 하전 입자를 주입하는 공정과, 상기 포토레지스트막을 열처리하여 표면에 주름 형상의 요철을 형성하는 공정과, 상기 포토레지스트막의 상측 전면에 도전성의 반사막을 형성하는 공정과, 상기 반사막을 패터닝하여 제1 전극을 형성하는 공정과, 도전체막으로 이루어지는 제2 전극이 형성된 제2 기판과 상기 제1 기판을 대향시켜 배치하고, 양자간에 액정을 봉입하는 공정을 포함하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법에 의해 해결한다.
상기의 과제는, 한쌍의 기판 사이에 액정을 봉입하여 구성되며, 상기 한쌍의 기판의 한쪽에, 주사 신호가 공급되는 게이트 버스 라인과, 표시 신호가 공급되는 데이터 버스 라인과, 게이트 전극이 상기 게이트 버스 라인에 접속되고, 드레인 전 극이 상기 데이터 버스 라인에 접속된 박막 트랜지스터와, 상기 게이트 버스 라인, 상기 데이터 버스 라인 및 상기 박막 트랜지스터의 상측에 형성되고 표면에 주름 형상의 요철이 형성된 유기 수지막과, 상기 유기 수지막 위에 형성되고 상기 유기 수지막의 요철을 따라 요철이 형성된 반사 전극을 갖는 반사형 액정 표시 장치로서, 상기 유기 수지막의 요철은, 하전 입자를 표층에 주입한 후, 열처리를 실시하여 형성된 것임을 특징으로 하는 반사형 액정 표시 장치에 의해 해결한다.
본 실시 형태에 있어서는, 하전 입자를 조사하여 유기 수지막의 표층만을 경화시키고, 그 후 열처리를 실시하여 유기 수지막의 표면에 주름 형상의 요철을 형성한다. 하전 입자를 유기 수지에 조사하는 방법에는, 예를 들면 이온 주입(Ion Doping)법, 반응성 이온 플라즈마 에칭(Reactive Ion Etching)법, 전자사이클로트론 공명 플라즈마(Electron Cyclotron Resonance Plasma)법, 유도 결합형 IPC(Inductively Coupled Plasma)법 및 TCP(Transformer Coupled Plasma)법 등이 있다.
유기 수지막에 조사된 하전 입자는, 유기 수지막의 표층에서 열 에너지로 변환되어, 열 가교 반응을 일으킨다. 이에 의해, 유기 수지막의 표층만이 경화한다. 그 후, 열처리를 실시하면, 유기 수지막의 표층(가교한 부분)과 심부(가교하지 않은 부분)의 열적 변형 특성(열팽창율 또는 열수축률)이 다르기 때문에, 유기 수지막의 표면에 요철이 형성된다.
이온 주입법 또는 RIE법 등에 의해 하전 입자를 유기 수지막에 조사하여 유기 수지막의 표층을 경화시키는 방법은, 대형 기판을 사용한 경우에도 기판상의 유 기 수지막 전체에 걸쳐 균일하게 하전 입자를 조사하는 것이 가능하다. 또한, 조사량(도우즈량)의 재현성도, UV광 조사에 비하여 우수하다. 이에 의해, 레지스트막의 표면에 미세한 주름 형상의 요철을 균일하게 또한 좋은 재현성으로 형성할 수 있다.
또한, 본원 발명자 등의 실험으로, 하전 입자에 의해 유기 수지막의 표층만을 경화시킨 경우에는, 베이크 온도를 165℃로 하여도 요철이 형성되는 것이 확인되었다. 이것은, UV광에 비하여 하전 입자의 에너지가 높기 때문에, 경화한 부분과 경화하지 않은 부분의 열 변형 특성(열팽창율 또는 열수축률)의 차가 커지기 때문이라고 생각된다. 즉, 본 실시 형태에 따르면, 적용 가능한 베이크 온도의 범위가 넓기때문에, 요철의 경사각 및 피치를 크게 변화시킬 수 있다.
이하, 본 실시 형태에 대하여, 첨부의 도면을 참조하여 설명한다.
(반사형 액정 표시 장치)
도 32는 본 실시 형태의 반사형 액정 표시 장치를 도시하는 블록도이다.
이 액정 표시 장치는, 제어 회로(74), 데이터 드라이버(드레인 버스 라인 구동 회로)(72), 게이트 드라이버(게이트 버스 라인 구동 회로)(70) 및 표시부(80)에 의해 구성되어 있다. 이 액정 표시 장치에는, 컴퓨터 등의 외부 장치(도시하지 않음)로부터 표시 신호(R(적) 신호, G(녹) 신호 및 B(청) 신호), 수평 동기신호 Hsync 및 수직 동기신호 Vsync 등의 신호가 공급되고, 전원(도시하지 않음)으로부터 고전압(예를 들면, 18V) VH, 저전압 VL(예를 들면, 3.3V 또는 5V) 및 접지 전위 Vgnd가 공급된다.
표시부(80)에는, 수평 방향 및 수직 방향으로 다수의 화소(서브 픽셀)가 배열되어 있다. 1개의 화소는, TFT(20)와, 이 TFT(20)의 소스 전극에 접속된 표시 셀(82) 및 축적 용량(34)에 의해 구성된다. 표시 셀(82)은, 한쌍의 전극(화소 전극 및 공통 전극)과, 이들 전극 사이의 액정과 편광판에 의해 구성된다.
또한, 표시부(80)에는, 수평 방향으로 연장되는 복수의 게이트 버스 라인(12)과, 수직 방향으로 연장되는 복수의 데이터 버스 라인(14)이 형성되어 있다. 수평 방향으로 나란한 화소의 각 TFT(20)의 게이트 전극은 동일한 게이트 버스 라인(12)에 접속되며, 수직 방향으로 나란한 화소의 각 TFT(20)의 드레인 전극은 동일한 데이터 버스 라인(14)에 접속되어 있다.
제어 회로(74)는, 수평 동기신호 Hsync 및 수직 동기신호 Vsync를 입력받아, 1 수평 동기 기간의 개시 시에 액티브되는 데이터 스타트 신호 DSI와, 1 수평 동기 기간을 일정한 간격으로 분할하는 데이터 클럭 DCLK과, 1 수직 동기 기간의 개시 시에 액티브되는 게이트 스타트 신호 GSI와, 1 수직 동기 기간을 일정한 간격으로 분할하는 게이트 클럭 GCLK을 출력한다.
데이터 드라이버(72)는, 시프트 레지스터(72a), 레벨 시프터(72b) 및 아날로그 스위치(72c)에 의해 구성되어 있다.
시프트 레지스터(72A)는 복수의 출력 단자를 갖고 있다. 이 시프트 레지스터(72a)는 데이터 스타트 신호 DSI에 의해 초기화되어, 데이터 클럭 DCLK에 동기한 타이밍에서 각 출력 단자로부터 순서대로 저전압의 액티브 신호를 출력한다.
레벨 시프터(72b)는 복수의 입력 단자와 복수의 출력 단자를 구비하고 있다. 그리고, 시프트 레지스터(72a)에서 출력된 저전압의 액티브 신호를 고전압으로 변환하여 출력한다.
아날로그 스위치(72c)도, 복수의 입력 단자와 복수의 출력 단자를 갖고 있다. 아날로그 스위치(72c)의 각 출력 단자는, 각각 대응하는 데이터 버스 라인(14)에 접속되어 있다. 아날로그 스위치(72c)는, 레벨 시프터(72b)로부터 액티브 신호를 입력받으면, 액티브 신호를 입력받은 입력 단자에 대응하는 출력 단자에 표시 신호(R 신호, G 신호 및 B 신호 중 어느 하나)를 출력한다.
즉, 데이터 드라이버(72)는, 1수평 동기 기간 내에 데이터 클럭 DCLK에 동기한 타이밍에서, 표시부(80)의 데이터 버스 라인(14)에 표시 신호(R 신호, G 신호 및 B 신호)를 순서대로 출력한다.
게이트 드라이버(70)는, 시프트 레지스터(70a), 레벨 시프터(70b) 및 출력 버퍼(70c)에 의해 구성되어 있다.
시프트 레지스터(70a)는 복수의 출력 단자를 갖고 있다. 이 시프트 레지스터(70a)는 게이트 스타트 신호 GSI에 의해 초기화되어, 게이트 클럭 GCLK에 동기한 타이밍에서 각 출력 단자로부터 순서대로 저전압의 주사 신호를 출력한다.
레벨 시프터(70b)는, 복수의 입력 단자와 복수의 출력 단자를 구비하고 있다. 그리고, 시프트 레지스터(70a)로부터 입력된 저전압의 주사 신호를 고전압으로 변환하여 출력한다.
출력 버퍼(70c)도, 복수의 입력 단자와 복수의 출력 단자를 갖고 있다. 출 력 버퍼(70c)의 각 출력 단자는, 각각 대응하는 게이트 버스 라인(12)에 접속되어 있다. 출력 버퍼(70c)는, 레벨 시프터(70b)로부터 입력된 주사 신호를, 입력 단자에 대응하는 출력 단자를 개재하여 게이트 버스 라인(12)에 공급한다.
즉, 게이트 드라이버(70)로부터는, 1 수직 동기 기간 내에 게이트 클럭 GCLK에 동기한 타이밍에서, 표시부(80)의 게이트 버스 라인(12)에 주사 신호를 순서대로 공급한다.
표시부(80)의 TFT(20)는, 게이트 버스 라인(12)에 주사 신호가 공급되면 온된다. 이 때, 데이터 버스 라인(14)에 표시 신호(R 신호, G 신호 및 B 신호 중 어느 하나)가 공급되면, 표시 셀(82) 및 축적 용량(34)에 표시 신호가 기입된다. 표시 셀(82)에서는, 기입된 표시 신호에 의해 액정 분자의 기울기가 변화하여, 그 결과 표시 셀(82)의 광 반사율이 변화한다. 각 화소마다 표시 셀(82)의 광 반사율을 제어함으로써 원하는 화상이 표시된다.
도 33은 상술한 반사형 액정 표시 장치의 1 화소를 도시하는 평면도이며, 도 34는 도 33의 I-I선을 따른 단면도이다.
본 실시 형태의 액정 표시 장치는, 도 34에 도시한 바와 같이, 서로 대향하여 배치된 TFT 기판(2) 및 CF 기판(4)과, 이들 TFT 기판(2) 및 CF 기판(4) 사이에 봉입된 액정(6)과, CF 기판(4) 위에 배치된 편광판(76)에 의해 구성되어 있다.
TFT 기판(2)은, 도 33 및 도 34에 도시한 바와 같이, 유리 기판(10)과, 유리 기판(10)상에 형성된 게이트 버스 라인(12), 축적 용량 버스 라인(18), 데이터 버스 라인(14), TFT(20), 축적 용량 전극(32) 및 화소 전극(반사 전극)(16) 등에 의 해 구성되어 있다.
도 34에 도시한 바와 같이, 화소 전극(16) 아래의 레지스트막(52)에는 미세한 주름 형상의 요철이 형성되어 있고, 화소 전극(16)의 표면에는 레지스트막(52)의 요철을 따라 요철이 형성되어 있다.
축적 용량 버스 라인(18)은, 게이트 버스 라인(12)과 동일한 배선층에 형성되고, 게이트 버스 라인(12)과 평행하게 배치되어 있다. 또한, 축적 용량 전극(32)은, 절연막(게이트 절연막)(22)을 개재하여 축적 용량 버스 라인(18)상에 형성되어 있고, 이들 축적 용량 전극(32), 축적 용량 버스 라인(18) 및 이들 간의 절연막(20)에 의해, 도 32에 도시하는 축적 용량(34)을 구성하고 있다. 축적 용량 전극(32)은 컨택트홀(39)을 개재하여 화소 전극(16)과 전기적으로 접속되어 있다.
또한, 본 실시 형태에서는, 도 33에 도시한 바와 같이, 게이트 버스 라인(12)의 일부가 TFT(20)의 게이트 전극으로 되어 있고, TFT(20)의 소스 전극(30)은 컨택트홀(38)을 개재하여 화소 전극(16)에 접속되고, 드레인 전극(28)은 데이터 버스 라인(14)에 접속되어 있다. 또한, 화소 전극(16) 위에는, 전계가 인가되어 있지 않을 때의 액정 분자의 배향 방향을 결정하는 배향막(84)이 폴리이미드 등에 의해 형성되어 있다.
한편, CF 기판(4)은, 유리 기판(투명 절연성 기판)(11)과, 이 유리 기판(11)의 한쪽면측(도 34에서는 하측)에 형성된 블랙 매트릭스(86), CF층(88) 및 공통 전극(90)에 의해 구성되어 있다. 블랙 매트릭스(86)는 인접하는 화소 전극(16) 간의 영역을 덮도록 형성되어 있다. 또한, 유리 기판(11) 밑으로는, 각 화소마다, 적 색, 녹색 및 청색 중 어느 1색의 CF층(88)이 형성되어 있다. 또한, CF층(88) 밑으로 공통 전극(90)이 형성되어 있고, 이 공통 전극(90) 밑으로는 배향막(85)이 형성되어 있다.
이들 TFT 기판(2) 및 CF 기판(4)은, 배향막(84, 85)이 형성된 면을 서로 대향시켜 배치되어 있고, 양자간에 봉입된 액정(6)과 함께 액정 패널을 구성한다. 제어 회로(74), 데이터 드라이버(72) 및 게이트 드라이버(70)는, 액정 패널과 일체로 형성해도 되고, 다른 기판상에 이들 회로를 형성하고, 플렉시블 기판 등을 개재하여 액정 패널에 전기적으로 접속해도 된다.
(실시예2-1)
이하, 본 실시 형태의 실시예2-1에 따른 반사형 액정 표시 장치의 제조 방법에 대하여 설명한다.
우선, TFT 기판(2)의 제조 방법에 대하여 설명한다. 도 35a 내지 도 40은 본 실시예에 따른 액정 표시 장치의 TFT 기판(2)의 제조 방법을 공정순으로 도시하는 단면도이다.
우선, 도 35a에 도시한 바와 같이, PVD법에 의해, 유리 기판(10) 위에 금속막(60)을 형성하고, 그 위에, 포토레지스트를 사용하여 소정 패턴의 레지스트막(61)을 형성한다. 금속막(60)은, 예를 들면 두께가 150nm인 Al막과, 두께가 90nm인 MoN(질화 몰리브덴)막과, 두께가 10nm인 Mo막을 기판측부터 이 순서로 적층하여 형성한다. 또, 금속막(60)은, Cr, Al 합금, 또는 Al과 Ti의 적층막 등으로 형성해도 된다.
다음으로, 도 35b에 도시한 바와 같이, 레지스트막(61)을 마스크로 하여 금속막(60)을 에칭하여, 게이트 버스 라인(12) 및 축적 용량 버스 라인(18)을 형성한다. 금속막(60)이 Al/MoN/Mo로 이루어질 때는, 에칭제로서 예를 들면 인산, 질산 및 아세트산의 혼합산을 사용하여 웨트 에칭을 행한다. 금속막(60)이 Cr로 이루어질 때는, Cr 에칭제에 의한 웨트 에칭을 행한다. 금속막(60)이 Al 합금 또는 Al과 Ti의 적층막으로 이루어질 때는, 염소계 가스를 사용한 드라이 에칭을 행한다.
이와 같이 하여 게이트 버스 라인(12) 및 축적 용량 버스 라인(18)을 형성한 후, 레지스트막(61)을 제거한다.
다음으로, 도 36a에 도시한 바와 같이, 플라즈마 CVD법에 의해, 유리 기판(10)의 상측 전면에 SiN으로 이루어지는 게이트 절연막(22)을 형성한다. 또한, TFT(20)의 동작층이 되는 비정질 실리콘막(24') 및 채널 보호막이 되는 SiN막(25')을 게이트 절연막(22)상에 순차 형성한다. 게이트 절연막(22)의 두께는, 예를 들면 350nm로 한다. 또한, 비정질 실리콘막(24')의 두께는 예를 들면 30nm, SiN막(25')의 두께는 예를 들면 120nm로 한다.
그 후, SiN막(25') 위에 포지티브형 포토레지스트막을 형성한다. 그리고, 기판(10)의 이면측에서 포토레지스트막을 노광하고, 또한 기판(10)의 상측에서 소정의 노광 마스크를 개재하여 노광한 후에 현상 처리를 실시하여, 게이트 버스 라인(12)의 상측의 채널 보호막 형성 영역을 덮는 레지스트막(62)을 자기 정합적으로 형성한다.
다음으로, 도 36b에 도시한 바와 같이, 레지스트막(62)을 마스크로 하여 SiN 막(25')을 에칭하여 채널 보호막(25)을 형성한다. 그 후, 레지스트막(62)을 제거한다.
다음으로, 도 37a에 도시한 바와 같이, PVD법에 의해, 기판(10)의 상측 전면에, 오믹 컨택트층이 되는 n+형 비정질 실리콘막(26')을 형성한다. 그 후, PVD법에 의해, n+형 비정질 실리콘막(26')상에 금속막(28')을 형성한다. n+형 비정질 실리콘막(26')의 두께는, 예를 들면 30nm로 한다. 또한, 금속막(28')은, 예를 들면 두께가 20nm인 Ti 막과, 두께가 75nm인 Al막과, 두께가 80nm인 Ti막의 3층의 적층 구조로 한다.
그 후, 포토레지스트를 사용하여, 금속막(28') 위에 소정 패턴의 레지스트막(63)을 형성한다.
다음으로, 도 37b에 도시한 바와 같이, 레지스트막(63)을 마스크로 하여, 금속막(28'), n+형 비정질 실리콘막(26') 및 비정질 실리콘막(24')을, 염소계 가스를 사용한 RIE법에 의해 에칭한다. 이에 의해, TFT(20)의 동작층이 되는 비정질 실리콘막(24)의 형상이 확정됨과 함께, 데이터 버스 라인(14), 소스 전극(30), 드레인 전극(28) 및 축적 용량 전극(32)이 형성된다. 이 때, 비정질 실리콘막(24) 중 TFT(20)의 채널이 되는 부분은 채널 보호막(25)에 의해 보호된다. 그 후, 레지스트막(63)을 제거한다.
다음으로, 도 38a에 도시한 바와 같이, 유리 기판(10)의 상측 전면에, 투명 절연막으로 이루어지는 최종 절연막(36)을 형성한다. 최종 절연막(36)은, 예를 들면 플라즈마 CVD법에 의해 SiN을 330nm의 두께로 퇴적하여 형성한다. 그리고, 이 최종 절연막(36) 위에, 컨택트홀 형성부가 개구된 레지스트막(64)을 형성한다.
다음으로, 도 38b에 도시한 바와 같이, 레지스트막(64)을 마스크로 하여 최종 절연막(36)을 불소(F)계 가스를 이용한 RIE법에 의해 에칭하여, 소스 전극(30) 및 축적 용량 전극(32)에 도달하는 컨택트홀(38, 39)을 각각 형성한다. 그 후, 레지스트막(64)을 제거한다.
다음으로, 도 39a에 도시한 바와 같이, 기판(10)의 상측 전면에 포지티브형 포토레지스트를 약 3.5μm의 두께로 도포하여 레지스트막(52')을 형성한다. 그 후, 이 레지스트막(52')에 대하여 노광 및 현상 처리를 실시하여, 컨택트홀(38, 39)이 노출되는 개구부를 형성한다. 이에 의해, 레지스트막(52')의 두께는 약 3μm가 된다. 그 후, 레지스트막(52')을 130∼165℃의 온도로 포스트베이킹한다. 레지스트막의 바람직한 두께(현상 처리 후의 두께)는 레지스트의 종류에 의해서 다르지만, 예를 들면 1∼4μm의 범위로 한다.
다음으로, H2로 희석한 디보란(B2H6) 가스를 이용하여 레지스트막(52')의 표층에 B(붕소)를 이온 주입함으로써, 레지스트막(52')의 표층만을 경화시킨다. 여기서, PDA 등에 사용하는 소형의 반사형 액정 표시 장치를 제조하는 경우, 예를 들면 B2H6 가스의 유량을 35sccm, 가속 전압을 30kV, 도우즈량을 3×1014/cm 2로 한다. 바람직한 도우즈량 및 가속 전압은 포토레지스트막의 종류 및 하전 입자의 종류에 따라 다르지만, 예를 들면 도우즈량은 1×1013∼2×1015/cm2 범위로 하고, 가속 전압은 1∼100kV 범위로 한다. 요철의 얼룩을 회피하기 위해서는, 도우즈량은 5×1013∼1×1015/cm2, 가속 전압은 5∼60kV로 하는 것이 바람직하다.
또한, 레지스트막(52')에 주입하는 이온은, H(수소), He(헬륨), B, P(인), Ar(아르곤) 및 As(비소)로 이루어지는 군에서 선택된 적어도 1종인 것이 바람직하다. 예를 들면, 레지스트막(52')에 P를 이온 주입하는 경우에는, H2로 희석한 포스핀(PH3) 가스를 사용하여, 가스 유량을 40sccm, 가속 전압을 5∼60kV, 도우즈량을 5×1013∼1×1015/cm2로 하는 것이 바람직하다.
또한, 레지스트막(52')에 이들 이온을 주입하는 방법으로서는, 상술한 이온 주입법 외에도, RIE법, 전자사이클로트론 공명 플라즈마법, 유도 결합형 ICP법 또는 TCP법 등이 있다.
다음으로, 200∼230℃의 온도로 레지스트막(52')을 열처리(소성)한다. 그렇게 하면, 이온 주입에 의해 경화한 층(표층)과 경화하지 않은 층(심부)의 열 변형 특성(열팽창율 또는 열수축률)이 다르기 때문에, 도 39b에 도시한 바와 같이, 레지스트막(52)의 표면에 미세한 주름 형상의 요철이 형성된다.
다음으로, PVD법에 의해, 유리 기판(10)의 상측 전면에 Al로 이루어지는 금속막을 약 150nm의 두께로 형성한다. 이 금속막은 표면에 요철을 갖는 레지스트막(52) 위에 형성되기 때문에, 금속막의 표면에도 미세한 요철이 형성된 다. 또한, 금속막은 컨택트홀(38, 39)을 개재하여 소스 전극(30) 및 축적 용량 전극(32)에 각각 전기적으로 접속된다.
그 후, 금속막 위에 화소 전극의 형상을 확정하기 위한 레지스트막을 형성하고, 인산, 질산 및 아세트산의 혼합산 등으로 금속막을 웨트 에칭하여, 도 40에 도시한 바와 같이 화소 전극(16)을 형성한다. 그 후, 레지스트막을 제거한 후, 기판(10)의 상측 전면에 폴리이미드로 이루어지는 배향막(84)을 형성한다. 이에 의해, TFT 기판(2)이 완성된다.
이하, CF 기판(4)의 제조 방법에 대하여 설명한다.
우선, 유리 기판(11)의 면상(도 34에서는 하측의 면)에 Cr막을 형성하고, 이 Cr막을 포토리소그래피에 의해 패터닝하여, 블랙 매트릭스(86)를 형성한다. 그 후, 적색 감광성 수지, 녹색 감광성 수지 및 청색 감광성 수지를 사용하여, 유리 기판(11)의 한쪽 면상에 적색, 녹색 및 청색의 CF층(88)을 형성한다.
다음으로, 이들 CF층(88) 위에 ITO(Indium-Tin Oxide)를 스퍼터하여 투명의 공통 전극(90)을 형성한다. 그리고, 공통 전극(90) 위에, 폴리이미드로 이루어지는 배향막(85)을 형성한다. 이와 같이 하여 CF 기판(4)이 완성된다.
계속해서, TFT 기판(2)과 CF 기판(4) 사이에 양자의 간격을 일정하게 유지하기 위한 스페이서(도시하지 않음)를 배치하여, 진공 주입법 또는 적하(滴下) 주입법에 의해 TFT 기판(2)과 CF 기판(4) 사이에 액정(6)을 봉입한다. 이와 같이 하여, 도 33 및 도 34에 도시한 바와 같은 반사형 액정 표시 장치가 완성된다.
본 실시예에서는, 이온 주입법에 의해 포토레지스트막(52')에 B 이온을 조사 하여 포토레지스트막(52')의 표층만을 경화시키기 때문에, UV광 조사에 의해 포토레지스트막의 표층을 경화시키는 방법에 비하여, 유리 기판의 면적이 큰 경우에도, 유리 기판 상의 레지스트막 전체에 걸쳐 균일한 조건으로 B 이온을 조사하는 것이 가능하다. 이에 의해, 레지스트막(52) 표면의 요철을 균일하게, 또한 높은 재현성으로 형성할 수 있다.
또한, 본 실시예에서는, B 이온에 의해 포토레지스트막(52')의 표층만을 경화시키기 때문에, 포스트베이킹 온도를 165℃까지 상승시킬 수 있다. 이에 의해, 요철의 경사각이나 피치의 제어성이 향상된다.
또한, 포스트베이킹 온도를 높게 설정함으로써, 레지스트막(52')내의 N2를 충분히 제거할 수 있기 때문에, B 이온 조사 시에 레지스트막(52')에 노광 파열이 발생하는 것이 방지된다.
(실시예2-2)
이하, 본 실시 형태의 실시예2-2에 따른 반사형 액정 표시 장치의 제조 방법에 대하여 설명한다. 실시예2-2에서는, 최종 절연막의 컨택트홀의 형성에 사용한 레지스트막을 남기고, 그 레지스트막의 표면에 요철을 형성한다.
실시예2-1의 도 38a 및 도 38b에 도시하는 공정에서, 최종 절연막(36)에 컨택트홀(38, 39)을 형성할 때에는, 일반적으로, 게이트 버스 라인(12)의 단부에 형성된 게이트 버스 라인 단자(40)(도 2 및 도 3b 참조) 위에도 컨택트홀(42)을 형성하여, 게이트 버스 라인 단자(40)의 표면을 노출시킨다. 컨택트홀(42)을 형성할 때에는, 최종 절연막(36) 외에 절연막(22)도 에칭 제거할 필요가 있다. 따라서, 도 38b에 도시한 바와 같이, 컨택트홀(38, 39) 형성부에서는 오버 에칭이 되어, 레지스트막(64)의 개구부의 직경보다도 컨택트홀(38, 39)의 직경이 더 커진다. 만약, 레지스트막(64) 위에 화소 전극이 되는 금속막을 형성하면, 레지스트막(64)의 개구부의 직경보다 컨택트홀(38, 39)의 직경이 더 크기 때문, 레지스트막(64) 상의 금속막과 소스 전극(30) 및 축적 용량 전극(32)이 전기적으로 접속되지 않는 경우가 발생한다. 그 때문에, 실시예2-1에서는, 컨택트홀(38, 39)의 형성에 사용한 레지스트막(64)을 박리하고, 최종 절연막(36) 위에 새롭게 레지스트막(52')을 형성하여, 레지스트막(52)의 표면에 요철을 형성하고 있다.
한편, 본 실시예에서는, 에칭 조건을 제어함으로써, 레지스트막의 개구부의 직경보다 작은 직경의 컨택트홀을 형성한다.
즉, 도 41a에 도시한 바와 같이, 실시예2-1과 같이 하여 유리 기판(10)상에 SiN으로 이루어지는 최종 절연막(36)까지 형성한 후, 최종 절연막(36) 위에 포지티브형 포토레지스트막(52')을 도포한다. 그리고, 노광 및 현상 처리를 실시하여, 레지스트막(52')에 컨택트홀 형성용 개구부를 형성한다. 그 후, 이 레지스트막(52')을 마스크로 하여, SF6/O2 가스를 사용하여 최종 절연막(36)을 RIE법에 의해 에칭한다.
이 때, SF6 가스의 유량을 적게 하고, O2 가스의 유량을 많이 하면, 최종 절연막(36)의 에칭 속도가 늦어져, 레지스트막(52')의 에칭 속도가 빠르게 되어, 최종 절연막(36)에 형성되는 컨택트홀(38, 39)의 직경이, 레지스트막(52')의 개구부의 직경보다 작아진다. 예를 들면, SF6 가스의 유량을 130sccm, O2 가스의 유량을 270sccm, 압력을 8.0Pa, 파워를 600W로 한다.
또한, SiN 중의 Si의 함유량을 늘려 치밀한 막을 형성함으로써 최종 절연막(36)의 막질을 딱딱하게 하여, 최종 절연막(36)이 에칭되기 어렵게 하여도 된다. 예를 들면, 통상의 질화막의 성막 조건은, SiH4 가스의 유량이 240sccm, N2 가스의 유량이 2100sccm, 압력이 213.3Pa, 온도가 230℃, 파워가 2000W이다. 이에 비하여, 치밀하고 딱딱한 질화막을 성막할 때에는, SiH4 가스의 유량을 180sccm, NH3 가스의 유량을 600sccm, N2 가스의 유량을 4000sccm, 압력을 160Pa, 온도를 230℃, 파워를 1400W로 한다. 또한, 예를 들면, SiH4 가스의 유량을 240sccm, NH3 가스의 유량을 600sccm, N2 가스의 유량을 4000sccm, 압력을 160Pa, 온도를 230℃, 파워를 1400W로 한다. 이와 같이 하여 형성한 질화막을 에칭할 때에는, 예를 들면, SF6 가스의 유량을 130sccm, O2 가스의 유량을 270sccm, 압력을 8.0Pa, 파워를 600W로 한다.
다음으로, 도 41b에 도시한 바와 같이, 컨택트홀(38, 39)의 형성에 사용한 레지스트막(52')에 B를 이온 주입하여 레지스트막(52')의 표층만을 경화시킨다.
계속해서, 200∼230℃의 온도로 레지스트막(52')을 열처리(소성)한다. 이에 의해, 도 42에 도시한 바와 같이, 레지스트막(52)의 표면에 미세한 요철이 형성된 다. 그 후, 레지스트막(52) 위에 화소 전극(16)을 형성한다. 이와 같이 하여, 표면에 주름 형상의 미세한 요철이 형성된 화소 전극(16)을 갖는 반사형 액정 표시 장치가 제조된다.
본 실시예에서는, 컨택트홀(38, 39)의 형성에 사용한 레지스트막(52')에 하전 입자를 주입하고, 그 후 열처리를 실시함으로써 레지스트막(52)의 표면에 미세한 주름 형상의 요철을 형성한다. 따라서, 실시예2-1에 비하여 공정 수가 감소하여, 제조 비용이 삭감되는 효과가 얻어진다.
(그 밖의 실시예)
실시예2-1에서는, 이온 주입법에 의해 레지스트막(52')에 하전 입자를 주입 했지만, RIE법에 의해 레지스트막(52')에 하전 입자를 주입해도 된다. 예를 들면, 레지스트막(52')을 포스트베이킹한 후, RIE법에 의해, 압력이 6.0Pa, He 가스 유량이 300sccm, 파워가 1000W, 처리 시간이 30초 사이의 조건으로, 레지스트막(52')에 대하여 He 플라즈마 처리를 실시한다.
RIE법에 의해 레지스트막(52')에 하전 입자를 주입하는 경우, 레지스트막(52')에 덮여 있지 않은 부분의 최종 절연막(36)이 에칭되기 어려운 가스를 사용하는 것이 필요하다. 최종 절연막(36)이 SiN에 의해 형성되어 있는 경우, 레지스트막(52')에는 상술한 바와 같이 He를 주입하는 것이 바람직하다. RIE법에 의한 레지스트막(52')에의 하전 입자의 주입에 사용 가능한 가스로서는, He 가스 외에도 예를 들면 CHF3 가스 및 HCl 가스가 있다. 최종 절연막(36)이 질화 실리콘으로 이루어질 때는 CHF3 가스를 사용하는 것이 바람직하며, 최종 절연막(36)이 산화 실리콘으로 이루어질 때는 HCl 가스를 사용하는 것이 바람직하다.
또한, 실시예2-1에서는, 스위칭 소자로서 채널 보호형의 TFT(20)를 사용한 경우에 대해 설명하였지만, 채널 에칭형의 TFT를 사용해도 된다. 채널 에칭형의 TFT는 다음과 같이 하여 형성한다.
즉, 도 43a에 도시한 바와 같이, 게이트 절연막(22)상에 동작층이 되는 비정질 실리콘막(24')을 깊게(예를 들면 두께120nm) 형성한 후, 그 위에 오믹 컨택트층이 되는 n+형 비정질 실리콘막(26')을 형성한다.
다음으로, 도 43b에 도시한 바와 같이, 포토리소그래피법에 의해, 비정질 실리콘막(24) 및 n+형 비정질 실리콘막(26)을 섬 형상으로 패터닝한다.
계속해서, 도 43c에 도시한 바와 같이, 유리 기판(10)의 상측 전면에 금속막을 형성하고, 포토리소그래피법에 의해 금속막을 패터닝하여, 소스 전극(30) 및 드레인 전극(28)을 형성한다. 이 때, 비정질 실리콘막(24)의 두께 방향의 도중까지 에칭하여, 소스 전극(30)과 드레인 전극(28) 사이를 전기적으로 분리한다. 이와 같이 하여, 채널 에칭형의 TFT가 완성된다.
또한, 화소 전극(16)에, 도 44에 도시한 바와 같은 중앙부가 약간 굴곡진 수평 방향으로 연장되는 패턴(92)을 형성하여도 된다. 예를 들면, 도 35a 및 도 35b에 도시하는 공정에서, 금속막(60)을 에칭하여 게이트 버스 라인(12) 및 축적 용량 버스 라인(18)을 형성할 때에, 중앙부가 약간 굴곡진 수평 방향으로 연장되는 금속 패턴을 형성해 둔다. 이에 의해, 이 금속 패턴을 따라 레지스트막(52')에도 마찬가지의 패턴(볼록부)이 형성된다.
레지스트막(52')을 열처리하면, 레지스트막(52) 표면의 주름 형상의 요철은, 이 패턴에 규제되어 패턴과 동일한 방향으로 연장 돌출된다. 레지스트막(52)상의 화소 전극(16)의 표면에는, 패턴(92)을 포함하는 레지스트막(52) 표면의 요철을 따른 요철이 형성된다. 이에 의해, 원하는 방향으로 선택적으로 광이 반사되게 된다. PDA 등의 소형 장치인 경우, 액정 표시 장치와 사용자의 시선이 이루는 각도가 거의 일정하기 때문에, 반사광의 방향을 한 방향으로 하는 것이 바람직하다. 본 실시예는 그와 같은 경우에 적용할 수 있다.
(이온 주입 조건 및 베이크 조건)
이하, 최적의 이온 주입 조건 및 베이크 조건을 조사한 결과에 대하여 설명한다.
본원 발명자 등은, 먼저, 유리 기판상의 전면에 포지티브형의 제1 노볼락 포토레지스트(이하, 레지스트A라 함)를 1.3μm의 두께로 도포하고, 소정 패턴으로 노광 및 현상 처리한 후, 핫 플레이트로 150℃의 포스트베이킹을 행하였다. 그 후, B2H6 가스를 이용하여, 가속 전압이 30kV, 도우즈량이 3×1015/cm2 , 주입 시간이 216초의 조건으로, 레지스트막의 표층에 B 이온을 주입하였다. 그리고, 이 레지스트막을, 레지스트의 경화 온도인 220℃로 열소성하였다. 그 결과, 레지스트막의 표면에 부분적으로 주름 형상의 요철이 형성되었다. 이 때의 레지스트막의 표면의 광학 현미경상 및 레지스트막의 단면의 전자현미경상을 도 47a, 도 47b에 도시한다.
상기의 조건에서는, 레지스트막의 표면에 요철이 형성되지 않은 부분이 많이 존재함과 함께, 노광 파열이나 잔 균열도 많이 발생하였다. 본원 발명자 등은, 노광파열 및 잔 균열이 많아, 하전 입자의 도우즈량이 지나치게 많은 것으로 판단하였다.
그래서, 가속 전압을 10kV, 도우즈량을 1×1014/cm2로 낮추어, 마찬가지 실험을 행하였다. 그 결과, 기판 상의 레지스트막의 전체에 걸쳐 얼룩이 없는 요철을 형성할 수 있었다.
그 후, 가스종, 가속 전압, 도우즈량 및 시간을 다양하게 변화시켜 마찬가지 실험을 행하였다. 또, 포토레지스트를 포지티브형 제2 노볼락 포토레지스트(이하, 레지스트B라 함)로 바꿔 마찬가지 실험을 행하였다. 레지스트막의 특성의 차이를 고려하여, 레지스트 A인 경우는 막 두께를 1.3μm로 하고, 레지스트 B인 경우는 막 두께를 3.0μm로 하였다. 그리고, 생성된 주름 형상의 요철의 피치나 깊이를 조사하였다. 이들 결과를 도 45, 도 46에 도시한다.
샘플 No. 2, 3, 6, 7, 8, 9인 샘플에 대해서는, 레지스트막상에 금속막을 형성하여 반사 전극으로 하여, 그 반사율을 측정하였다. 그 결과 역시 도 46에 더불어 도시한다. 또한, 샘플 No. 2, 3, 6, 7, 8, 10, 11, 12인 샘플의 광학 현미경 사진상을 도 48a 내지 도 48h에 도시한다.
도 45에, HP는 현상 장치에 부속하는 핫 플레이트를 사용하여 베이크를 행한 것을 도시하며, CO는 크린 오븐(타바이제)을 사용하여 베이크를 행한 것을 도시한다. 또한, 반사율을 반사 전극의 법선에 대하여 30°의 각도로 평행광을 조사하여, 법선 방향에서의 휘도를 측정하였다. 단, 요철이 없는 표준 백색판에 같은 조건으로 입사된 경우의 법선 방향에서의 반사 강도를 100%로 하여 상대값을 나타내고 있다. 또한, 저도우즈 모드란, 전극을 좁혀 도우즈량을 저감하는 모드이다.
이들 도 45, 도 46에 도시한 바와 같이, 저도우즈 모드로 가속 전압을 10kV, 도우즈량을 3×1013/cm2로 하였을 때에는 레지스트막에 요철이 전혀 생기지 않았다. 또한, 베이크 온도를 170℃로 하였을 때도 레지스트막에 요철이 행기지 않았다.
가속 전압이 5kV∼60kV, 도우즈량이 5×1013∼1×1015/cm2일 때는, 레지스트막에 얼룩이 없는 요철을 재현성 좋게 형성할 수 있음이 확인되었다. 또, PH3 가스를 이용하여 레지스트막에 P를 이온 주입한 경우도, 레지스트막에 얼룩이 없는 요철을 재현성 좋게 형성할 수 있음이 확인되었다.
입사각 30°의 평행광에 대하여 반사율이 최대가 되는 것은, 가속 전압 60kV의 샘플 No. 8이다. 샘플 No. 8의 주름 형상의 요철의 피치는 거칠고, 반사율은 95.8%로 높은 값이었다.
또한, 현상 장치의 핫 플레이트로 포스트베이킹을 행한 샘플 No. 1∼9에서는, 플레이트의 핀 흔적이나 틈 흔적에 의한 얼룩이 눈으로 확인함으로 관찰된 것에 비하여, 크린 오븐으로 포스트베이킹 온도를 변화시킨 샘플 No. 10∼13에서는 전혀 얼룩이 보이지 않았다.
또한, 크린 오븐으로 포스트베이킹 온도를 변화시킨 샘플 No. 10∼13에서는, 고온측에서 주름의 깊이를 얕게 제어할 수 있는 것도 확인할 수 있었다.
이와 같이, 하전 입자의 조사 조건이나 베이크 시의 온도를 제어함으로써, 요철의 경사각이나 피치를 크게 변화시킬 수 있다. 따라서, 본 실시 형태에 따르면, 예를 들면 2∼5인치의 소형 액정 표시 장치에 적합한 산란도가 낮은 거울면에 가까운 반사 전극부터, 6∼15인치의 중형 액정 표시 장치에 적합한 산란도가 높은 반사 전극까지, 균일하고 또한 높은 재현성으로 제조하는 것이 가능해진다. 이에 의해, 반사형 액정 표시 장치의 표시 특성이 향상하는 효과를 발휘한다.
또, 본 실시 형태는, 반사 전극의 일부에 개구부를 형성하여, 어두운 곳에서는 백 라이트의 광을 액정 패널에 투과시켜 화상을 표시하는 투과/반사형 액정 표시 장치에도 적용할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 하전 입자를 유기 수지막에 조사하여 표층만을 경화시키고, 그 후 열처리를 실시하여 유기 수지막의 표면에 주름 형상의 요철을 형성하고, 그 위에 반사 전극을 형성하기 때문에, 요철의 경사각 및 피치를 높은 정밀도로 제어할 수 있다. 이에 의해, 반사형 액정 표시 장치의 표시 특성이 향상하는 효과를 발휘한다.
본 발명은 상기 실시 형태에 한하지 않고 다양한 변형이 가능하다.
예를 들면, 상기 제1 실시 형태에서는, 주름 형상 수지층(52)이 포지티브형 레지스트에 의해 형성되지만, 본 발명은 이에 한하지 않고, 주름 형상 수지층(52) 을 네가티브형 레지스트에 의해 형성해도 된다.
또한, 상기 제1 실시 형태에서는, 감광성 수지로 이루어지는 레지스트 패턴(64) 표면에 UV광을 조사한 후에 레지스트 패턴(64)을 소성하여 주름 형상 수지층(52)을 형성하지만, 본 발명은 이에 한정되지 않는다. 레지스트 패턴(64)을 형성하는 수지를 적절히 선택하여, 레지스트 패턴(64)에 다른 처리를 실시하고 주름 형상 수지층(52)을 형성해도 된다.
이상과 같이, 본 발명에 따르면, 제조 공정을 삭감할 수 있고, 양호한 표시 품질이 얻어지는 액정 표시 장치를 실현할 수 있다.

Claims (30)

  1. 기판상에 매트릭스 형상으로 배열된 화소 영역과,
    상기 기판상에 상호 병렬로 형성된 복수의 제1 버스 라인과,
    상기 제1 버스 라인상에 형성된 제1 절연막과,
    상기 제1 버스 라인에 상기 제1 절연막을 개재하여 교차하고, 상호 병렬로 형성된 복수의 제2 버스 라인과,
    상기 화소 영역마다 형성된 박막 트랜지스터와,
    상기 박막 트랜지스터상에 형성된 제2 절연막과,
    상기 제2 절연막상에 표면이 주름 형상으로 형성되고, 절연성을 갖는 주름 형상 수지층과,
    상기 주름 형상 수지층상의 상기 화소 영역마다 광 반사성 재료로 형성되고, 상기 주름 형상 수지층 표면을 따라 표면이 주름 형상으로 형성된 반사 전극과,
    상기 제1 및 제2 버스 라인에 각각 접속된 복수의 버스 라인 단자와,
    상기 반사 전극과 동일한 형성 재료로 상기 복수의 버스 라인 단자상에 각각 형성되고, 상기 복수의 버스 라인 단자에 각각 접속된 복수의 보호 도전막
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  2. 제1항에 있어서,
    상기 복수의 버스 라인 단자는 상기 주름 형상 수지층이 형성된 외주부를 갖 고 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 주름 형상 수지층은 레지스트에 의해 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 주름 형상 수지층은 단층으로 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 제2 절연막은 실리콘 질화막 또는 실리콘 산화막에 의해 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  6. 제1항 또는 제2항에 있어서,
    상기 박막 트랜지스터의 소스 전극 중, 상기 반사 전극에 접속된 영역의 표면은 에칭 제거되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  7. 제1항 또는 제2항에 있어서,
    상기 버스 라인 단자 중, 상기 보호 도전막에 접속된 영역의 표면은 에칭 제거되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  8. 대향 배치된 2매의 기판과, 상기 2매의 기판 사이에 밀봉된 액정을 갖는 액정 표시 장치에 있어서,
    상기 2매의 기판의 한쪽에, 제1항 또는 제2항의 액정 표시 장치용 기판이 이용되는 것을 특징으로 하는 액정 표시 장치.
  9. 기판상에 제1 버스 라인 및 상기 제1 버스 라인에 접속된 제1 버스 라인 단자를 형성하고,
    상기 제1 버스 라인 및 상기 제1 버스 라인 단자상에 제1 절연막을 성막하고,
    상기 제1 절연막상에 제2 버스 라인 및 상기 제2 버스 라인에 접속된 제2 버스 라인 단자를 형성함과 함께, 상기 제1 및 제2 버스 라인의 한쪽에 접속된 게이트 전극과, 다른 쪽에 접속된 드레인 전극을 갖는 박막 트랜지스터를 형성하고,
    상기 제2 버스 라인 및 상기 제2 버스 라인 단자상에 제2 절연막을 성막하고,
    상기 제2 절연막 상에 감광성 수지를 도포하고 패터닝하여, 상기 박막 트랜지스터의 소스 전극상 및 상기 제1 및 제2 버스 라인 단자상이 개구된 감광성 수지층을 형성하고,
    상기 감광성 수지층 표면에 자외광을 조사한 후에 상기 감광성 수지층을 200℃ 이상으로 소성하여, 주름 형상의 표면을 갖는 주름 형상 수지층을 형성하고,
    상기 주름 형상 수지층을 에칭 마스크로서 이용하여 상기 제1 및 제2 절연막을 에칭하고,
    상기 주름 형상 수지층상에 광 반사성 재료를 성막하고 패터닝하여, 상기 소스 전극에 접속되고, 상기 주름 형상 수지층 표면을 따라 주름 형상의 표면을 갖는 반사 전극과, 상기 제1 및 제2 버스 라인 단자상의 보호 도전막을 형성하는 것을 특징으로 하는 액정 표시 장치용 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 제2 절연막은 CVD법을 이용하여 성막된 실리콘 질화막 또는 실리콘 산화막에 의해 형성되며,
    상기 제1 및 제2 절연막은 불소계 가스를 이용한 드라이 에칭에 의해 에칭되는 것을 특징으로 하는 액정 표시 장치용 기판의 제조 방법.
  11. 삭제
  12. 기판상에 제1 버스 라인 및 상기 제1 버스 라인에 접속된 제1 버스 라인 단자를 형성하고,
    상기 제1 버스 라인 및 상기 제1 버스 라인 단자상에 제1 절연막을 성막하고,
    상기 제1 절연막상에 제2 버스 라인 및 상기 제2 버스 라인에 접속된 제2 버스 라인 단자를 형성함과 함께, 상기 제1 및 제2 버스 라인의 한쪽에 접속된 게이트 전극과, 다른 쪽에 접속된 드레인 전극을 갖는 박막 트랜지스터를 형성하고,
    상기 제2 버스 라인 및 상기 제2 버스 라인 단자상에 제2 절연막을 성막하고,
    상기 제2 절연막상에 수지를 도포하고 패터닝하여, 상기 박막 트랜지스터의 소스 전극상 및 상기 제1 및 제2 버스 라인 단자상이 개구된 제1 수지층을 형성하고,
    상기 제1 수지층을 에칭 마스크로서 이용하여 상기 제1 및 제2 절연막을 에칭하고,
    상기 제2 절연막상에 감광성 수지를 도포하고 패터닝하여, 박막 트랜지스터의 소스 전극상 및 상기 제1 및 제2 버스 라인 단자상이 개구된 제2 수지층을 형성하고,
    상기 제2 수지층 표면에 자외광을 조사한 후에 상기 제2 수지층을 200℃ 이상으로 소성하여, 주름 형상의 표면을 갖는 주름 형상 수지층을 형성하고,
    상기 주름 형상 수지층을 에칭 마스크로서 이용하여, 상기 주름 형상 수지층을 형성할 때에 상기 소스 전극상 및 상기 제1 및 제2 버스 라인 단자상에 형성된 승화물 및 열 산화막 중 적어도 하나를 에칭 제거하고,
    상기 주름 형상 수지층상에 광 반사성 재료를 성막하고 패터닝하여, 상기 소스 전극에 접속되며, 상기 주름 형상 수지층 표면을 따라 주름 형상의 표면을 갖는 반사 전극과, 상기 제1 및 제2 버스 라인 단자상의 보호 도전막을 형성하는 것을 특징으로 하는 액정 표시 장치용 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제2 절연막은 CVD법을 이용하여 성막된 실리콘 질화막 또는 실리콘 산화막에 의해 형성되며,
    상기 제1 및 제2 절연막, 혹은 상기 승화물 및 상기 열 산화막 중 적어도 하나는, 불소계 가스를 이용한 드라이 에칭에 의해 에칭 제거되는 것을 특징으로 하는 액정 표시 장치용 기판의 제조 방법.
  14. 삭제
  15. 삭제
  16. 기판상에 유기 수지를 도포하여 유기 수지막을 형성하는 공정과,
    상기 유기 수지막을 베이크하는 베이크 공정과,
    상기 유기 수지막에 하전 입자를 조사하여 표층만을 경화시키는 하전 입자 조사 공정과,
    상기 유기 수지막을 열처리하여 표면에 주름 형상의 요철을 형성하는 열처리 공정과,
    상기 유기 수지막 위에 반사 전극을 형성하는 반사 전극 형성 공정
    을 포함하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 유기 수지로서 포지티브형 포토레지스트를 사용하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  18. 제16항에 있어서,
    상기 베이크 공정에서는, 130 내지 165℃의 온도로 베이크하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  19. 제16항에 있어서,
    상기 열처리 공정에서는, 200 내지 230℃의 온도로 열처리하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  20. 제16항에 있어서,
    상기 하전 입자 조사 공정에서는, 상기 유기 수지막에, H, He, B, P, Ar 및 As로 이루어지는 군으로부터 선택된 적어도 1종의 이온을 조사하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  21. 제16항에 있어서,
    상기 하전 입자 조사 공정에서는, 1kV 내지 100kV의 가속 전압으로 상기 하전 입자를 가속하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  22. 제16항에 있어서,
    상기 하전 입자 조사 공정에서는, 상기 하전 입자의 주입량을, 1×1013 내지 2×1015/cm2로 하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  23. 제16항에 있어서,
    상기 하전 입자 조사 공정에서는, 이온 주입법, 반응성 이온 플라즈마 에칭법, 전자사이클로트론 공명 플라즈마법, 유도 결합형 ICP법 및 TCP법 중 어느 하나 의 방법에 의해 상기 하전 입자를 상기 유기 수지막에 조사하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  24. 제1 기판상에, 주사 신호가 공급되는 게이트 버스 라인과, 표시 신호가 공급되는 데이터 버스 라인과, 게이트 전극이 상기 게이트 버스 라인에 접속되고 드레인 전극이 상기 데이터 버스 라인에 접속된 박막 트랜지스터를 형성하는 공정과,
    상기 게이트 버스 라인, 상기 데이터 버스 라인 및 상기 박막 트랜지스터의 상측에 절연막을 형성하는 공정과,
    상기 절연막상에 제1 포토레지스트막을 형성하는 공정과,
    상기 제1 포토레지스트막의 상기 박막 트랜지스터의 소스 전극에 대응하는 위치에 개구부를 형성하는 제1 노광/현상 공정과,
    상기 제1 포토레지스트막을 마스크로 하여 상기 절연막을 에칭하여, 상기 박막 트랜지스터의 소스 전극에 통하는 컨택트홀을 형성하는 공정과,
    상기 제1 포토레지스트막을 제거하는 공정과,
    상기 절연막상에 제2 포토레지스트막을 형성하는 공정과,
    상기 제2 포토레지스트막의 상기 컨택트홀에 대응하는 위치에 개구부를 형성하는 제2 노광/현상 공정과,
    상기 제2 포토레지스트막의 표층에 하전 입자를 주입하는 공정과,
    상기 제2 포토레지스트막을 열처리하여 표면에 주름 형상의 요철을 형성하는 공정과,
    상기 제2 포토레지스트막의 상측 전면에 도전성의 반사막을 형성하는 공정과,
    상기 반사막을 패터닝하여 제1 전극을 형성하는 공정과,
    도전체막으로 이루어지는 제2 전극이 형성된 제2 기판과 상기 제1 기판을 대향시켜 배치하여 양자간에 액정을 봉입하는 공정
    을 포함하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  25. 제1 기판상에, 주사 신호가 공급되는 게이트 버스 라인과, 표시 신호가 공급되는 데이터 버스 라인과, 게이트 전극이 상기 게이트 버스 라인에 접속되고 드레인 전극이 상기 데이터 버스 라인에 접속된 박막 트랜지스터를 형성하는 공정과,
    상기 게이트 버스 라인, 상기 데이터 버스 라인 및 상기 박막 트랜지스터의 상측에 절연막을 형성하는 공정과,
    상기 절연막상에 포토레지스트막을 형성하는 공정과,
    상기 포토레지스트막의 상기 박막 트랜지스터의 소스 전극에 대응하는 위치에 개구부를 형성하는 노광/현상 공정과,
    상기 포토레지스트막을 마스크로 하여 상기 절연막을 에칭하여, 상기 박막 트랜지스터의 소스 전극에 통하는 컨택트홀을 형성하는 공정과,
    상기 포토레지스트막의 표층에 하전 입자를 주입하는 공정과,
    상기 포토레지스트막을 열처리하여 표면에 주름 형상의 요철을 형성하는 공정과,
    상기 포토레지스트막의 상측 전면에 도전성의 반사막을 형성하는 공정과,
    상기 반사막을 패터닝하여 제1 전극을 형성하는 공정과,
    도전체막으로 이루어지는 제2 전극이 형성된 제2 기판과 상기 제1 기판을 대향시켜 배치하여 양자간에 액정을 봉입하는 공정
    을 포함하는 것을 특징으로 하는 반사형 액정 표시 장치의 제조 방법.
  26. 한쌍의 기판 사이에 액정을 봉입하여 구성되고, 상기 한쌍의 기판의 한쪽에, 주사 신호가 공급되는 게이트 버스 라인과, 표시 신호가 공급되는 데이터 버스 라인과, 게이트 전극이 상기 게이트 버스 라인에 접속되고, 드레인 전극이 상기 데이터 버스 라인에 접속된 박막 트랜지스터와, 상기 게이트 버스 라인, 상기 데이터 버스 라인 및 상기 박막 트랜지스터의 상측에 형성되고 표면에 주름 형상의 요철이 형성된 유기 수지막과, 상기 유기 수지막 위에 형성되고 상기 유기 수지막의 요철을 따라 요철이 형성된 반사 전극을 갖는 반사형 액정 표시 장치로서,
    상기 유기 수지막의 요철은, 하전 입자를 표층에 주입한 후 열처리를 실시함으로써 형성된 것임을 특징으로 하는 반사형 액정 표시 장치.
  27. 제26항에 있어서,
    상기 박막 트랜지스터는 채널 보호형 박막 트랜지스터인 것을 특징으로 하는 반사형 액정 표시 장치.
  28. 제26항에 있어서,
    상기 박막 트랜지스터는 채널 에칭형 박막 트랜지스터인 것을 특징으로 하는 반사형 액정 표시 장치.
  29. 제26항에 있어서,
    상기 반사 전극의 아래쪽으로, 상기 게이트 전극과 동일한 층에 형성되고 상기 주름 형상의 요철의 연장 방향을 규제하는 패턴이 형성되어 있는 것을 특징으로 하는 반사형 액정 표시 장치.
  30. 삭제
KR1020030034324A 2002-05-30 2003-05-29 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 KR100849771B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00157729 2002-05-30
JP2002157729A JP4060125B2 (ja) 2002-05-30 2002-05-30 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JPJP-P-2002-00287441 2002-09-30
JP2002287441A JP4141781B2 (ja) 2002-09-30 2002-09-30 反射型液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030094015A KR20030094015A (ko) 2003-12-11
KR100849771B1 true KR100849771B1 (ko) 2008-07-31

Family

ID=29782003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034324A KR100849771B1 (ko) 2002-05-30 2003-05-29 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법

Country Status (4)

Country Link
US (2) US6882394B2 (ko)
KR (1) KR100849771B1 (ko)
CN (1) CN1252519C (ko)
TW (1) TWI227806B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364536B2 (ja) * 2003-03-28 2009-11-18 シャープ株式会社 液晶表示装置
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR100705624B1 (ko) * 2003-12-24 2007-04-11 비오이 하이디스 테크놀로지 주식회사 반사형 액정표시장치의 제조방법
SE0400715D0 (sv) * 2004-03-18 2004-03-18 Conoptix Ab Reflekterande display
CN100378554C (zh) * 2004-04-02 2008-04-02 统宝光电股份有限公司 液晶显示器的制造方法
JP2006053405A (ja) * 2004-08-13 2006-02-23 Sharp Corp アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法
KR101085141B1 (ko) * 2004-12-17 2011-11-21 엘지디스플레이 주식회사 단차가 있는 패턴 형성방법, 그를 이용한 박막트랜지스터형성방법 및 액정표시소자 제조방법
TWI338171B (en) * 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
JP2007180311A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 半導体装置の製造方法
JP5011479B2 (ja) * 2006-02-14 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2011197015A (ja) * 2008-07-22 2011-10-06 Sharp Corp 表示装置用基板及び液晶表示装置
KR101104090B1 (ko) * 2008-09-01 2012-01-12 성균관대학교산학협력단 전하저장 소자 및 그의 제조방법
JP2010073341A (ja) * 2008-09-16 2010-04-02 Kitagawa Ind Co Ltd 表面実装コンタクト
WO2010071159A1 (ja) * 2008-12-19 2010-06-24 シャープ株式会社 絶縁ゲート型トランジスタ、アクティブマトリクス基板、液晶表示装置及びそれらの製造方法
CN102142445B (zh) * 2010-12-24 2013-11-06 福建华映显示科技有限公司 主动组件数组基板及其制作方法
JP2012189716A (ja) * 2011-03-09 2012-10-04 Japan Display East Co Ltd 画像表示装置
CN103187366B (zh) * 2011-12-29 2016-03-16 上海天马微电子有限公司 形成tft阵列基板的方法
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103354218B (zh) * 2013-06-28 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR102177214B1 (ko) 2014-03-17 2020-11-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN105446031B (zh) * 2014-09-30 2018-09-18 群创光电股份有限公司 显示面板及显示装置
KR102370385B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법
CN105549278B (zh) * 2016-01-11 2018-03-06 深圳市华星光电技术有限公司 Ips型tft‑lcd阵列基板的制作方法及ips型tft‑lcd阵列基板
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
CN111090202B (zh) * 2020-03-22 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
TWI792688B (zh) * 2021-11-17 2023-02-11 虹彩光電股份有限公司 膽固醇液晶顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225A (ja) * 1989-04-28 1990-01-05 Canon Inc 駆動装置
JP2003234355A (ja) * 2003-02-25 2003-08-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003318192A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、電気光学装置及び電子機器

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8602567A (nl) 1986-10-13 1988-05-02 Philips Nv Werkwijze voor het vervaardigen van een diffuse reflector.
JP3224829B2 (ja) * 1991-08-15 2001-11-05 株式会社東芝 有機電界効果型素子
JP2825713B2 (ja) 1991-09-10 1998-11-18 シャープ株式会社 反射型液晶表示装置およびその製造方法
DE69220643T2 (de) * 1991-09-10 1998-01-22 Sharp Kk Flüssigkristall-Anzeigegerät vom Reflexionstyp und Verfahren zu dessen Herstellung
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
JPH05347244A (ja) 1992-06-15 1993-12-27 Miyazaki Oki Electric Co Ltd レジストパターン形成方法
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
JP3881092B2 (ja) * 1997-07-10 2007-02-14 シチズン時計株式会社 液晶表示パネル
US6157430A (en) * 1997-03-24 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same
KR100271041B1 (ko) * 1997-11-05 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판의 제조방법 및 액정표시장치의 기판의 구조(substrate of a siquid crystal display and method of manufacturing the same)
JPH11165317A (ja) 1997-12-03 1999-06-22 Harness Syst Tech Res Ltd 樹脂成型物における基材樹脂回収方法
JPH11227121A (ja) 1998-02-16 1999-08-24 Dainippon Printing Co Ltd 化粧材
US6084347A (en) * 1998-03-27 2000-07-04 Motorola, Inc. Multicolored organic electroluminescent display
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2000047200A (ja) * 1998-07-31 2000-02-18 Hitachi Ltd 拡散反射板とそれを用いた液晶表示装置およびその製法
KR100306546B1 (ko) 1998-09-28 2001-11-02 마찌다 가쯔히꼬 액정 표시 장치의 제조 방법
JP3394926B2 (ja) 1998-09-28 2003-04-07 シャープ株式会社 液晶表示装置の製造方法
US6521474B2 (en) 1998-11-27 2003-02-18 Sanyo Electric Co., Ltd. Manufacturing method for reflection type liquid crystal display
JP2000171792A (ja) 1998-12-07 2000-06-23 Mitsumura Printing Co Ltd 反射型液晶表示装置の反射基板製造法
JP3310234B2 (ja) * 1999-02-25 2002-08-05 シャープ株式会社 反射型液晶表示装置用反射板の製造方法
DE19909954A1 (de) * 1999-03-06 2000-09-28 Herberts Gmbh & Co Kg Beschichtungszusammensetzung für metallische Leiter und Beschichtungsverfahren unter deren Verwendung
JP2000284302A (ja) 1999-04-01 2000-10-13 Toppan Printing Co Ltd 反射型液晶表示装置用電極基板及びその製造方法
JP2000298274A (ja) * 1999-04-13 2000-10-24 Alps Electric Co Ltd 反射型液晶表示装置
TWI224227B (en) 1999-07-14 2004-11-21 Sanyo Electric Co Method for making a reflection type liquid crystal display device
JP3488681B2 (ja) 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
JP2001194662A (ja) * 2000-01-14 2001-07-19 Nec Corp 反射型液晶表示装置及びその製造方法
JP2001255529A (ja) 2000-03-14 2001-09-21 Matsushita Electric Ind Co Ltd 反射型液晶表示装置
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
TW594218B (en) * 2000-07-03 2004-06-21 Alps Electric Co Ltd Reflector and reflective liquid crystal display device
US6876187B2 (en) * 2000-07-04 2005-04-05 Canon Kabushiki Kaisha Method and apparatus for measuring photoelectric conversion characteristics
JP2002202503A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 液晶表示装置
JP4409779B2 (ja) 2001-01-25 2010-02-03 シャープ株式会社 反射型液晶表示装置の形成方法
TW548689B (en) * 2001-01-25 2003-08-21 Fujitsu Display Tech Reflection type liquid crystal display device and manufacturing method thereof
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
TW548467B (en) * 2001-04-19 2003-08-21 Alps Electric Co Ltd Liquid crystal display device with improved viewing angle property and portable electronic apparatus using the same
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
US6984476B2 (en) * 2002-04-15 2006-01-10 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225A (ja) * 1989-04-28 1990-01-05 Canon Inc 駆動装置
JP2003318192A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2003234355A (ja) * 2003-02-25 2003-08-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US7692740B2 (en) 2010-04-06
TWI227806B (en) 2005-02-11
CN1462902A (zh) 2003-12-24
TW200403504A (en) 2004-03-01
US20040001174A1 (en) 2004-01-01
US20050157237A1 (en) 2005-07-21
KR20030094015A (ko) 2003-12-11
CN1252519C (zh) 2006-04-19
US6882394B2 (en) 2005-04-19

Similar Documents

Publication Publication Date Title
KR100849771B1 (ko) 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법
US11036098B2 (en) Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view
US6429916B1 (en) Liquid crystal display with filter and light shield separated from contact hole
US7342622B2 (en) Liquid crystal display for enhancing reflection and method of manufacturing the same
US5959708A (en) Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode
KR101478333B1 (ko) 액정 표시 장치의 제조 방법
KR20040101087A (ko) 액정 표시 장치
US8349737B2 (en) Manufacturing method of array substrate using lift-off method
CN101408698A (zh) 横向电场型液晶显示装置及其制造方法
US20070001961A1 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
JP4141781B2 (ja) 反射型液晶表示装置の製造方法
KR100892948B1 (ko) 반사율 향상을 위한 액정표시장치 및 그 제조방법
KR20070003004A (ko) 액정 표시 장치의 제조 방법 및 장치
KR100951731B1 (ko) 티에프티-엘씨디 및 그 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR100870659B1 (ko) 액정표시소자 제조방법
KR100793723B1 (ko) 반사-투과형 액정표시장치 및 그 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR100325662B1 (ko) 박막트랜지스터액정표시장치의제조방법
KR20000027498A (ko) 액정 표시 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee