JP4928712B2 - 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 - Google Patents

薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 Download PDF

Info

Publication number
JP4928712B2
JP4928712B2 JP2003420084A JP2003420084A JP4928712B2 JP 4928712 B2 JP4928712 B2 JP 4928712B2 JP 2003420084 A JP2003420084 A JP 2003420084A JP 2003420084 A JP2003420084 A JP 2003420084A JP 4928712 B2 JP4928712 B2 JP 4928712B2
Authority
JP
Japan
Prior art keywords
formed
gate
data line
film
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2003420084A
Other languages
English (en)
Other versions
JP2004199074A (ja
Inventor
東 奎 金
Original Assignee
三星電子株式会社Samsung Electronics Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR2002-080812 priority Critical
Priority to KR1020020080812A priority patent/KR100905472B1/ko
Application filed by 三星電子株式会社Samsung Electronics Co.,Ltd. filed Critical 三星電子株式会社Samsung Electronics Co.,Ltd.
Publication of JP2004199074A publication Critical patent/JP2004199074A/ja
Application granted granted Critical
Publication of JP4928712B2 publication Critical patent/JP4928712B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F2001/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F2001/136236Active matrix addressed cells for reducing the number of lithographic steps using a gray or half tone lithographic process

Description

本発明は薄膜トランジスタアレイ基板及びこれを含む液晶表示装置に関する。

液晶表示装置は現在最も広く使われている平板表示装置の一つで、電極が形成されている二枚の基板とその間に挿入されている液晶層から構成され、電極に電圧を印加して液晶層の液晶分子を再配列することにより、透過する光の量を調節する表示装置である。液晶表示装置の中でも現在主流となっているものは、二つの基板に電極が各々形成されて、電極に印加される電圧をスイッチングする薄膜トランジスタを有する液晶表示装置である。

このような液晶表示装置の一つの基板には、ゲート信号を伝達するゲート線または画像信号を伝達するデータ線を含む信号用配線と、データ線を通じて印加された画像信号が伝達される画素電極及びゲート信号を通じて各画素の画素電極に伝達される画像信号を制御する薄膜トランジスタなどが形成されている。他の基板には、様々な色の画像を実現するためのカラーフィルター及び画素間の光漏れを遮断したりコントラスト比の低下を防止するためのブラックマトリックスが形成されている。

この時、薄膜トランジスタの半導体層としては、水素化された非晶質シリコンが主に用いられるが、製造工程の時に配線下部の非晶質シリコン層が除去できないので、配線の断線を防止するために、データ線の下部に非晶質シリコン層を残留させることが望ましい。

しかし、液晶表示装置の光源であるバックライトから出る光は、非晶質シリコン層に入射して、非晶質シリコン層に電孔や電子を発生させ、光漏れ電流を生成する。このような光漏れ電流は液晶表示装置の特性を低下させる原因になる。特に、このような光漏れ電流はデータ線を通じて伝えられる画像信号を変化させる。結果的に、画素電極に伝達される画素電圧を変化させ、画像表示の時に輝度差のある帯が上下に動く現象が生じ、画質を低下させる。
(先行技術文献)
(特許文献)
(特許文献1) 米国特許出願公開第2002/0080295号明細書

本発明が目的とする技術的課題は、液晶表示装置の表示特性を向上させることができる薄膜トランジスタアレイ基板及びこれを含む液晶表示装置を提供することである。

本発明による薄膜トランジスタアレイ基板及びこれを含む液晶表示装置には、データ線下部に位置する非晶質シリコン層下部に光遮断膜が形成されている。

参考発明として示す液晶表示装置用薄膜トランジスタアレイ基板では、絶縁基板上部にゲート線及びゲート線と連結されたゲート電極を含むゲート配線が形成されている。ゲート配線を覆うゲート絶縁膜上部には、ゲート線と交差するデータ線、データ線に連結されているソース電極、ゲート電極を中心にソース電極と対向するドレーン電極を含むデータ配線が形成されている。ここで、ゲート電極のゲート絶縁膜上部には半導体層が形成され、半導体層の一部はデータ線下部まで延びており、基板上部にはゲート配線と同一層でデータ線の下の半導体層と重なっている光遮断膜が形成されている。また、基板上部にはドレーン電極と電気的に連結されている画素電極が形成されている。

この時、半導体層と重なる光遮断膜の幅は、半導体層の幅に比して少なくとも60%以上であることが好ましい。データ線下部の半導体層はデータ線と同じであるかデータ線より広い幅を有するように構成できる。ここで、ソース電極とドレーン電極との間のチャンネル部を除いた半導体層は、データ配線と同一のパターンで構成することができ、半導体層の一部をデータ配線の周縁の外部に露出させることもできる。

データ配線は下部膜と下部膜の上部に形成され、下部膜と異なる模様を有する上部膜を含む構成にすることができる。

本発明に係る薄膜トランジスタアレイ基板は、絶縁基板と、絶縁基板上に形成され、ゲート線及びゲート線と連結されているゲート電極を含むゲート配線と、ゲート配線を覆うゲート絶縁膜と、ゲート線と交差するデータ線、データ線に連結されているソース電極、ゲート電極を中心にソース電極と対向するドレーン電極を含むデータ配線と、ゲート絶縁膜上部に形成され、一部はデータ線の下部まで延びている半導体層と、データ線の下部の半導体層と重なり、ゲート配線と同一層に形成されている光遮断膜と、ドレーン電極と電気的に連結されている画素電極とを含み、データ配線は下部膜と、下部膜の上部に形成されている上部膜とを含み、ドレーン電極は画素電極と連結される部分で上部膜が除去されており、下部膜が凹凸を有する。

ここで、半導体層と重なる光遮断膜の幅は、半導体層の幅に比べて少なくとも60%以上であることが好ましい。

また、データ線の下部の半導体層は、データ線と同一であるか、より広い幅で形成されていることが好ましい。

ソース電極とドレーン電極との間のチャンネル部を除いた半導体層は、データ配線と同一のパターンで形成されていることが好ましい。

また、半導体層の一部は、データ配線の周縁外部に露出していることが好ましい。

このような本発明による薄膜トランジスタアレイ基板を含む液晶表示装置の光源として使用されるバックライトは、オン/オフの矩形波信号を出力するインバータにより駆動される。

本発明では、データ線の下部に位置する非晶質シリコン層に入射されるバックライトの光を遮断する光遮断膜が配置されて液晶表示装置の表示特性を向上させることができる。特に、インバータにより駆動されるバックライトを利用する液晶表示装置において、画像が表示される時に輝度差のある帯が発生することを防止でき、帯が動く滝現象を除去することができる。

添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。

図面は、種々の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一の図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。

以下、本発明の実施例による薄膜トランジスタアレイ基板及びこれを含む液晶表示装置に対して図面を参照して詳細に説明する。
(参考例)
まず、図1及び図2を参照して本発明の第1の参考例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。図1は本発明の参考例による液晶表示装置用薄膜トランジスタアレイ基板の配置図で、図2は図1のII-II'線に沿った断面図で、薄膜トランジスタアレイ基板とこれと対向する対向基板と一緒に示されている。

薄膜トランジスタアレイ基板100には、下部絶縁基板110上に単一のアルミニウム(Al)からなる下部膜201と、モリブデンまたはクロムなどと他の物質と接触特性の良い上部膜202を含むゲート線121がテーパ構造で形成されている。ゲート線121は、端部125を通じて外部からのゲート信号の印加を受ける。ゲート線121には薄膜トランジスタのゲート電極123が含まれている。また、ゲート線121は、以降形成される画素電極190と連結されている維持蓄電器用導電体パターン177と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。ここで、電荷保存能力が不足する場合は、ゲート配線と分離する維持配線を追加することもできる。また、絶縁基板110上部には縦方向に延びて、フローティングされている光遮断膜129が形成されている。光遮断膜129は、以降形成されるデータ線171下部に位置する非晶質シリコン層150、163と重なって、基板110の下部から入射されるバックライト光が、非晶質シリコン層150、163に入射されることを遮断する機能を有する。

基板110上には、窒化ケイ素(SiNx)などからなるゲート絶縁膜140がゲート線121と光遮断膜129を覆っている。

ゲート電極125のゲート絶縁膜140上部には、非晶質シリコンなどの半導体からなる半導体層150が形成されている。半導体層150上部には、シリサイドまたはn型不純物が高濃度でドーピングされているn+水素化非晶質シリコンなどの物質で作られた抵抗接触層163、165が各々形成されている。この場合、非晶質シリコン層150、163は、以降形成されるデータ線171が段差のため断線されることを防止するために、データ線171に沿って縦方向に延びて、光遮断膜129と重なっている。ここでは、光遮断膜129の幅が非晶質シリコン層150、163の幅より広いが、狭い幅を有することができる。光遮断膜129と非晶質シリコン層が重なる幅は、非晶質シリコン層150、163の幅に対して少なくとも60%以上であることが好ましい。また、光遮断膜129は、以降形成される互いに隣接する画素領域の画素電極190間に位置するが、画素電極190と重ならないことが好ましい。

抵抗接触層163、165またはゲート絶縁膜140上には、モリブデンやモリブデン合金からなる複数のデータ線171及びドレーン電極175が形成されている。データ線171は、縦方向に延びてゲート線121と交差して画素領域を定義しており、光遮断膜129及び縦方向に延びた非晶質シリコン層150、163と重なっている。データ線171のうち抵抗接触層163上部まで延びている部分は、薄膜トランジスタのソース電極173である。データ線171の一端に連結されている端部179は外部からの画像信号の印加を受ける。また、データ線171と同一層には、保持容量を向上させるためにゲート線121と重なっており、以降形成される画素電極190と電気的に連結されている維持蓄電器用導電体パターン177が形成されている。

ここで、データ線171及びドレーン電極175は、ゲート線121と同様にアルミニウムやアルミニウム合金または銀や銀合金の導電膜を含むことが好ましく、クロムまたはモリブデンやモリブデン合金の導電膜を含む多層膜から構成されることができる。また、モリブデンやモリブデン合金の導電膜/アルミニウムの導電膜/モリブデンまたはモリブデン合金の導電膜の3層膜から構成されることもできる。

データ線171とドレーン電極175及びこれらに覆われない半導体層150上部には、窒化ケイ素またはa-Si:C:O:Hなどを含む低誘電率絶縁物質の保護膜180が形成されている。ここで、保護膜180は、平坦化特性が優れて感光性を有する有機物質からなる有機絶縁膜をさらに含むことができる。このような場合、有機絶縁膜はソース及びドレーン電極173、175の間に露出される半導体層150を直接覆わないことが好ましい。また、ゲート線121及びデータ線171それぞれの端部125、179が位置するパッド部からは有機絶縁物質を完全に取り除くことが好ましい。このような構造は、パッド部のゲート線121及びデータ線171上部に走査信号及び映像信号を各々伝達するために、薄膜トランジスタ基板上部にゲート駆動集積回路及びデータ駆動集積回路を直接実装するCOG(chip on glass)方式の液晶表示装置に適用する時にさらに有効である。

保護膜180には、ドレーン電極175、維持蓄電器用導電体パターン177及びデータ線端部179を各々露出する接触孔185、187、189が形成されており、ゲート絶縁膜140と一緒にゲート線端部125を露出する接触孔182が形成されている。

保護膜180上部には、接触孔185を通じてドレーン電極175と電気的に連結され、画素領域に位置し、透明な導電物質であるITO(indium tin oxide)またはIZO(indium zinc oxide)から構成される画素電極190が形成されている。この時、開口率を確保するために画素電極190はデータ線171またはゲート線121と重なることが好ましい。しかし、保護膜180の誘電率を考慮して、データ線171及びゲート線121を通じて伝えられる信号の干渉を最少化するために、画素電極190はデータ線171またはゲート線121と重ならない構成にすることもできる。また、保護膜180上には、接触孔182、189を通じて各々ゲート線及びデータ線それぞれの端部125、179と連結されている補助ゲート部材92及び補助データ部材97が形成されている。ここで、補助ゲート及びデータ部材92、97は、ゲート線及びデータ線それぞれの端部125、179を保護するためのもので必須ではない。

薄膜トランジスタアレイ基板100と対向する対向基板200には、上部絶縁基板210に、画素領域に開口部を有するブラックマトリックス(図示せず)が形成されている。そして、それぞれの画素領域には赤色、緑色、青色のカラーフィルター(図示せず)が形成されており、画素電極190と対向して液晶分子を駆動するために、共通電圧が伝達される共通電極210が全面に形成されている。

このような第1の参考例による薄膜トランジスタアレイ基板100を含む液晶表示装置は、薄膜トランジスタ基板100と対向する対向基板200及び薄膜トランジスタアレイ基板100を中心に対向基板200の反対側から入射する光を発光するバックライト500を含む。この時、バックライト500はインバータを通じて出力されるオン/オフの信号の矩形波により駆動される。

第1の参考例とは異なって、光遮断膜129を有しない液晶表示装置の場合、バックライトがオンになった時は、バックライトから発光した光が非晶質シリコン層150、163に入射する。入射したバックライトの光により非晶質シリコン層150、163には電子と正孔が生成され、これらは画像信号印加の際にデータ線171を通じて伝達される電荷と再結合する。一方、バックライトがオフになった時は、非晶質シリコン層150、163には電子と正孔が生成されず、データ線171を通じて伝達される画像信号の遅延だけが発生する。これにより、バックライトのオン/オフによりデータ線171を通じて伝達される画像信号が変化して、以降の画素電極190に伝達される画素電圧を変化させることになる。その結果、画像表示の時に輝度差のある帯が発生する。さらに、バックライトを駆動するインバータの周波数、つまりバックライトのオン/オフ周波数とフレーム周波数、即ち全てのゲート線121に対して順次にゲート信号が印加される周波数が同期されなかった時には、輝度差のある帯が上下に動く滝現象が発生する。

第1の参考例による薄膜トランジスタアレイ基板を含む液晶表示装置は、データ線171に沿って形成された非晶質シリコン層150、163下部に光遮断膜129を備えており、バックライトがオンになった時非晶質シリコン層150、163に入射するバックライトの光を遮断することができる。従って、光遮断膜129は、非晶質シリコン層150、163にバックライトによる電子または正孔が生成することを防止して、画像表示の時に輝度差のある帯の発生や滝現象が発生することを防止し、液晶表示装置の画質を向上させることができる。

一方、このような第1の参考例による液晶表示装置用薄膜トランジスタアレイ基板は、ゲート配線121またはデータ線171が比抵抗の低いアルミニウムを含んでおり、大型の液晶表示装置に適用することができ、表示特性を向上させることができる。

以下、図3a乃至図6b、図1及び図2を参照して参考例による薄膜トランジスタアレイ基板の製造方法について具体的に説明する。

まず、図3a及び図3bに示したように、ガラス基板110上部にアルミニウムの下部膜201とクロムまたはモリブデンやモリブデン合金の上部膜202を各々2000Å〜4000Å及び500Å〜2000Å程の厚さに順次積層し、マスクを利用した写真エッチング工程により上部膜202と下部膜201を一緒にパターニングして、ゲート線121と光遮断膜29を形成する。この時、ゲート線121及び光遮断膜129は、20〜80゜範囲のテーパ角を有するテーパ構造に形成する。エッチング工程は湿式エッチングが好ましい。上部膜202がモリブデンやモリブデン合金である場合は、同一なエッチング液を利用して一つのエッチング条件でパターニングすることもできる。

次に、図4a及び図4bに示したように、窒化ケイ素(SiNX)からなるゲート絶縁膜140、非晶質シリコン(a-Si:H)からなる半導体層150、ドーピングされた非晶質シリコン層(n+a-Si:H)160の3層膜を連続して積層し、マスクを利用したパターニング工程により半導体層150とドーピングされた非晶質シリコン層160をパターニングして、ゲート電極125と対向するゲート絶縁膜140上部に半導体層150と抵抗接触層160を形成する。この時、非晶質シリコン層150、160は、乾式エッチングで一度にパターニングして、以降形成されるデータ線171が非晶質シリコン層150、160の段差のため断線されることを防止するために、データ線171に沿って縦方向に形成する。しかし、前述のように、インバータを利用して駆動するバックライトの光が非晶質シリコン層150、160に入射する時は、液晶表示装置の特性が低下する。本発明の実施例においては、バックライトの光が非晶質シリコン層150、160に入射することを防止するために、データ線171下部に位置する非晶質シリコン層150、160下部に光遮断膜129を形成する。

次に、図5a乃至図5bに示したように、アルミニウムやアルミニウム合金の導電膜、またはクロムまたはモリブデンやモリブデン合金の導電膜を2000Å程度の厚さに積層し、マスクを利用した写真エッチング工程によりパターニングして、ゲート線121と交差するデータ線171、ドレーン電極175、維持蓄電器用導電体パターン177をテーパ構造で形成する。

この時、データ配線171はアルミニウムの導電膜を含む構成とすることができ、このような場合には、アルミニウムの導電膜が中央に位置させて、その上部及び下部にモリブデンやモリブデン合金の導電膜を形成することが好ましい。

次に、データ配線171及びドレーン電極175で覆われないドーピングされた非晶質シリコン層パターン160をエッチングし、ゲート電極123を中心に両側に分離させる一方、両側のドーピングされた非晶質シリコン層163、165間の半導体層パターン150を露出させる。次に、露出された半導体層150表面を安定化させるために酸素プラズマ処理を実施することが好ましい。

次に、図6a及び6bのように、窒化ケイ素を積層したり、PECVD(plasma enhanced chemical vapor deposition)方法によりa-Si:C:O膜またはa-Si:O:F膜などの低誘電率CVD膜を蒸着して保護膜180を形成する。次いで、マスクを利用した写真エッチング工程によりゲート絶縁膜140と一緒にパターニングし、ゲート線端部125、ドレーン電極175、データ線端部179及び維持蓄電器用導電体パターン177を露出する接触孔182、185、189、187を形成する。この時、接触孔182、185、189、187を通じて露出された部分からアルミニウムの導電膜が露出する場合は、以降形成されるITOまたはIZOの画素電極190との接触特性を考慮して、アルミニウムの導電膜を取り除くことが好ましい。

次に、図1及び図2のように、ITOまたはIZOの透明導電物質を900Å程度の厚さに蒸着し、マスクを写真エッチング工程によりパターニングして、接触孔187、185を通じてドレーン電極175及び維持蓄電器用導電体パターン177と連結される画素電極190と接触孔182、189を通じてゲート線及びデータ線の各端部125、179とそれぞれ連結される補助ゲート部材92及び補助データ部材97を形成する。

前記、半導体層とデータ線を互いに異なるマスクを利用した写真エッチング工程により形成する方法に基づいて本発明の実施例を説明した。ところが、製造コストを最少化するために、半導体層とデータ線を一つの感光膜パターンを利用した写真エッチング工程により形成する液晶表示装置用薄膜トランジスタアレイ基板の製造方法によっても、データ線下部に非晶質シリコン層が残されて光遮断膜を有する参考例を同様に適用できる。これについて図面を参照して詳細に説明する。

まず、図7〜図9を参照して第2の参考例による液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。

図7は第2の参考例による液晶表示装置用薄膜トランジスタ基板の配置図で、図8及び図9は各々図7に示した薄膜トランジスタ基板のVIII-VIII'線及びIX-IX'線に沿った断面図である。図8及び図9には対向基板が省略されている。

まず、絶縁基板110上に、アルミニウムからなる導電膜を含む複数のゲート線121がテーパ構造で形成されている。ゲート線121と同一の層には、ゲート線121と平行で、対向基板200(図2参照)の共通電極220(図2参照)に入力される共通電極電圧または隣接する画素行の薄膜トランジスタにゲート信号を伝達する前段のゲート線121に電気的に連結されて、前段のゲート電圧などの電圧の印加を受ける維持電極線131が形成されている。維持電極線131は、後述する画素電極190と連結されたドレーン電極175と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成するが、後述する画素電極190とゲート線121の重畳で発生する保持容量が充分な場合には形成しないこともある。また、ゲート線121と同一の層には、以降形成されるデータ線171下部に位置する非晶質シリコン層152、163と重なって、基板110の下部から非晶質シリコン層152、163に入射する光を遮断するための光遮断膜129が形成されている。ここでは、光遮断膜129が第1の参考例と異なって、非晶質シリコン層152、163より狭い幅を有する。そして、第1の参考例と同様に、光遮断膜129と非晶質シリコン層152、163が重なる幅は非晶質シリコン層152、163の幅に対して少なくとも60%以上であることが好ましい。

ゲート線121及び維持電極線131上には、窒化ケイ素(SiNx)などからなるゲート絶縁膜140が形成され、ゲート線121、維持電極線131及び光遮断膜129を覆っている。

ゲート絶縁膜140上には、多結晶シリコンまたは非晶質シリコンなどからなる半導体パターン152が形成されている。半導体パターン152上には、リン(P)などのn型またはp型不純物で高濃度にドーピングされた非晶質シリコンなどから構成される抵抗性接触層パターンまたは中間層パターン163、165が形成されている。

抵抗性接触層パターン163、165上には、クロムまたはモリブデンやモリブデン合金からなる導電膜またはアルミニウムやアルミニウム合金の導電膜を含むデータ線171及びドレーン電極175がテーパ構造で形成されている。データ線171は縦方向に延びてゲート線121と交差しており、外部から画像信号の印加を受けるデータ線端部179と薄膜トランジスタのソース電極173を有する。ソース電極173は、薄膜トランジスタのチャンネル部(C)に対して維持電極線131と重なる薄膜トランジスタのドレーン電極175の反対側に位置する。

接触層パターン163、165は、その下部の半導体パターン152とその上部のデータ線171及びドレーン電極175の接触抵抗を低くする役割をし、データ線171及びドレーン電極175と完全に同一な形態を有する。即ち、データ線部中間層パターン163はデータ線171と同一で、ドレーン電極用中間層パターン163はドレーン電極173と同一である。

一方、半導体パターン152は、薄膜トランジスタのチャンネル部Cを除けば、データ線171及びドレーン電極175とその下部の抵抗性接触層パターン163、165とパターンが同一である。具体的には、薄膜トランジスタのチャンネル部(C)において、データ線部171、特にソース電極173とドレーン電極175が分離されており、データ線部中間層163とドレーン電極用接触層パターン165も分離されている。しかし、薄膜トランジスタ用半導体パターン152は、ここで分離されず連結されて薄膜トランジスタのチャンネルを生成する。ここで、半導体パターン152はデータ線171周縁外部に露出されており、データ線171下部に位置する半導体パターン152は光遮断膜129より広い幅を有する。

データ線171及びドレーン電極175とこれらにより覆われない半導体層152上部には、低い誘電率を有する有機物質から構成される有機絶縁膜または第1の実施例と同様の低誘電率PECVD膜を含む保護膜180が形成されている。保護膜180は、データ線端部179及びドレーン電極175を露出する接触孔189、185を有し、さらにゲート絶縁膜140と共にゲート線端部125を露出する接触孔182を有する。

保護膜180上には、薄膜トランジスタから画像信号を受けて、上板の電極と共に電場を生成する画素電極190が形成されている。画素電極190は、ITOまたはIZOなどの透明な導電物質、またはアルミニウムまたは銀のような反射度を有する導電物質から構成されており、接触孔185を通じてドレーン電極175と物理的・電気的に連結され、画像信号の伝達を受ける。ここで、保護膜180は低誘電率を有する有機絶縁膜を含み、画素電極190は隣接するゲート線121及びデータ線171と重なり開口率を高めても、これらの重畳のため信号の干渉は殆ど生じない。そして、光遮断膜129は、互いに隣接する画素領域の画素電極190と重なり、隣接する画素領域間に漏れる光を遮断するように構成できる。一方、ゲート線及びデータ線の各端部125、179上には、接触孔182、189を通じて各々これらと連結される補助ゲート部材92及び補助データ部材97が形成されている。これらは、ゲート線及びデータ線それぞれの端部125、179と外部回路装置との接着性を補完し、保護する役割をするもので、必須ではなく適用の可否は選択的である。

このような第2の参考例による薄膜トランジスタアレイ基板においても、第1の参考例と同様に、バックライトがオンになった時、データ線171下部の非晶質シリコン層163に入射される光を遮断する光遮断膜129を備えている。そのため、画像表示の時に輝度差のある帯が発生したり、帯が動く滝現象が発生することを防止し、液晶表示装置の画質を向上させることができる。

以下、図7〜図9の構造を有する液晶表示装置用薄膜トランジスタアレイ基板を製造する方法について図7〜図9及び図10a〜図16cを参照して詳細に説明する。

まず、図10a〜10cに示したように、アルミニウムやアルミニウムを含む導電膜またはモリブデンやモリブデン合金またはクロムの導電膜を積層し、マスクを利用した写真エッチング工程によりパターニングして、ゲート線121、維持電極線131及び光遮断膜129をテーパ構造で形成する。

次に、図11a及び11bに示したように、窒化ケイ素からなるゲート絶縁膜140、ドーピングされない非晶質シリコンの半導体層150、ドーピングされた非晶質シリコンの中間層160を化学気相蒸着法を利用して各々1500Å〜5000Å、500Å〜2000Å、1400Å〜600Åの厚さに連続蒸着する。次いで、モリブデンやモリブデン合金からなる導電物質またはアルミニウムを含む導電物質の導電体層170をスパッタリング方法等により1500Å〜3000Åの厚さに蒸着した後、その上に感光膜210を1μm〜2μmの厚さに塗布する。

その後、マスクを通じて感光膜210に光を照射した後現像し、図12b及び12cに示したように、感光膜パターン212、214を形成する。この時、感光膜パターン212、214のうち薄膜トランジスタのチャンネル部C、即ちソース電極173とドレーン電極175との間に位置した第1部分214は、データ配線部A、つまりデータ線171が形成される部分に位置した第2部分212より厚さを薄くし、その他の部分Bの感光膜は全て取り除く。ここで、チャンネル部Cに残っている感光膜214の厚さとデータ配線部Aに残っている感光膜212の厚さとの比は、後述するエッチング工程における工程条件により異ならせる必要があるが、第1部分214の厚さが第2部分212の厚さの1/2以下であることが好ましく、例えば、4000Å以下が好適である。

このように、位置によって感光膜の厚さを異ならせるには様々の方法があって、A領域の光透過量を調節するために主にスリットや格子形態のパターンを形成したり、半透明膜を使用する。この時、スリット間に位置したパターンの線幅やパターン間の間隔、つまりスリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製の時に透過率を調節するために、透過率の異なる薄膜を利用したり、厚さの異なる薄膜を利用することができる。

このようにマスクを通じて感光膜に光を照射すれば、光に直接露出される部分は高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分は光の照射量が少ないので高分子は不完全分解の状態となり、遮光幕で遮った部分は高分子がほとんど分解されない。次いで、感光膜を現像すれば分子が分解されない高分子だけが残され、照射光が少ない中央部分には光が全く照射されなかった部分より厚さの薄い感光膜を残すことができる。この時、露光時間が長いと全ての分子が分解されてしまうため、そうならないように注意が必要である。

このような薄い厚さの感光膜214はリフローが可能な物質からなる感光膜を利用して、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクにより露光して現像し、リフローさせて、感光膜が残留しない部分に感光膜の一部が流れるようにして形成することもできる。

次に、感光膜パターン214及びその下部の膜、つまり導電体層170、中間層160及び半導体層150に対するエッチングを行う。この時、データ配線部Aにはデータ線及びその下部の膜がそのまま残ること、そしてチャンネル部Cには半導体層だけ残る必要がある。他の部分Bには、前記三つの層170、160、150が全て除去され、ゲート絶縁膜140が露出される必要がある。

まず、図13a及び13bに示したように、その他の部分Bの露出されている導電体層170を除去し、その下の中間層160を露出させる。この過程では、乾式エッチングまたは湿式エッチングを両方用いることができる。この時、導電体層170はエッチングされ、感光膜パターン212、214はほぼエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層170のみをエッチングし、感光膜パターン212、214はエッチングされない条件を見つけ出すことが難しいため、感光膜パターン212、214も共にエッチングされる条件下で行っても良い。その時は、湿式エッチングの場合より第1部分214の厚さを厚くして、第1部分214が取り除かれて下部の導電体層170が露出されることがないように注意する。

このようにすれば、図13a及び図13bに示したように、チャンネル部C及びデータ配線部Aの導電体層、つまりソース/ドレーン用導電体パターン178のみが残る。その他の部分Bの導電体層170は全て取り除かれ、その下の中間層160が露出される。残った導電体パターン178は、ソース及びドレーン電極173、175が分離されず連結されている点を除けば、データ線171とドレーン電極175の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン212、214もある程度の厚さがエッチングされる。

次に、図14a及び14bに示したように、その他の部分Bの露出された中間層160及びその下部の半導体層150を感光膜の第1部分214と一緒に乾式エッチング方法により同時に取り除く。この時のエッチングは、感光膜パターン212、214と中間層160及び半導体層150(半導体層と中間層はエッチング選択性がほとんど無い。)が同時にエッチングされ、ゲート絶縁膜140はエッチングされない条件下で行う必要がある。特に、感光膜パターン212、214と半導体層150に対するエッチング比がほぼ同じな条件下でエッチングすることが好ましい。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を使用すれば、ほぼ同じ厚さに二つの膜をエッチングすることができる。感光膜パターン212、214と半導体層150に対するエッチング比が同じである場合、第1部分214の厚さは半導体層150と中間層160の厚さを合せたものと同じか、それより小さいことが好ましい。

このようにすれば、図14a及び14bに示したように、チャンネル部Cの第1部分214が取り除かれ、ソース/ドレーン用導電体パターン178が露出される。そして、その他の部分Bの中間層160及び半導体層150が取り除かれ、その下のゲート絶縁膜140が露出される。一方、データ配線部Aの第2部分212もエッチングされて厚さが薄くなる。また、この段階で、半導体パターン152が完成する。図面符号168は各々ソース/ドレーン用導電体パターン178下部の中間層パターンを示す。

次に、アッシングによりチャンネル部Cのソース/ドレーン用導電体パターン178の表面に残っている感光膜を取り除く。このようにすれば、感光膜パターン212の厚さ及び幅も一部が取り除かれて、ソース/ドレーン用導電体パターン178とその下部の中間層パターン168及び半導体パターン152の縁周部分が感光膜パターン212外部に露出される。

次に、図15a及び15bに示したように、チャンネル部Cのソース/ドレーン用導電体パターン178及びその下部のソース/ドレーン用中間層パターン168をエッチングして取り除く。この時、エッチングは、ソース/ドレーン用導電体パターン178と中間層パターン168全てに対して乾式エッチングのみを行うことができる。また、ソース/ドレーン用導電体パターン178に対してはエッチング液を利用する湿式エッチングを、中間層パターン168に対しては乾式エッチングを行うこともできる。前者の場合、ソース/ドレーン用導電体パターン178と中間層パターン168のエッチング選択比の大きい条件下でエッチングを行うことが好ましい。その理由は、エッチング選択比の大きくない場合にはエッチング終了点を見つけることが難しく、チャンネル部Cに残る半導体パターン152の厚さを調節することが容易ではないためである。中間層パターン168及び半導体パターン152をエッチングする時に使用するエッチング気体の例としては、CF4とHClの混合気体やCF4とO2の混合気体があり、CF4とO2を用いると半導体パターン152を均一な厚さに残すことができる。この時、図15bに示したように、半導体パターン152の一部が除去されて厚さが薄くなることがあり、感光膜パターンの第2部分212もこの時ある程度の厚さがエッチングされる。この際のエッチングは、ゲート絶縁膜140がエッチングされない条件下で行う必要があり、第2部分212がエッチングされて、その下のデータ線171及びドレーン電極175が露出されないように感光膜パターンの厚いことが好ましい。

前記のようにして、図12aのように、データ線171からドレーン電極175が分離されながらこれらの下の接触層パターン163、165が完成する。

最後に、データ配線部Aに残っていた感光膜第2部分212を取り除く。しかし、第2部分212の除去はチャンネル部Cソース/ドレーン用導電体パターン178を取り除いた後、その下の中間層パターン168を取り除く前に行うこともできる。

前述のように、湿式エッチングと乾式エッチングを交互に実施したり、乾式エッチングのみを用いることもできる。後者の場合には、一種類のエッチングのみを使用するため工程が比較的に簡便だが、適当なエッチング条件を見つけだすことが難しい。前者の場合には、エッチング条件を見つけることは比較的に簡単だが工程が後者に比べて面倒な点がある。

このようにして、データ線171及びドレーン電極175を形成した後、図16a〜16cに示したように、有機絶縁物質を積層して保護膜180を形成し、マスクを利用して保護膜180をゲート絶縁膜140と一緒にエッチングし、ゲート線及びデータ線それぞれの端部125、179及びドレーン電極175を各々露出する接触孔182、189、185を形成する。

次に、図7〜図9に示したように、500Å〜1000Å厚さのITOまたはIZOを蒸着し、マスクにより湿式エッチングし、ドレーン電極175と連結された画素電極190、ゲート線及びデータ線それぞれの端部125、179と連結された補助ゲート部材92及び補助データ部材97を形成する。

このような第2の参考例においては、データ線171とその下部の接触層パターン163、165、167及び半導体パターン152、157を一つのマスクを利用して形成し、この過程でソース電極173とドレーン電極175が分離され、製造工程を単純化することができる。

前記第1及び第2の参考例においては、非晶質シリコン層150、152がデータ線171より幅が広い場合と狭い場合について説明したが、非晶質シリコン層がデータ線と同じ幅を有することもできる。これについて図面を参照して具体的に説明する。

図17は本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板であり、図18は図17に示した薄膜トランジスタアレイ基板のXVIII-XVIII'線に沿った断面図である。

絶縁基板110上に、低抵抗を有する銀や銀合金またはアルミニウムやアルミニウム合金の金属物質からなる導電膜を含むゲート線121と、上板の共通電極に入力される共通電極電圧または隣接する画素行の薄膜トランジスタに伝達されるゲート電圧等の印加を外部から受ける維持電極線131が30〜70゜範囲のテーパ角を有するテーパ構造で形成されている。また、基板110上部には、第1及び第2の実施例と同様に、縦方向に光遮断膜129が形成されている。

ゲート電極125のゲート絶縁膜140上部には、非晶質シリコンなどの半導体からなる半導体層パターン152及び抵抗性接触層163、165が、30〜80゜範囲のテーパ角を有するテーパ構造で形成されている。

抵抗接触層163、165上には、モリブデン(Mo)やモリブデン-タングステン(MoW)合金、クロム(Cr)、タンタル(Ta)、チタニウム(Ti)などのバリア金属(barrier metal)からなる下部膜701と、低抵抗の銀や銀合金またはアルミニウム(Al)やアルミニウム合金(Al alloy)からなる上部膜702を含むデータ線171及びドレーン電極175が形成されている。

この時、データ配線171のうちアルミニウムやアルミニウム合金からなる上部膜702は、接触部、つまりドレーン電極175及びデータ線端部179の一部では取り除かれている。上部膜702が取り除かれた接触部では、他の物質との接触特性が良く、アルミニウムやアルミニウム合金がケイ素層150、163、165に拡散されることを防止するためのバリア金属からなる下部膜701が露出されて、上部膜702の境界線が下部膜701の上部に位置し、データ線171は互いに異なる模様のパターンを有する下部膜701と上部膜702を含む。

ここで、半導体層パターン152は、ゲート電極123、ドレーン電極175及びソース電極173が位置する薄膜トランジスタ部を除けば、データ線171及びドレーン電極175は抵抗性接触層パターン163、165と同じ模様である。特に、データ線171下部の半導体パターン152は、データ線171と同じ幅を有するが、これは、製造工程の時にデータ線171またはこのデータ線171をパターニングするための感光膜パターンをエッチングマスクとして用いて、半導体パターン152をパターニングするためである。

平坦化特性が優れた感光性を有する有機物質またはa-Si:C:O膜またはa-Si:O:F膜等を含む低誘電率絶縁物質または窒化ケイ素を含む保護膜には、接触部であるドレーン電極175及びデータ線端部179の下部膜701を各々露出させる接触孔185、189が形成され、ゲート絶縁膜140と共にゲート線端部125を露出させる接触孔182が形成されている。この時、接触孔185、187、189を通じて露出された下部膜701の表面は段差のある凹凸構造で、アンダーカットの構造なしに保護膜180は接触孔185、189の周縁で下部膜701と接触し、接触孔185、189を通じて露出された下部膜701を覆っている。

保護膜180上には、第1または第2の参考例と同様に、画素電極190、補助ゲート部材92及び補助データ部材97が形成されている。画素電極190と補助データ部材97は、接触孔を通じて露出されたドレーン電極175とデータ部材179の凹凸構造に接触している。

このような本発明の第1の実施例による薄膜トランジスタアレイ基板にも、光遮断膜129が形成され、第1及び第2の参考例による効果を得ることができる。ITO膜またはIZO膜190、92、97は、接触部でドレーン電極175及びデータ線端部179の下部膜701上部で下部膜701にのみ接触して、接触部の接触抵抗を低く確保することができ、表示装置の特性を向上させることができる。

ここでは、画素電極190の材料の例として透明なIZOまたはITOを挙げたが、透明な導電性ポリマーなどで形成することもでき、反射型液晶表示装置の場合には不透明な導電物質を用いても構わない。

以下、このような本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について図17及び図18、図19a〜図23bを参照して詳細に説明する。

まず、図19a及び図19bに示したように、ガラス基板110上部にゲート線121及び維持電極線131を含むゲート配線をテーパ構造で形成する。

次に、図20a及び図20bに示したように、ゲート絶縁膜140、非晶質シリコンからなる半導体層150、ドーピングされた非晶質シリコン層160の3層膜を連続積層する。ここで、ゲート絶縁膜140は窒化ケイ素を250〜400℃の範囲、2000〜5000Å程の厚さに積層して形成することが好ましい。次いで、その上部に、半導体層150またはドーピングされた非晶質シリコン層160により他の物質が拡散されることを防止すると共に、ITOまたはIZOなどのように他の物質との接触特性の良いバリアー金属のうちモリブデンやモリブデン合金またはクロムなどからなる下部膜701を500Å程の厚さに積層し、低抵抗のアルミニウムやアルミニウム合金のうち2at%のNdを含むAl-Nd合金の標的を利用して、上部膜702を150℃で2500Å程の厚さに順次に積層する。次に、データ配線用マスクを利用した写真エッチング工程により上部膜702と下部膜701をパターニングし、データ線171及びドレーン電極175を形成する。ここで、上部膜702及び下部膜701は全て湿式エッチングでエッチングすることができ、上部膜702は湿式エッチングで、下部膜701は乾式エッチングでエッチングすることもできる。そして、下部膜701がモリブデンやモリブデン合金膜である場合は、下部膜701と上部膜702を一つのエッチング条件でパターニングすることができる。

次に、図21a及び図21bのように、半導体パターン用マスクを利用した写真工程により露光及び現像して、半導体パターン用感光膜パターン210を形成する。この時、感光膜パターン210は少なくともデータ配線のうち接触部として使用するデータ線端部179及びドレーン電極175を覆わないように形成する。次いで、まず感光膜パターン210をエッチングマスクとしてアルミニウムを含む上部膜702をエッチングし、接触部でデータ線端部179及びドレーン電極175の下部膜701を露出させる。この時、感光膜パターン210は少なくとも接触部として使用するデータ線端部179及びドレーン電極175の上部にも一部残し、以降形成される接触孔185、187、189を通じて露出される接触部に上部膜702を残すようにする。これは、以降の乾式エッチング工程の時に接触部で下部膜701が全面的に露出された場合、下部膜701の表面が損傷を受けることがあるので、それを防止するためである。この時、データ線端部179及びドレーン電極175の接触部に残した上部膜702は、以降形成される保護膜180の接触孔185、189より小さく、島状であることが好ましい。次いで、データ配線171及びドレーン電極175と感光膜パターン210をエッチングマスクとして用いて、露出されたドーピングされた非晶質シリコン層160と半導体層150をエッチングして半導体層パターン152を完成し、その上部にドーピングされた非晶質シリコン層160を残す。ここで、半導体層パターン152は、データ線171及びドレーン電極175の下部と感光膜パターン210で覆われない部分にのみ残るので、少なくともデータ線171及びドレーン電極175より広い面積を有することになる。ここで、感光膜パターン210をエッチングマスクとして利用して接触部でアルミニウムを含む上部膜702を取り除かなければならないため、感光膜パターン210は少なくともデータ配線の一部分であるデータ線端部179及びドレーン電極175の一部を覆わないことが必要である。そして、ソース電極173とドレーン電極175との間のチャンネル部では、半導体層がエッチングされることを防止するために、少なくともチャンネル部を覆うことが必要である。

ここで、データ線171及びドレーン電極175は二重膜で形成されているが、単一膜で形成することもできる。感光膜パターン210はデータ線171を完全に覆うように形成することもできる。

次に、感光膜パターン210を取り除いて、図22のように、データ線171及びドレーン電極175で覆われないドーピングされた非晶質シリコン層パターン160をエッチングしてゲート電極123を中心に両側に分離する一方、両側のドーピングされた非晶質シリコン層163、165間の半導体層パターン152を露出させる。ドーピングされた非晶質シリコン層パターン160をエッチングする方法として乾式エッチングを適用するが、乾式エッチングの時にデータ線端部179及びドレーン電極175の接触部で下部膜701が完全に露出される時は全面に損傷を受けることがあるため、前述のように、データ線端部179及びドレーン電極175の接触部に上部膜702を残した後、乾式エッチングを実施する。

次に、図23a及び図23bのように、保護膜180を形成し、ゲート絶縁膜140と一緒に乾式エッチングによりパターニングし、ゲート線端部125とドレーン電極175及びデータ線端部179の下部膜701を各々露出させる接触孔182、185、187、189を形成する。この時、接触孔185、189は保護膜180を乾式エッチングによりパターニングして形成するが、乾式エッチングの時に、接触孔185、189を通じて露出されたデータ線端部179及びドレーン電極175の接触部で上部膜702により覆われず露出された下部膜701が一部エッチングされ、上部膜702により覆われた部分はエッチングされないため、接触部の下部膜701は段差を有する凹凸構造になる。

次に、アルミニウム全面エッチングにより、接触孔185、189を通じて露出されたアルミニウムやアルミニウム合金からなる上部膜702を取り除き、最後に、図17及び18に示したように、接触孔185を通じてドレーン電極175の下部膜701と連結される画素電極190と、接触孔182、189を通じてゲート線及びデータ線のそれぞれの端部125、179の下部膜701と各々連結される補助ゲート部材92及び補助データ部材97を各々形成する。本発明の実施例におけるIZO膜190、92、97を形成するための標的は、出光(idemitsu)社のIDIXO(indiumx-metal oxide)という商品を使用し、標的はIn23及びZnOを含む。In+ZnのZn含有量は15〜20at%範囲であることが好ましい。また、接触抵抗を最少化するためにIZO膜は250℃以下の範囲で積層することが好ましい。

一方、本発明の第1の実施例による薄膜トランジスタアレイ基板の製造方法において、半導体パターン用感光膜パターン210の幅をデータ線171より広い幅に現像して形成することができる。このような製造工程で完成した構造について図面を参照して具体的に説明する。

図24は本発明の第2の実施例による液晶表示装置用薄膜トランジスタアレイ基板で、図25は図24に示した薄膜トランジスタアレイ基板のXXV-XXV'線に沿った断面図である。

図24及び図25によれば、構造に関しては大部分本発明の第1の実施例と同様である。しかし、半導体パターン152の幅がデータ線171より広い幅を有し、アルミニウムを含む上部膜702はデータ線171の全面に形成されている。また、光遮断膜129の幅はデータ線171より狭い幅で形成されている。

一方、基板にほぼ平行に配列されている液晶分子を同一な基板上に線形で対向して配置されている画素電極と共通電極を利用して制御する平面駆動方式の液晶表示装置用薄膜トランジスタ基板にも、同様に第1〜第2の参考例及び第1〜第2の実施例のような光遮断膜を適用することができる。

図26は本発明の第3の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図で、図27は図26に示した薄膜トランジスタアレイ基板のXXVII-XXVII'線に沿った断面図で、図28は本発明の第4の実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図で、図29は図28に示した薄膜トランジスタアレイ基板のXXIX-XXIX'線に沿った断面図である。

図26及び図27に示したように、絶縁基板110上にゲート線121及び共通配線が形成されている。共通配線は、ゲート線121と平行に横方向に延びている共通信号線136及び共通信号線136に連結されて共通信号線136を通じて共通信号が印加される共通電極138を含む。ここで、共通配線136、138は、以降形成される画素配線176、178と重なって保持容量を形成する維持電極の機能を有することができる。また、絶縁基板110上部には、以降形成されるデータ線171下部に位置する半導体層150と重なる光遮断膜129が縦方向に延びている。

ゲート線121及び共通配線136、138を覆っているゲート絶縁膜140上部には、以降形成されるデータ線171に沿って縦方向に延びて光遮断膜と重なる一部を有する半導体層150が形成され、その上部には抵抗性接触層165、163が形成されている。

抵抗性接触層163、165またはゲート絶縁膜140上部には、データ線171及びドレーン電極175が形成されている。また、データ線と同一層には、ドレーン電極175と連結され、横方向に延びて共通信号線136と対向するかまたは重なって維持蓄電器を構成する画素信号線176及び画素信号線176と連結され、縦に延びて共通電極138と平行に対向する画素電極178を含む画素配線が形成されている。

基板110の上部には保護膜180が形成されている。保護膜180には、第1〜第4の実施例のように、ゲート線及びデータ線のそれぞれの端部を露出する接触孔を有することができる。保護膜の上部には、データ配線171と連結される補助データ線が形成されることができ、ゲート線及びデータ線のそれぞれの端部と電気的に連結される補助部材が形成されることができる。

一方、本発明の第4の実施例の構造は、大概第3の実施例による構造と同様である。しかし、チャンネル部を除いた半導体層152がデータ線171及びドレーン電極175と同一のパターンを有する。

本発明の第3及び第4の実施例における画素配線176、178は、データ線171及びドレーン電極175と同一層に位置しているが、ゲート線121と同一層または保護膜180の上部に形成することができる。共通配線136、138はゲート線121と異なる層に形成することができ、画素配線176、178と同一層に形成することもできる。

一方、赤色、緑色、青色のカラーフィルターは主に対向基板に配置されるが、薄膜トランジスタアレイ基板に配置することもできる。これについて図面を参照して具体的に説明する。

図30は本発明の第5の実施例による薄膜トランジスタアレイ基板の配置図で、図31は図30に示す薄膜トランジスタアレイ基板のXXXI-XXXI'線に沿った断面図である。

図30及び図31に示すように、本発明の第5の実施例による構造は概ね図1及び図2と同様である。この時、本発明の第5の実施例による薄膜トランジスタアレイ基板には画素電極190の上部及び保護膜180の下部に赤色(R)、緑色(G)、青色(B)のカラーフィルターが形成されている。

ここで、赤色(R)、緑色(G)、青色(B)のカラーフィルターが有する接触孔は、保護膜180が有する接触孔185、187より大きいが、小さく構成することもでき、接触孔185、187の側壁を階段状にすることもできる。接触孔を定義する側壁はテーパ構造であることが好ましい。

また、赤色(R)、緑色(G)、青色(B)のカラーフィルターは、ゲート線121と基板110との間に配置することができ、これらは互いにデータ線171と重なる周縁部が重なる構成とすることもできる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

第1の参考例による液晶表示装置用薄膜トランジスタ基板の構造を示す配置図である。 図1のII-II'線に沿った液晶表示装置の断面図である。 参考例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図3aのIIIb-IIIb'線に沿った断面図である。 参考例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図4aのIVb-IVb'線に沿った断面図で図3bの次の段階を示す。 参考例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図5aのVb-Vb'線に沿った断面図で図4bの次の段階を示す。 参考例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図6aのVIb-VIb'線に沿った断面図で図5bの次の段階を示す。 第2の参考例による液晶表示装置用薄膜トランジスタアレイ基板の配置図である。 図7に示した薄膜トランジスタアレイ基板のVIII-VIII'線に沿った断面図である。 図7に示した薄膜トランジスタアレイ基板のIX-IX'線に沿った断面図である。 第2の参考例に基づいて製造する第1段階の薄膜トランジスタアレイ基板の配置図である。 図10aのXb-Xb'線に沿った断面図である。 図10aのXc-Xc'線に沿った断面図である。 図10aのXb-Xb'線に沿った断面図で図10bの次の段階を示す。 図10aのXc-Xc'線に沿った断面図で図10cの次の段階を示す。 図11a及び11bの次の段階の薄膜トランジスタアレイ基板の配置図である。 図12aのXIIb-XIIb'線に沿った断面図である。 図12aのXIIc-XIIc'線に沿った断面図である。 図12aのXIIb-XIIb'線に沿った断面図で、図12bの次の段階を工程順によって示すものである。 図12aのXIIc-XIIc'線に沿った断面図で、図12cの次の段階を工程順によって示すものである。 図12aのXIIb-XIIb'線に沿った断面図で、図12bの次の段階を工程順によって示すものである。 図12aのXIIc-XIIc'線に沿った断面図で、図12cの次の段階を工程順によって示すものである。 図12aのXIIb-XIIb'線に沿った断面図で、図12bの次の段階を工程順によって示すものである。 図12aのXIIc-XIIc'線に沿った断面図で、図12cの次の段階を工程順によって示すものである。 図15a及び図15bの次の段階の薄膜トランジスタアレイ基板の配置図である。 図16aのXVIb-XVIb'線に沿った断面図である。 図16aのXVIc-XVIc'線に沿った断面図である。 本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示す配置図である。 図17に示す薄膜トランジスタアレイ基板のXVIII-XVIII'線に沿った断面図である。 本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図19aのXIXb-XIXb'線に沿った断面図である。 本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図20aのXXb-XXb'線に沿った断面図で図19bの次の段階を示す。 本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図21aのXXIb-XXIb'線に沿った断面図で図20bの次の段階を示す。 図21aのXXIb-XXIb'線に沿った断面図で図21bの次の段階を示す。 本発明の第1の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図23aのXXIIIb-XXIIIb'線に沿った断面図で図22の次の段階を示す。 本発明の第2の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。 図24に示した薄膜トランジスタアレイ基板のXXV-XXV'線に沿った断面図である。 本発明の第3の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。 図26に示した薄膜トランジスタアレイ基板のXXVII-XXVII'線に沿った断面図である。 本発明の第4の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示す配置図である。 図28に示した薄膜トランジスタアレイ基板のXXIX-XXIX'線に沿った断面図である。 本発明の第5の実施例による薄膜トランジスタアレイ基板の配置図である。 図30に示した薄膜トランジスタアレイ基板のXXXI-XXXI'線に沿った断面図である。

92 補助ゲート部材
97 補助データ部材
100 薄膜トランジスタアレイ基板
110 絶縁基板
121 ゲート線
123 ゲート電極
129 光遮断膜
131 維持電極線
136、138 共通配線
140 ゲート絶縁膜
150 半導体層
152 半導体パターン
160 抵抗接触層
163、165 抵抗性接触層パターン
170 導電体層
171 データ線
175 ドレーン電極
177 維持蓄電器用導電体パターン
178 ソース/ドレーン用導電体パターン
176、178 画素配線
180 保護膜
190 画素電極
200 対向基板
201 下部膜
202 上部膜
210、212、214 感光膜パターン
500 バックライト

Claims (3)

  1. 絶縁基板と、
    前記絶縁基板上に形成され、ゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート線と交差するデータ線、前記データ線に連結されているソース電極、前記ゲート電極を中心に前記ソース電極と対向するドレーン電極を含むデータ配線と、
    前記ゲート絶縁膜上部に形成され、一部は前記データ線の下部まで延びている半導体層と、
    前記データ線の下部の前記半導体層と重なり、前記ゲート配線と同一層に形成されている光遮断膜と、
    前記ドレーン電極と電気的に連結されている画素電極と、
    前記ドレーン電極上に形成され、前記ドレーン電極と前記画素電極とを連結するための接触孔を備える保護膜と、
    を含み、前記データ配線は下部膜と、前記下部膜の上部に形成されている上部膜とを含み、前記ドレーン電極は前記画素電極と連結される部分で前記上部膜が除去されており、前記保護膜の接触孔の縁に沿う凹部と、前記凹部の中央部に位置する凸部とよりなる凹凸が前記下部膜に形成され、前記半導体層と重なる前記光遮断膜の幅は、前記半導体層の幅に比べて少なくとも60%以上であり、前記ソース電極と前記ドレーン電極との間のチャンネル部を除いた前記半導体層は、前記データ配線と同一のパターンで形成されている薄膜トランジスタアレイ基板。
  2. 前記データ線の下部の前記半導体層は、前記データ線と同一であるか、より広い幅で形成されている請求項1に記載の薄膜トランジスタアレイ基板。
  3. 前記半導体層の一部は、前記データ配線の周縁外部に露出している請求項1に記載の薄膜トランジスタアレイ基板。
JP2003420084A 2002-12-17 2003-12-17 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 Active JP4928712B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR2002-080812 2002-12-17
KR1020020080812A KR100905472B1 (ko) 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치

Publications (2)

Publication Number Publication Date
JP2004199074A JP2004199074A (ja) 2004-07-15
JP4928712B2 true JP4928712B2 (ja) 2012-05-09

Family

ID=32768475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003420084A Active JP4928712B2 (ja) 2002-12-17 2003-12-17 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置

Country Status (5)

Country Link
US (2) US7436474B2 (ja)
JP (1) JP4928712B2 (ja)
KR (1) KR100905472B1 (ja)
CN (1) CN100444004C (ja)
TW (1) TWI357590B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI485681B (zh) * 2005-08-12 2015-05-21 Semiconductor Energy Lab 顯示裝置
KR100647704B1 (ko) * 2005-09-26 2006-11-13 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR101229413B1 (ko) * 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
TWI299573B (en) 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
JP4245008B2 (ja) * 2006-05-10 2009-03-25 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR101255307B1 (ko) 2006-06-19 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101319301B1 (ko) 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101566766A (zh) * 2008-04-23 2009-10-28 深超光电(深圳)有限公司 画素布局结构及其制造方法
TWI398707B (zh) * 2008-05-16 2013-06-11 Au Optronics Corp 光感測單元及具有此光感測單元之畫素結構與液晶顯示面板
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN101872770B (zh) * 2009-04-27 2014-02-05 上海天马微电子有限公司 像素单元、共面转换型液晶显示装置及制造方法
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
KR102002858B1 (ko) 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR20160005295A (ko) * 2014-07-04 2016-01-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
CN104299972B (zh) * 2014-09-12 2018-07-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、液晶显示器
KR20170030105A (ko) 2015-09-08 2017-03-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20170035408A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105785682A (zh) * 2016-05-23 2016-07-20 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
CN106444197A (zh) * 2016-11-30 2017-02-22 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5461419A (en) * 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JP3239024B2 (ja) * 1994-09-29 2001-12-17 三洋電機株式会社 半導体装置の製造方法
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
KR100471771B1 (ko) * 1996-12-23 2005-02-03 삼성전자주식회사 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Tftアレイ基板および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP4184522B2 (ja) * 1999-01-29 2008-11-19 富士通株式会社 薄膜トランジスタ基板
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001312241A (ja) * 2000-05-02 2001-11-09 Sharp Corp 光変調情報表示装置および照明制御装置
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
KR100650400B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP2003172919A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置

Also Published As

Publication number Publication date
CN100444004C (zh) 2008-12-17
JP2004199074A (ja) 2004-07-15
US7768601B2 (en) 2010-08-03
TWI357590B (en) 2012-02-01
KR20040053636A (ko) 2004-06-24
US20040169812A1 (en) 2004-09-02
CN1508612A (zh) 2004-06-30
TW200419519A (en) 2004-10-01
US20090032818A1 (en) 2009-02-05
KR100905472B1 (ko) 2009-07-02
US7436474B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
TWI567800B (zh) 平面顯示設備及製造其之方法
JP5085750B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP5238923B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4772599B2 (ja) 液晶表示装置とその製造方法
JP4619997B2 (ja) 液晶表示装置とその製造方法
JP4139346B2 (ja) 平板表示装置及びその製造方法
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP5703208B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4662700B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
TWI455207B (zh) 半導體裝置的製造方法
US8013946B2 (en) Method for fabrication liquid crystal display device and diffraction mask therefor
US7955908B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP4179393B2 (ja) 表示装置及びその製造方法
US7553707B2 (en) Method for manufacturing a Liquid crystal display device
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP4308023B2 (ja) 表示装置用薄膜トランジスタアレイ基板の製造方法
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4302347B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
JP4833799B2 (ja) 画素アレイ基板の製造方法
US8957418B2 (en) Semiconductor device and display apparatus
US8854567B2 (en) Liquid crystal display device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Ref document number: 4928712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250