JP2009265568A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の優れた液晶表示装置を提供すること
【解決手段】本発明にかかる液晶表示装置は、透過画素電極１９１と反射画素電極１９２とを含む画素電極１９を有する液晶表示装置であって、ＴＦＴアレイ基板１０と、対向基板３０と、両基板を貼り合わせるシール材３７と、ＴＦＴアレイ基板３０上に形成され、画素電極１９の下に設けられた厚膜部と、厚膜部の外側に設けられた薄膜部とを有する有機膜１８と、対向基板３０上に形成され、両基板間の基板間隔を保持する柱状スペーサ３５と、表示領域４１の外側かつシール材３７の内側に形成され、表示領域４１の外側における基板間隔を画素電極１９上の基板間隔に応じて調整するギャップ保持用パッド２０と、を備え、柱状スペーサ３５は、ギャップ保持用パッド上２０と画素電極１９上とにおいて両基板間の基板間隔を保持するものである。
【選択図】 図５

Description

本発明は、液晶表示装置に関する。

液晶を用いた表示装置は、ＣＲＴに代わるフラットパネルディスプレイの一つとして、低消費電力や薄型であるという特徴を活かした製品への応用が盛んにされている。

液晶表示装置（Liquid Crystal Display：ＬＣＤ）には、単純マトリックス型ＬＣＤと、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）をスイッチング素子として用いるＴＦＴ−ＬＣＤとがある。ＴＦＴ−ＬＣＤは、携帯性、表示品位の点においてＣＲＴや単純マトリックス型ＬＣＤより優れており、ノート型パソコン等に広く実用化されている。一般的に、ＴＦＴ−ＬＣＤでは、ＴＦＴがアレイ状に形成されたＴＦＴアレイ基板と対向基板との間に液晶層が挟持される。そして、ＴＦＴアレイ基板および対向基板の外側にはそれぞれ偏光板が設けられ、さらに一方の側には光源が設けられている。このような構成により、ＴＦＴ−ＬＣＤは良好な表示が得られる。

ＴＦＴ−ＬＣＤには、光源として内蔵されたバックライトの光を透過させることにより画像表示を行う透過型の他に、外部から入射した光を反射板で反射させることにより画像表示を行う反射型がある。また、ＴＦＴ−ＬＣＤには、透過型と反射型の両者の機能を兼ね備えた半透過型がある。半透過型の液晶表示装置は、周囲光が明るい場合は外光の反射を利用し、暗い場合はバックライトを利用するため、屋内と屋外の両方の環境下で良好な表示特性を得ることができる。近年では、モバイル用表示装置の増加に伴い、携帯電話、携帯音楽プレーヤー等の小型ディスプレイや、携帯映像プレーヤー、ＰＤＡ、車載用ナビゲーション等の中型ディスプレイ向けに半透過型ＴＦＴ−ＬＣＤパネルの需要が大きくなってきている。

ＴＦＴ−ＬＣＤでは、ＴＦＴアレイ基板を作製するにあたり、半導体技術を用いてガラス基板上にＴＦＴをアレイ状に形成する必要があり、多くの工程数を必要とする。そのため、製造に必要となる装置の数が多くなり、製造コストが高くなるという問題がある。特に、半透過型ＴＦＴ−ＬＣＤでは、反射画素電極と透過画素電極の両方を形成する必要があるため、通常の透過型ＴＦＴ−ＬＣＤや反射型ＴＦＴ−ＬＣＤに比べて工程数が多くなり製造コストが増大してしまう。

そこで、例えば特許文献１には、半透過型ＴＦＴ−ＬＣＤのＴＦＴアレイ基板製造に用いるフォトマスク数を削減する技術が開示されている。特許文献１では、ハーフトーン露光技術を用いて、画素電極の反射画素電極と透過画素電極とを１回のフォトリソグラフィーで形成している。これにより、従来６回のフォトリソグラフィープロセスで形成していたＴＦＴアレイ基板を特許文献１は５回のフォトリソグラフィープロセスで形成することができ、フォトマスク数を削減できる。
特開２００５−２１５２７７号公報

特許文献１の方法で、反射画素電極と透過画素電極とを１回のフォトリソグラフィーで形成する場合、透過画素電極となる透明導電層と反射画素電極となる反射金属層とを成膜した後、まず、膜厚差を有するレジストパターンを形成する。この膜厚差を有するレジストパターンをマスクとして、反射金属層をエッチングする。次に、酸素プラズマ処理により、膜厚差を有するレジストパターンの薄膜部を除去する。その後、反射金属層と、薄膜部の除去されたレジストパターンとをマスクとして透明導電層をエッチングする。そして、薄膜部の除去されたレジストパターンをマスクとして反射金属層を再度エッチングする。これにより、透過画素部の反射金属層が除去されて、反射画素電極と透過画素電極とが形成される。

一般的に、膜厚差を有するレジストパターンの薄膜部を除去するには、例えば酸素プラズマ処理など、ドライエッチャーによりレジストを酸化分解する灰化除去（アッシング）を行われる。しかしながら、特許文献１の方法では、透明導電層が表面に露出した状態でアッシングを行うことになるため、異常放電が生じることがある。異常放電により、透明導電層だけでなく、その下に設けられた有機膜にまでもダメージを与えてしまう。また、さらに下層に設けられた配線が断線する等の不良を引き起こすこともある。

一方、これとは別に、アッシング時の異常放電を未然に防ぐために、アッシング前に露出している透明導電層を予め除去しておく方法がある。具体的には、膜厚差を有するレジストパターンをマスクとして透明導電層と反射金属層とをエッチングしてからアッシングを行い、薄膜部の除去されたレジストパターンをマスクとして反射金属層を再度エッチングする。この方法においても、特許文献１と同様に、反射画素電極と透過画素電極とを１回のフォトリソグラフィーで形成できる。

しかしながら、この方法では、透明導電層が除去されることでその下の有機膜が表面に露出してしまう。半透過型液晶表示装置では、良好な散乱特性を得るために、表面に凹凸パターンを有する有機膜が画素電極の下層に設けられている。この露出した部分の有機膜は、膜厚差を有するレジストパターンの薄膜部を除去するためのアッシングによって、レジストパターン同様に膜減りする。従って、有機膜の膜厚は、透明導電層に覆われた部分と覆われていない部分とで、大きく異なることとなる。

このようにして形成されたＴＦＴアレイ基板を用いた従来の液晶表示装置の断面図を図１９に示す。図１９において、ＴＦＴアレイ基板１０と対向基板３０とが互いに対向して配置されている。そして、これら両基板を貼り合わせるシール材３７との間の空間に液晶層３６が狭持されている。シール材３７は液晶表示装置の表示領域を囲うように枠状に形成されている。

ＴＦＴアレイ基板１０は、基板の上にゲート配線（不図示）及びソース配線（不図示）がそれぞれ絶縁膜（不図示）を介して形成されている。そして、これらゲート配線、ソース配線、絶縁膜などの上層に、有機膜１８が設けられている。有機膜１８上には、透過画素電極１９１と反射画素電極１９２とが積層された画素電極１９が各画素に形成されている。この画素電極１９がマトリクス状に配置された領域が表示領域４１となる。有機膜１８は、上述したように、透明導電層に覆われた部分と覆われていない部分とで膜厚が異なっている。そのため、透明導電層に覆われていない部分、すなわち画素間領域や額縁領域４２では、画素領域よりも有機膜１８の膜厚が薄い。

対向基板３０は、基板上にＢＭ３２、色材３３、及び対向電極３４等が形成されている。そして、対向電極３４の上には、対向するＴＦＴアレイ基板１０とのギャップを決定する柱状スペーサ３５が設けられている。柱状スペーサ３５は、表示領域４１と額縁領域４２とに形成される。具体的には、表示領域４１では、反射画素電極１９２と対向する部分に配設されている。一方、額縁領域４２では、表示領域４１の外側からシール材３７の内側にかけての領域に配設されている。しかし、この部分の有機膜１８は前述のように画素領域よりも膜厚が薄くなっているため、図１９に示すように、両基板間の間隔を均一に保つことができず、ギャップ不良となる。このギャップ不良により、表示領域４１の周辺部では表示むらなどの表示不良（周辺ギャップむら）が発生し、液晶表示装置の表示品位を劣化させてしまう。

近年、液晶パネルに求められる薄型化、軽量化を実現するために、用いられるガラス基板はＴＦＴアレイ基板１０、対向基板３０ともにますます薄くなり、機械的強度が弱くなってきている。ひいては、現在ではまだ主流ではないが、プラスティック基板が用いられることもある。このような状況下で、ＴＦＴアレイ基板１０と対向基板３０とを貼り合わせてパネル化する際にかかるセル内外からの圧力により基板が変形し、両基板間の間隔を均一に保つことがますます困難な状況となってきている。

本発明は、上記のような問題点を解決するためになされたものであり、表示品位の優れた液晶表示装置を提供することを目的とする。

本発明の第１の態様にかかる液晶表示装置は、透過画素電極と、前記透過画素電極上の一部に形成された反射画素電極とを含む画素電極を有する液晶表示装置であって、前記画素電極が形成されたアレイ基板と、前記アレイ基板と対向配置された対向基板と、表示領域を囲むよう枠状に形成され、前記アレイ基板と前記対向基板とを貼り合わせるシール材と、前記アレイ基板上に形成され、前記画素電極の下に設けられた厚膜部と、前記厚膜部の外側に設けられた薄膜部とを有する有機膜と、前記対向基板上に形成され、前記アレイ基板と前記対向基板との間の基板間隔を保持する柱状スペーサと、前記表示領域の外側かつ前記シール材の内側に形成され、前記表示領域の外側における前記基板間隔を前記画素電極上の前記基板間隔に応じて調整するギャップ保持用パッドと、を備え、前記柱状スペーサは、前記ギャップ保持用パッド上と前記画素電極上とにおいて前記アレイ基板と前記対向基板との間の基板間隔を保持するものである。

本発明の第２の態様にかかる液晶表示装置は、透過画素電極と、前記透過画素電極上の一部に形成された反射画素電極とを含む画素電極を有する液晶表示装置であって、前記画素電極が形成されたアレイ基板と、前記アレイ基板と対向配置された対向基板と、表示領域を囲むよう枠状に形成され、前記アレイ基板と前記対向基板とを貼り合わせるシール材と、前記アレイ基板上に形成され、前記反射画素電極の下に凹凸パターンを有する有機膜と、前記有機膜の上に形成された無機絶縁膜と、前記対向基板上に形成され、前記表示領域の外側かつ前記シール材の内側の領域と前記画素電極上とにおいて、前記アレイ基板と前記対向基板との間の基板間隔を保持する柱状スペーサと、を備えるものである。

本発明の第３の態様にかかる液晶表示装置は、透過画素電極と、前記透過画素電極上の一部に形成された反射画素電極とを含む画素電極を有する液晶表示装置であって、前記画素電極が形成されたアレイ基板と、前記アレイ基板と対向配置された対向基板と、表示領域を囲むよう枠状に形成され、前記アレイ基板と前記対向基板とを貼り合わせるシール材と、前記アレイ基板上に形成され、前記画素電極の下に設けられた厚膜部と、前記厚膜部の外側に設けられた薄膜部とを有する有機膜と、前記対向基板上に形成され、前記アレイ基板と前記対向基板との間の基板間隔を保持する柱状スペーサと、を備え、前記柱状スペーサは、前記画素電極と対向する位置に形成された第１柱状スペーサと、前記表示領域の外側かつ前記シール材の内側に形成された第２柱状スペーサと、を有し、前記第２柱状スペーサは、前記表示領域の外側における前記基板間隔と前記画素電極上の前記基板間隔の差に応じて、第１柱状スペーサより高く形成されているものである。

本発明によれば、表示品位の優れた液晶表示装置を提供することができる。

以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。

実施の形態１．
始めに、図１を用いて、本実施の形態に係る液晶表示装置について説明する。図１は、本実施の形態１に係る液晶表示装置の構成を示す正面図である。本実施の形態に係る液晶表示装置は、１つの画素に透過領域と反射領域とを有する半透過型の液晶表示装置である。この液晶表示装置の全体構成については、以下に述べる第１〜第６の実施形態で共通である。

本発明に係る液晶表示装置は、液晶表示パネル１を備えている。液晶表示パネル１は、薄膜トランジスタ（Thin Film Transistors：ＴＦＴ）アレイ基板１０と対向基板３０とが互いに対向して配置されている。

ＴＦＴアレイ基板１０には、表示領域４１と表示領域４１を囲むように設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）１２と複数のソース配線（映像信号線）１６とが形成されている。複数のゲート配線１２は平行に設けられている。同様に、複数のソース配線１６は平行に設けられている。ゲート配線１２とソース配線１６とは、互いに交差するように形成されている。ゲート配線１２とソース配線１６とは直交している。隣接するゲート配線１２とソース配線１６とで囲まれた領域が画素４９となる。従って、ＴＦＴアレイ基板１０では、画素４９がマトリクス状に配列される。

更に、ＴＦＴアレイ基板１０の額縁領域４２に、制御回路４５が搭載されたフレキシブル基板４７、及び制御回路４６が搭載されたフレキシブル基板４８が接続されている。ゲート配線１２は、表示領域４１から額縁領域４２まで延設されている。そして、ゲート配線１２は、ＴＦＴアレイ基板１０の端部で、ゲート配線端子（ゲート端子）４４を介して制御回路４６と接続される。ソース配線１６も同様に、表示領域４１から額縁領域４２まで延設されている。そして、ソース配線１６は、ＴＦＴアレイ基板１０の端部で、ソース配線端子（ソース端子）４３を介して制御回路４５と接続される。

制御回路４５、４６に外部からの各種信号が供給される。制御回路４６は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線１２に供給する。このゲート信号によって、ゲート配線１２が順次選択されていく。制御回路４５は外部からの制御信号や、表示データに基づいて表示信号をソース配線１６に供給する。これにより、表示データに応じた表示電圧を各画素４９に供給することができる。なお、制御回路４５は、液晶表示パネル１、フレキシブル基板４７、及びＦＰＣ（Flexible Printed Circuit）（図示せず）の上に分割されて搭載されてもよい。同様に、制御回路４６は、液晶表示パネル１、フレキシブル基板４８、及びＦＰＣの上に分割されて搭載されてもよい。さらに、制御回路４５、４６の一部は、ＴＦＴアレイ基板１０の上に形成されてもよい。

画素４９内には、少なくとも１つのＴＦＴ５０が形成されている。ＴＦＴ５０はソース配線１６とゲート配線１２の交差点近傍に配置される。例えば、このＴＦＴ５０が画素電極に表示電圧を供給する。即ち、ゲート配線１２からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線１６から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極との間に、表示電圧に応じた電界が生じる。なお、ＴＦＴアレイ基板１０の表面には、配向膜（図示せず）が形成されている。画素４９内の詳細な構成については後述する。

一方、対向基板３０は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板３０には、カラーフィルタ（色材）、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。対向基板３０の詳細な構成については後述する。なお、対向電極は、ＴＦＴアレイ基板１０側に配置される場合もある。ＴＦＴアレイ基板１０と対向基板３０とは、シール材３７を介して貼り合わされている。シール材３７は、表示領域４１を囲むよう枠状に設けられている。そして、ＴＦＴアレイ基板１０と対向基板３０との間に液晶層３６が狭持される。即ち、ＴＦＴアレイ基板１０と対向基板３０との間には液晶が導入されている。更に、ＴＦＴアレイ基板１０と対向基板３０との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネル１の反視認側には、バックライトユニット等が配設される。

画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、透過領域では、ＴＦＴアレイ基板側に設けられた偏光板によって、バックライトユニットからの光が直線偏光になる。そして、この直線偏光がＴＦＴアレイ基板１０側の位相差板、液晶層、及び対向基板３０側の位相差板を通過することによって、偏光状態が変化する。一方、反射領域では、液晶表示パネルの視認側から入射した外光が、対向基板２側の偏光板によって直線偏光になる。そして、この光が、対向基板３０側の位相差板、及び液晶層を往復することによって、偏光状態が変化する。

そして、偏光状態によって、対向基板３０側の偏光板を通過する光量が変化する。即ち、バックライトユニットから液晶表示パネル１を透過する透過光、及び液晶表示パネル１で反射される反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。

次に、ＴＦＴアレイ基板１０の画素構成について、図２及び図３を用いて詳細に説明する。図２は、本実施の形態１に係るＴＦＴアレイ基板１０の画素構成を示す平面図である。図３は、図２のIII−III断面図である。図２は、ＴＦＴアレイ基板１０上の画素４９の１つを示す平面図である。ＴＦＴアレイ基板１０上には、このような画素４９がマトリクス状に複数配置されている。なお、ここでは、チャネルエッチ型のＴＦＴ５０が形成されている場合について例示的に説明をする。

図２及び図３において、ＴＦＴアレイ基板１０は、ガラスやプラスチック等の透明な絶縁性の基板１１上に、その一部がゲート電極１２１を構成するゲート配線１２が形成されている。よって、ゲート配線１２は、ＴＦＴ５０のゲート電極１２１と電気的に接続されている。

また、基板１１上には、補助容量電極１２２がゲート配線１２と同じ層によって形成されている。補助容量電極１２２は、ゲート配線１２と離間して設けられ、ゲート配線１２と平行して延在している。すなわち、隣接するゲート配線１２の間に補助容量電極１２２が配設されている。ここでは、補助容量電極１２２は、画素４９の反射領域に配設されている。補助容量電極１２２は、後述する画素電極１９との間で安定した表示を可能とするための保持容量を構成する。保持容量は、各画素４９に接続されるＴＦＴ５０がオフになった後もＴＦＴ５０からの駆動電圧を保持する。

ゲート配線１２、ゲート電極１２１、及び補助容量電極１２２は、例えば膜厚２５０ｎｍのＭｏによって形成されている。

これらゲート配線１２、ゲート電極１２１、及び補助容量電極１２２を覆うようにゲート絶縁膜１３が設けられている。ゲート絶縁膜１３は、例えば膜厚４００ｎｍのＳｉＮにより形成されている。ゲート絶縁膜１３を介してゲート電極１２１の対面には、半導体層１４が設けられている。半導体層１４は、例えば膜厚１３０ｎｍのアモルファスシリコン（ａ−Ｓｉ（ｉ））などにより形成されている。

また、半導体層１４上の両端に、導電性不純物がドーピングされたオーミックコンタクト膜１５がそれぞれ形成されている。オーミックコンタクト膜１５に対応する半導体層１４の領域は、ソース・ドレイン領域となる。具体的には、図３中の左側のオーミックコンタクト膜１５に対応する半導体層１４の領域がソース領域となる。そして、図３中の右側のオーミックコンタクト膜１５に対応する半導体層１４の領域がドレイン領域となる。このように、半導体層１４の両端にはソース・ドレイン領域が形成されている。そして、半導体層１４のソース・ドレイン領域に挟まれた領域がチャネル領域となる。半導体層１４のチャネル領域上には、オーミックコンタクト膜１５は形成されていない。オーミックコンタクト膜１５は、例えば、リン（Ｐ）等の不純物が高濃度にドーピングされた、ｎ型アモルファスシリコン（ａ−Ｓｉ（ｎ））などにより５０ｎｍの膜厚で形成されている。

オーミックコンタクト膜１５の上に、ソース電極１６１及びドレイン電極１６２が形成されている。具体的には、ソース領域側のオーミックコンタクト膜１５上に、ソース電極１６１が形成されている。そして、ドレイン領域側のオーミックコンタクト膜１５の上に、ドレイン電極１６２が形成されている。このように、チャネルエッチ型のＴＦＴ５０が構成されている。そして、ソース電極１６１及びドレイン電極１６２は、半導体層１４のチャネル領域の外側へ延在するように形成されている。すなわち、ソース電極１６１及びドレイン電極１６２は、オーミックコンタクト膜１５と同様、半導体層１４のチャネル領域上には形成されない。

ソース電極１６１は、半導体層１４のチャネル領域の外側へ延在し、ソース配線１６と繋がっている。よって、ソース配線１６は、ＴＦＴ５０のソース電極１６１と電気的に接続されている。ソース配線１６は、ゲート絶縁膜１３上に形成され、基板１１上においてゲート配線１２と交差する方向に直線的に延在するように配設されている。したがって、ソース配線１６は、ゲート配線１２との交差部において分岐してからゲート配線１２に沿って延在し、ソース電極１６１となる。なお、図２には図示していないが、図３に示すように、半導体層１４と同層のパターン及びオーミックコンタクト膜１５と同層のパターンからなる積層膜をゲート配線１２とソース配線１６の交差部に配設してもよい。これにより、ゲート配線１２とソース配線１２との間の絶縁耐性を向上できる。

一方、ドレイン電極１６２は、半導体層１４のチャネル領域の外側へ延在し、ＴＦＴ５０の外側へと延在する延在部を有している。ソース電極１６１、ドレイン電極１６２、及びソース配線１６は、例えば膜厚３００ｎｍのＭｏによって形成されている。

これらソース電極１６１、ドレイン電極１６２、及びソース配線１６を覆うように、層間絶縁膜１７が設けられている。よって、層間絶縁膜１７は、ＴＦＴ５０を覆っている。層間絶縁膜１７は、膜厚１００ｎｍのＳｉＮにより形成されている。さらに、層間絶縁膜１７の上に、有機膜１８が積層されている。ＴＦＴ５０のドレイン電極１６２上には、有機膜１８及び層間絶縁膜１７にコンタクトホール１８１が設けられている。コンタクトホール１８１は、有機膜１８及び層間絶縁膜１７を貫通し、ＴＦＴ５０のドレイン電極１６２に到達する。

有機膜１８は、画素電極１９を形成するための下地層となる有機樹脂膜であり、ソース配線１６、ゲート配線１２、補助容量電極１２２や、ＴＦＴ５０などによって生じた基板１１上の凹凸を平坦化する。本実施の形態にかかる液晶表示装置は半透過型であり、画素４９は透過領域及び反射領域を有している。反射領域では、反射光を適切な散乱分布とするため、有機膜１８の表面に凹凸パターン１８５が形成されている。なお、後述する画素電極１９に覆われていない領域の有機膜１８は、画素電極１９に覆われた領域より膜厚が薄くなっている。ここでは、画素電極１９に覆われた領域の有機膜１８の膜厚は、例えば３６００ｎｍ程度である。

有機膜１８の上には、コンタクトホール１８１を介してドレイン電極１６２と接続する画素電極１９が設けられている。画素電極１９は、透過領域では透過画素電極１９１の単層構造であり、反射領域では透過画素電極１９１の上に反射画素電極１９２が積層された積層構造となっている。すなわち、透過画素電極１９１は、透過領域と反射領域の両方に設けられている。透過画素電極１９１は、ここでは、例えばＩＴＯ、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等の透明導電層によって８０ｎｍの膜厚に形成されている。一方、反射画素電極１９２は、反射領域のみに設けられている。反射画素電極１９２は、ここでは例えば、膜厚５０ｎｍのＭｏ膜の上に膜厚３００ｎｍのＡｌＣｕ膜が積層された反射金属層によって形成されている。また、液晶層３６との仕事関数を透過領域と反射領域との間で調整するため、画素電極１９は、図３に示すように上部透明導電層１９３を反射画素電極１９２上にさらに積層した構成としてもよい。この場合、上部透明導電層１９３は、例えば膜厚５ｎｍのＩＴＯ、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等の透明導電層によって形成される。

続いて、液晶表示パネル１の表示領域４１周辺部とその外側の構成について図４及び図５を用いて説明する。図４は、本実施の形態１に係る液晶表示パネル１の表示領域４１周辺部とその外側の構成を示す拡大平面図である。また、図５は、図４のV−V断面図であり、本実施の形態１に係る液晶表示パネル１の表示領域４１周辺部とその外側の構成を模式的に示している。なお、図４では、説明の便宜上のため、ＴＦＴアレイ基板１０側の構成のみが記載されており、対向基板３０側の構成については省略している。また、図５では、ＴＦＴアレイ基板１０の構成は模式的に記載されており、ゲート配線１２、ソース配線１６、ＴＦＴ５０等の構成要素が適宜省略して記載されている。

図４及び図５において、図２及び図３で詳述したとおり、ＴＦＴアレイ基板１０の基板１１上には、ゲート配線１２、ソース配線１６、ＴＦＴ５０などの上層に、有機膜１８が配設されている。この有機膜１８は、表示領域４１から額縁領域４２まで基板１１上の略全面にわたって形成されている。有機膜１８の上には、透過画素電極１９１と反射画素電極１９２との積層からなる画素電極１９が、各画素４９に形成されている。そして、図５に示すように、この画素電極１９が設けられた領域（画素領域）では、図１９に示した従来例と同様、隣接する画素電極１９間の領域（画素間領域）よりも有機膜１８の膜厚が厚くなっている。すなわち、表示領域４１では、画素領域に有機膜１８の厚膜部、画素間領域に有機膜１８の薄膜部がそれぞれ形成される。

また、有機膜１８には、表示領域４１の外側の額縁領域４２に、画素間領域と同様の薄膜部が形成されている。ここで、本実施の形態では、この額縁領域４２のうち、表示領域４１の外側からシール材３７の内側にかけての領域内に、画素領域と同様の有機膜１８の厚膜部が設けられている。そして、この有機膜１８の厚膜部の上には、透過画素電極１９１と同層の透明導電層１９１ｄが形成されている。このように、本実施の形態では、有機膜１８の厚膜部の上に透明導電層１９１ｄが積層されたギャップ保持用パッド２０が、表示領域４１の外側かつシール材３７の内側の領域に設けられている。

ギャップ保持用パッド２０は、例えば図４に示すように、枠状のシール材３７の各辺に沿って、帯状に形成されている。

このようなＴＦＴアレイ基板１０の対面には、シール材３７を介して対向基板３０が貼り合わされている。図５に示すように、対向基板３０は、基板３１のＴＦＴアレイ基板１０と対向する面に、顔料あるいはクロム等の金属から成り光を遮光するブラックマトリクス３２が形成されている。ブラックマトリクス３２は、ソース配線１６及びゲート配線１２と対向する領域に設けられており、その形状は格子状になっている。また、ブラックマトリクス３２は、表示領域４１を囲むように枠状に形成されている。そして、ブラックマトリクス３２間を埋めるように顔料あるいは染料からなる色材３３が形成されている。色材３３は例えばＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタである。

さらにブラックマトリクス３２及び色材３３を覆うように、対向電極３４が形成されている。対向電極３４は、ＴＦＴアレイ基板１０の画素電極１９との間に電界を生じさせ、液晶層３６の液晶を駆動する。なお、色材３３と対向電極３４との間にＳｉＮ等からなる保護膜が設けられていてもよい。保護膜は、対向電極３４と同様、対向基板３０の基板３１上全体に形成される。対向電極３４の上には、柱状スペーサ３５が設けられている。柱状スペーサ３５は、ＴＦＴアレイ基板１０と対向基板３０とシール材３７とに囲まれた空間において表示領域４１と額縁領域４２とに設けられ、両基板間のギャップを保持する。表示領域４１に設けられた柱状スペーサ３５は、反射画素電極１９２と対向する部分に配設されている。額縁領域４２に設けられた柱状スペーサ３５は、ギャップ保持用パッド２０と対向する部分に配設されている。柱状スペーサ３５は、樹脂等の材料によって形成され、柱状の形状を有している。表示領域４１の柱状スペーサ３５は、表示領域４１と額縁領域４２とで同じ高さに形成されている。

上記のように構成された本実施の形態にかかる液晶表示パネル１は、互いに対向するＴＦＴアレイ基板１０の表面と対向基板３０の表面との間の距離が、ギャップ保持用パッド２０部と画素領域とでほぼ同等となる。従って、ギャップ保持用パッド２０部と対向する位置に設けられた柱状スペーサ３５によって、両基板間の間隔を表示領域４１と同等に保つことができ、両基板間の間隔が液晶表示パネル１全体にわたって均一に保たれる。このように、ギャップ保持用パッド２０は、液晶表示パネル１において、表示領域の外側における基板間隔を画素電極１９上の基板間隔に応じて調整する機能を有する。

次に、本実施の形態に係る液晶表示装置の製造方法について図６及び図７を用いて説明する。図６及び図７は、本実施の形態１に係るＴＦＴアレイ基板１０の製造工程を示した断面図である。なお、図６及び図７の各図において右側には、図２のIII−III断面に相当する画素４９内の断面図を示している。また、図６及び図７の各図において左側には、ゲート端子４４部、ソース端子４３部、及びギャップ保持用パッド２０部の断面図を記している。

まず初めに、ガラスなどの透明絶縁性基板からなる基板１１上に、ゲート電極１２１等となる電極膜を成膜する。例えば、スパッタ装置等を用いて、膜厚２５０ｎｍのＭｏを基板１１全面に成膜する。次に、写真製版工程（フォトリソグラフィープロセス）によって、この電極膜の上にレジストパターンを形成する。そして、このレジストパターンから露出した電極膜をウェットエッチング処理等により除去して、電極膜をパターニングする。その後、レジスト剥離処理を行い、レジストパターンを除去すると、図６（ａ）に示すように、ゲート配線１２、ゲート電極１２１、補助容量電極１２２、及びゲート端子４４が形成される。

これらゲート配線１２、ゲート電極１２１、補助容量電極１２２、及びゲート端子４４を覆うように、ゲート絶縁膜１３を成膜する。例えば、ＣＶＤ装置を用いて、ゲート絶縁膜１３として膜厚４００ｎｍのＳｉＮを基板１１全面に成膜する。続いて、ゲート絶縁膜１３の上に、半導体層１４とオーミックコンタクト膜１５とをこの順に成膜する。例えば、ＣＶＤ装置を用いて、半導体層１４として膜厚１３０ｎｍのａ−Ｓｉ（ｉ）を基板１１全面に成膜した後、リン（Ｐ）等の不純物を添加した膜厚５０ｎｍのａ−Ｓｉ（ｎ）をオーミックコンタクト膜１５として基板１１全面に成膜する。

その後、写真製版工程により、オーミックコンタクト膜１５の上にレジストパターンを形成する。そして、ドライエッチング処理等により、オーミックコンタクト膜１５及び半導体層１４を島状にパターニングする。レジストパターンを除去すると、図６（ｂ）に示すように、ゲート絶縁膜１３を介してゲート電極１２１の対面に半導体層１４及びオーミックコンタクト膜１５が形成される。なお、図６（ｂ）のように、ゲート配線１２のうち、ソース配線１６との交差部となる領域上に、半導体層１４及びオーミックコンタクト膜１５の積層パターンを形成してもよい。

次に、半導体層１４及びオーミックコンタクト膜１５を覆うように、ソース電極１６１、ドレイン電極１６２等となる電極膜を成膜する。例えば、スパッタ装置等を用いて、膜厚３００ｎｍのＭｏを基板１１全面に成膜する。次に、写真製版工程によって、この電極膜の上にレジストパターンを形成する。そして、ウェットエッチング処理等により、この電極膜をパターニングする。これにより、ソース配線１６、ソース電極１６１、ドレイン電極１６２、及びソース端子４３が形成される。続いて、ソース電極１６１又はドレイン電極１６２に覆われず表面に露出したオーミックコンタクト膜１５を、ドライエッチング処理等により除去する。これにより、ソース電極１６１とドレイン電極１６２の間の半導体層１４が露出し、チャネル領域が形成される。その後、レジスト剥離処理を行い、レジストパターンを除去すると、図６（ｃ）に示すような構成となる。

次に、ソース配線１６、ソース電極１６１、ドレイン電極１６２、及びソース端子４３を覆うように、層間絶縁膜１７を成膜する。例えば、ＣＶＤ装置を用いて、層間絶縁膜１７として膜厚１００ｎｍのＳｉＮを基板１１全面に成膜する。続いて、層間絶縁膜１７の上に、感光性を有する有機膜１８を平坦部の膜厚が３６００ｎｍ程度となるように塗布する。その後、写真製版工程を行い、有機膜１８をパターニングする。これにより、ドレイン電極１６２、ゲート端子４４、及びソース端子４３上の有機膜１８が除去されて開口部が形成されるとともに、反射領域の有機膜１８に凹凸パターン１８５が形成される。

その後、この有機膜１８をマスクとして、ドライエッチング等により層間絶縁膜１７及びゲート絶縁膜１３をパターニングする。これにより、図６（ｄ）に示すように、ドレイン電極１６２上の層間絶縁膜１７が除去され、ドレイン電極１６２に到達するコンタクトホール１８１が形成される。また、ソース端子４３上の層間絶縁膜１７が除去され、ソース端子４３に到達するコンタクトホール１８２が形成される。さらに、ゲート端子４４上の層間絶縁膜１７及びゲート絶縁膜１３が除去され、ゲート端子４４に到達するコンタクトホール１８３が形成される。

次に、有機膜１８上に、透過画素電極１９１となる透明導電層１９１ｄと、反射画素電極１９２となる反射金属層１９２ｄとを順次成膜する。例えば、スパッタ装置を用いて、透明導電層１９１ｄとして膜厚８０ｎｍのＩＴＯを基板１１全面に成膜する。透明導電層１９１ｄには、ＩＴＯの他に、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等を用いることができる。そして、反射金属層として膜厚５０ｎｍのＭｏ、膜厚３００ｎｍのＡｌＣｕを基板１１全面にこの順で成膜する。ここでは、連続して、膜厚５ｎｍのＩＴＯを上部透明導電層１９３として基板１１全面に成膜する。なお、上部透明導電層１９３には、ＩＴＯの他に、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等を用いることができる。これにより、図６（ｅ）に示すように、コンタクトホール１８１、１８２、１８３は、透明導電層１９１ｄ、反射金属層１９２ｄ、及び上部透明導電層１９３によって覆われる。

続いて、上部透明導電層１９３の上にレジストをスピンコート法などにより塗布した後、ハーフトーン等の複数階調露光を用いた写真製版工程によって、膜厚差を有するレジストパターン２５を形成する。画素領域では、透過画素電極部の膜厚が反射画素電極部の膜厚より薄くなるようにレジストパターン２５を形成する。すなわち、レジストパターン２５は、画素４９の反射画素電極部に厚膜部２５ａ、透過画素電極部に薄膜部２５ｂが設けられている。このとき、本実施の形態では、ゲート端子部及びソース端子部に厚膜部２５ａと、ギャップ保持用パッド部に薄膜部２５ｂとなるレジストパターン２５を形成する。

そして、このレジストパターン２５をマスクとして、ウェットエッチング処理などによって、上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄを、順次もしくは一括でパターニングする。これにより、図７（ｆ）に示すように、レジストパターン２５に覆われない領域の上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄが除去され、有機膜１８が露出する。

次に、アッシング処理を行ってレジストパターン２５の薄膜部２５ｂを除去する。レジストパターン２５の厚膜部２５ａは、膜厚が薄くなり、レジストパターン２５ｃとして残存する。すなわち、図７（ｇ）に示すように、薄膜部２５ｂの除去されたレジストパターン２５は、レジストパターン２５ｃとなる。これにより、ギャップ保持用パターン部上のレジストパターン２５が除去される。また、上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄから露出した部分の有機膜１８は、このときのアッシング処理によって同時に膜減りし、有機膜１８に薄膜部が形成される。このとき、本実施の形態では、ギャップ保持用パッド部の有機膜１８は、上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄによって覆われているので、膜減りしない。このようにして、ギャップ保持用パッド部に画素領域と同様の厚膜部が設けられた有機膜１８が形成される。

アッシング後、レジストパターン２５ｃをマスクとしてウェットエッチング処理等を行い、上部透明導電層１９３及び反射金属層１９２ｄを選択的にパターニングする。これにより、透過画素電極部とギャップ保持用パッド部の上部透明導電層１９３及び反射金属層１９２ｄが除去され、透明導電層１９１ｄが露出する。その後、レジスト剥離液を用いてレジストパターン２５ｃを除去する。これにより、図７（ｈ）に示すように、透過画素電極１９１上の一部に反射画素電極１９２と上部透明導電層１９３が積層された画素電極１９が形成される。また、コンタクトホール１８２、１８３を介してソース端子４３及びゲート端子４４と接続するソース端子パッド及びゲート端子パッドが、透明導電層１９１ｄ、反射金属層１９２ｄ、及び上部透明導電層１９３の積層膜によって形成される。さらに、有機膜１８の厚膜部の上に透明導電層１９１ｄが積層されたギャップ保持用パッド２０が形成される。

上記方法で上部透明導電層１９３及び反射金属層１９２ｄをパターニングすることにより、上部透明導電層１９３及び反射画素電極１９２のパターン端部が透過画素電極１９１のパターン端部の内側となるように画素電極１９が階段状に形成される。すなわち、反射画素電極１９２が透過画素電極１９１からはみ出して庇状（オーバーハング形状）とならない。よって、画素電極１９が庇形状であることに起因する後続工程の不良発生を防止できる。以上の工程を経て本実施の形態に係るＴＦＴアレイ基板１０が完成する。

このように作製したＴＦＴアレイ基板１０の上に、転写法等により配向膜を形成する。次に、配向膜に熱を加え硬化させた後、この配向膜に対して、液晶層３６との接触面に一方向にミクロな傷をつける配向処理（ラビング処理）を施す。

一方、別の基板３１上に、写真製版工程によりブラックマトリクス３２を形成する。ブラックマトリクス３２は、顔料を含む樹脂あるいはクロム等の金属を用いることができる。ブラックマトリクス３２の上からブラックマトリクス３２間を埋めるように、色材３３を写真製版工程により形成する。色材３３は、顔料あるいは染料からなる感光性樹脂を用いることができる。そして、ここでは、ブラックマトリクス３２及び色材３３を覆うように、ＳｉＮ等の保護膜を基板３１の略全面に形成する。この保護膜の上に、対向電極３４を基板３１の略全面に形成する。対向電極３４として、ＩＴＯ等からなる透明導電膜が用いられる。

このように対向電極３４が設けられた対向基板３０上に、ＴＦＴアレイ基板１０と同様、配向膜を形成し、ラビング処理を行う。そして、配向膜の上に、柱状スペーサ３５となるフォトレジスト（観光性樹脂）を塗布する。そして、写真製版工程によってフォトレジストをパターニングし、柱状スペーサ３５を形成する。このとき、後述する基板貼り合わせ工程において、ＴＦＴアレイ基板１０の反射画素電極１９２に対向する位置と、ギャップ保持用パッド２０に対向する位置とに、柱状スペーサ３５を形成しておく。以上のような工程を経て、柱状スペーサ３５を有する対向基板３０が形成される。

次に、シール材３７を塗布して、ＴＦＴアレイ基板１０と対向基板３０とを貼り合せる（基板貼り合わせ工程）。このとき、柱状スペーサ３５が反射画素電極１９２及びギャップ保持用パッド２０に対向する位置に配置されるよう、ＴＦＴアレイ基板１０と対向基板３０とを貼り合せる。ＴＦＴアレイ基板１０と対向基板３０とを貼り合わせた後、真空注入法等により、液晶注入口から液晶を注入する（液晶注入工程）。そして、液晶注入口を封止する（封止工程）。このようにして、本実施の形態の液晶表示パネル１が完成する。

このように、本実施の形態では、対向基板３０の柱状スペーサ３５がＴＦＴアレイ基板１０の反射画素電極１９２及びギャップ保持用パッド２０と対向配置され、両基板間の間隔を保持する。そのため、基板貼り合わせ工程、液晶注入工程、及び封止工程を通してＴＦＴアレイ基板１０と対向基板３０との間に圧力が加わるが、両基板間の間隔を液晶表示パネル１全体にわたり均一に保つことができる。

その後、ＴＦＴアレイ基板１０及び対向基板３０の外側に、偏光板を貼着する。そして、制御基板を実装して、バックライトユニット等を取り付ける。以上の工程を経て、本実施の形態に係る液晶表示装置が完成する。

このように、本実施の形態では、ＴＦＴアレイ基板１０上の表示領域４１の外側かつシール材３７の内側の領域に、透過画素電極１９１と同層の透明導電層１９１ｄを設けてギャップ保持用パッド２０を形成する。これにより、透明導電層１９１ｄの下には、反射画素電極１９２の下と同様、有機膜１８の厚膜部が形成される。そして、反射画素電極１９２及びギャップ保持用パッド２０の対面に対向基板３０の柱状スペーサ３５が位置するように両基板を貼り合わせる。これにより、ギャップ保持用パッド２０上では、対向基板３０表面との距離が反射画素電極１９２上とほぼ同等となり、これらの部分で柱状スペーサ３５が両基板間の間隔を保持することとなる。よって、両基板間の間隔は、表示領域４１の外側と内側とで同等となる。従って、表示領域４１の周辺部に発生する表示むらを抑制することができ、表示品位の優れた液晶表示装置を提供できる。

なお、上記説明では、ギャップ保持用パッド２０をシール材３７の各辺に沿って帯状に形成して、１つのギャップ保持用パッド２０に複数の柱状スペーサ３５を対向配置させたが、ギャップ保持用パッド２０の形状はこれに限定されるものではない。図８は、本実施の形態１の別の実施例に係る液晶表示パネル２の表示領域４１周辺部とその外側の構成を示す拡大平面図である。また、図９は、本実施の形態１の別の実施例に係る液晶表示パネル２の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。なお、図８では、ＴＦＴアレイ基板１０側の構成のみが記載されており、対向基板３０側の構成については省略している。また、図９では、ＴＦＴアレイ基板１０の構成は模式的に記載されている。例えば図８及び図９に示すように、柱状スペーサ３５が内包できる程度の大きさでギャップ保持用パッド２０を形成して、１つのギャップ保持用パッド２０に柱状スペーサ３５のそれぞれを対向配置させてもよい。

実施の形態２．
本実施の形態に係る液晶表示装置について、図１０を用いて説明する。本実施の形態にかかる液晶表示装置の基本的構成は、実施の形態１と同様であるため、同様の内容については、説明を省略する。本実施の形態では、ギャップ保持用パッド２０の構成が実施の形態１と異なっている。図１０は、本実施の形態２に係る液晶表示パネル３の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。図１０では、図４のV−V断面図に相当する断面が記載されている。

図１０において、図５と同じ構成部分については同一の符号を付し、差異について説明する。図１０に示すように、実施の形態１と同様、ＴＦＴアレイ基板１０上における表示領域４１の外側かつシール材３７の内側の領域にギャップ保持用パッド２０が設けられている。本実施の形態では、ギャップ保持用パッド２０は、有機膜１８の厚膜部の上に、透過画素電極１９１と同層の透明導電層１９１ｄと、反射画素電極１９２と同層の反射金属層１９２ｄとが積層された構成となっている。なお、画素電極１９が仕事関数を調整するための上部透明導電層１９３を反射画素電極１９２上に有する構成の場合は、ギャップ保持用パッド２０は、反射金属層１９２ｄの上に上部透明導電層１９３がさらに積層された構成となる。

そして、対向基板３０の柱状スペーサ３５がＴＦＴアレイ基板１０の反射画素電極１９２とギャップ保持用パッド２０とに対向配置されるように、ＴＦＴアレイ基板１０と対向基板３０とがシール材３７を介して貼り合わされている。

次に、本実施の形態に係る液晶表示装置の製造方法について図１１及び図１２を用いて説明する。図１１及び図１２は、本実施の形態２に係るＴＦＴアレイ基板１０の製造工程を示した断面図である。なお、図１１及び図１２の各図において右側には、図６及び図７と同様、図２のIII−III断面に相当する画素４９内の断面図を示している。また、図１１及び図１２の各図において左側には、ゲート端子４４部、ソース端子４３部、及びギャップ保持用パッド２０部の断面図を記している。本実施の形態では、ギャップ保持用パッド２０の形成工程が実施の形態１と異なっていて、それ以外の工程については実施の形態１と同様であるため説明を省略する。

実施の形態１と同様、初めに、ゲート電極１２１となる電極膜を基板１１全面に成膜する。写真製版、エッチング、レジスト除去の工程を経て、この電極膜をパターニングする。これにより、ゲート配線１２、ゲート電極１２１、補助容量電極１２２、及びゲート端子４４が基板１１上に形成され、図１１（ａ）の構成とする。これらを覆うように、ゲート絶縁膜１３、半導体層１４、及びオーミックコンタクト膜１５を成膜する。その後、写真製版工程により、半導体層１４及びオーミックコンタクト膜１５をパターニングして、図１１（ｂ）の構成とする。

次に、これらを覆う電極膜を、実施の形態１と同様に成膜する。そして、写真製版、エッチングの工程を経て、ソース配線１６、ソース電極１６１、ドレイン電極１６２、及びソース端子４３を形成する。続いて、実施の形態１と同様に、ソース電極１６１とドレイン電極１６２間のオーミックコンタクト膜１５をエッチングにより除去して、チャネル領域を形成する。その後、レジスト除去工程を経て、図１１（ｃ）の構成となる。

チャネル領域の形成後、実施の形態１と同様、これらの上に層間絶縁膜１７を形成する。続いて、層間絶縁膜１７の上に、写真製版工程によって、凹凸パターン１８５と開口部とを有する有機膜１８を形成する。この有機膜１８をマスクとして、エッチングを行う。これにより、図１１（ｄ）のように、ドレイン電極１６２に到達するコンタクトホール１８１、ゲート端子４４に到達するコンタクトホール１８３、及びソース端子４３に到達するコンタクトホール１８２が形成される。

そして、実施の形態１と同様、有機膜１８上に、透明導電層１９１ｄ及び反射金属層１９２ｄを順次成膜する。実施の形態１と同様に、ここでは、反射金属層１９２ｄの上にさらに上部透明導電層１９３を成膜する。これにより、図１１（ｅ）に示すように、コンタクトホール１８１、１８２、１８３は、透明導電層１９１ｄ、反射金属層１９２ｄ、及び上部透明導電層１９３によって覆われる。

続いて、上部透明導電層１９３の上にレジストをスピンコート法などにより塗布した後、ハーフトーン等の複数階調露光を用いた写真製版工程によって、膜厚差を有するレジストパターン２５を形成する。本実施の形態では、図１２（ｆ）に示すように、反射画素電極部、ゲート端子部、ソース端子部、及びギャップ保持用パッド部にレジストパターン２５の厚膜部２５ａを形成する。また、透過画素電極部にレジストパターン２５の薄膜部２５ｂを形成する。すなわち、ギャップ保持用パッド部には、実施の形態１では薄膜部２５ｂを形成したが、本実施の形態では厚膜部２５ａを形成する。

そして、このレジストパターン２５をマスクとして、ウェットエッチング処理などによって、上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄを、順次もしくは一括でパターニングする。これにより、図１２７（ｆ）に示すように、レジストパターン２５に覆われない領域の上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄが除去され、有機膜１８が露出する。

次に、アッシング処理を行ってレジストパターン２５の薄膜部２５ｂを除去する。薄膜部２５ｂの除去されたレジストパターン２５は、図１２（ｇ）に示すように、レジストパターン２５ｃとなる。これにより、ギャップ保持用パターン部上のレジストパターンの厚膜部２５ａは、膜厚が薄くなり、レジストパターン２５ｃとして残存する。また、上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄから露出した部分の有機膜１８は、このときのアッシング処理によって同時に膜減りし、有機膜１８に薄膜部が形成される。このとき、本実施の形態では、ギャップ保持用パッド部の有機膜１８は、上部透明導電層１９３、反射金属層１９２ｄ、及び透明導電層１９１ｄによって覆われているので、膜減りしない。このようにして、ギャップ保持用パッド部に画素領域と同様の厚膜部が設けられた有機膜１８が形成される。

アッシング後、レジストパターン２５ｃをマスクとしてウェットエッチング処理等を行い、上部透明導電層１９３及び反射金属層１９２ｄを選択的にパターニングする。これにより、透過画素電極部の上部透明導電層１９３及び反射金属層１９２ｄが除去され、透明導電層１９１ｄが露出する。その後、レジスト剥離液を用いてレジストパターン２５ｃを除去する。これにより、図１２（ｈ）に示すように、透過画素電極１９１上の一部に反射画素電極１９２と上部透明導電層１９３が積層された画素電極１９が形成される。また、コンタクトホール１８２、１８３を介してソース端子４３及びゲート端子４４と接続するソース端子パッド及びゲート端子パッドが、透明導電層１９１ｄ、反射金属層１９２ｄ、及び上部透明導電層１９３の積層膜によって形成される。さらに、有機膜１８の厚膜部の上に透明導電層１９１ｄ、反射金属層１９２ｄ、及び上部透明導電層１９３が積層されたギャップ保持用パッド２０が形成される。

以上の工程を経て本実施の形態に係るＴＦＴアレイ基板１０が完成する。以降の工程については、実施の形態１と同様であるため、説明を省略する。

このように、本実施の形態では、ＴＦＴアレイ基板１０上の表示領域４１の外側かつシール材３７の内側の領域に、画素電極１９を構成する導電層と同じ導電層を設けてギャップ保持用パッド２０を形成する。これにより、ギャップ保持用パッド２０の導電層の下には、反射画素電極１９２の下と同様、有機膜１８の厚膜部が形成される。そして、反射画素電極１９２及びギャップ保持用パッド２０の対面に対向基板３０の柱状スペーサ３５が位置するように両基板を貼り合わせる。これにより、ギャップ保持用パッド２０上では、対向基板３０表面との距離が反射画素電極１９２上とほぼ同等となり、これらの部分で柱状スペーサ３５が両基板間の間隔を保持することとなる。よって、両基板間の間隔は、表示領域４１の外側と内側とで同等となる。従って、表示領域４１の周辺部に発生する表示むらを抑制することができ、表示品位の優れた液晶表示装置を提供できる。

実施の形態３．
本実施の形態に係る液晶表示装置について、図１３を用いて説明する。本実施の形態にかかる液晶表示装置の基本的構成は、実施の形態１と同様であるため、同様の内容については、説明を省略する。本実施の形態では、ギャップ保持用パッド２０の構成が実施の形態１、２と異なっている。図１３は、本実施の形態３に係る液晶表示パネル４の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。

図１３において、図５と同じ構成部分については同一の符号を付し、差異について説明する。本実施の形態では、図１３に示すように、対向基板３０上における表示領域４１の外側かつシール材３７の内側の領域にギャップ保持用パッド２０が設けられている。すなわち、ギャップ保持用パッド２０は、ＴＦＴアレイ基板１０側ではなく、対向基板３０側に設けられている。よって、図１９に示す従来例と同様、ＴＦＴアレイ基板１０の表示領域４１の外側には、画素間領域と同じ有機膜１８の薄膜部が形成される。

ギャップ保持用パッド２０は、基板３１上に複数の色材３３が積層して形成され、これらを覆うように対向電極３４が形成されている。ここでは、ギャップ保持用パッド２０に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の色材３３が積層されているが、積層される色材３３の数は、対向基板３０のギャップ保持用パッド２０表面と対向するＴＦＴアレイ基板１０表面との間の距離に応じて適宜決定される。すなわち、ＴＦＴアレイ基板１０と対向基板３０との互いに対向する側の表面間の距離が、対向基板３０のギャップ保持用パッド２０上と、ＴＦＴアレイ基板１０の反射画素電極１９２上と同等となるように、ギャップ保持用パッド２０に積層する色材３３が決定される。

ギャップ保持用パッド２０の形状は、実施の形態１と同様、特に限定されるものではない。例えば、実施の形態１において説明したように、シール材３７の各辺に沿って帯状に形成して、１つのギャップ保持用パッド２０の上に複数の柱状スペーサ３５を設けてもよい。また、柱状スペーサ３５が内包できる程度の大きさでギャップ保持用パッド２０を形成して、１つのギャップ保持用パッド２０に柱状スペーサ３５のそれぞれを設けてもよい。なお、対向基板３０が、表示領域４１内において色材３３と対向電極３４の間に保護膜が設けられる構成の場合は、保護膜を表示領域４１より延在してギャップ保持用パッド２０にも形成する。

このようにギャップ保持用パッド２０が設けられた対向基板３０の対向電極３４上には、柱状スペーサ３５が、反射画素電極１９２に対向する位置と、ギャップ保持用パッド２０上とに設けられている。そして、対向基板３０の柱状スペーサ３５がＴＦＴアレイ基板１０の反射画素電極１９２、及び表示領域４１の外側かつシール材３７の内側の領域とに対向配置されるように、ＴＦＴアレイ基板１０と対向基板３０とがシール材３７を介して貼り合わされている。

なお、ギャップ保持用パッド２０は上記構成に限られるものではない。図１４は、本実施の形態３の別の実施例に係る液晶表示パネル５の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。図１４に示すように、ギャップ保持用パッド２０には、色材３３と基板３１との間にブラックマトリクス３２が形成されていてもよい。ここでは、ギャップ保持用パッド２０に、ブラックマトリクス３２上に２色の色材３３が積層されているが、積層される色材３３の数は、前述したように、対向基板３０のギャップ保持用パッド２０表面と対向するＴＦＴアレイ基板１０表面との間の距離に応じて適宜決定される。

このように、本実施の形態では、対向基板３０上の表示領域４１の外側かつシール材３７の内側の領域に、ブラックマトリクス３２及び色材３３のうち少なくとも２層以上を積層させてギャップ保持用パッド２０を形成する。これにより、ギャップ保持用パッド２０における対向基板３０の基板３１表面からの高さは、表示領域４１内における高さより高くなる。すなわち、ギャップ保持用パッド２０上におけるＴＦＴアレイ基板１０表面との距離が、反射画素電極１９２上における対向基板３０表面との距離とほぼ同等となり、これらの部分で柱状スペーサ３５が両基板間の間隔を保持することとなる。よって、両基板間の間隔は、表示領域４１の外側と内側とで同等となる。従って、表示領域４１の周辺部に発生する表示むらを抑制することができ、表示品位の優れた液晶表示装置を提供できる。

実施の形態４．
本実施の形態に係る液晶表示装置について、図１５を用いて説明する。本実施の形態にかかる液晶表示装置の基本的構成は、実施の形態１と同様であるため、同様の内容については、説明を省略する。本実施の形態では、ＴＦＴアレイ基板１０の構成が実施の形態１と異なっている。図１５は、本実施の形態４に係る液晶表示パネル６の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。

図１５において、図５と同じ構成部分については同一の符号を付し、差異について説明する。図１５に示すように、ＴＦＴアレイ基板１０の表示領域４１の外側には、図１９に示す従来例と同様、画素間領域と同じ有機膜１８の薄膜部が形成される。本実施の形態では、ＴＦＴアレイ基板１０の画素電極１９の上に、平坦化膜２１がさらに形成されている。平坦化膜２１は、画素電極１９や有機膜１８を覆うように形成され、ＴＦＴアレイ基板１０上に生じた凹凸を平坦化する。平坦化膜２１は、枠状のシール材３７よりも内側の領域において表示領域４１より大きく形成される。すなわち、シール材３７の下には平坦化膜２１が設けられていない。このように、平坦化膜２１は、表示領域４１の外側かつシール材３７の内側の領域において、実施の形態１と同様、ギャップ保持用パッド２０として機能する。平坦化膜２１は、有機絶縁膜、無機絶縁膜などの平坦化膜によって形成されている。

このように平坦化膜２１が設けられたＴＦＴアレイ基板１０は、反射画素電極１９２、及び表示領域４１の外側かつシール材３７の内側の領域とに対向基板３０の柱状スペーサ３５が対向配置されるように、シール材３７を介して対向基板３０と貼り合わされている。

なお、平坦化膜２１は上記形状に限られるものではない。図１６は、本実施の形態４の別の実施例に係る液晶表示パネル７の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。図１６に示すように、平坦化膜２１は、有機膜１８の薄膜部を埋めるような形状で形成されていてもよい。但し、この場合も、前述したように、シール材３７の下の平坦化膜２１は除去されている。

以上のように、本実施の形態では、ＴＦＴアレイ基板１０の画素電極１９の上から平坦化膜２１をさらに形成する。このとき、有機膜１８の薄膜部上に設けられた平坦化膜２１表面の基板１１からの高さが、透過画素電極１９１表面の基板１１からの高さ以上となるように平坦化膜２１を形成する。これにより、基板１１からの表面の高さが、表示領域４１の外側かつシール材３７の内側の領域と、反射画素電極１９２上とでほぼ同等となり、これらの部分で柱状スペーサ３５がＴＦＴアレイ基板１０と対向基板３０の間の間隔を保持することとなる。よって、両基板間の間隔は、表示領域４１の外側と内側とで同等となる。従って、表示領域４１の周辺部に発生する表示むらを抑制することができ、表示品位の優れた液晶表示装置を提供できる。

実施の形態５．
本実施の形態に係る液晶表示装置について、図１７を用いて説明する。本実施の形態にかかる液晶表示装置の基本的構成は、実施の形態１と同様であるため、同様の内容については、説明を省略する。本実施の形態では、ＴＦＴアレイ基板１０の構成が実施の形態１と異なっている。図１７は、本実施の形態５に係る液晶表示パネル８の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。

図１７において、図５と同じ構成部分については同一の符号を付し、差異について説明する。図１７に示すように、本実施の形態では、有機膜１８と透過画素電極１９１との間に無機絶縁膜２２がさらに形成されている。そのため、本実施の形態の有機膜１８には、実施の形態１〜４と異なり、薄膜部が設けられていない。すなわち、透過画素電極１９１と反射画素電極１９２をパターニングするためのマスクとして形成された膜厚差を有するレジストパターンのアッシング時に、有機膜１８が無機絶縁膜２２に覆われており膜減りしない。従って、有機膜１８上に無機絶縁膜２２を設けることにより、アッシング時に有機膜１８が膜減りして薄膜部が形成されることを防止できる。この無機絶縁膜２２は、例えばＣＶＤ装置を用いて膜厚１００ｎｍのＳｉＮなどを基板１１全面に成膜すればよい。

このように無機絶縁膜２２が設けられたＴＦＴアレイ基板１０は、反射画素電極１９２、及び表示領域４１の外側かつシール材３７の内側の領域とに対向基板３０の柱状スペーサ３５が対向配置されるように、シール材３７を介して対向基板３０と貼り合わされている。

以上のように、本実施の形態では、ＴＦＴアレイ基板１０の有機膜１８と透過画素電極１９１との間に無機絶縁膜２２をさらに形成する。これにより、透過画素電極１９１と反射画素電極１９２とを１回の写真製版で形成する際のアッシングによって、有機膜１８が膜減りして薄膜部が形成されることを防止できる。すなわち、基板１１からの表面の高さが、表示領域４１の外側かつシール材３７の内側の領域と、反射画素電極１９２上とでほぼ同等となり、これらの部分で柱状スペーサ３５がＴＦＴアレイ基板１０と対向基板３０の間の間隔を保持することとなる。よって、両基板間の間隔は、表示領域４１の外側と内側とで同等となる。従って、表示領域４１の周辺部に発生する表示むらを抑制することができ、表示品位の優れた液晶表示装置を提供できる。

実施の形態６．
本実施の形態に係る液晶表示装置について、図１８を用いて説明する。本実施の形態にかかる液晶表示装置の基本的構成は、実施の形態１と同様であるため、同様の内容については、説明を省略する。本実施の形態では、表示領域４１の外側かつシール材３７の内側の領域の構成が実施の形態１と異なっている。図１８は、本実施の形態６に係る液晶表示パネル９の表示領域４１周辺部とその外側の構成を模式的に示した断面図である。

図１８において、図５と同じ構成部分については同一の符号を付し、差異について説明する。図１８に示すように、表示領域４１の外側かつシール材３７の内側の領域のＴＦＴアレイ基板１０には、ギャップ保持用パッド２０が設けられていない。よって、図１９に示す従来例と同様、ＴＦＴアレイ基板１０の表示領域４１の外側には、画素間領域と同じ有機膜１８の薄膜部が形成される。

そして、本実施の形態では、高さの異なる柱状スペーサ３５、３５ａが対向基板３０に設けられている。柱状スペーサ３５ａは、表示領域４１の外側かつシール材３７の内側の領域に形成され、表示領域４１において反射画素電極１９２と対向配置される柱状スペーサ３５よりも高さが高い。すなわち、表示領域４１の外側では、有機膜１８の膜厚が画素領域よりも薄くなっているため、対向基板３０表面からＴＦＴアレイ基板１０表面までの間隔が画素領域よりも広くなる。従って、両基板１１、３１が液晶表示パネル９全体にわたって平行に対向配置されるように、それぞれの間隔に応じた高さの柱状スペーサ３５、３５ａが形成される。すなわち、表示領域４１の外側における基板間隔と画素電極１９上の基板間隔の差に応じて、柱状スペーサ３５ａを柱状スペーサ３５より高く形成する。これら柱状スペーサ３５、３５ａは、それぞれ別々の写真製版工程によって形成すればよい。

このように柱状スペーサ３５、３５ａが設けられた対向基板３０は、ＴＦＴアレイ基板１０と対向配置され、シール材３７を介して貼り合わされている。

以上のように、本実施の形態では、表示領域４１の外側かつシール材３７の内側の領域に設けられる柱状スペーサ３５ａが、表示領域４１において反射画素電極１９２と対向配置される柱状スペーサ３５よりも高さが高くなるように、それぞれの間隔に応じて形成する。これにより、表示領域４１の外側かつシール材３７の内側の領域ではＴＦＴアレイ基板１０表面と対向基板３０表面との間の間隔が反射画素電極１９２上よりも広いまま、両基板が保持される。すなわち、透過画素電極１９１と反射画素電極１９２とを１回の写真製版で形成する際のアッシングで有機膜１８が膜減りした分を相殺するように、高さの高い柱状スペーサ３５ａによって両基板間が保持される。よって、ＴＦＴアレイ基板１０と対向基板３０とは、表示領域４１の内側及び外側において平行に対向配置された液晶表示パネル９となる。従って、表示領域４１の周辺部に発生する表示むらを抑制することができ、表示品位の優れた液晶表示装置を提供できる。

なお、実施の形態１〜６では、チャネルエッチ型のＴＦＴ５０が形成された液晶表示装置について説明したが、トップゲート型など他のＴＦＴ５０が設けられていてもよい。また、焼きつき防止の目的で反射画素電極１９２の上に上部透明導電層１９３を設けた構成について例示的に説明をしたが、上部透明導電層１９３が設けられていなくても同様の効果を奏することができる。さらに、対向基板３０上に柱状スペーサを設ける構成に限定されない。ＴＦＴアレイ基板１０上に柱状スペーサを設ける構成でも同様の効果を奏することができる。

以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。

実施の形態１に係る液晶表示装置の構成を示す正面図である。 実施の形態１に係るＴＦＴアレイ基板の画素構成を示す平面図である。 図２のIII−III断面図である。 実施の形態１に係る液晶表示パネルの表示領域周辺部とその外側の構成を示す拡大平面図である。 図４のV−V断面図である。 実施の形態１に係るＴＦＴアレイ基板の製造工程を示した断面図である。 実施の形態１に係るＴＦＴアレイ基板の製造工程を示した断面図である。 実施の形態１の別の実施例に係る液晶表示パネルの表示領域周辺部とその外側の構成を示す拡大平面図である。 実施の形態１の別の実施例に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態２に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程を示した断面図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程を示した断面図である。 実施の形態３に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態３の別の実施例に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態４に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態４の別の実施例に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態５に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 実施の形態６に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。 従来例に係る液晶表示パネルの表示領域周辺部とその外側の構成を模式的に示した断面図である。

符号の説明

１、２、３、４、５、６、７、８、９ 液晶表示パネル、
１０ ＴＦＴアレイ基板、１２ ゲート配線、１３ ゲート絶縁膜、
１４ 半導体層、１５ オーミックコンタクト膜、１６ ソース配線、
１７ 層間絶縁膜、１８ 有機膜、１９ 画素電極、
２０ ギャップ保持用パッド、２１ 平坦化膜、２２ 無機絶縁膜、
２５ レジストパターン、２５ａ 厚膜部、２５ｂ 薄膜部、
２５ｃ レジストパターン、３０ 対向基板、３１ 基板、
３２ ブラックマトリクス、３３ 色材、３４ 対向電極、
３５、３５ａ 柱状スペーサ、３６ 液晶層、３７ シール材、
４１ 表示領域、４２ 額縁領域、４３ ソース端子、
４４ ゲート端子、４５、４６ 制御回路、
４７、４８ フレキシブル基板、４９ 画素、５０ ＴＦＴ、
１２１ ゲート電極、１２２ 補助容量電極、
１６１ ソース電極、１６２ ドレイン電極、
１８１、１８２、１８３ コンタクトホール、１８５ 凹凸パターン、
１９１ 透過画素電極、１９１ｄ 透明導電層、
１９２ 反射画素電極、１９２ｄ 反射金属層、
１９３ 上部透明導電層

Claims (8)

1. 透過画素電極と、前記透過画素電極上の一部に形成された反射画素電極とを含む画素電極を有する液晶表示装置であって、
   前記画素電極が形成されたアレイ基板と、
   前記アレイ基板と対向配置された対向基板と、
   表示領域を囲むよう枠状に形成され、前記アレイ基板と前記対向基板とを貼り合わせるシール材と、
   前記アレイ基板上に形成され、前記画素電極の下に設けられた厚膜部と、前記厚膜部の外側に設けられた薄膜部とを有する有機膜と、
   前記対向基板上に形成され、前記アレイ基板と前記対向基板との間の基板間隔を保持する柱状スペーサと、
   前記表示領域の外側かつ前記シール材の内側に形成され、前記表示領域の外側における前記基板間隔を前記画素電極上の前記基板間隔に応じて調整するギャップ保持用パッドと、を備え、
   前記柱状スペーサは、前記ギャップ保持用パッド上と前記画素電極上とにおいて前記アレイ基板と前記対向基板との間の基板間隔を保持する液晶表示装置。
2. 前記ギャップ保持用パッドは、前記アレイ基板側に設けられている請求項１に記載の液晶表示装置。
3. 前記ギャップ保持用パッドは、
   前記有機膜の前記厚膜部の上に形成された、前記透過画素電極と同じ透明導電層を備える請求項２に記載の液晶表示装置。
4. 前記ギャップ保持用パッドは、
   前記透明導電層の上に形成された、前記反射画素電極と同じ反射金属層をさらに備える請求項３に記載の液晶表示装置。
5. 少なくとも前記有機膜の前記薄膜部を埋めるように形成され、前記アレイ基板の前記対向基板側の表面を平坦化する平坦化膜をさらに備え、
   前記ギャップ保持用パッドは、前記表示領域の外側かつ前記シール材の内側において前記有機膜の前記薄膜部上に形成された前記平坦化膜を備える請求項２に記載の液晶表示装置。
6. 前記ギャップ保持用パッドは、前記対向基板側に設けられ、
   前記対向基板を構成するブラックマトリクス及び複数の色材のうちのいずれか２つ以上が積層された積層膜を備える請求項１に記載の液晶表示装置。
7. 透過画素電極と、前記透過画素電極上の一部に形成された反射画素電極とを含む画素電極を有する液晶表示装置であって、
   前記画素電極が形成されたアレイ基板と、
   前記アレイ基板と対向配置された対向基板と、
   表示領域を囲むよう枠状に形成され、前記アレイ基板と前記対向基板とを貼り合わせるシール材と、
   前記アレイ基板上に形成され、前記反射画素電極の下に凹凸パターンを有する有機膜と、
   前記有機膜の上に形成された無機絶縁膜と、
   前記対向基板上に形成され、前記表示領域の外側かつ前記シール材の内側の領域と前記画素電極上とにおいて、前記アレイ基板と前記対向基板との間の基板間隔を保持する柱状スペーサと、を備える液晶表示装置。
8. 透過画素電極と、前記透過画素電極上の一部に形成された反射画素電極とを含む画素電極を有する液晶表示装置であって、
   前記画素電極が形成されたアレイ基板と、
   前記アレイ基板と対向配置された対向基板と、
   表示領域を囲むよう枠状に形成され、前記アレイ基板と前記対向基板とを貼り合わせるシール材と、
   前記アレイ基板上に形成され、前記画素電極の下に設けられた厚膜部と、前記厚膜部の外側に設けられた薄膜部とを有する有機膜と、
   前記対向基板上に形成され、前記アレイ基板と前記対向基板との間の基板間隔を保持する柱状スペーサと、を備え、
   前記柱状スペーサは、前記画素電極と対向する位置に形成された第１柱状スペーサと、前記表示領域の外側かつ前記シール材の内側に形成された第２柱状スペーサと、を有し、
   前記第２柱状スペーサは、前記表示領域の外側における前記基板間隔と前記画素電極上の前記基板間隔の差に応じて、第１柱状スペーサより高く形成されている液晶表示装置。

Images