KR20030074089A - 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20030074089A
KR20030074089A KR1020020067502A KR20020067502A KR20030074089A KR 20030074089 A KR20030074089 A KR 20030074089A KR 1020020067502 A KR1020020067502 A KR 1020020067502A KR 20020067502 A KR20020067502 A KR 20020067502A KR 20030074089 A KR20030074089 A KR 20030074089A
Authority
KR
South Korea
Prior art keywords
insulating film
contact hole
manufacturing
contact
transistor array
Prior art date
Application number
KR1020020067502A
Other languages
English (en)
Other versions
KR100885022B1 (ko
Inventor
유춘기
이동호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/341,193 priority Critical patent/US7317208B2/en
Publication of KR20030074089A publication Critical patent/KR20030074089A/ko
Priority to US11/448,513 priority patent/US7972964B2/en
Priority to US11/939,975 priority patent/US20080061446A1/en
Application granted granted Critical
Publication of KR100885022B1 publication Critical patent/KR100885022B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

먼저, 기판 위에 게이트선을 형성하고, 게이트 절연막을 적층한 다음, 그 상부에 반도체층 및 도핑된 비정질 규소층을 형성한다. 이어, 게이트선과 교차하는 데이터선 및 드레인 전극을 형성한다. 다음, 질화규소의 하부 절연막을 적층하고 감광성 유기 물질로 이루어진 상부 절연막을 도포하고 패터닝하여 표면에 요철 패턴을 가지면서 드레인 전극 상부의 하부 절연막을 드러내는 접촉 구멍을 형성한다. 그런 후, 접촉 구멍 안에 위치하는 개구부를 가지는 감광막 패턴을 이용하여 하부 절연막을 게이트 절연막과 함께 패터닝하여 드레인 전극, 게이트선의 일부 및 데이터선의 일부를 각각 드러내는 접촉 구멍을 형성한다. 마지막으로, 접촉 구멍을 통하여 드레인 전극, 게이트선 및 데이터선과 각각 연결되는 투명 전극 및 접촉 보조 부재를 형성한 다음, 개구부를 가지는 반사 전극을 투명 전극의 상부에 형성한다.

Description

접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법{SEMICONDUCTOR DEVICE WITH CONTACT STRUCTURE, MANUFACTURING METHOD THEREOF, THIN FILM TRANSISTOR ARRAY PANEL WITH CONTACT STRUCTURE, AND MANUFACTURING METHOD THEREOF}
본 발명은 접촉부를 포함하는 반도체 소자 및 그 제조 방법과 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자에는 배선이 다층으로 형성되어 있으며, 배선간에는 층간의 절연막이 형성되어 있다. 여기서, 층간의 절연막은 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 낮은 유전율을 가지는 물질로 형성하는 것이 일반적이며, 동일한 신호를 전달하는 다른 층의 배선은 그 사이의 절연막에 형성된 접촉 구멍을 통하여 전기적으로 서로 연결되는 것이 보통이다.
이때, 층간의 절연막은 낮은 유전율을 가지는 유기 절연막으로 이루어질 수 있는데, 이러한 유기막은 스핀 코팅(spin coating) 방식으로 형성하는 것이 일반적이다. 하지만, 유기막의 하부 구조의 단차가 심한 경우에는 유기막을 스핀 코팅할 때 이 단차로 인하여 유기 물질이 특정한 부분에 몰리게 되어 유기막의 표면 균일도가 떨어지고, 이에 따라 위의 배선이 단선될 수 있다. 이는 액정 표시 장치, 특히 외부광을 반사시켜 화상을 표시하는 반사형 또는 반사형과 투과형 모드로 함께 동작하는 반투과형 액정 표시 장치의 표시 특성을 저하시키는 원인으로도 작용한다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전계 생성 전극에 전압을 인가하고 이 전압의 세기를 조절하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 투과하는 빛의 투과율을 조절함으로써 화상을 표시한다. 이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 표시판에 각각 전계 생성 전극이 구비되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있다.
일반적으로 박막 트랜지스터가 구비되어 있는 표시판(이하 “박막 트랜지스터 표시판”이라 함)에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 신호선과 박막 트랜지스터를 통하여 게이트선과 데이터선에 전기적으로 연결되어 있는 화소 전극이 구비되어 있다. 반사형 또는 반투과형 액정 표시 장치인 경우에 화소 전극은 도전성 반사막을 포함하며, 반사막의 반사 효율을 높이기 위하여 반사막에 요철을 두는 방법이 제시되어 있다. 이를 위해서 반사막의 하부에 유기 절연막을 두고, 유기 절연막 표면을 거칠게 함으로써 반사막에 요철을 유도하는 방안이 제시되었다.
하지만, 앞에서 설명한 바와 같이 유기 절연막의 하부 구조에 단차가 심하면유기 절연막의 높이 차가 심해져서 유기 절연막 표면 거칠기의 프로파일(profile)이 나빠지고 이에 따라 반사막의 요철이 불균일하게 되어, 화면에 얼룩이 생기는 문제점이 생긴다.
본 발명이 이루고자 하는 기술적 과제는 프로파일이 개선된 절연막을 구비한 반도체 소자 및 그 제조 방법과 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 과제는 박막 트랜지스터 표시판의 제조 방법을 단순화하는 것이다.
도 1a 내지 도 1c는 본 발명의 한 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 공정 순서에 따라 보여주는 반도체 소자의 접촉부 단면도이고,
도 1d 및 도 1e는 본 발명의 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 공정 순서에 따라 보여주는 반도체 소자의 접촉부 단면도이고,
도 1f는 본 발명의 또 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 보여주는 반도체 소자의 접촉부 단면도이고,
도 1g는 본 발명의 또 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 보여주는 반도체 소자의 접촉부 단면도이고,
도 2는 본 발명의 한 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고,
도 3은 도 2의 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a, 7a, 8a 및 9a는 본 발명의 한 실시예에 따라 반투과형 액정표시 장치용 박막 트랜지스터 표시판을 제조하는 방법의 각 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 4b, 5b, 6b, 7b, 8b 및 9b는 각각 도 4a, 5a, 6a, 7a, 8a 및 9a의 박막 트랜지스터 표시판을 IVb-IVb' 선, Vb-Vb' 선, VIb-VIb' 선, VIIb-VIIb' 선, VIIIb-VIIIb' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이다.
도 10은 본 발명의 한 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고,
도 11은 도 10에 도시한 박막 트랜지스터 표시판을 XI-XI' 선을 따라 잘라 도시한 단면도이고,
도 12는 본 발명의 한 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고,
도 13은 도 12에 도시한 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이고,
도 14는 본 발명의 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고,
도 15 및 도 16은 각각 도 14에 도시한 박막 트랜지스터 표시판을 XV-XV' 선 및 XVI-XVI'선을 따라 잘라 도시한 단면도이고,
도 17a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 17b 및 17c는 각각 도 17a의 박막 트랜지스터 표시판을 XVIIb-XVIIb' 선및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도이며,
도 18a 및 18b는 각각 도 17a의 박막 트랜지스터 표시판을 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도로서, 도 17b 및 도 17c 다음 단계에서의 단면도이고,
도 19a는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 도 18a 및 18b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 19b 및 19c는 각각 도 19a의 박막 트랜지스터 표시판을 XIXb-XIXb' 선 및 XIXc-XIXc' 선을 따라 잘라 도시한 단면도이며,
도 20a, 21a, 22a와 도 20b, 21b, 22b는 각각 도 19a의 박막 트랜지스터 표시판을 XIXb-XIXb' 선 및 XIXc-XIXc' 선을 따라 잘라 도시한 단면도로서 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 도 19b 및 19c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 23a는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 도 22a 및 22b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 23b 및 23c는 각각 도 23a의 박막 트랜지스터 표시판을 XXIIIb-XXIIIb' 선 및 XXIIIc-XXIIIc' 선을 따라 잘라 도시한 단면도이며,
도 24a는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 도 23b 및 23c 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 24b와 24c는 각각 도 24a의 박막 트랜지스터 표시판을 XXIVb-XXIVb' 선 및 XXIVc-XXIVc' 선을 따라 잘라 도시한 단면도로서 본 발명의 한 실시예에 따른박막 트랜지스터 표시판의 제조 방법에서 도 23b 및 23c 다음 단계들을 공정 순서에 따라 도시한 것이며,
도 25는 본 발명의 또 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고,
도 26 및 도 27은 각각 도 25에 도시한 박막 트랜지스터 표시판을 XXVI-XXVI' 선 및 XXVII-XXVII' 선을 따라 잘라 도시한 단면도이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 하부 절연막의 접촉 구멍을 형성하기 전에 상부 절연막의 접촉 구멍을 형성한다. 이때, 상부 절연막의 접촉 구멍은 하부 절연막의 접촉 구멍보다 크고, 접촉 구멍의 측벽은 계단 모양의 단차를 가지는 것이 바람직하며, 접촉 구멍에서 하부 절연막과 상부 절연막의 경사각(taper angle)은 서로 다르며, 상부 절연막의 경사각이 하부 절연막의 경사각보다 완만한 것이 바람직하다.
본 발명에 따른 반도체 소자의 제조 방법에서는, 우선 기판의 상부에 제1 도전체를 형성하고, 그 상부에 제1 도전체를 덮는 제1 절연막을 형성한다. 이어, 제1 도전체 상부의 제1절연막 부분을 드러내는 제1 접촉 구멍을 가지는 제2 절연막을 제1 절연막 위에 형성하고, 감광막 패턴 또는 제2 절연막을 식각 마스크로 삼아제1 절연막을 패터닝하여 제1 접촉 구멍과 함께 제1 도전체를 드러내는 제2 접촉 구멍을 형성한다. 그리고, 제1 및 제2 접촉 구멍을 통하여 제1 도전체와 연결되는 제2 도전체를 형성한다.
제2 절연막은 유기 물질로 형성하는 것이 바람직하며, 제2 절연막을 스핀 코팅으로 형성하고 제2 절연막을 패터닝하여 제1 접촉 구멍을 형성한다.
제2 절연막은 감광성 물질로 형성하는 것이 바람직하며, 제1 접촉 구멍은 제2 절연막을 광마스크를 통하여 노광하고 현상하여 형성한다.
이때, 광마스크는 투명 영역, 차광 영역 및 반투명 영역을 포함하며, 제1 접촉 구멍의 측벽은 계단 모양으로 형성하는 것이 바람직하다.
감광막 패턴은 제1 접촉 구멍보다 작은 개구부를 가지는 것이 바람직하다.
여기서, 제1 절연막은 질화 규소 또는 산화 규소로 형성할 수 있으며, 제2 접촉 구멍 형성 후, 제1 접촉 구멍을 확장하는 단계를 더 포함할 수 있다. 제1 접촉 구멍의 확장은 애싱으로 이루어질 수 있다.
제2 접촉 구멍 형성 후, 제2 접촉 구멍을 축소할 수 있으며, 제2 접촉 구멍의 축소는 제2 절연막의 리플로우를 통하여 이루어질 수 있다.
제2 도전체는 반사성 물질 또는 투명한 물질로 이루어질 수 있으며, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 높이에 따라 다른 것이 바람직하다.
이때, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 측벽이 계단 모양인 것이 바람직하며, 제1 접촉 구멍은 제1 절연막의 상부면을 드러낼 수 있다.
이러한 제조 공정을 통하여 완성된 본 발명에 따른 반도체 소자에는, 기판상부에 제1 도전체가 형성되어 있고, 제1 도전체 위에는 제1 도전체의 적어도 일부를 드러내는 제1 접촉 구멍을 가지는 제1 절연막이 형성되어 있다. 제1 절연막 상부에는 제1 접촉 구멍과 함께 제1 도전체를 드러내는 제2 접촉 구멍을 가지는 제2 절연막이 형성되어 있으며, 제2 절연막 상부에는 제1 및 제2 접촉 구멍을 통하여 제1 도전체와 연결되어 있는 제2 도전체가 형성되어 있다. 이때, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 높이에 따라 다르다.
제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 위쪽 보다 아래 쪽이 작으며, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 측벽이 계단 모양일 수 있다.
제2 접촉 구멍이 제1 접촉 구멍보다 클 수 있으며, 제2 접촉 구멍이 제1 절연막의 상면을 적어도 일부분 드러날 수 있으며, 제2 접촉 구멍을 통하여 드러난 제1 절연막의 폭은 0.1 ㎛ 이상인 것이 바람직하다.
제2 절연막은 유기 절연 물질로 이루어진 것이 바람직하며, 제1 및 제2 접촉 구멍의 측벽은 경사지고 제1 접촉 구멍의 측벽의 경사각과 제2 접촉 구멍의 측벽의 경사각은 서로 다를 수 있다. 제1 접촉 구멍의 측벽의 경사각은 제2 접촉 구멍의 측벽의 경사각보다 작은 것이 바람직하다.
이러한 본 발명에 따른 반도체 소자 및 그 제조 방법은 박막 트랜지스터 표시판 및 그 제조 방법에 동일하게 적용할 수 있다.
우선, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 우선 기판 위에 게이트선을 형성하고, 게이트 절연막을 적층하고, 그 상부에 반도체층을 형성한다. 이어, 게이트선과 교차하는 데이터선과 데이터선과 분리된 드레인 전극을 형성하고, 그 상부에 제1 절연막을 적층하고, 제1 절연막 상부에 드레인 전극 상부의 제1 절연막을 드러내는 제1 접촉 구멍을 가지는 제2 절연막을 형성한다. 이어, 감광막 패턴 또는 제2 절연막을 식각 마스크로 삼아 제1 절연막을 패터닝하여 제1 접촉 구멍과 함께 드레인 전극을 드러내는 제2 접촉 구멍을 형성한다. 이어, 제1 및 제2 접촉 구멍을 통하여 드레인 전극과 전기적으로 연결되는 화소 전극을 형성한다.
제2 절연막은 유기 물질로 형성할 수 있으며, 제2 절연막을 스핀 코팅으로 형성할 수 있으며, 제2 절연막은 감광성 물질로 이루어질 수 있으며, 제1 접촉 구멍은 제2 절연막을 광마스크를 통하여 노광하고 현상하여 형성할 수 있다.
광마스크는 투명 영역, 차광 영역 및 반투명 영역을 포함하며, 제1 접촉 구멍의 측벽은 계단 모양으로 형성하는 것이 바람직하다.
감광막 패턴은 제1 접촉 구멍보다 작은 개구부를 가지는 것이 바람직하다.
제1 절연막은 질화 규소 또는 산화 규소로 형성하는 것이 바람직하다.
제2 접촉 구멍 형성 후, 제1 접촉 구멍을 확장할 수 있으며, 이는 애싱으로 이루어질 수 있다.
제2 접촉 구멍 형성 후, 제2 접촉 구멍을 축소할 수 있으며, 이를 위해서는 제2 절연막을 리플로우할 수 있다.
화소 전극은 투명 전극과 반사 전극 중 적어도 하나를 포함할 수 있으며, 화소 전극이 반사 전극을 포함할 때에는 제2 절연막의 표면은 요철 패턴을 가지는 것이 바람직하다.
데이터선, 드레인 전극 및 반도체층은 위치에 따라 두께가 다른 감광막 패턴을 이용한 하나의 사진 공정으로 형성할 수 있다.
이러한 제조 공정을 통하여 완성된 본 발명에 따른 박막 트랜지스터 표시판은, 기판 위에 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막이 형성되어 있고, 그 상부에는 반도체층이 형성되어 있다. 그 상부에는 적어도 일부분 반도체층 상부에 위치하는 데이터선 및 데이터선과 떨어져 있는 드레인 전극이 형성되어 있다. 데이터선 및 드레인 전극 위에는 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 제1 절연막이 형성되어 있으며, 제1 절연막 상부에는 제1 접촉 구멍과 함께 드레인 전극을 드러내는 제2 접촉 구멍을 가지는 제2 절연막이 형성되어 있다. 제2 절연막 상부에는 제1 및 제2 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 높이에 따라 다르다.
이때, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 위쪽 보다 아래 쪽이 작은 것이 바람직하며, 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 측벽이 계단 모양을 가질 수 있다.
제2 접촉 구멍이 제1 접촉 구멍보다 클 수 있다.
제2 접촉 구멍이 제1 절연막의 상면을 적어도 일부분 드러하며, 제2 접촉 구멍을 통하여 드러난 제1 절연막의 폭은 0.1 ㎛ 이상인 것이 바람직하다.
제2 절연막은 유기 절연 물질로 이루어질 수 있다.
제1 접촉 구멍의 측벽의 경사각과 제2 접촉 구멍의 측벽의 경사각은 서로 다를 수 있으며, 제1 접촉 구멍의 측벽의 경사각은 제2 접촉 구멍의 측벽의 경사각보다 작은 것이 바람직하다.
화소 전극은 투명 전극 및 반사 전극 중 적어도 하나를 포함하며, 화소 전극이 반사 전극을 포함하는 경우에 제2 절연막의 표면은 요철 패턴을 가지는 것이 바람직하다. 화소 전극이 투명 전극과 반사막을 함께 포함하는 경우에 반사 전극은 개구부를 가지는 것이 바람직하다.
제1 절연막 또는 게이트 절연막은 게이트선의 일부 또는 데이터선의 일부를 드러내는 제3 접촉 구멍을 가지며, 화소 전극과 동일한 층으로 제3 접촉 구멍을 통하여 게이트선 또는 데이터선과 전기적으로 연결되어 있는 접촉 보조 부재가 더 형성될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 바로 “바로_위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 접촉부(contact)의 제조 방법과 이를 포함하는 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
우선, 본 발명의 실시예에 따른 반도체 소자의 접촉부의 제조 방법에 대하여 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 한 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 그 공정 순서에 따라 도시한 반도체 소자의 접촉부 단면도이다.
본 실시예에 따른 반도체 소자의 접촉부의 제조 방법에서는, 우선, 도 1a에서 보는 바와 같이, 하부 배선(signal wire)(200)이 형성되어 있는 기판(100)의 상부에 질화규소(silicon nitride) 또는 산화규소(silicon oxide) 따위의 무기물로 이루어진 하부 절연막(310)을 적층하고 그 상부에 낮은 유전율을 가지는 유기 절연 물질로 이루어진 상부 절연막(320)을 스핀 코팅(spin coating)하여 층간 절연막(interlayer insulating layer)(300)을 형성한 다음, 사진 공정(photolithography)으로 상부 절연막(320)을 패터닝하여 하부 배선(200) 상부의 하부 절연막(310)을 드러내는 상부 접촉 구멍(contact hole)(330)을 형성한다.
이어, 도 1b에서 보는 바와 같이, 상부 접촉 구멍(330)의 안쪽에 개구부를 가지는 감광막 패턴(photoresist pattern)을 형성하고 이를 식각 마스크로 삼아 하부 절연막(310)을 패터닝하여 하부 배선(200)을 드러내는 하부 접촉 구멍(340)을 형성한다. 하부 접촉 구멍(340)이 상부 접촉 구멍(330)보다 작기 때문에 상부 접촉 구멍(330)이 하부 접촉 구멍(340)의 표면을 드러내며, 이렇게 만들어진 접촉부는 언더컷(undercut)이 없는 계단 모양의 측벽(sidewall)을 가지게 된다.
이어, 도 1c에서 보는 바와 같이, 감광막 패턴을 제거한 다음 상부 절연막(320) 위에 도전 물질을 적층하고 광마스크(photo mask)를 이용한 사진 식각 공정(photo etching)으로 패터닝하여 상부 및 하부 접촉 구멍(330, 340)을 통하여 하부 배선(200)과 전기적으로 연결되는 상부 배선(400)을 형성한다. 계단 모양의 접촉 구조는 상부 배선(400)의 프로파일(profile)을 매끄럽게 해 주며 단선 등의 불량을 막아준다.
본 실시예에서는 접촉 구멍을 정의하는 하부 절연막(310)과 상부 절연막(320)의 측벽을 도 1c에서 보는 바와 같이 경사지게 한다. 이때 두 절연막(310, 320)의 경사각(taper angle)은 서로 다르며, 상부 절연막(320)의 경사각이 하부 절연막(310)의 경사각보다 작은 것이 바람직하다. 두 절연막(310, 320)의 경사각은 수평면으로부터 30-70° 범위인 것이 바람직하다.
또한 본 실시예에 따른 반도체 소자의 접촉부의 제조 방법에서는 하부 절연막(310)의 접촉 구멍(340)을 형성하기 전에 바로 상부 절연막(320)을 형성함으로써 접촉 구멍(340)의 깊이로 인한 단차 때문에 상부 절연막(320)의 높이 차가 커지는 것을 방지할 수 있다.
본 발명의 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법에 대하여 도 1a, 1d 및 1e를 참고하여 상세하게 설명한다.
도 1d 및 도 1e는 본 발명의 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 그 공정 순서에 따라 도시한 반도체 소자의 접촉부 단면도이다.
본 실시예에 따른 반도체 소자의 접촉부의 제조 방법에서는, 우선 도 1a에서 보는 바와 같이, 하부 배선(200)이 형성되어 있는 기판(100)의 상부에 하부 절연막(310)과 하부 배선(200) 상부의 하부 절연막(310)을 드러내는 상부 접촉 구멍(330)을 가지는 상부 절연막(320)을 포함하는 층간 절연막(300)을 형성한다. 여기에서 상부 절연막(320)은 감광성(photosensitive) 물질일 수도 있다.
도 1d에서 보는 바와 같이, 상부 절연막(320)을 식각 마스크로 삼아 하부 절연막(310)을 식각하여 하부 배선(200)을 드러내는 하부 접촉 구멍(340)을 형성한다.
이어, 도 1e에서 보는 바와 같이, 상부 절연막(320)을 애싱하여 상부 접촉 구멍(330)의 측벽을 깎아내어, 상부 접촉 구멍(330)을 넓힘으로써 하부 접촉 구멍(340)보다 크게 하고 접촉부의 측벽을 계단 모양으로 만든다.
마지막으로, 상부 절연막(320)의 상부에 상부 및 하부 접촉 구멍(330, 340)을 통하여 하부 배선(200)과 전기적으로 연결되는 상부 배선(400)을 형성한다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법에 대하여 도 1f를 참고하여 상세하게 설명한다.
도 1f는 본 발명의 또 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법과 관련한 반도체 소자의 접촉부 단면도이다.
도 1f에서 보는 바와 같이, 하부 배선(200)이 형성되어 있는 기판(100)의 상부에 하부 절연막(310)을 적층하고 감광성 유기 물질로 이루어진 상부 절연막(320)을 도포한 후, 광마스크를 통하여 노광하여 하부 배선(200) 상부의 하부절연막(310)을 드러내는 상부 접촉 구멍(330)을 상부 절연막(320)에 형성한다. 상부 접촉 구멍(330)은 아래로 내려갈수록 폭이 작아지거나 그 측벽이 계단 모양으로서 이는 광마스크 중 상부 접촉 구멍(330)에 대응하는 부분의 둘레에 슬릿(slit) 또는 반투과막(translucent film)을 두어 빛의 조사량을 조절함으로써 만들 수 있다. 이러한 방법에 대해서는 후술할 박막 트랜지스터 표시판의 제조 방법에서 구체적으로 설명한다.
이어, 상부 절연막(320)을 식각 마스크로 삼아 하부 절연막(310)을 식각함으로써 하부 배선(200)을 드러내는 상부 접촉 구멍(340)을 형성한다. 마지막으로 상부 절연막(320) 위에 상부 및 하부 접촉 구멍(330, 340)을 통하여 하부 배선(200)과 전기적으로 연결되는 상부 배선(400)을 형성한다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법에 대하여 도 1g를 참고하여 상세하게 설명한다.
도 1g는 본 발명의 또 다른 실시예에 따른 반도체 소자의 접촉부의 제조 방법과 관련한 반도체 소자의 접촉부 단면도이다.
하부 배선(200)이 형성되어 있는 기판(100)의 상부에 하부 절연막(310)을 적층하고 감광성 유기 물질로 이루어진 상부 절연막(320)을 도포한 후, 광마스크를 통하여 노광하여 하부 배선(200) 상부의 하부 절연막(310)을 드러내는 상부 접촉 구멍(330)을 상부 절연막(320)에 형성한다. 도 1g에 도시한 것처럼, 상부 절연막(320)을 식각 마스크로 삼아 하부 절연막(310)을 식각하여 하부 배선(200)을 드러내는 하부 접촉 구멍(340)을 형성한다. 다음, 리플로우(reflow) 공정을 실시하여 상부 접촉 구멍(330)을 정의하는 상부 절연막(320) 일부가 하부 접촉 구멍(340)의 안쪽으로 흘러내려 하부 접촉 구멍(340)의 크기를 줄이도록 한다.
마지막으로 상부 절연막(320)의 위에 상부 및 하부 접촉 구멍(330, 340)을 통하여 하부 배선(200)과 전기적으로 연결되는 상부 배선(400)을 형성한다.
한편, 도 1f에 도시한 본 발명의 실시예에 따른 접촉부의 제조 방법에서도 하부 접촉 구멍(340)을 형성한 다음, 상부 접촉 구멍(330)을 정의하는 상부 절연막(320) 일부가 하부 접촉 구멍(340)의 안쪽으로 흘러 내리도록 리플로우 공정을 추가로 실시할 수도 있다.
이러한 본 발명의 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법은 액정 표시 장치 및 그 제조 방법에도 적용할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 한 쌍의 표시판(panel)과 그 사이의 액정층(liquid crystal layer)을 포함한다. 한 쌍의 표시판 중 하나는 “박막 트랜지스터 표시판(thin film transistor array panel, TFT array panel)”이라 하며 복수의 박막 트랜지스터, 복수의 화소 전극(pixel electrode) 및 복수의 표시 신호선(display signal line)을 포함한다. 각 화소 전극은 적어도 하나의 박막 트랜지스터를 통하여 신호선과 연결되어 있다. 다른 표시판은 화소 전극과 함께 전기장을 생성하는 기준 전극(reference electrode)을 구비하고 있으며 색상 표시를 위한 색 필터(color filter) 또한 구비할 수 있다. 화소 전극과 기준 전극은 둘 사이의 액정층을 유전체로 하는 액정 축전기(liquid crystal capacitor)로서 작용한다.
다음의 실시예는 앞에서 설명한 접촉 구조가 화소 전극과 박막 트랜지스터 사이의 접촉부에 주로 적용된 예들이며, 다양한 유형의 액정 표시 장치, 예를 들면 투과형(transmissive type), 반사형(reflective type) 및 반투과형(transflective type) 액정 표시 장치에 대하여 설명할 것이다.
먼저, 본 발명의 한 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 도 2 및 도 3을 참고로 하여 상세히 설명한다.
도 2는 본 발명의 한 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(gate line)(22)이 형성되어 있다. 게이트선(22)은 비저항(resistivity)이 낮은 은(Ag) 또는 은 합금(Ag alloy) 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 단일막으로 이루어질 수도 있고, 이러한 단일막에 더하여 물리적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위의 물질로 이루어진 다른 막을 포함하는 다층막으로 이루어질 수도 있다. 각 게이트선(22)에는 복수의 가지가 뻗어 나와 있으며 이들은 박막 트랜지스터의 게이트 전극(26)을 이룬다. 이때, 게이트선(22)은 측면은 경사져 있으며, 경사각은 수평면으로부터 30-80° 범위이다.
본 발명의 다른 실시예에 따르면, 액정 축전기의 전하 보존 능력을 향상시키는 유지 축전기의 한 전극을 이루는 복수의 유지 전극(storage electrode)(도시하지 않음)이 기판(10) 위에 형성되어 있다. 유지 전극은 기준 전압 또는 공통 전극 전압(줄여서 “공통 전압”이라고도 함) 따위의 미리 정해진 전압을 외부로부터 인가 받는다. 기준 전압은 또한 다른 표시판(도시하지 않음)의 기준 전극(도시하지 않음)에도 인가된다.
기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(30)이 게이트선(22) 및 유지 전극을 덮고 있다.
게이트 전극(24) 위의 게이트 절연막(30) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위로 이루어진 복수의 섬형 반도체(silicon island)(40)가 형성되어 있다. 반도체(40)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉 부재(ohmic contact)(55, 56)가 형성되어 있다. 각 쌍의 저항성 접촉 부재(55, 56)는 게이트 전극(24)을 중심으로 서로 반대쪽에 위치하며 서로 분리되어 있다. 반도체(40)와 저항성 접촉 부재(55, 56)의 측면은 테이퍼 구조를 가지며, 경사각은 30-80° 범위이다.
저항성 접촉 부재(55, 56) 및 게이트 절연막(30) 위에는 복수의 데이터선(data line)(62)과 박막 트랜지스터의 복수 드레인 전극(drain electrode)(66)이 형성되어 있다. 데이터선(62)과 드레인 전극(66)은 비저항이 낮은 Al 또는 Ag 따위로 이루어질 수 있다. 데이터선(62)은 주로 세로 방향으로 뻗어 게이트선(22)과 교차하며 각 데이터선(62)에서 뻗은 복수의 가지가 소스 전극(source electrode)(65)을 이룬다. 한 쌍의 소스 전극(65)과 드레인 전극(66)은 각각 한 쌍의 저항성 접촉 부재(55, 56)의 상부에 적어도 일부분 위치하고, 서로 분리되어 있으며 게이트 전극(26)에 대하여 서로 반대쪽에 위치한다. 데이터선(62) 및 드레인 전극(66)의 측면은 30-80° 범위의 경사각을 가지는 테이퍼 구조를 가질 수 있다.
반도체(40)와 데이터선(62) 및 드레인 전극(66) 사이에 위치한 저항성 접촉 부재(55, 56)는 이들 사이의 접촉 저항을 낮추어 준다.
데이터선(62) 및 드레인 전극(66)과 이들이 가리지 않은 반도체(40) 상부에는 질화규소 따위로 이루어진 하부 절연막(70)이 형성되어 있으며, 그 상부에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질로 이루어진 상부 절연막(90)이 형성되어 있다. 도 3에 도시한 것처럼, 상부 절연막(90)의 표면은 요철 패턴(unevenness pattern)을 가진다.
하부 절연막(70) 및 상부 절연막(90)에는 드레인 전극(66)을 드러내는 복수 쌍의 하부 및 상부 접촉 구멍(76, 96)이 각각 구비되어 있다. 각 쌍의 접촉 구멍(76, 96)에서 상부 접촉 구멍(96)은 하부 접촉 구멍(76)보다 크기가 커서 하부 접촉 구멍(76)의 경계선 및 하부 절연막(70)의 평평한 상부면을 드러내므로 각 쌍의 접촉 구멍(76, 96)의 측벽은 계단 모양을 이룬다. 이때 접촉부에서 드러난 하부 절연막(70)의 폭은 약 0.1m 이상인 것이 바람직하다.
하부 및 상부 접촉 구멍(76, 96) 측벽은 경사가 져 있으며, 그 경사각(taper angle)은 서로 다를 수 있는데, 상부 접촉 구멍(96)의 경사각이 하부 접촉 구멍(76)의 경사각보다 완만한 것이 바람직하며, 특히 이들 경사각은 30-70° 범위인 것이 바람직하다.
하부 절연막(70)은 또한 데이터선(62)의 끝 부분(68)을 드러내는 복수의 접촉 구멍(78)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트선(22)의 끝 부분(24)을 드러내는 복수의 접촉 구멍(74)을 가지고 있다. 접촉 구멍(74, 78)은 표시 신호선(22, 62)과 그 구동 회로(도시하지 않음)의 전기적 연결을 위한 것이다.
접촉 구멍(74, 78)이 위치하고 있는 패드 영역의 상부 절연막(90) 부분이 제거되어 있는데, 이러한 구조는 박막 트랜지스터 표시판과 구동 집적 회로(integrated circuit, IC) 사이의 접착성을 강화시켜 주며, 특히, 주사 신호 및 화상 신호를 각각 게이트선(22) 및 데이터선(62)에 전달하는 게이트 구동 집적 회로 및 데이터 구동 집적 회로가 박막 트랜지스터 표시판에 직접 장착되어 있는 COG(chip on glass) 방식의 액정 표시 장치에 적용할 때 유리하다.
상부 절연막(90) 상부에는 접촉 구멍(76, 96)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있는 투명 전극(transparent electrode)(82)이 형성되어 있다.
각 투명 전극(82)의 상부에는 반사 전극(reflecting electrode)(86)이 형성되어 있다. 반사 전극(86)은 아래의 투명 전극(82)을 드러내는 개구부(85)를 가진다. 투명 전극(82) 또는 반사 전극(86)의 전체 영역(P) 중에서 개구부(85)로 정의되는 영역(T)을 “투과 영역(transmitting area)”이라고 하며, 나머지 영역(R)은 “반사 영역(reflecting area)”이라고 한다.
투명 전극(82)은 투명한 도전 물질인 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 따위로 이루어지며, 반사 전극(86)은 반사도를 가지는 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 등으로 이루어질 수 있다.
반사 전극(86)과 투명 전극(82) 쌍은 상부 절연막(90)의 요철 패턴을 따라 요철(embossment)을 가지고 있으며, 이는 반사 전극(86)의 반사율을 높이기 위한 것이다.
반사 전극(86)과 투명 전극(82) 쌍은 데이터선(62)으로부터 전압을 인가 받아 다른 표시판의 기준 전극과 함께 전기장을 생성하며, 인가 전압을 변화시키면 두 전계 생성 전극 사이의 액정층의 액정 분자들의 배열이 변화한다. 앞서 설명하였지만, 전기 회로의 관점에서 볼 때 전극 쌍(82, 86)과 기준 전극은 전하를 저장하는 액정 유전체 축전기를 이룬다.
전극(82, 86)은 게이트선(22) 및 데이터선(62)과 중첩하여 개구율(aperture ratio)을 높이고, 액정 축전기와 병렬로 연결된 복수의 유지 축전기를 이루어 전하 보존 능력을 강화한다.
반사 전극(86)과 투명 전극(82)의 사이에는 이들의 물리적, 전기적 접촉 특성을 보강하는 접촉 보조층이 구비될 수 있으며, 접촉 보조층은 다른 물질과의 접촉 특성이 좋은 몰리브덴 또는 몰리브덴 합금, 크롬, 티타늄 또는 탄탈륨 등으로 이루어지는 것이 좋다.
또한, 하부 절연막(70) 위에는 복수의 접촉 부재(contact assistant)(84, 88)이 형성되어 있다. 접촉 보조 부재(84, 88)는 각각 접촉 구멍(74, 78)을 통하여 게이트선(22) 및 데이터선(62)의 노출된 끝 부분(24, 68)과 연결되어 있다. 접촉 보조 부재(84, 88)는 게이트선(22) 및 데이터선(62)의 노출된 끝 부분(24, 68)을 보호하고 박막 트랜지스터 표시판과 구동 회로의 접착성을 보완하기 위한 것이며 필수적인 것은 아니다. 접촉 보조 부재(84, 88)는 투명 전극(82) 또는 반사 전극(86)과 동일한 층으로 형성된다.
본 발명의 다른 실시예에 따르면 게이트선(22) 및/또는 데이터선(62)의 끝 부분(24, 68)에 인접하게 게이트선(22) 또는 데이터선(62)과 동일한 층으로 고립된 금속편(metal island)을 형성하고, 그 위의 게이트 절연막(30) 및/또는 하부 절연막(70)에 접촉 구멍을 뚫은 후 접촉 보조 부재(84, 88)과 연결한다.
그러면, 도 4a 내지 도 9b 및 도 2, 도 3을 참조하여 본 발명의 한 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 구체적으로 설명한다.
도 4a 내지 9a는 본 발명의 한 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법의 각 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 4b 내지 9b는 각각 도 4a 내지 9a의 박막 트랜지스터 표시판을 IVb-IVb' 선, Vb-Vb' 선, VIb-VIb' 선, VIIb-VIIb' 선, VIIIb-VIIIb' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 4a 및 도 4b에 도시한 바와 같이, 유리 기판(10) 위에 복수의 게이트 전극(24)을 포함하는 게이트선(22)을 사진 식각 공정으로 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 위의 두 층을 사진 식각하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 복수의 섬형 반도체(40)와 복수의 섬형의 도핑된 비정질 규소(doped amorphous silicon island)(50)를 형성한다.
다음, 도 6a 내지 도 6b에 도시한 바와 같이, 복수의 소스 전극(65)를 포함하는 복수의 데이터선(62)과 복수의 드레인 전극(66)을 사진 식각 공정으로 형성한다. 이어, 데이터선(62) 및 드레인 전극(66)으로 가려지지 않은 도핑된 비정질 규소(50) 부분을 제거하여, 도핑된 비정질 규소(50) 각각을 두 개의 저항성 접촉 부재(55, 56)로 분리하는 한편, 둘 사이의 반도체(40) 부분을 노출시킨다. 이어, 노출된 반도체(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 7a 및 7b에서 보는 바와 같이, 질화규소로 이루어진 하부 절연막(70)을 화학 기상 증착(chemical vapor deposition, CVD)하고, 감광성 유기 물질로 이루어진 상부 절연막(90)을 그 위에 도포(coating)한다. 이어, 상부 절연막(90)을 광마스크를 통하여 노광, 현상함으로써, 드레인 전극(66) 상부의 하부 절연막(70)을 드러내는 복수의 접촉 구멍(96)을 상부 절연막(90)에 형성하고, 상부 절연막(90)의 표면에 요철 패턴을 형성하는 동시에, 패드 영역의 상부 절연막(90) 부분을 제거하여 하부 절연막(70)을 드러낸다.
이어, 도 8a 및 도 8b에서 보는 바와 같이, 감광막 패턴(1000)을 이용한 사진 식각 공정으로 하부 절연막(70)을 게이트 절연막(30)과 함께 패터닝하여, 게이트선(22)의 끝 부분(24), 드레인 전극(66) 및 데이터선(62)의 끝 부분(68)을 각각 드러내는 복수의 접촉 구멍(74, 76, 78)을 형성한다. 여기에서 감광막 패턴(1000)의 개구부는 상부 절연막(90)의 접촉 구멍(96)의 안쪽에 위치한다.
본 발명의 다른 실시예에 따르면, 별도의 감광막 패턴을 사용하지 않고 접촉 구멍(96)이 구비된 상부 절연막(90)을 식각 마스크로 삼아 하부 절연막(70) 및/또는 게이트 절연막(70)의 접촉 구멍(74, 76, 78)을 형성한다. 이때, 접촉 구멍(96)을 정의하는 상부 절연막(90)의 측면을 계단 모양으로 형성한다. 이와는 달리, 애싱 따위를 통해서 상부 절연막(90)의 접촉 구멍(96)을 하부 절연막(70)의 접촉 구멍(76)보다 넓히거나, 상부 절연막(90)의 리플로우 따위를 통해서 하부 절연막(70)의 접촉 구멍(76)을 상부 절연막(90)의 접촉 구멍(96)보다 좁힘으로써 각 쌍의 접촉 구멍(76, 96)이 계단 모양의 측벽을 가지게 할 수도 있다. 이 경우 패드 영역의 하부 절연막(70) 부분이 모두 제거될 수 있다.
본 발명의 또 다른 실시예에 따르면, 패드 영역의 상부 절연막(90) 부분을 제거하는 대신 게이트선(22)의 끝 부분(24) 및 데이터선(62)의 끝 부분(68) 위에 위치한 접촉 구멍(도시하지 않음)을 상부 절연막(90)에 형성한다. 이에 더하여 앞 문단에서처럼 상부 절연막(90)을 식각 마스크로 삼아 하부 절연막(70)을 패터닝할 수 있다.
본 발명의 또 다른 실시예에 따르면, 패드 영역의 하부 절연막(70) 부분을 상부 절연막(90)과 마찬가지로 모두 제거한다.
다음, 도 9a 및 9b에 도시한 바와 같이, 접촉 구멍(76, 96)을 통하여 드레인전극(66)과 연결되는 복수의 투명 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트선(22) 및 데이터선(62)의 끝 부분(24, 68)과 각각 연결되는 복수의 접촉 보조 부재(84, 88)를 사진 식각으로 형성한다.
마지막으로, 도 2 및 도 3에서 보는 바와 같이, 투명 전극(82)의 상부에 은 또는 알루미늄 따위로 이루어진 반사 전극(86)을 사진 식각 공정으로 형성한다.
본 실시예에 따르면, 하부 절연막(70)을 패터닝하기 전에 상부 절연막(90)을 스핀 코팅함으로써 상부 절연막(90)의 높이 차가 크게 나는 것을 방지할 수 있으며, 이를 통하여 상부 절연막(90) 표면의 요철 패턴을 균일하게 할 수 있다. 결국, 상부 절연막(90)의 요철 패턴에 따라 유도되는 반사 전극(86)의 요철 패턴 또한 균일하게 형성되어 화상을 표시하는 화면에 얼룩이 나타나는 것을 방지할 수 있다.
도 10 및 도 11을 참고로 하여 본 발명의 한 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 10은 본 발명의 한 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고, 도 11은 도 10에 도시한 박막 트랜지스터 표시판을 XI-XI' 선을 따라 잘라 도시한 단면도이다.
도 10 내지 도 11에서 보는 바와 같이, 본 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 2 및 도 3에 도시한 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.
도 2 및 도 3에 도시한 박막 트랜지스터 표시판과 다르게, 본 실시예의 박막트랜지스터 표시판은 투명 전극을 가지고 있지 않다. 이에 따라 하부 절연막(70) 위의 상부 절연막(90) 바로 위에 복수의 반사 전극(86)이 형성되어 있으며, 이 반사 전극은 하부 절연막(70) 및 상부 절연막(90)에 각각 구비된 접촉 구멍(76, 96)을 통하여 직접 드레인 전극(66)과 전기적으로 연결되어 있다. 또한 반사 전극(86)에는 개구부가 없다.
도 12 및 도 13을 참고로 하여 본 발명의 한 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 12는 본 발명의 한 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고, 도 13은 도 12에 도시한 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
도 12 내지 도 13에서 보는 바와 같이, 본 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 2 및 도 3에 도시한 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.
하지만, 도 2 및 도 3에 도시한 박막 트랜지스터 표시판과 다르게, 본 실시예의 박막 트랜지스터 표시판은 반사 전극을 가지고 있지 않다.
또한, 각 게이트선(22)은 다른 부분보다 폭이 넓은 부분(확장부)을 가지고 있으며, 상부 절연막(90) 아래의 하부 절연막(70)과 게이트 절연막(30) 사이에 복수의 유지 도전체(64)가 추가로 구비되어 있다. 각 투명 전극(82)은 하부 및 상부 절연막(70, 90)에 각각 구비된 접촉 구멍(72, 92)를 통하여 해당 유지 도전체(64)와 전기적으로 연결되어 있으며, 각 유지 도전체(64)는 게이트선(22)의 확장부와중첩되어 충분한 크기의 유지 용량을 준다. 각 쌍의 접촉 구멍(72, 92)은 드레인 전극(66)과 투명 전극(82)을 연결하는 각 쌍의 접촉 구멍(76, 96)과 마찬가지로 계단 모양의 측벽을 가지므로, 투명 전극(82)의 단선이 방지된다.
그리고 게이트선(22)의 끝 부분(24)을 드러내는 하부 절연막(70) 및 게이트 절연막(30)의 접촉 구멍(74)은 게이트선(22)의 끝 부분(24)보다 폭이 크며, 상부 절연막(90)에는 요철 패턴이 없다.
마지막으로, 복수의 데이터선(62) 아래에는 복수의 선형 반도체(40)가 구비되어 있으며, 각 선형 반도체(40)의 복수의 가지가 복수의 게이트 전극(24) 위로 뻗어 박막 트랜지스터의 채널을 이룬다. 선형 반도체(40)와 데이터선(62) 및 드레인 전극(66) 사이에는 복수의 저항성 접촉 부재(55, 56)가 구비되어 있다.
도 14 내지 도 16을 참고로 하여 본 발명의 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 14는 본 발명의 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고, 도 15 및 도 16은 각각 도 14에 도시한 박막 트랜지스터 표시판을 XV-XV'선 및 XVI-XVI' 선을 따라 잘라 도시한 단면도이다.
도 14 내지 도 16에서 보는 바와 같이, 본 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 12 및 도 13에 도시한 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.
그러나 도 12 및 도 13에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(10) 위에 형성되어 있는 복수의 유지 전극선(28)을 포함하며, 게이트선(22)에는 확장부가 존재하지 않는다. 유지 전극선(28)은 게이트선(22)과 동일한 물질로 만들어지고, 게이트선(22)과 거의 평행하며 게이트선(22)으로부터 전기적으로 분리되어 있다. 유지 전극선(28)은 기준 전압 따위의 전압을 인가 받으며, 복수의 투명 전극(82)과 연결된 복수의 유지 도전체(68)와 게이트 절연막(30)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 투명 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(28)과 유지 도전체(64)는 생략할 수도 있다.
또한, 복수의 선형 반도체(42) 및 복수의 저항성 접촉 부재(55, 56)와 더불어, 복수의 섬형 반도체(48) 및 그 아래의 복수의 접촉 부재(58)가 유지 도전체(64) 아래에 구비되어 있다.
선형 반도체(42)는 박막 트랜지스터의 채널 영역(C)을 제외하면 복수의 데이터선(62) 및 복수의 드레인 전극(66)과 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(62)과 드레인 전극(66)은 서로 분리되어 있으나, 선형 반도체(42)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 섬형 반도체(48)는 유지 도전체(64)와 실질적으로 동일한 평면 모양을 가지며, 저항성 접촉 부재(55, 56, 58)는 각각 데이터선(62), 드레인 전극(66) 및 유지 도전체(68)와 동일한 모양이다.
그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 14 내지 도 16과 도 17a 내지 도 24c를 참조하여 상세하게 설명한다.
도 17a, 19a, 23a, 24a 및 25a는 본 발명의 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법의 각 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 17b, 18a와 17c, 18b는 각각 도 17a의 박막 트랜지스터 표시판을 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도로서 공정 순서에 따라 도시한 것이고, 도 19b, 20a, 21a, 22a와 19c, 20b, 21b, 22b는 각각 도 19a의 박막 트랜지스터 표시판을 XIXb-XIXb' 선 및 XIXc-XIXc' 선을 따라 잘라 도시한 단면도로서 공정 순서에 따라 도시한 것이고, 도 23b 및 23c는 각각 도 23a의 박막 트랜지스터 표시판을 XXIIIb-XXIIIb' 선 및 XXIIIc-XXIIIc' 선을 따라 잘라 도시한 단면도이며, 도 24b와 24c는 각각 도 24a의 박막 트랜지스터 표시판을 XXIVb-XXIVb' 선 및 XXIVc-XXIVc' 선을 따라 잘라 도시한 단면도이다.
도 17a 내지 17c에 도시한 바와 같이, 기판(10) 위에 도전층을 적층하고 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(22) 및 복수의 유지 전극선(28)을 형성한다.
다음, 도 18a 및 18b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 도핑된 비정질 규소층(50)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 광마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 19 및 19c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(112)과 제2부분(114)을 포함하는 감광막 패턴(112, 114)을 형성한다. 이때, 박막 트랜지스터의 채널 영역(C)에 위치한 제2 부분(114)은 데이터 영역(A)에 위치한 제1 부분(112)보다 두께가 작게 되도록 하며, 기타 영역(B)의 감광막(110) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다. 이 때, 채널 영역(C)에 남아 있는 제2 부분(114)의 두께와 데이터 영역(A)에 남아 있는 제1 부분(112)의 두께의 비는 후에 후술할 식각 단계에서의 식각 조건에 따라 다르게 하되, 제2 부분(114)의 두께를 제1 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
먼저, 도 20a 및 20b에 도시한 것처럼, 기타 영역(B)의 노출되어 있는 도전체층(60) 부분을 제거하여 그 하부의 도핑된 비정질 규소층(50)을 노출시킨다. 알루미늄 또는 알루미늄 합금을 포함하는 도전체층(60)에 대해서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있다. 크롬에 대해서는 CeNHO3따위를 식각제로 하는 습식 식각이 바람직하다. 건식 식각의 경우 감광막 패턴(112, 114)도 함께 식각되어 두께가 줄어들 수 있다. 도면 부호 64와 67은 도전체층(60) 중 남아 있는 부분을 가리키며 앞으로는 각각 “도전체”라 한다.
이어, 도 21a 및 21b에 도시한 바와 같이, 기타 영역(B)의 노출된 도핑된 비정질 규소층(50) 부분 및 그 하부의 반도체층(40) 부분을 건식 식각으로 제거하여 아래의 도전체(67)를 노출시킨다. 감광막 패턴의 제2 부분(114)은 노출된 도핑된 비정질 규소층(50) 부분 및 반도체층(40) 부분과 동시에, 또는 따로 제거한다. 채널 영역(C)에 남아 있는 제2부분(114) 찌꺼기는 애싱(ashing)으로 제거한다. 도면 부호 42와 48은 반도체층(40)의 남아 있는 부분을 가리키며 다음부터는 구분할 필요가 있을 때 그 평면 모양에 따라 각각 “선형 반도체”, “섬형 반도체”라 한다. 그리고 도면 부호 57와 58은 도핑된 비정질 규소층(40)의 남아 있는 부분을 나타내며 다음부터는 구분할 필요가 있을 때 그 평면 모양에 따라 각각 “선형(의) 도핑된 비정질 규소”, “섬형(의) 도핑된 비정질 규소”라 한다.
다음, 도 22a 및 22b에 도시한 바와 같이 채널 영역(C)의 노출된 도전체(67) 부분 및 그 하부의 도핑된 비정질 규소(57) 부분을 제거한다. 이때, 도 22b에 도시한 것처럼 채널 영역(C)의 반도체(42)의 상부 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 이때 어느 정도의 두께로 식각된다.
이렇게 하면, 채널 영역(C)의 도전체(67) 각각이 데이터선(62)과 복수의 드레인 전극(66)으로 분리되면서 완성되고, 채널 영역(C)의 도핑된 비정질 규소(57) 각각이 하나의 선형 저항성 접촉 부재(55)와 복수의 섬형 저항성 접촉 부재(56)로 나뉘어 완성된다.
데이터 영역(A)에 남아 있는 감광막 패턴의 제1 부분(112)은 채널 영역(C)의 노출된 도전체(67) 부분을 제거한 후 또는 그 밑의 도핑된 비정질 규소(57)를 제거한 후에 제거한다.
이와 같이 하여 데이터선(62), 드레인 전극(66) 및 유지 도전체(64)를 완성한 후, 도 23a 내지 23c에 도시한 바와 같이 하부 절연막(70)을 화학 기상 증착 방법으로 증착하고, 그 위에 상부 절연막(90)을 스핀 코팅한다. 이어, 사진 공정으로 상부 절연막(90)을 패터닝하여 드레인 전극(66) 및 유지 도전체(68) 상부에 접촉 구멍(96, 92)을 형성하는 동시에 패드 영역의 상부 절연막(90)을 부분을 제거하여 하부 절연막(70)을 드러낸다.
이어, 도 24a 내지 도 24c에 도시한 바와 같이, 별도의 감광막 패턴 또는 상부 절연막(90)을 식각 마스크로 삼아 하부 절연막(70)을 게이트 절연막(30)과 함께 패터닝하여, 게이트선(22)의 끝 부분(24), 드레인 전극(66), 유지 도전체(64) 및 데이터선(62)의 끝 부분(68)를 드러내는 접촉 구멍(74, 76, 72, 78)을 형성한다.
마지막으로, 도 14 내지 도 16에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 투명 전극(82)과 접촉 보조 부재(84, 88)를 형성한다.
본 실시예는 데이터선(62), 드레인 전극(66) 및 유지 도전체(68)와 그 하부의 저항성 접촉 부재(55, 56, 58) 및 반도체(42, 48)를 한 번의 사진 공정으로 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리시킴으로써 제조 공정을 단순화할 수 있다.
도 25 내지 도 27을 참조하여 본 발명의 또 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 설명한다.
도 25는 본 발명의 또 다른 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 한 예를 도시한 배치도이고, 도 26 및 도 27은 각각 도 25에 도시한 박막 트랜지스터 표시판을 XXVI-XXVI' 선 및 XXVII-XXVII' 선을 따라 잘라 도시한 단면도이다.
도 25 내지 도 27에서 보는 바와 같이 본 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대부분 도 14 내지 도 16에 도시한 박막 트랜지스터 표시판의 구조와 동일하다.
하지만, 별개의 유지 도전체를 두는 대신 드레인 전극(66)을 유지 전극선(28)의 위까지 연장시킨다.
이와 같이, 본 발명의 실시예에 따르면 하부 절연막을 패터닝하기 전에 바로 상부 절연막을 형성함으로써 하부 절연막이 있고 없음으로 인한 단차 때문에 상부 절연막의 높이 차가 커지는 것을 방지할 수 있다. 이렇게 하면, 액정 표시 장치,특히 반사형 또는 반투과형 액정 표시 장치에서 얼룩이 발생하는 것을 방지할 수 있어 표시 특성을 향상시킬 수 있다.
또한, 접촉부에서 접촉 구멍의 측벽을 계단 모양으로 형성함으로써 이후에 형성되는 다른 막의 프로파일을 양호하게 할 수 있다. 이를 통하여 접촉부에서 신호선의 단선이 발생하는 것을 방지하여 접촉부의 신뢰성을 확보함으로써 제품의 표시 특성을 향상시킬 수 있다.
그리고 패드 영역의 상부 절연막 부분을 제거함으로써 박막 트랜지스터 표시판과 구동 집적 회로 사이의 접착성이 강화되며, 이는 특히 COG 방식의 액정 표시 장치의 더욱 그러하다.
이에 더하여 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 데 필요한 사진 공정의 수를 줄임으로써 제조 공정을 단순화하고 제조 비용을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (51)

  1. 기판의 상부에 제1 도전체를 형성하는 단계,
    상기 제1 도전체를 덮는 제1 절연막을 형성하는 단계,
    상기 제1 도전체 상부의 상기 제1절연막 부분을 드러내는 제1 접촉 구멍을 가지는 제2 절연막을 상기 제1 절연막 위에 형성하는 단계,
    감광막 패턴 또는 상기 제2 절연막을 식각 마스크로 삼아 상기 제1 절연막을 패터닝하여 상기 제1 접촉 구멍과 함께 상기 제1 도전체를 드러내는 제2 접촉 구멍을 형성하는 단계, 그리고
    상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 도전체와 연결되는 제2 도전체를 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 제2 절연막은 유기 물질로 이루어진 반도체 소자의 제조 방법.
  3. 제2항에서,
    상기 제2 절연막 형성 단계는
    상기 제2 절연막을 스핀 코팅하는 단계, 그리고
    상기 제2 절연막을 패터닝하여 상기 제1 접촉 구멍을 형성하는 단계
    를 포함하는
    반도체 소자의 제조 방법.
  4. 제3항에서,
    상기 제2 절연막은 감광성 물질로 이루어지며,
    상기 제1 접촉 구멍 형성 단계는,
    상기 제2 절연막을 광마스크를 통하여 노광하는 단계, 그리고
    상기 제2 절연막을 현상하는 단계
    를 포함하는
    반도체 소자의 제조 방법.
  5. 제4항에서,
    상기 광마스크는 투명 영역, 차광 영역 및 반투명 영역을 포함하며, 상기 제1 접촉 구멍의 측벽은 계단 모양인 반도체 소자의 제조 방법.
  6. 제1항에서,
    상기 감광막 패턴은 상기 제1 접촉 구멍보다 작은 개구부를 가지는 반도체 소자의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에서,
    상기 제1 절연막은 질화규소 또는 산화규소로 이루어진 반도체 소자의 제조 방법.
  8. 제1항 내지 제6항 중 어느 한 항에서,
    상기 제2 접촉 구멍 형성 후, 상기 제1 접촉 구멍을 확장하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  9. 제8항에서,
    상기 제1 접촉 구멍의 확장은 애싱으로 이루어지는 반도체 소자의 제조 방법.
  10. 제1항 내지 제6항 중 어느 한 항에서,
    상기 제2 접촉 구멍 형성 후, 상기 제2 접촉 구멍을 축소하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  11. 제10항에서,
    상기 제2 접촉 구멍의 축소는 상기 제2 절연막의 리플로우를 통하여 이루어지는 반도체 소자의 제조 방법.
  12. 제1항 내지 제6항 중 어느 한 항에서,
    상기 제2 도전체는 반사성 물질 또는 투명한 물질로 이루어진 반도체 소자의 제조 방법.
  13. 제1항 내지 제4항 및 제6항 중 어느 한 항에서,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 높이에 따라 다른 반도체 소자의 제조 방법.
  14. 제13항에서,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 측벽이 계단 모양인 반도체 소자의 제조 방법.
  15. 제14항에서,
    상기 제1 접촉 구멍은 상기 제1 절연막의 상부면을 드러내는 반도체 소자의 제조 방법.
  16. 기판,
    상기 기판 상부에 형성되어 있는 제1 도전체,
    상기 제1 도전체 위에 형성되어 있으며 상기 제1 도전체의 적어도 일부를 드러내는 제1 접촉 구멍을 가지는 제1 절연막,
    상기 제1 절연막 상부에 형성되어 있으며 상기 제1 접촉 구멍과 함께 상기제1 도전체를 드러내는 제2 접촉 구멍을 가지는 제2 절연막,
    상기 제2 절연막 상부에 형성되어 있으며 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 도전체와 연결되어 있는 제2 도전체
    를 포함하며,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 높이에 따라 다른
    반도체 소자.
  17. 제16항에서,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 위쪽 보다 아래 쪽이 작은 반도체 소자.
  18. 제17항에서,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 측벽이 계단 모양인 반도체 소자.
  19. 제18항에서,
    상기 제2 접촉 구멍이 상기 제1 접촉 구멍보다 큰 반도체 소자.
  20. 제18항에서,
    상기 제2 접촉 구멍이 상기 제1 절연막의 상면을 적어도 일부분 드러내는 반도체 소자.
  21. 제20항에서,
    상기 제2 접촉 구멍을 통하여 드러난 상기 제1 절연막의 폭은 0.1 ㎛ 이상인 반도체 소자.
  22. 제16항 내지 제21항 중 어느 한 항에서,
    상기 제2 절연막은 유기 절연 물질로 이루어진 반도체 소자.
  23. 제16항 내지 제21항 중 어느 한 항에서,
    상기 제1 및 제2 접촉 구멍의 측벽은 경사지고, 상기 제1 접촉 구멍의 측벽의 경사각과 상기 제2 접촉 구멍의 측벽의 경사각은 서로 다른 반도체 소자.
  24. 제23항에서,
    상기 제1 접촉 구멍의 측벽의 경사각은 상기 제2 접촉 구멍의 측벽의 경사각보다 작은 반도체 소자.
  25. 기판 위에 게이트선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선과 상기 데이터선과 분리된 드레인 전극을 형성하는 단계,
    제1 절연막을 적층하는 단계,
    상기 제1 절연막 상부에 상기 드레인 전극 상부의 상기 제1 절연막을 드러내는 제1 접촉 구멍을 가지는 제2 절연막을 형성하는 단계,
    감광막 패턴 또는 상기 제2 절연막을 식각 마스크로 삼아 상기 제1 절연막을 패터닝하여 상기 제1 접촉 구멍과 함께 상기 드레인 전극을 드러내는 제2 접촉 구멍을 형성하는 단계, 그리고
    상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  26. 제25항에서,
    상기 제2 절연막은 유기 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  27. 제26항에서,
    상기 제2 절연막 형성 단계는
    상기 제2 절연막을 스핀 코팅하는 단계, 그리고
    상기 제2 절연막을 패터닝하여 상기 제1 접촉 구멍을 형성하는 단계
    를 포함하는
    액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  28. 제27항에서,
    상기 제2 절연막은 감광성 물질로 이루어지며,
    상기 제1 접촉 구멍 형성 단계는,
    상기 제2 절연막을 광마스크를 통하여 노광하는 단계, 그리고
    상기 제2 절연막을 현상하는 단계
    를 포함하는
    액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  29. 제28항에서,
    상기 광마스크는 투명 영역, 차광 영역 및 반투명 영역을 포함하며, 상기 제1 접촉 구멍의 측벽은 계단 모양인 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  30. 제25항에서,
    상기 감광막 패턴은 상기 제1 접촉 구멍보다 작은 개구부를 가지는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  31. 제25항 내지 제30항 중 어느 한 항에서,
    상기 제1 절연막은 질화규소 또는 산화규소로 이루어진 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  32. 제25항 내지 제30항 중 어느 한 항에서,
    상기 제2 접촉 구멍 형성 후, 상기 제1 접촉 구멍을 확장하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  33. 제32항에서,
    상기 제1 접촉 구멍의 확장은 애싱으로 이루어지는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  34. 제25항 내지 제30항 중 어느 한 항에서,
    상기 제2 접촉 구멍 형성 후, 상기 제2 접촉 구멍을 축소하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  35. 제34항에서,
    상기 제2 접촉 구멍의 축소는 상기 제2 절연막의 리플로우를 통하여 이루어지는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  36. 제25항에서,
    상기 화소 전극은 투명 전극과 반사 전극 중 적어도 하나를 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  37. 제25항에서,
    상기 화소 전극은 반사 전극을 포함하며, 상기 제2 절연막의 표면은 요철 패턴을 가지는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  38. 제25항에서,
    상기 데이터선, 상기 드레인 전극 및 상기 반도체층은 위치에 따라 두께가 다른 감광막 패턴을 이용한 하나의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  39. 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    적어도 일부분 상기 반도체층 상부에 형성되어 있는 데이터선,
    적어도 일부분 상기 반도체층 상부에 형성되어 있으며 상기 데이터선과 떨어져 있는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 제1 절연막,
    상기 제1 절연막 상부에 형성되어 있으며 상기 제1 접촉 구멍과 함께 상기 드레인 전극을 드러내는 제2 접촉 구멍을 가지는 제2 절연막, 그리고
    상기 제2 절연막 상부에 형성되어 있으며 상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하며,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 높이에 따라 다른
    액정 표시 장치용 박막 트랜지스터 표시판.
  40. 제39항에서,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 폭이 위쪽 보다 아래 쪽이 작은 액정 표시 장치용 박막 트랜지스터 표시판.
  41. 제40항에서,
    상기 제1 및 제2 접촉 구멍으로 이루어지는 구멍의 측벽이 계단 모양인 액정 표시 장치용 박막 트랜지스터 표시판.
  42. 제41항에서,
    상기 제2 접촉 구멍이 상기 제1 접촉 구멍보다 큰 액정 표시 장치용 박막 트랜지스터 표시판.
  43. 제41항에서,
    상기 제2 접촉 구멍이 상기 제1 절연막의 상면을 적어도 일부분 드러내는 액정 표시 장치용 박막 트랜지스터 표시판.
  44. 제43항에서,
    상기 제2 접촉 구멍을 통하여 드러난 상기 제1 절연막의 폭은 0.1 ㎛ 이상인 액정 표시 장치용 박막 트랜지스터 표시판.
  45. 제39항 내지 제44항 중 어느 한 항에서,
    상기 제2 절연막은 유기 절연 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 표시판.
  46. 제39항 내지 제44항 중 어느 한 항에서,
    상기 제1 접촉 구멍의 측벽의 경사각과 상기 제2 접촉 구멍의 측벽의 경사각은 서로 다른 액정 표시 장치용 박막 트랜지스터 표시판.
  47. 제46항에서,
    상기 제1 접촉 구멍의 측벽의 경사각은 상기 제2 접촉 구멍의 측벽의 경사각보다 작은 액정 표시 장치용 박막 트랜지스터 표시판.
  48. 제39항에서,
    상기 화소 전극은 투명 전극 및 반사 전극 중 적어도 하나를 포함하는 액정 표시 장치용 박막 트랜지스터 표시판.
  49. 제39항에서,
    상기 화소 전극은 반사 전극을 포함하며, 상기 제2 절연막의 표면은 요철 패턴을 가지는 액정 표시 장치용 박막 트랜지스터 표시판.
  50. 제39항에서,
    상기 화소 전극은 투명 전극과 반사막을 함께 포함하며 상기 반사 전극은 개구부를 가지는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
  51. 제39항에서,
    상기 제1 절연막 또는 상기 게이트 절연막은 상기 게이트선의 일부 또는 상기 데이터선의 일부를 드러내는 제3 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층으로 형성되어 있으며 상기 제3 접촉 구멍을 통하여 상기 게이트선 또는 상기 데이터선과 전기적으로 연결되어 있는 접촉 보조 부재를 더 포함하는 액정 표시 장치용 박막 트랜지스터 표시판.
KR1020020067502A 2002-03-07 2002-11-01 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법 KR100885022B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/341,193 US7317208B2 (en) 2002-03-07 2003-01-13 Semiconductor device with contact structure and manufacturing method thereof
US11/448,513 US7972964B2 (en) 2002-03-07 2006-06-07 Semiconductor device with contact structure and manufacturing method thereof
US11/939,975 US20080061446A1 (en) 2002-03-07 2007-11-14 Semiconductor device with contact structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020012086 2002-03-07
KR1020020012086 2002-03-07

Publications (2)

Publication Number Publication Date
KR20030074089A true KR20030074089A (ko) 2003-09-19
KR100885022B1 KR100885022B1 (ko) 2009-02-20

Family

ID=27785996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067502A KR100885022B1 (ko) 2002-03-07 2002-11-01 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
KR (1) KR100885022B1 (ko)
CN (1) CN100380682C (ko)
AU (1) AU2002255377A1 (ko)
TW (1) TW578240B (ko)
WO (1) WO2003075356A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
KR100730161B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
US10332945B2 (en) 2016-12-09 2019-06-25 Samsung Display Co., Ltd. Organic light-emitting display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101201972B1 (ko) * 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20130114996A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US10589980B2 (en) * 2017-04-07 2020-03-17 Texas Instruments Incorporated Isolated protrusion/recession features in a micro electro mechanical system
KR102450621B1 (ko) * 2017-10-12 2022-10-06 삼성디스플레이 주식회사 표시 장치
CN109671669A (zh) * 2018-12-25 2019-04-23 信利半导体有限公司 过孔加工方法、基板结构及显示装置
WO2021022461A1 (zh) * 2019-08-05 2021-02-11 厦门三安光电有限公司 一种倒装发光二极管
CN111244144B (zh) * 2020-01-20 2022-05-20 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178660A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体装置
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JP3270674B2 (ja) * 1995-01-17 2002-04-02 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3062491B2 (ja) * 1998-03-26 2000-07-10 松下電器産業株式会社 配線構造体の形成方法
US6300244B1 (en) * 1998-05-25 2001-10-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP2001007203A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100638525B1 (ko) * 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
KR100443828B1 (ko) * 2000-05-25 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
KR100684578B1 (ko) * 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
US7262454B2 (en) 2004-12-01 2007-08-28 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate and fabricating method thereof
KR100730161B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
US10332945B2 (en) 2016-12-09 2019-06-25 Samsung Display Co., Ltd. Organic light-emitting display apparatus

Also Published As

Publication number Publication date
WO2003075356A1 (en) 2003-09-12
CN100380682C (zh) 2008-04-09
AU2002255377A1 (en) 2003-09-16
TW578240B (en) 2004-03-01
CN1623235A (zh) 2005-06-01
KR100885022B1 (ko) 2009-02-20

Similar Documents

Publication Publication Date Title
US7972964B2 (en) Semiconductor device with contact structure and manufacturing method thereof
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7986387B2 (en) Transflective liquid crystal display device and method of fabricating the same
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR20030039112A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8405082B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100885022B1 (ko) 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR101112550B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR100796936B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100848101B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20040078225A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050016853A (ko) 박막 트랜지스터 표시판
KR20060082640A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 12