KR20050016853A - 박막 트랜지스터 표시판 - Google Patents

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 다수의 게이트선, 절연 기판 위에 형성되며 게이트선과 나란한 다수의 유지 전극선, 게이트선 및 유지 전극선을 덮는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있으며 게이트선과 교차하여 다수의 화소 영역을 정의하는 다수의 데이터선, 데이터선 위에 형성되어 있는 보호막, 보호막 위의 화소 영역에 형성되어 있고 드레인 전극과 연결되어 있는 다수의 화소 전극, 보호막 위에 형성되어 있으며, 서로 이웃하는 화소 영역에 배치되어 있는 유지 전극선을 연결하는 유지 전극 연결 다리를 포함하고, 유지 전극선은 유지 전극 연결 다리와 연결되는 접촉부를 가지며, 접촉부는 굴곡되어 있거나 유지 전극선의 일부가 제거된 절개부를 가진다.

Description

박막 트랜지스터 표시판{Thin film transistor array panel}

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 가지는 박막 트랜지스터 표시판에 관한 것이다.

액정 표시 장치는 박막 트랜지스터를 포함하는 하부 표시판과 색필터를 포함하는 상부 표시판 사이에 주입되어 있는 액정 물질, 편광 필름 및 보상 필름 등으로 구성되어 있다. 이러한 액정 표시 장치는 두 표시판 사이에 주입되어 있는 액정 물질에 전극을 이용하여 전계를 형성하고, 이 전계의 세기를 조절하여 투과되는 빛의 양을 조절함으로써 화상을 표시한다.

여기서 하부 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선, 각각의 화소에 있는 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.

또한, 하부 표시판의 각각의 화소에는 유지 용량(storage capacitor)을 형성하기 위해서 전단 게이트 방식 또는 독립 배선 방식으로 유지 축전기를 가지고 있다. 이중, 전단 게이트 방식은 게이트선의 일부분을 화소 전극과 중첩시켜 유지 용량을 형성하는 방식이고, 독립 배선 방식은 게이트선과 분리된 별도의 유지 전극선을 화소 전극과 중첩시켜 유지 용량을 형성하는 방식이다.

이때, 유지 전극선은 배선간의 저항을 감소시키고 전류의 흐름을 원활히 하기 위해서 각각의 화소에 형성되어 있는 모든 유지 전극선은 전면적으로 연결한다.

이때, 서로 이웃하는 화소의 유지 전극선을 게이트선 또는 데이터선과 절연시키면서 연결하기 위해서는 다른 층에 형성되어 있는 도전체 패턴을 이용하고, 접촉구를 통하여 도전체 패턴과 유지 전극선을 전기적으로 연결하여야 한다. 이때, 유지 전극선의 일부를 드러내는 접촉구를 형성할 때 접촉구가 조금만 오정렬로 인해 접촉구에서 도전체 패턴과 유지 전극선의 접촉 불량을 발생하는 것을 방지해야 한다. 접촉 불량이 발생하는 경우에는 얼룩이 발생하거나 접촉구에서 접촉 저항이 증가하게 된다.

상기한 문제점을 해결하기 위한 유지 전극선의 접촉 불량을 방지할 수 있는 액정 표시 장치용 박막 트랜지스터 표시판을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 다수의 게이트선, 절연 기판 위에 형성되며 게이트선과 나란한 다수의 유지 전극선, 게이트선 및 유지 전극선을 덮는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있으며 게이트선과 교차하여 다수의 화소 영역을 정의하는 다수의 데이터선, 데이터선 위에 형성되어 있는 보호막, 보호막 위의 화소 영역에 형성되어 있고 드레인 전극과 연결되어 있는 다수의 화소 전극, 보호막 위에 형성되어 있으며, 서로 이웃하는 화소 영역에 배치되어 있는 유지 전극선을 연결하는 유지 전극 연결 다리를 포함하고, 유지 전극선은 유지 전극 연결 다리와 연결되는 접촉부를 가지며, 접촉부는 굴곡되어 있거나 유지 전극선의 일부가 제거된 절개부를 가진다.

여기서 유지 전극선은 데이터선과 나란한 유지 전극을 더 포함하고, 굴곡되어 있는 접촉부는 유지 전극의 끝부분에 위치하는 것이 바람직하다.

그리고 데이터선 및 드레인 전극과 반도체층 사이에는 저항성 접촉층이 더 형성될 수 있다.

또한, 데이터선은 저항성 접촉층과 동일한 평면 패턴을 가지고, 저항성 접촉층은 반도체층의 소정 영역을 제외하고 동일한 평면 패턴을 가질 수 있다.

이때, 게이트선, 유지 전극선 또는 데이터선은 제1 금속층, 제1 금속층 위에 형성되어 있는 제2 금속층의 이중막으로 이루어지는 것이 바람직하다.

또한, 화소 전극은 드레인 전극의 제1 금속층과 접촉하고 있는 것이 바람직하다. 그리고 유지 전극 연결 다리는 유지 전극선 및 유지 전극의 제1 금속층과 접촉하고 있는 것이 바람직하다.

이때, 제1 금속층은 크롬, 티타늄, 탄탈륨, 몰리브덴 또는 이들의 조합에 의한 합금이 적어도 한 층 이상 형성되어 있으며, 제2 금속층은 알루미늄, 은 또는 이들의 합금 중 하나로 형성되어 있는 것이 바람직하다.

그리고 유지 전극 연결 다리는 화소 전극과 동일한 층으로 이루어져 있는 것이 바람직하다. 또한, 보호막은 접촉구를 가지고 있으며, 접촉구는 유지 전극의 경계선을 노출하고, 유지 전극 연결 다리는 경계선과 접하고 있는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.

[제1 실시예]

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.

도 1 내지 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode lines)(131) 및 유지 전극(133a~133d)이 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 아래로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.

유지 전극선(131)은 게이트선(121)과 분리되어 있으며, 주로 가로 방향으로 뻗어 있으며, 일부분이 제거된 절개부(135)를 가진다. 그리고 유지 전극(133a~133d)은 유지 전극선(131)으로부터 수직한 방향으로 뻗어 있으며 서로 다른 길이를 가지는 제1 및 제2 수직부(133a, 133c), 유지 전극선(131)과 나란하며 제1 수직부(133a) 중앙 부분에서 뻗어 제2 수직부(133c)의 한쪽 끝부분과 연결되어 있는 수평부(133b)를 가진다. 그리고 제1 수직부(133a)는 굽은 부분을 가지고, 굽은 부분은 제1 수직부(133a)의 한쪽 끝부분에 형성되어 있으며 유지 전극선(131)과 나란한 방향으로 구부러져 있다.

유지 전극선(131)과 유지 전극(133a~133b)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받는다.

게이트선(121), 유지 전극선(131), 유지 전극(133a~133c)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다.

게이트선(121), 유지 전극선(131), 유지 전극(133a~133c)의 측면은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.

이들(121, 131, 133a~133c) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.

반도체(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151, 154)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작다. 반도체(151)는 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다. 그리고 반도체(151)와 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체(151) 부분은 형성하지 않을 수 있다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측벽도 테이퍼 지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 다리부 금속편(172)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

다리부 금속편(172)은 게이트선(121)을 가로 지르며 게이트선(121)을 중심으로 양측에 위치하는 유지 전극선(131)과 유지 전극(133a) 사이에 위치한다.

데이터선(171), 드레인 전극(175) 및 다리부 금속편(172) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다. 데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있다.

데이터선(171), 드레인 전극(175) 및 다리부 금속편(172)과 노출된 반도체(154) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉구(contact hole)(182, 185)가 형성되어 있다. 또한, 보호막(180)과 게이트 절연막(140)에는 유지 전극선(131)과 유지 전극(133a)을 각각 드러내는 복수의 접촉구(183, 184)가 형성되어 있다.

접촉구(183)는 유지 전극선(131)의 개구부(135)에 위치하며 개구부(135)의 경계선을 드러내는 것이 바람직하고, 다른 접촉구(184)는 유지 전극선(131)에 인접한 유지 전극(133a)의 구부러진 부분에 위치하며, 유지 전극(133a)의 경계선을 드러내는 것이 바람직하다.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82) 및 유지 전극 연결 다리(84)가 형성되어 있다.

화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.

또한 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131) 및 유지 전극(133a~133c)의 중첩 등으로 만들어진다.

보호막(180)을 저유전율을 가지는 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩되어 개구율(aperture ratio)을 높일 수 있다(후술하는 제2 실시예 참조).

유지 전극 연결 다리(84)는 게이트선(121)을 건너 유지 전극(133a)과 유지 전극선(131)을 연결함으로써 박막 트랜지스터 표시판의 모든 유지 전극선(131)과 유지 전극(133a~133c)을 전기적으로 연결하는 역할을 한다. 유지 전극 연결 다리(84)와 유지 전극(133a) 및 유지 전극선(131)의 연결은 접촉구(183, 184)를 통하여 이루어진다. 유지 전극 연결 다리(84)는 또한 다리부 금속편(172)과 중첩하고 있고 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있는데, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 전극 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.

접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 게이트선(121)의 끝부분도 데이터선의 끝부분(179)과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재가 형성된다.

그러나 게이트 구동 회로는 기판(110) 위에 박막 트랜지스터와 함께 형성될 수 있으며, 이때는 게이트선(121)과 박막 트랜지스터가 직접 연결되기 때문에 접촉 보조 부재 등이 필요하지 않는다.

접촉 보조 부재(82)는 외부 회로 장치와의 접착성을 보완하고 끝부분을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

마지막으로 화소 전극(190), 접촉 보조 부재(82), 유지 전극 연결 다리(84) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 액정 분자들의 수평 방향을 결정하기 위한 러빙 처리가 되어 있다.

그러면, 기술한 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3a 내지 8과 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.

도 3a, 도 4a, 도 5a, 도 6a, 도 7a는 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 3b는 도 3a의 IIIb-IIIb’선을 따라 자른 단면도이고, 도 4b는 도 3b의 다음 단계에서의 단면도이고, 도 5b는 도 4b의 다음 단계에서의 단면도이고, 도 6b는 도 5b의 다음 단계에서의 단면도이고, 도 7b는 도 6b의 다음 단계에서의 단면도이고, 도 8은 본 발명의 실시예에 따른 접촉구의 설계 위치를 도시한 도면이다.

먼저, 도 3a 내지 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 IZO 또는 ITO와 접합성이 좋은 크롬 또는 몰리브덴 등을 스퍼터링 등을 증착하고, 연속해서 알루미늄 또는 은 등의 금속을 스퍼터링 등의 방법으로 연속 증착하여 복수층의 게이트 금속막을 형성한다. 이후 금속막을 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여 기판(110) 위에 각각 제1 도전층(211, 241, 311, 331a, 331b, 331c) 및 제2 도전층(212, 242, 312, 332a, 332b, 332c)으로 이루어지는 게이트선(121, 124), 유지 전극선(131) 및 유지 전극(133a~133c)을 형성한다. 이때, 유지 전극선(131) 또는 유지 전극선(131)과 유지 전극(133a)이 연결되는 부분에 개구부(135)도 함께 형성한다. 그리고 유지 전극선(131)과 인접한 유지 전극(133a)의 끝부분은 구부러진 모양으로 형성한다.

이때, 이들(121, 124, 131, 133a~133c)의 측벽은 테이퍼 지도록 형성하며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 한다.

다음, 도 4a 및 4b에 도시한 바와 같이, 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(140), 수소화 비정질 규소 따위의 반도체와 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소를 화학 기상 증착법을 이용하여 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 불순물이 도핑된 비정질 규소층, 불순물이 도핑되지 않은 비정질 규소층을 차례로 패터닝하여 반도체(151, 154)와 그 상부에 저항성 접촉층(164)을 형성한다.

이어, 도 5a 및 도 5b에 도시한 바와 같이, 저항성 접촉층(164) 위에 IZO, ITO 등과 접합성이 좋은 금속, 예를 들면, 크롬, 몰리브덴 등의 금속을 스퍼터링 등의 방법으로 적층하여 제1 도전막을 형성하고, 제1 도전막 위에 알루미늄 또는 은을 스퍼터링 등의 방법으로 증착하여 제2 도전막을 형성한다. 이후 마스크를 이용한 사진 식각 공정으로 제2 및 제1 도전막을 패터닝하여 각각 제1 도전층(711, 731, 791) 및 제2 도전층(712, 732, 792)의 복수층으로 이루어지는 데이터선(171, 173) 및 드레인 전극(175)을 형성한다.

이어, 소스 전극(173)과 드레인 전극(175)으로 가리지 않는 저항성 접촉층(164)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 저항성 접촉층(164)을 두 부분(161, 165)으로 분리한다.

다음 도 6에 도시한 바와 같이, 질화 규소 또는 산화 규소를 적층하여 보호막(180)을 형성한다. 이후 보호막(180) 위에 감광막을 도포한 후 광마스크를 통해 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.

설명을 용이하게 하기 위해서 드레인 전극(175) 및 데이터선의 한쪽 끝부분(179)을 노출하는 접촉구(185)가 형성되는 부분을 A 부분(A)이라 하고 다른 접촉구가 형성되는 부분을 B부분(B)이라 하고, 나머지 접촉구가 형성되지 않는 부분을 C 부분(C)이라 한다.

감광막 패턴(52, 54)은 A 부분(A)에 형성되는 감광막이 C 부분(C)에 형성되는 감광막 보다 두께가 얇게 형성되며 B 부분(B)은 감광막이 제거되어 있다. 이처럼 서로 다른 두께를 가지는 감광막 패턴은 슬릿 또는 반투명막 등을 이용하여 형성할 수 있다. 이에 대해서는 후술하는 제2 실시예에서 상세히 설명한다.

도 7a 및 도 7b에 도시한 바와 같이, 감광층 패턴(52, 54)을 마스크로 하여 C 부분(C)의 보호막(180)을 제거하여 게이트 절연막(140)을 노출한다. 이때 게이트 절연막(140)의 상부가 일부 식각 될 수 있다. 그리고 보호막(180)과 감광층 패턴(52, 54)의 식각비를 동일하게 하여 A 부분(A)의 감광층 패턴(54)도 함께 제거하여 하부의 보호막(180)을 노출한다. 이때, B 부분(B)의 감광막 패턴(52)도 일부 제거된다.

이어서 B 부분(B)의 게이트 절연막(140) 및 A 부분(A)의 보호막(180)을 식각하여 제거한다. 이때, 게이트 절연막(140)과 보호막(180)의 식각비를 동일하게 하여 동시에 이들(140, 180)을 제거하여 접촉구(182, 183, 184, 185)를 형성한다. 이때, 게이트 절연막(140)과 보호막(180)의 두께를 동일하거나 얇게 형성되는 것이 바람직하다.

이처럼 감광막 패턴(52, 54)의 두께를 다르게 한 후, 접촉구(182, 183, 184, 185)를 형성하면 보호막(180) 및 게이트 절연막(140)을 함께 제거하여 접촉구(183, 184, 185)를 형성할때, 보호막(180)만을 제거하여 접촉구(182, 185)를 형성하는 부분의 게이트 절연막(140)에 언더컷이 발생되지 않는다. 연속해서 접촉구(182, 183, 184, 185)를 통해 노출되는 하부 금속층의 상부층을 제거한다.

다음, 접촉구(182, 183, 184, 185)에 의해 노출되는 금속층의 상부 금속층을 전면 식각으로 제거한다. 상부 금속층(311, 331a) 은 후속 공정으로 형성되는 IZO 및 ITO 물질과의 접촉 특성이 좋지 않으므로 제거하는 것이 바람직하다.

감광막(54)에 중간 두께의 부분은 드레인 전극의 둘레에서 게이트 절연막이 식각되어 언더 컷이 발생하는 것을 방지하기 위함이며, 접촉구(183, 184, 185)를 금속 패턴(131, 133a, 175)의 경계선이 드러나도록 형성하는 것은 알루미늄을 전면 식각할 때 언더컷이 발생하는 부분을 형성하기 위한 것이며, 두가지 방법 모두 이후에 형성되는 화소 전극 또는 접촉 보조 부재의 접촉을 좋게하며, 프로 파일을 완만하게 형성하기 위함이다.

그리고 A 부분(A)의 감광막 패턴(52)은 후속 공정으로 알루미늄을 제거할 때 알루미늄층에 언더컷이 발생되는 것을 최소화하여 언더컷으로 인한 접촉 불량 등을 최소화하기 위해서 유지 전극선(131), 유지 전극(133a) 및 드레인 전극(175)의 경계선을 노출하도록 배치한다.

만약 이때, 감광막 패턴(52, 54)이 오정렬(misalign)이 되어 유지 전극선(131) 및 유지 전극(133a)의 경계선과 대응하지 않을 수 있으나, 본 발명에서와 같이 개구부(135)를 형성하거나 유지 전극(133a)의 한쪽 끝부분을 구부려 형성하면, 오정렬이 발생하더라도 접촉구(183, 184)를 통한 유지 전극선(131) 또는 유지 전극(133a)의 경계선이 드러나도록 형성할 수 있다.

즉, 도 8에서와 같이, 오정렬이 발생하지 않아 유지 전극선(131) 및 유지 전극(133a)의 경계선이 노출되도록 접촉구(183, 185)를 형성하였으나, 도 1에서와 같이, 접촉구(183, 184)를 형성할 때 상하 방향을 오정렬이 발생하더라도 접촉구(183)에서는 유지 전극선(131)의 개구부(135) 경계선이 노출되어, 결과적으로 접촉구(183)에서는 유지 전극선(131)의 경계선을 용이하게 드러낼 수 있다.

또한, 유지 전극(133a)의 끝부분을 굽어지도록 형성하는 경우에도 접촉구(184)를 형성할 때 상하 또는 좌우 방향으로 오정렬이 발생하더라도 적어도 접촉구(184)를 통하여 유지 전극(133a)의 경계선을 드러낼 수 있다.

따라서, 본 발명의 실시예에서는 유지 전극선에 개구부(135)를 형성하거나 또는 유지 전극(133a)의 일부를 구부려 형성함으로써 제조 공정시 오정렬 마진을 확보할 수 있고, 이를 통하여 오정렬에 의한 접촉 불량을 최소화할 수 있다.

이어 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 접촉구(182)를 통해 데이터선의 한쪽 끝부분(179)과 연결되는 접촉 보조 부재(82), 접촉구(183, 184)를 통해 유지 전극선(131)과 유지 전극(133a)을 연결하는 유지 전극 연결 다리(84)를 형성한다.

그런 다음 화소 전극(190)을 덮도록 배향막(11)을 형성한다.

이처럼, 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 전극 연결 다리(84)를 접촉구(183, 184)를 통해 연결할 때, 이들(133a, 131)의 경계선을 노출하는 접촉구(183, 184)를 형성하여 접촉구(183, 184)에 의해 노출되는 상부 금속층(311a, 331a)에 언더컷이 발생되는 것을 최소화할 수 있다. 또한, 본 발명에서와 같이 개구부(135) 및 굽은 부분을 형성하면 상하, 좌우의 정렬마진이 증가되므로, 접촉구(183, 184)의 위치가 오정렬에 의해 유지 전극(133a) 또는 유지 전극선(131)을 벗어나지 않고 항상 경계선을 노출하도록 하여 접촉 불량을 최소화할 수 있다.

[제2 실시예]

이상의 실시예에 따른 박막 트랜지스터 표시판은 색필터를 제외한 각각의 박막을 서로 다른 감광막 패턴을 식각 마스크로 이용한 사진 식각 공정으로 제조할 수 있는데, 박막 트랜지스터 표시판은 다른 실시예에 따른 제조 방법을 통하여 완성될 수 있다. 이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가지는데, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.

도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 10은 도 9의 X-X’선을 따라 절단한 단면도이고, 도 11a, 도 14a, 도 15a는 도 9 및 도 10에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계에서의 배치도이고, 도 11b는 도 11a의 XIb-XIb’-XIb”선을 따라 자른 단면도이고, 도 12는 도 11b의 다음 단계에서의 단면도이고, 도 13은 도 12b의 다음 단계에서의 단면도이고, 도 14b는 도 14a의 XIVb-XIVb’-XIVb”선을 따라 절단한 단면도로 도 13의 다음 단계에서의 단면도이고, 도 15b는 도 15a의 XVb-XVb’-XVb”선을 따라 자른 단면도이다.

먼저, 도 9 및 도 10을 참조하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 구체적으로 설명하기로 한다.

도 9 및 도 10에 도시한 바와 같이, 대부분의 단층 구조는 도 1 및 도 2와 동일하다. 즉, 절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)을 덮도록 게이트 절연막(140)이 형성되며, 게이트 절연막(140) 위에 반도체층(151), 저항성 접촉층(161, 165)이 형성되어 있고, 저항성 접촉층(161, 165) 위에 데이터선(175) 및 드레인 전극(175)이 형성되어 있으며, 이들(171, 175)를 덮도록 보호막(180)이 형성되어 있고, 보호막(180) 위에 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.

하지만, 데이터선(171) 및 드레인 전극(175)이 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가지고, 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가진다.

그리고 제2 실시예에서는 화소 전극에 절개부(191, 192)는 화소 영역의 우상에서 좌하향으로 내려오는 제1 사선부, 좌상에서 우하향으로 내려오는 제2 사선부로 이루어진다. 이처럼 절개부(191, 192)를 다수개 형성하여 화소 영역을 다수의 도메인으로 분할하여 광시야각 및 빠른 응답 속도를 얻을 수 있다. 따라서 절개부(191, 192)는 다수의 도메인을 형성하기 위해서 다양한 패턴으로 형성될 수 있다.

이때, 유지 전극(133c, 133d)을 절개부(191, 192)와 대응하도록 형성하여 절개부(191, 192)에서 누설되는 빛을 방지한다. 물론 도 1 및 도 2에 도시한 실시예에서도 화소 전극(190)에 절개부를 형성할 수 있다.

또한, 제2 실시예에서는 제1 실시예와 달리 게이트선(121), 유지 전극선(131), 유지 전극(133a~133d), 데이터선(171) 및 드레인 전극(175)을 단층으로 도시하였으나, 제1 실시예에서와 같이 복수층으로 형성하여 이들의 배선 저항을 감소시킬 수 있다.

그럼 도 9 및 도 10에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 기 설명한 도 9 및 도 10과 도 11 내지 도 15b를 참조하여 상세히 설명한다.

먼저 도 11a 및 11b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 게이트 금속막을 형성한다. 이후 금속막을 사진 식각 공정으로 건식 또는 습식 식각하여 기판(110) 위에 게이트선(121, 124, 129), 유지 전극선(131) 및 유지 전극(133a~133d)을 형성한다. 이때, 유지 전극선(131)은 일부분이 제거된 개구부(135)를 가진다.

식각시 이들(121, 124, 129)의 측벽은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 한다. 게이트선의 한쪽 끝부분(129)은 구동 회로와 연결하기 위해서 게이트선(121) 폭보다 확대 형성되어 있다. 그러나 게이트 구동 회로를 기판 위에 박막 트랜지스터와 함께 형성할 때는 확장 되지 않을 수 있다.

이어, 도 12에 도시한 바와 같이, 게이트선(121, 124, 129), 유지 전극선(131) 및 유지 전극(133a~133d)을 덮는 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막(150), 불순물이 도핑된 비정질 규소막(160)을 순차적으로 적층한다. 불순물이 도핑되지 않은 비정질 규소막(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.

연속해서 불순물이 도핑된 비정질 규소막(160) 위에 알루미늄, 은, 크롬, 몰리브덴 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 금속막(170)을 형성한 후, 금속층(170) 위에 감광 물질을 도포하여 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 14a에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.

설명의 편의상, 배선이 형성될 부분에 위치한 도전체층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 도전체층(170), 불순물 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 도전체층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 기타 부분(C)이라 하자.

이러한 구조를 형성하는 순서의 한 예는 다음과 같다.

먼저, (1) 기타 부분(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)을 제거, (2) 채널 부분(B)에 위치한 감광막(54)제거, (3) 채널 부분(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160) 제거, 그리고 (4) 배선 부분(A)에 위치한 감광막(52) 제거하는 순으로 진행하는 것이다.

그 외 방법으로는 (1) 기타 부분(C)에 위치한 도전체층(170) 제거, (2) 채널 부분(B)에 위치한 감광막(54) 제거, (3) 기타 부분(C)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150) 제거, (4) 채널 부분(B)에 위치한 도전체층 제거, (5) 배선 영역(A)에 위치한 감광막(52) 제거, 그리고 (6) 채널 부분(B)에 위치한 불순물 비정질 규소층(160)을 제거하는 순으로 진행할 수 도 있다.

여기에서는 첫 번째 예에 대하여 설명한다.

먼저 도 13에 도시한 것처럼, 기타 영역(C)에 노출되어 있는 도전체층(170)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소층(160)의 기타 부분(C)을 노출시킨다.

아직 데이터선(171)과 드레인 전극(175)이 붙어 있는 상태이다. 건식 식각을 사용하는 경우에는 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.

다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(160) 및 그 하부의 불순물이 도핑되지 않은 비정질 규소층(150)을 제거함과 더불어, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전체(174)를 노출시킨다.

채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.

여기서, 도전체층(170)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(160)과 불순물이 도핑되지 않은 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(170, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.

다음 도 14a 및 도 14b에 도시한 바와 같이, 채널 부분(B)에 위치한 도전체(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.

이때 채널 부분(B)에 위치한 불순물이 도핑되지 않은 비정질 규소층의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.

이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소층(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다

데이터선(171, 173, 179) 및 드레인 전극(175)도 게이트선(121, 124, 129)과 같이 테이퍼 형태로 형성하여 상부층과의 밀착성을 증가시킬 수 있다.

다음, 도 15a 및 15b에 도시한 바와 같이 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(180)을 형성한다.

이후 보호막(180)을 제1 실시예에서와 같이 서로 다른 두께를 가지는 감광막 패턴을 형성한 후 순차적으로 식각하여 드레인 전극(175)을 노출하는 접촉구(185)와 게이트선 및 데이터선의 한쪽 끝부분(129, 179)을 노출하는 접촉구(181, 182), 유지 전극선(131) 및 유지 전극(133a)을 각각 노출하는 접촉구(183, 184)를 형성한다.

감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형성하지 않고, 보호막(180)을 슬릿을 가지는 광마스크를 이용하여 노광한 후 현상한다.

이때, 유지 전극선(131) 및 유지 전극(133a)을 노출하는 접촉구의 위치가 오정렬 되어 설계된 경계선을 노출하지 않더라도, 유지 전극선에 형성되어 있는 개구부(135)와 유지 전극(133a)의 구부러진 부분에 의해서 정렬 마진이 증가하여 항상 경계선을 노출하기 때문에 언더컷이 발생하거나 또는 이들(131, 133a)을 벗어나 접촉구가 형성되는 것을 최소화한다. 따라서 접촉 불량 등이 발생하지 않는다.

이어, 도 9 및 도 10에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(181, 182)를 통해 각각 게이트선 및 데이터선의 한쪽 끝부분(129, 179)과 연결되는 접촉 보조 부재(81, 82), 접촉구(183, 184)를 통해 유지 전극선(131)과 유지 전극(133a)을 연결하는 유지 전극 연결 다리(84) 및 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.

기판 위에 칩 형태의 게이트 구동 회로를 형성하는 경우에는 접촉 보조 부재를 형성하지 않는다. 그리고 유기막으로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 데이터선(171) 상부까지 확대 형성할 수 있으므로 화소의 개구율이 증가한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상 설명한 바와 같이, 유지 전극의 한쪽 끝부분을 구부러지게 형성하고, 유지 전극선에 개구부를 형성하면 상하 또는 좌우 정렬 마진이 증가되어 접촉구가 오정렬되더라도 접촉불량 등을 발생하는 것을 최소화할 수 있다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3a, 도 4a, 도 5a, 도 6a, 도 7a는 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,

도 3b는 도 3a의 IIIb-IIIb’선을 따라 자른 단면도이고,

도 4b는 도 3b의 다음 단계에서의 단면도이고,

도 5b는 도 4b의 다음 단계에서의 단면도이고,

도 6b는 도 5b의 다음 단계에서의 단면도이고,

도 7b는 도 6b의 다음 단계에서의 단면도이고, 도 8은 본 발명의 실시예에 따른 접촉구의 설계 위치를 도시한 도면이고,

도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 10은 도 9의 X-X’-X”선을 따라 절단한 단면도이고,

도 11a, 도 14a, 도 15a는 도 9 및 도 10에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계에서의 배치도이고,

도 11b는 도 11a의 XIb-XIb’-XIb”선을 따라 자른 단면도이고,

도 12는 도 11b의 다음 단계에서의 단면도이고,

도 13은 도 12b의 다음 단계에서의 단면도이고,

도 14b는 도 14a의 XIVb-XIVb’-XIVb”선을 따라 절단한 단면도로 도 13의 다음 단계에서의 단면도이고,

도 15b는 도 15a의 XVb-XVb’-XVb”선을 따라 자른 단면도이다.

*도면의 주요 부분에 대한 도면부호 설명*

84 : 유지 전극 연결 다리

110 : 절연 기판 121 : 게이트선

151, 154 : 반도체층 171 : 데이터선

172 : 다리부 금속편 175 : 드레인 전극

180 : 보호막 190 : 화소 전극

Claims (10)

1. 절연 기판,

   상기 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 다수의 게이트선,

   상기 절연 기판 위에 형성되며 상기 게이트선과 나란한 다수의 유지 전극선,

   상기 게이트선 및 유지 전극선을 덮는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있는 반도체층,

   상기 반도체층 위에 형성되어 있으며 상기 게이트선과 교차하여 다수의 화소 영역을 정의하는 다수의 데이터선,

   상기 데이터선 위에 형성되어 있는 보호막,

   상기 보호막 위의 화소 영역에 형성되어 있고 상기 드레인 전극과 연결되어 있는 다수의 화소 전극,

   상기 보호막 위에 형성되어 있으며, 서로 이웃하는 상기 화소 영역에 배치되어 있는 상기 유지 전극선을 연결하는 유지 전극 연결 다리를 포함하고,

   상기 유지 전극선은 상기 유지 전극 연결 다리와 연결되는 접촉부를 가지며, 상기 접촉부는 굴곡되어 있거나 상기 유지 전극선의 일부가 제거된 절개부를 가지는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 유지 전극선은 상기 데이터선과 나란한 유지 전극을 더 포함하고,

   상기 굴곡되어 있는 상기 접촉부는 상기 유지 전극의 끝부분에 위치하는 박막 트랜지스터 표시판.
3. 제1항 또는 제2항에서,

   상기 데이터선 및 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
4. 제3항에서,

   상기 데이터선은 상기 저항성 접촉층과 동일한 평면 패턴을 가지고, 상기 저항성 접촉층은 상기 반도체층의 소정 영역을 제외하고 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
5. 제1항에서,

   상기 게이트선, 유지 전극선 또는 데이터선은 제1 금속층,

   상기 제1 금속층 위에 형성되어 있는 제2 금속층의 이중막으로 이루어진 박막 트랜지스터 표시판.
6. 제5 항에서,

   상기 화소 전극은 상기 드레인 전극의 제1 금속층과 접촉하고 있는 박막 트랜지스터 표시판.
7. 제6 항에서,

   상기 유지 전극 연결 다리는 상기 유지 전극선 및 유지 전극의 제1 금속층과 접촉하고 있는 박막 트랜지스터 표시판.
8. 제5 항에서,

   상기 제1 금속층은 크롬, 티타늄, 탄탈륨, 몰리브덴 또는 이들의 조합에 의한 합금이 적어도 한 층 이상 형성되어 있으며,

   상기 제2 금속층은 알루미늄, 은 또는 이들의 합금 중 하나로 형성되어 있는 박막 트랜지스터 표시판.
9. 제1 항에서,

   상기 유지 전극 연결 다리는 상기 화소 전극과 동일한 층으로 이루어져 있는 박막 트랜지스터 표시판.
10. 제1 항에서,

    상기 보호막은 접촉구를 가지고 있으며, 상기 접촉구는 상기 유지 전극의 경계선을 노출하고,

    상기 유지 전극 연결 다리는 상기 경계선과 접하고 있는 박막 트랜지스터 표시판.