KR20040078225A

KR20040078225A - 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크

Info

Publication number: KR20040078225A
Application number: KR1020030013040A
Authority: KR
Inventors: 지훈; 강호민
Original assignee: 삼성전자주식회사
Priority date: 2003-03-03
Filing date: 2003-03-03
Publication date: 2004-09-10

Abstract

절연 기판 상부에는 게이트선을 형성하고, 그 상부에는 게이트 절연막을 적층한다. 이어, 반도체와 저항성 접촉 부재를 차례로 적층하고, 그 상부에 데이터선과 드레인 전극을 형성한 다음, 보호막을 적층하고 그 상부에 감광막 패턴을 형성한다. 이때, 감광막 패턴은 제1 부분, 드레인 전극, 게이트선의 끝 부분 및 데이터선의 끝 부분에 위치하며 감광막이 제거되어 있는 제2 부분, 드레인 전극 및 데이터선의 끝 부분의 경계선 상부에 위치하며 완만한 경사면을 가지는 제3 부분을 포함한다. 이어, 감광막 패턴으로 보호막 및 게이트 절연막을 식각하여 게이트선의 끝 부분을 드러내는 제1 접촉 구멍을 형성하고, 이어, 보호막과 감광막의 제3 부분을 식각하여 드레인 전극 및 데이터선의 끝 부분의 경계선을 드러내는 제2 및 제3 접촉 구멍을 형성한다. 이어. 드레인 전극과 연결되는 화소 전극을 형성한다.

Description

박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL AND MASK FOR MANUFACTURING THE PANEL}

본 발명은 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.

일반적으로 박막 트랜지스터가 형성되어 있는 표시판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선, 외부로부터 주사 신호 또는 화상 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.

이러한 박막 트랜지스터 표시판의 제조 방법에서, 서로 다른 도전막과 연결하기 위해 배선을 드러내거나 또는 외부의 구동 회로와 연결되는 배선의 끝 부분을 드러낼 때 배선의 하부에서 언더 컷되는 것을 방지하기 위해 중간 두께를 가지는 감광막 패턴을 이용하여 하부막이 식각되는 것을 방지하여 접촉부의 프로파일을 완만하게 형성하기 위해 사용한다.

이때, 감광막 패턴 중에서 중간 두께를 가지는 부분은 초기에 그 하부에 위치하는 도전막 또는 절연막이 드러나지 않도록 식각되는 것을 방지하는 가지며, 이후에는 두껍게 남긴 부분을 식각 마스크로 사용하기 위해 에치 백(etch back) 공정을 통하여 완전히 제거되어야 한다.

하지만, 중간 두께를 가지는 부분의 두께를 균일하게 현상하여 식각 공정을 안정적으로 확보하고 제조 공정이 균일한 재현성을 가지도록 하기 위해서는 제조 공정을 균일하게 관리해야 하는 공정 조건들이 증가하게 되어, 관리 비용이 증가하는 문제점이 발생한다.

본 발명이 이루고자 하는 기술적 과제는 관리 비용을 최소화할 수 있는 동시에 균일한 재현성을 가지는 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크를 제공하는 것이다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,

도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3a, 4a, 5a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고,

도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,

도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,

도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,

도 6은 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,

도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6의 다음 단계를 도시한 단면도이고,

도 8a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 마스크와 드레인 전극 사이의 정렬 관계를 나타낸 배치도이고,

도 8b는 도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이고,

도 9는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 8의 다음 단계를 도시한 단면도이고,

도 10은 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 9의 다음 단계를 도시한 단면도이고,

도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 12 및 도 13은 도 13에 도시한 박막 트랜지스터 표시판을 XII-XII' 선 및 XIII-XIII'선을 따라 잘라 도시한 단면도이고,

도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 14b 및 14c는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이며,

도 15a 및 15b는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도로서, 도 14b 및 도 14c 다음 단계에서의 단면도이고,

도 16a는 도 15a 및 15b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며,

도 17a, 18a, 19a와 도 17b, 18b, 19b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서 도 16b 및 16c 다음 단계들을 공정 순서에 따라 도시한 것이고,

도 20a는 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이고,

도 21a, 22a, 23a와 도 21b, 22b, 23b는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도로서 도 20b 및 20c 다음 단계들을 공정 순서에 따라 도시한 단면도이다.

이러한 문제점을 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판의 제조 공정에서는 부분적으로 빛의 투과량을 조절하기 위해 투과 영역과 차광 영역 사이의 경계에 요철 모양으로 경계선을 가지고 있는 마스크를 이용하며, 이를 이용하여 배선의 경계선 상부에 완만한 경사면을 가지는 부분을 가지는 감광막 패턴으로 절연막을 패터닝하여 배선의 경계선을 드러내는 접촉 구멍을 형성한다.

더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성한다. 이어, 게이트 절연막을 형성하고, 그 상부에 반도체를 형성한다. 이어, 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 형성하고, 그 상부에 보호막을 형성한다. 이어, 보호막을 패터닝하여 적어도 드레인 전극 일부 및 드레인 전극의 경계선에 인접한 게이트 절연막을 드러내는 접촉 구멍을 형성하고, 보호막 상부에 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다. 이때, 접촉 구멍은 마스크를 이용한 사진 식각 공정으로 형성하고 마스크는 적어도 빛의 대부분을 투과시키는 투과 영역, 빛의 대부분을 차단시키는 차광 영역, 투과 영역과 차광 영역 사이에 요철 모양의 경계선으로 이루어져 빛의 투과율을 조절하며, 적어도 드레인 전극의 경계선과 중첩하는 반투과 영역을 가진다.

사진 식각 공정에서 마스크를 이용하여 노광 및 현상한 감광막 패턴은 양성이며, 감광막 패턴은 적어도 데이터선 및 반도체 대응하는 제1 부분, 드레인 전극 상부에 위치하며 감광막이 제거되어 있는 제2 부분, 드레인 전극의 경계선과 중첩하며 완만한 경사면을 가지며 제1 부분과 제2 부분 사이에 위치하는 제3 부분을 포함한다.

감광막 패턴은 게이트선의 끝 부분에 대응하며 감광막이 제거되어 있는 제4 부분을 포함하는 것이 바람직하다.

접촉 구멍을 형성하기 위해서는 우선, 보호막의 상부에 상기한 감광막 패턴을 형성하고, 이를 식각 마스크로 하여 보호막과 게이트 절연막을 식각하여 게이트선의 끝 부분을 드러낸다. 이어, 감광막 패턴과 보호막을 식각하여 드레인 전극의 경계선을 드러내어 접촉 구멍을 완성한다.

게이트선 또는 데이터선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부 도전막과 알루미늄 또는 알루미늄 합금의 상부 도전막으로 형성하는 것이 바람직하며, 화소 전극 형성 단계 전에 접촉 구멍을 통하여 드러난 상부 도전막을 전면 식각으로 제거하는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 제조 공정을 통하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 제조 공정을 통하여 완성된 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이다.

절연 기판(110) 위에 다른 물질과 접촉 특성이 우수한 크롬 또는 몰리브덴또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전 물질로 이루어진 상부 도전막(202)으로 이루어진 다수의 게이트선(121)이 형성되어 있다. 게이트선(121)의 한 끝 부분(125)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하며, 각 게이트선(121)의 복수의 가지(123)는 박막 트랜지스터의 게이트 전극(123)을 이룬다. 이때, 다른 부부보다 넓은 폭을 가지는 게이트선(121)의 일부는 이후에 형성되는 화소 전극(191)과 연결되어 있는 유지 축전기용 도전체(177)와 중첩되어 유지 축전기를 이루며, 여기서의 유지 용량이 충분하지 않은 경우에는 게이트선(121)으로부터 분리되어 있는 유지 전극선이 추가될 수 있다.

기판(110) 위에는 질화 규소(SiN_x) 따위로 이루어진 게이트 절연막(140)이 게이트선(121)을 덮고 있다.

게이트 전극(125)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 선형의 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉 부재(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉 부재(163, 165)는 해당 게이트 전극(123)을 중심으로 서로 분리되어 있다. 이때, 반도체(150)는 이후의 데이터선(171)을 따라 선형으로 뻗어 있지만, 게이트 전극(123)에만 중첩하도록 섬 모양으로 형성될 수 있다.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉 부재(163, 165) 중 하나(163)의 상부에 위치하며 게이트 전극(123)까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이루며, 데이터선(171)의 한쪽 끝 부분(179)은 외부로부터의 화상 신호를 데이터선(171)에 전달한다. 박막 트랜지스터의 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉 부재(165) 상부에 위치한다. 또한, 데이터선(171)과 동일한 층에는 이후의 화소 전극(191)과 전기적으로 연결되어 있으며 앞에서 설명한 바와 같이 게이트선(121)과 중첩하는 유지 축전기용 도전체(177)가 형성되어 있다.

데이터선(171) 및 드레인 전극(175)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성하는 것이 바람직하지만, 이중층 이상으로 형성될 수도 있다. 이중층이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 IZO 또는 ITO와 낮은 접촉 저항을 가지는 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo(또는 Mo 합금) 등을 들 수 있으며, 본 발명의 실시예에서 데이터선(171) 및 드레인 전극(175)은 크롬의 하부 도전막(701)과 알루미늄-네오디뮴 합금의 상부 도전막(702)의 이중막으로 이루어져 있다.

데이터선(171) 및 드레인 전극(175)과 이들이 가리지 않는 반도체(150) 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질 또는 4.0 이하의 유전율을 가지며 화학 기상 증착으로 적층된 SiO:C 또는 SiO:F 등과 같은 무기 물질로 이루어진 보호막(180)이 형성되어 있다.

보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 접촉 구멍(185, 189)이 각각 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(182)이 형성되어 있다. 여기서, 접촉 구멍(182, 185, 189)은 다른 도전막과 연결되는 연결부로 사용하는 드레인 전극(175)과 게이트선 및 데이터선 각각의 끝 부분(125, 179)의 경계선이 드러나도록 형성되어 있어, 이후에 형성되는 ITO 또는 IZO와의 접촉 특성이 우수한 게이트선(121) 및 데이터선(171)의 하부막(201, 701)을 연결부에서 넓게 드러나도록 확보할 수 있다. 이때, 드레인 전극(175), 데이터선의 끝 부분(179) 및 유지 축전기용 도전체(177)의 하부 및 둘레에는 언더 컷되지 않고 게이트 절연막(140)이 잔류하고 있어 접촉 구멍(189)을 통하여 드러나 있다. 이를 통하여 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)과 연결되는 이후의 다른 도전막의 프로파일을 완만하게 형성할 수 있다.

보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 게이트선(121)과 데이터선(171)으로 둘러싸인 화소 영역에 위치하는 화소 전극(191)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 연결되어 있는 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조부재(199)가 형성되어 있다. 여기서, 투명 전극(191)과 접촉 보조 부재(192, 199)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다.

이러한 구조에서는 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)는 드레인 전극(175), 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 하부막(201, 701)과 접촉하고 있어 서로 다른 층의 도전막이 접촉하는 접촉부에서의 접촉 저항을 최소화할 수 있다. 또한, 드레인 전극(175)과 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179) 하부에서 언더 컷이 없어 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)가 단차로 인하여 단선되는 것을 방지할 수 있으며, 이들의 프로파일(profile)을 완만하게 확보할 수 있다. 이를 통하여 이후의 모듈 공정에서 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)에 연결되는 구동 집적 회로를 안정적으로 실장할 수 있어 접촉부의 신뢰도를 향상시킬 수 있다.

그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 10을 참고로 하여 상세히 설명한다.

도 3a, 4a, 5a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고, 도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고, 도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의다음 단계를 도시한 단면도이고, 도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고, 도 6은 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고, 도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6의 다음 단계를 도시한 단면도이고, 도 8a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 마스크와 드레인 전극 사이의 정렬 관계를 나타낸 배치도이고, 도 8b는 도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이고, 도 9는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고, 도 10은 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 9의 다음 단계를 도시한 단면도이다.

먼저, 도 3a 및 3b에 도시한 바와 같이, 기판(110) 위에 크롬의 하부 도전막(201)과 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd를 포함하는 표적을 이용하여 2,500Å 정도의 두께로 상부 도전막(202)을 차례로 스퍼터링(sputtering)으로 적층하고 패터닝하여 다수의 게이트선(121)을 20-80°범위의 경사각의 테이퍼 구조로 형성한다.

다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 비정질 규소층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 선형 반도체(150)와 선형의 도핑된 비정질 규소층(160)을 형성한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~1500℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.

다음, 도 5a 내지 도 5b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(701)을 500Å 정도의 두께로, 저저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부 도전막(702)을 150℃ 정도에서 2,500Å 정도의 두께로 스퍼터링(sputtering)을 통하여 차례로 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 각 데이터선(171)은 게이트 전극(123) 상부까지 연장되어 있는 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주한다. 여기서, 상부막(702) 및 하부막(701)은 모두 습식 식각으로 식각할 수 있으며, 상부막(702)은 습식 식각으로 하부막(701)은 건식 식각으로 식각할 수 있으며, 하부막(701)이 몰리브덴 또는 몰리브덴 합금막인 경우에는 상부막(702)과 하나의 식각 조건으로 패터닝할 수 있다. 이때, 유지 축전기용 도전체(177) 또한 함께 형성한다.

이어, 도핑된 비정질 규소층(160) 중에서 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 부분을 제거하여 도핑된 비정질 규소층(160) 각각을 게이트 전극(123)을 중심으로 두 개의 저항성 접촉 부재(163, 165)로 분리시키는 한편, 그 아래의 반도체(150) 부분을 노출시킨다. 이어, 반도체(150)의 노출된 부분 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.

다음으로, 도 6에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 그 상부에 감광막(210)을 스핀 코팅 방법으로 도포한다.

그 후, 마스크(300)를 통하여 감광막(210)에 빛을 조사한 후 현상하여 도 7b에 도시한 바와 같이, 감광막 패턴(212, 214)을 형성한다. 이때, 감광막 패턴(212, 214) 중에서 게이트선의 끝 부분(125), 유지 축전기용 도전체(177), 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 일부에 대응하는 제3 영역(B1)의 제3 부분은 감광막을 모두 제거하여 개구부로 형성하며, 유지 축전기용 도전체(177), 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 경계선에 중첩하는 제2 영역(C1)에 위치하는 제2 부분(214)은 완만한 경사면을 가지도록 형성하며, 제2 및 제3 영역을 제외한 대부분의 제1 영역에 대응하는 제1 부분(212)은 두껍게 남긴다.

이와 같이, 위치에 따라 감광막을 두께를 조절하는 방법으로 여러 가지가 있을 수 있으며, 이를 위하여 제2 영역(C1)을 통과하는 빛의 투과량을 조절하며, 이를 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.

본 발명의 실시예에서는 도 8a에서 보는 바와 같이, 빛의 대부분을 투과시키는 마스크(300)의 제3 영역(B1)과 빛의 대부분을 차단시키는 제1 영역(A1) 사이의 경계를 요철 모양으로 형성하여 제2 영역(C1)을 통과하는 빛의 투과량을 조절하였다. 이때, 요철 패턴은 드레인 전극(175)의 경계선과 중첩하도록 마스크(300)와기판(110)을 정렬한 다음 감광막을 노광하고 현상하면, 도 8b에서 보는 바와 같이, 드레인 전극(175)의 경계선과 중첩하는 제2 부분(214)을 중간 두께를 가지며, 완만한 경사면을 가지게 된다.

물론, 도면으로 구체적으로 도시하지 않았지만 데이터선의 끝 부분(179) 및 유지 축전기용 도전체(177)의 경계선과 중첩하는 도 7b에서의 제2 부분(214)도 실질적으로 도 8b와 동일한 구조를 가진다.

이때, 빛의 투과율을 조절하기 위해서 제2 영역(C1)에 위치하는 패턴의 폭이나 패턴 사이의 간격, 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 제3 영역(B1)에 대응하는 부분서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이나 요철 패턴이 형성되어 있는 제2 영역(C1)에 대응하는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 제1 영역(A1)에 대응하는 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 부분에는 빛에 전혀 조사되지 않은 부분보다 중간 두께를 가지는 감광막이 남길 수 있으며, 제1 영역(C1)이 제2 영역과 제1 영역에 위치하는 경우에는 도 8b에서 보는 바와 같이 제2 부분(214)은 완만한 경사면을 가지게 된다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.

이러한 완만한 경사면을 가지거나 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.

이어, 감광막 패턴(212, 214)을 식각 마스크로 하여 그 하부의 막인 보호막(180) 및 게이트 절연막(140)에 대한 식각을 진행한다. 이때, 제3 영역(B1)에서는 게이트 절연막(140)과 보호막(180)이 제거되어야 하고, 제2 영역(C1)에서는 적어도 게이트 절연막(140)이 남아 있어야 하며, 이를 위하여 앞에서 설명한 바와 같이 제2 영역(C1)에 중간 두께를 가지는 감광막(214)을 완만한 경사면을 가지도록 남긴 것이다.

우선, 도 9에서 보는 바와 같이, 감광막 패턴(212, 214)을 마스크로 하여 보호막(180) 또는 게이트 절연막(140)을 식각하는데, 이때, 제3 영역(B1)에서는 보호막(180)이 완전히 제거되어야 하며, 제2 영역(C1)에서는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선이 드러나지 않도록 한다. 제3 영역(B1)에서 도 9에서 보는 바와 같이 게이트 절연막(140)을 일부 남길 수 있으며, 완전히 제거할 수도 있다.

이어, 도 10에서 보는 바와 같이, 계속하여 식각 공정을 진행하여 제 3 영역(B1)에서 드러난 게이트 절연막(140)을 완전히 제거하여 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 완성하고, 제2 영역(C1)에서 보호막(180)및 감광막(212, 214)이 제거하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선을 드러내는 접촉 구멍(185, 187, 189)을 완성한다. 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 완성할 때, 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선을 드러내는 접촉 구멍(185, 187, 189)을 완성하기 위해 게이트 절연막(140), 보호막(180) 및 감광막에 대한 식각비는 거의 동일한 식각 조건으로 진행하는 것이 바람직하다. 이때, 초기에는 접촉 구멍(182)을 통하여 게이트선의 끝 부분(125)이 드러나더라도 접촉 구멍(185, 187, 189)을 통하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선을 드러나지 않으며, 식각 공정을 과도하게 진행한 후에 접촉 구멍(185, 187, 189)을 통하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선을 드러내는 것이 바람직하다.

한편, 도 9에서 감광막 패턴(212, 214)을 식각 마스크로 하여 보호막(180) 및 게이트 절연막(140)을 식각할 때, 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 완성한 후에는 보호막(180)과 감광막(212, 214)에 대하여 거의 동일한 식각비를 가지는 식각 조건만을 적용하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선을 드러내는 접촉 구멍(185, 187, 189)을 완성할 수 있다. 이때에는, 게이트 절연막(140)이 거의 식각되지 않는 조건을 적용하거나, 가장 낮은 식각비를 가지는 식각 조건을 적용하는 것이 바람직하다.

한편, 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝 부분(179) 각각의 경계선을 드러내기 위해 접촉 구멍(185, 187, 189)을 넓힐 때, 감광막의 일부를 전면적으로 제거하기 위해 애싱 공정을 추가할 수도 있다.

이러한 본 발명의 제1 실시예에 따른 제조 방법에서는 배선을 드러내는 접촉 구멍을 형성할 때 식각 마스크로 사용하는 감광막 패턴 중에서 배선의 경계선과 중첩하는 일부를 얇은 두께를 가지며 완만한 경사면을 가지도록 형성한다. 이때, 초기에 완만한 경사면을 가지는 감광막 패턴의 일부는 배선 하부의 게이트 절연막이 식각되는 것을 방지하여 배선의 하부에서 언더 컷이 발생하는 것을 방지하고, 접촉 구멍을 완성하는 식각 공정에서 보호막과 함께 식각하여 배선의 경계선을 드러낸다. 따라서, 중간 두께를 가지는 부분을 균일한 두께로 형성하고 이 부분을 제거하기 위해 실시하는 에치 백(etch back) 공정 등을 생략할 수 있어, 제조 공정에 필요한 공정 조건들을 최소화할 수 있으며, 이를 통하여 관리 비용을 최소화할 수 있다.

이어, 남은 감광막을 완전히 제거한 다음, 알루미늄 전면 식각을 실시하여 도 10에서 보는 바와 같이 접촉 구멍(182, 185, 187, 179)을 통하여 드러난 알루미늄 합금의 상부막(202, 702)을 제거한다. 이는 드레인 전극(175), 유지 축전기용 도전체(177) 또는 게이트선(121) 및 데이터선(171)의 끝 부분(125, 179)과 이후에 형성되는 ITO 및 IZO와의 접촉 저항을 최소화하기 위함이다.

다음, 마지막으로 도 1 및 2에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되는 화소 전극(191)과 접촉 구멍(182, 189)을 통하여 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 각각 연결되는 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)를 각각 형성한다. 이때, 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199), 특히 화소 전극(191)과 데이터 접촉 보조 부재(189)의 하부에서 언더 컷이 발생하지 않아 데이터 접촉 보조 부재(189)가 단선되는 것을 방지할 수 있으며, 접촉부의 프로파일을 완만하게 형성할 수 있으며, 접촉부에서 IZO 또는 ITO막과 낮은 접촉 저항을 가지는 하부막(701)과 충분히 접하고 있어 접촉부의 접촉 저항을 최소화할 수 있다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조는 게이트선(121) 및 데이터선(171)이 저저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 포함하고 있는 동시에 접촉부 특히 데이터선과 화소 전극(191)의 접촉 저항을 최소화할 수 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있다. 또한, 게이트 구동 집적 회로나 데이터 구동 집적 회로를 게이트선(121) 및 데이터선(171)과 연결하기 위해 실장할 때, 접촉부의 프로파일은 완만하게 형성하는 접촉부의 신뢰도를 확보할 수 있다.

이러한 접촉부의 구조는 앞에서 설명한 바와 같이, 5매의 마스크를 이용하여 제조하는 박막 트랜지스터 표시판에 적용할 수 있지만, 4매 마스크를 이용하여 제조하는 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있다. 4매 마스크를 이용하는 제조 방법에서는 제조 비용을 줄이기 위해 중간 두께를 가지는 부분을 포함하는 감광막 패턴을 이용하여 서로 다른 층을 하나의 감광막 패턴으로 패터닝한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

먼저, 도 13 내지 도 15를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 제조된 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.

도 11은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 12 및 도 13은 각각 도 11에 도시한 박막 트랜지스터 표시판을 XII-XII' 선 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.

도 11 내지 도 13에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.

그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 형성되어 있는 복수의 유지 전극선(131)을 포함하며, 게이트선(121)에는 확장부가 존재하지 않는다. 유지 전극선(131)은 게이트선(121)과 동일한 물질로 만들어지고, 게이트선(121)과 거의 평행하며 게이트선(121)으로부터 전기적으로 분리되어 있다. 유지 전극선(131)은 기준 전압 따위의 전압을 인가 받으며, 복수의 화소 전극(191)과 연결된 복수의 드레인 전극(175)과 게이트 절연막(140)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 화소 전극(191)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있다.

또한, 복수의 선형 반도체(152) 및 복수의 저항성 접촉 부재(163, 165)가 구비되어 있다.

선형 반도체(152)는 소스 전극(173)과 드레인 전극(175) 사이의 박막 트랜지스터의 채널부을 제외하면 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 실질적으로 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(171)과 드레인 전극(175)은 서로 분리되어 있으나, 선형 반도체(171)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널부를 이룬다. 저항성 접촉 부재(163, 165)는 각각 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 모양을 가진다.

또한, 드레인 전극(175)을 드러내는 접촉 구멍(185)은 드레인 전극(175)보다 커 드레인 전극(175)의 경계선을 드러내고 있으며, 화소 전극(191)은 드레인 전극(175)의 하부막(701)과 이와 인접한 게이트 절연막(140)과 접촉하고 있다. 이때, 드레인 전극(175)의 주변에는 게이트 절연막(140)이 남아 있어 화소 전극(191)은 접촉부에서 완만한 프로파일을 가진다.

여기에서는 화소 전극(191)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.

그러면, 도 11 내지 도 13의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 4매 마스크를 이용하여 제조하는 본 발명의 제2 실시예에 따른 제조 방법에 대하여 상세하게 도 11 내지 도 13과 도 14a 내지 도 23c를 참조하여 설명하기로 한다.

도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 14b 및 14c는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이며, 도 15a 및 15b는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도로서, 도 14b 및 도 14c 다음 단계에서의 단면도이고, 도 16a는 도 15a 및 15b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며, 도 17a, 18a, 19a와 도 17b, 18b, 19b는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도로서 도 16b 및 16c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 20a는 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이고, 도 21a, 22a, 23a와 도 21b, 22b, 23b는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도로서 도 20b 및 20c 다음 단계들을 공정 순서에 따라 도시한 것이다.

먼저, 도 14a 내지 14c에 도시한 바와 같이, ITO 또는 IZO와 낮은 접촉 저항을 가지는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 스퍼터링하여 적층한 상부 도전막(202)을 차례로 형성한 후, 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다.

다음, 도 15a 및 15b에 도시한 바와 같이, 게이트 절연막(140), 비정질 규소층(150), 도핑된 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(310)을 1 μm 내지 2 μm의 두께로 도포한다.

그 후, 광마스크를 통하여 감광막(310)에 빛을 조사한 후 현상하여, 도 16b 및 16c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(312)과 제2부분(314)을 포함하는 감광막 패턴(312, 314)을 형성한다. 이때, 박막 트랜지스터의 채널부(C2)에 위치한 제2 부분(314)은 데이터 영역(A2)에 위치한 제1 부분(312)보다 두께가 작게 되도록 하며, 기타 영역(B2)의 감광막(310) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다.

이때, 중간 두께를 가지는 감광막 패턴의 제2 부분(314)은 감광막 두께를 균일하게 현상하기 위해 슬릿 패턴의 간격 또는 폭을 다양하게 조절할 수 있다.

먼저, 도 17a 및 17b에 도시한 것처럼, 기타 영역(B2)의 노출되어 있는 도전체층(170) 부분을 제거하여 그 하부의 도핑된 비정질 규소층(160)을 노출시킨다.

도전체층(170)의 도전막 중 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 하나를 포함하는 도전막은 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 하부막(701)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 하부막(701)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO₃을 사용할 수 있고, 하부막(701)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF₄와 HCl의 혼합 기체나 CF₄와 O₂의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다. 알루미늄 또는 알루미늄 합금은 상부막(702)은 습식 식각 또는 건식 식각 방법을 모두 사용할 수 있다. 건식 식각의 경우 감광막 패턴(314, 312)도 함께 식각되어 감광막의 두께가 줄어들 수 있다. 도면 부호 178은 도전체층에서 남아 잇는 부분을 가리키며 각각 "도전체"라 한다.

이어, 도 18a 및 18b에 도시한 바와 같이, 기타 영역(B2)의 노출된 도핑된 비정질 규소층(160) 및 그 하부의 비정질 규소층(150)을 건식 식각으로 제거하여 아래의 도전체(178)를 노출시킨다. 감광막 패턴의 제2 부분(114)은 노출된 도핑된 비정질 규소층(160) 부분 및 반도체층(150) 부분과 동시에 또는 별도로 제거한다. 채널 영역(C2)에 남아 있는 제2 부분(314)의 찌꺼기는 애싱(ashing)으로 제거한다.

다음, 도 19a 및 19b에 도시한 바와 같이 채널부(C2)의 도전체(178) 부분 및 그 하부의 도핑된 비정질 규소층 부분(168)을 식각하여 제거한다. 이 때, 도 19b에 도시한 것처럼 반도체(152)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(312)도 이때 어느 정도의 두께로 식각된다.

이렇게 하면, 도 16a, 19a 및 19b에서 보는 바와 같이, 데이터선(171)과 드레인 전극(175)이 분리되면서 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(163, 165)가 나뉘어 완성된다.

데이터 영역(A2)에 남아 있는 감광막 제1 부분(312)은 채널 영역(C2)에 노출된 도전체(178) 부분을 제거한 후 또는 그 밑의 도핑된 비정질 규소층(168)을 제거하기 전에 이루어질 수도 있다.

이와 같이 하여 데이터선(171) 및 드레인 전극(175)을 형성한 후, 질화 규소를 CVD 방법으로 증착하거나 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성한다. 이어, 그 상부에 감광막(410)을 스핀 코팅 방법으로 도포한 후, 마스크를 통하여 감광막(410)에 빛을 조사한 후 현상하여 도 20b 및 도 20c에서 보는 바와 같이 감광막 패턴(412, 414)을 형성한다.

이때, 감광막 패턴(412, 414)을 식각 마스크로 하여 그 하부의 막인 보호막(180) 및 게이트 절연막(140)에 대한 식각을 진행할 때, 제3 영역(B3)에서는 게이트 절연막(140)과 보호막(180)이 제거되어야 하고, 제2 영역(C3)에서는 적어도 게이트 절연막(140)이 남아 있어야 한다. 이때에도, 제1 실시예와 동일하게 제2 영역(C3)의 제2 부분(314)은 완만한 경사면을 가지도록 형성한다.

우선, 도 21a 및 도 21b에서 보는 바와 같이 감광막 패턴(412, 414)을 마스크로 하여 보호막(180) 또는 게이트 절연막(140)을 식각하여 제3 영역(B3)에서 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 완성한다. 이때, 제2 영역(C3)에서도 보호막(170)이 식각되어 접촉 구멍(185, 189)이 형성되지만, 접촉 구멍(185, 189)에서 게이트 절연막(140)은 드러나지 않는다.

이어, 도 22a 및 도 22b에서 보는 바와 같이, 감광막 패턴(412, 414)과 보호막(180)을 함께 식각하여 접촉 구멍(185, 189)을 통하여 드레인 전극(175) 및 데이터선의 끝 부분(179)을 드러낸다. 이때, 게이트 절연막(140)의 식각을 최소화할 수 있는 식각 조건을 적용하는 것이 바람직하다. 이는 앞에서 설명한 바와 같이 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 하부에서 언더 컷이 발생하지 않도록 하기 위함이다.

이어, 감광막을 제거한 다음, 도 23a 및 도 23b에서 보는 바와 같이, 알루미늄 전면 식각을 통하여 접촉 구멍(182, 185, 189)을 통하여 드러난 알루미늄 합금의 상부막(202, 702)을 제거한다. 이는 드레인 전극(175) 또는 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 하부막(201, 701)을 드러낸다.

마지막으로, 도 11 내지 도 13에 도시한 바와 같이, 1500 Å 내지 500 Å 두께의 IZO층을 스퍼터링 방법으로 증착하고 마스크를 사용하는 사진 식각 공정으로 패터닝하여 드레인 전극(175)과 연결된 화소 전극(191), 게이트선(121)의 끝 부분(125)과 연결된 게이트 접촉 보조 부재(192) 및 데이터선(171)의 끝 부분(179)과 연결된 데이터 접촉 보조 부재(199)를 형성한다.

이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터선(171)과 그 하부의 저항성 접촉 부재(163, 165) 및 반도체(152)를 하나의 마스크를 이용하여 형성하고 이 과정에서 데이터선(171)과 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의권리범위에 속하는 것이다.

이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 배선을 드러내는 접촉 구멍을 형성할 때 식각 마스크로 사용하는 감광막 패턴 중에서 배선의 경계선과 중첩하는 일부를 얇은 두께를 가지며 완만한 경사면을 가지도록 형성함으로써, 배선 하부의 게이트 절연막이 식각되는 것을 방지하여 배선의 하부에서 언더 컷이 발생하는 것을 방지한 다음, 보호막과 함께 식각하여 배선의 경계선을 드러낸다. 따라서, 배선을 경계선을 드러낼 때 언더 컷을 방지하기 위해 실시하는 에치 백(etch back) 공정 등을 생략할 수 있어, 관리 비용을 최소화할 수 있다.

Claims

대부분의 빛을 통과시키는 투과 영역, 대부분의 빛을 차단시키는 차광 영역 및 요철 모양의 경계선으로 이루어진 반투과 영역을 포함하는 마스크,
절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,

게이트 절연막을 형성하는 단계,

반도체를 형성하는 단계,

상기 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 형성하는 단계,

상기 데이터선 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계,

상기 보호막을 패터닝하여 적어도 상기 드레인 전극 일부 및 상기 드레인 전극의 경계선에 인접한 상기 게이트 절연막을 드러내는 접촉 구멍을 형성하는 단계,

상기 보호막 상부에 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 포함하며,

상기 접촉 구멍은 빛의 대부분을 투과시키는 투과 영역, 빛의 대부분을 차단시키는 차광 영역, 상기 투과 영역과 상기 차광 영역 사이에 요철 모양의 경계선으로 이루어져 있으며, 적어도 상기 드레인 전극의 경계선과 중첩하는 반투과 영역을가지는 마스크를 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
제2항에서,

상기 사진 식각 공정에서 상기 마스크를 이용하여 노광 및 현상한 감광막 패턴은 양성이며, 상기 감광막 패턴은 적어도 상기 데이터선 및 상기 반도체 대응하는 제1 부분, 상기 드레인 전극 상부에 위치하며 감광막이 제거되어 있는 제2 부분, 상기 드레인 전극의 경계선과 중첩하며 완만한 경사면을 가지며 상기 제1 부분과 상기 제2 부분 사이에 위치하는 제3 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
제3항에서,

상기 감광막 패턴은 상기 게이트선의 끝 부분에 대응하며 감광막이 제거되어 있는 제4 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
제4항에서,

상기 접촉 구멍 형성 단계는,

상기 보호막의 상부에 상기 감광막 패턴을 형성하는 단계,

상기 감광막 패턴을 식각 마스크로 하여 상기 보호막과 상기 게이트 절연막을 식각하여 상기 게이트선의 끝 부분을 드러내는 단계,

상기 감광막 패턴과 상기 보호막을 식각하여 상기 드레인 전극의 경계선을 드러내어 상기 접촉 구멍을 완성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제2항에서,

상기 게이트선 또는 상기 데이터선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부 도전막과 알루미늄 또는 알루미늄 합금의 상부 도전막으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
제6항에서,

상기 화소 전극 형성 단계 전에 상기 접촉 구멍을 통하여 드러난 상기 상부 도전막을 전면 식각으로 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.