JP2001007203A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001007203A
JP2001007203A JP11175355A JP17535599A JP2001007203A JP 2001007203 A JP2001007203 A JP 2001007203A JP 11175355 A JP11175355 A JP 11175355A JP 17535599 A JP17535599 A JP 17535599A JP 2001007203 A JP2001007203 A JP 2001007203A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
forming
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11175355A
Other languages
English (en)
Inventor
Nobuhisa Yamagishi
信久 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11175355A priority Critical patent/JP2001007203A/ja
Publication of JP2001007203A publication Critical patent/JP2001007203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 エッチングにより有機系の層間絶縁膜にコン
タクトホールを形成する際に用いたレジスト膜のアッシ
ング処理で問題となるコンタクトホールの形状異常、層
間絶縁膜の脆弱化の問題の解決を図る。 【解決手段】 基板10に形成した第1の配線13を被
覆する絶縁膜17を形成する工程と、絶縁膜17に第1
の配線13に通じる接続孔18を形成する工程と、絶縁
膜17上にプラグ22を形成するためのプラグ材料膜1
9を形成する工程と、プラグ材料膜19を加工して絶縁
膜17上に突出しかつ接続孔18から第1の配線13に
接続するプラグ22を形成する工程と、プラグ22の側
周を埋め込む層間絶縁膜23を形成する工程とを備えた
半導体装置の製造方法であり、層間絶縁膜を有機系低誘
電率膜で形成することが可能な製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは有機系低誘電率膜を層間絶縁膜に
用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化にともな
い、層間容量、配線間容量を低減して信号伝搬速度を向
上させる目的で層間絶縁膜に有機系低誘電率膜を利用す
ることが提案されている。有機系低誘電率膜を利用する
ことで、従来のプラズマCVD酸化膜〔例えば、テトラ
エトキシシラン(TEOS)を原料ガスに用いたプラズ
マCVD法により成膜したノンドープシリケートガラス
(NSG)〕等と比較して配線間の寄生容量が低減さ
れ、半導体装置の信号伝搬遅延を回避できるという有益
な特性を提供することができる。
【0003】次に、有機系低誘電率膜を層間絶縁膜に用
いた配線構造の一例を図4によって、以下に説明する。
【0004】図4に示すように、トランジスタ等(図示
せず)が集積されたシリコン基板111上に、例えばC
VD法により成膜しリフロー法によって表面を平坦化し
たホウ素リンシリケートガラス(BPSG)膜112を
形成する。次いで、スパッタリングもしくはCVD法に
より配線層を形成した後、通常のリソグラフィー技術お
よびエッチング技術を用いて配線層をパターニングし、
第1の金属配線113(例えば窒化チタン/アルミニウ
ム銅合金/窒化チタン構造の積層アルミニウム銅配線)
を形成する。
【0005】その後、回転塗布装置を用いて有機系低誘
電率膜の前駆体を塗布した後、その塗布膜をキュアし
て、第1の配線113を覆う状態に有機系低誘電率膜
(例えばフルオロカーボン含有SOG)114を、例え
ば900nmの厚さに形成する。上記キュア条件の一例
としては、キュア雰囲気の圧力を1.3kPa、キュア
温度を380℃、キュア時間を60分に設定した。その
結果、誘電率が3.0の良好な絶縁性を有する有機系低
誘電率膜114膜が形成された。
【0006】次いで、通常のレジスト塗布技術により、
上記有機系低誘電率膜114膜上にレジスト膜115を
形成した後、リソグラフィー技術を用いてレジスト膜1
15をパターニングしてコンタクトパターン116を形
成する、その後、そのレジスト膜をエッチングマスクに
用いたエッチングによって、有機系低誘電率膜114を
パターニングしてコンタクトホール117を形成する。
このエッチング条件の一例としては、エッチング装置に
マグネトロン反応性イオンエッチング装置を用い、エッ
チングガスに、オクタフルオロブテン〔例えば供給流量
を10sccm、以下、sccmは標準状態における体
積流量(cm3 /分)を表す〕と一酸化炭素(例えば供
給流量を300sccm)とアルゴン(例えば供給流量
を400sccm)と酸素(例えば供給流量を2scc
m)とを用い、エッチング雰囲気の圧力を10Pa、マ
グネトロン出力を1.5kW、基板温度を20℃に設定
した。そして、フルオロカーボン含有SOGを450n
m/分のエッチング速度で加工した。これにより、寸法
シフト(CDロス)の少ない良好なコンタクトを開口す
ることができた。
【0007】次に、上記エッチングマスクに用いたレジ
スト膜115を例えばアッシング処理により灰化して除
去する。このアッシング条件の一例としては、ICP
(Inductively Coupled Plasma)型アッシング装置を用
い、アッシングガスに酸素〔例えば流量を3slm、以
下、slmは標準状態における体積流量(1dm3
分)を表す〕を用い、アッシング雰囲気の圧力を150
Pa、出力を1.00kW、基板温度を250℃に設定
した。
【0008】
【発明が解決しようとする課題】しかしながら、上記レ
ジスト膜のアッシング処理では、レジスト膜の主成分の
炭素がアッシングガス中の酸素ラジカルと反応して灰化
して一酸化炭素となり、レジスト膜がアッシングされ
る。さらに図5に示すように、有機系低誘電率膜114
に形成されたコンタクトホール117の側壁や開口部に
露出している有機系低誘電率膜114中の炭化水素(C
x )基またはフッ化炭素(CFx )基が酸素ラジカル
と反応して一酸化炭素(CO)を生成して灰化して後退
し、いわゆるボーイング形状になる。また、コンタクト
ホール117周辺の有機系低誘電率膜114の膜質が脆
弱化する。この結果、コンタクトホール117自体が拡
がり、しかも有機系低誘電率膜114の膜質が多孔質状
に脆弱化する。
【0009】このような状態で、例えばスパッタリング
によって、コンタクトホール117の内面に窒化チタン
からなる密着層118を形成した後、既存のタングステ
ンプラグの形成技術(タングステン膜の成膜後CMPも
しくはエッチバックによりコンタクトホール117中に
タングステン膜を残す方法)により、タングステンプラ
グ119a(119)、119b(119)を形成をす
る。さらにスパッタリングにより、有機系低誘電率膜1
14上に配線層を形成した後、既存のリソグラフィー技
術およびドライエッチング技術により、配線層をパター
ニングにしてプラグ119aに接続する第2の配線12
0を形成する。この第2の配線120は、設計上、プラ
グ119aに対していわゆるボーダーレス配線としてい
る。
【0010】しかしながら、隣接する二つのプラグ11
9a、119bの開口が設計ルールの許容以上に拡大し
ているため、第2の配線120は設計ルールとは異なり
二つのプラグ119a、119bに接続して、接続不良
となる問題が起こる。これが信号伝搬に誤信号が発生す
る原因箇所となって、半導体装置の信号伝搬が不正確に
なり信頼性を低下させる。または、半導体装置の動作不
良を引き起こし、信頼性を著しく劣化させる原因とな
る。
【0011】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であり、基
板に形成した第1の配線を被覆する絶縁膜を形成する工
程と、この絶縁膜に第1の配線に通じる接続孔を形成す
る工程と、この絶縁膜上にプラグを形成するためのプラ
グ材料膜を形成する工程と、このプラグ材料膜を加工し
て絶縁膜上に突出しかつ接続孔から第1の配線に接続す
るプラグを形成する工程と、このプラグの側周を埋め込
む層間絶縁膜を形成する工程とを備えた製造方法であ
る。
【0012】また、絶縁膜中に形成した溝配線構造の第
1の配線に接続するプラグを形成する工程と、このプラ
グの側周を埋め込む層間絶縁膜を形成する工程とを備え
た製造方法である。
【0013】上記半導体装置の製造方法では、プラグが
形成される層間絶縁膜を形成する前に、第1の配線上に
その第1の配線と接続するプラグを形成した後、そのプ
ラグの側周を埋め込み層間絶縁膜を形成することから、
形状精度の高いプラグが形成される。したがって、プラ
グ上に配線を形成しても、隣接するプラグ同志がその配
線を介してショートを起こすことが無くなるので、信頼
性の高いコンタクト構造となる。
【0014】また、プラグを形成した後に層間絶縁膜を
形成することから、従来問題となっていた層間絶縁膜に
プラグを形成するためのコンタクトホールを形成する必
要がないので、層間絶縁膜を有機系低誘電率膜で形成し
ても、有機系低誘電率膜上のレジスト膜のアッシング処
理も必要としない。よって、層間絶縁膜を有機系低誘電
率膜で形成することが可能となり、レジストアッシング
時に生じていた有機系低誘電率膜の膜質劣化や、コンタ
クトホールのボーイング形状化による径の拡大は起こす
ことがない。
【0015】
【発明の実施の形態】本発明に係わる第1の実施の形態
を、図1の製造工程図によって説明する。
【0016】図1の(1)に示すように、トランジスタ
等の素子(図示せず)が集積形成された半導体基板(例
えばシリコン基板)11上に上記各素子を覆う絶縁膜1
2が例えばホウ素リンシリケートガラス(BPSG)膜
で形成されている。このように構成された基板10上に
は第1の配線13が形成されている。この第1の配線1
3は、例えば窒化チタン膜14とアルミニウム銅合金膜
15と窒化チタン膜16との積層構造で形成されてい
る。
【0017】このような基板11上に、上記第1の配線
13を被覆する絶縁膜17を形成する。この絶縁膜17
は、後に堆積するプラグ材料となるタングステン膜のエ
ッチング時にエッチングストッパとなるものであればよ
く、例えば、原料ガスにテトラエトキシシラン(TEO
S)を用いたプラズマCVD法によりノンドープトシリ
ケートガラス(NSG)を例えば50nmに堆積したシ
リコン酸化膜で形成する。
【0018】次いで、通常のレジスト塗布技術により上
記絶縁膜17上にレジスト膜(図示せず)を形成した
後、通常のリソグラフィー技術により第1の配線13上
の所望の位置、すなわち、プラグの接続位置に接続孔を
開口するための開口部(図示せず)を形成する。そし
て、そのレジスト膜をエッチングマスクに用いて上記絶
縁膜17をエッチングし、接続孔18を形成する。その
後、上記レジスト膜を除去する。
【0019】次いで、例えばCVD法により、上記絶縁
膜17上(上記接続孔18上も含む)にプラグ材料膜1
9を、例えばタングステンを900nmの厚さに堆積し
て形成する。上記CVD条件の一例としては、通常の熱
CVD装置を用い、原料ガスに、六フッ化タングステン
(例えば供給流量は100sccm)と、水素(例えば
供給流量は700sccm)と、アルゴン(例えば供給
流量は7000sccm)とを用い、成膜雰囲気の圧力
を10.6kPa、成膜温度を450℃に設定して、成
膜を行った。
【0020】次いで、通常のレジスト塗布技術により上
記プラグ材料膜19上にレジスト膜を形成した後、通常
のリソグラフィー技術によりプラグを形成する所望の位
置にレジストパターン21を形成する。そして、そのレ
ジストパターン21をエッチングマスクに用いて上記プ
ラグ材料膜19をエッチングする。
【0021】その結果、図1の(2)に示すように、接
続孔18上に第1の配線13に接続するプラグ22がタ
ングステンで形成される。上記プラグ材料膜19のエッ
チング条件の一例としては、ICP(Inductively Coup
led Plasma)型エッチング装置を用い、エッチングガス
に塩素(例えば供給流量は20sccm)と六フッ化イ
オウ(例えば供給流量は80sccm)とを用い、IC
Pソースパワーを1.00kW、バイアスパワーを60
W、エッチング雰囲気の圧力を4Pa、基板温度を−3
0℃に設定した。
【0022】次いで既知の塗布技術により、上記絶縁膜
17上に上記第1の配線13間および上記プラグ22の
側周を埋め込むように、有機系低誘電率膜で層間絶縁膜
23を形成する。この層間絶縁膜23は、例えばフルオ
ロカーボン含有SOG膜で形成する。その後、キュアを
行い、例えば1.00μmの厚さで誘電率が3.0の膜
質が良好な有機系低誘電率膜の層間絶縁膜23が得られ
た。上記キュア条件の一例としては、キュア雰囲気を窒
素とし、キュア雰囲気の圧力1.3kPa、キュア温度
を380℃、キュア時間を60分に設定した。
【0023】次いで、既知の化学的機械研磨(以下CM
Pという、CMPはChemical Mechanical Polishing の
略)によって、上記層間絶縁膜23の上層を研磨してプ
ラグ22の上面を露出させる。その際、プラグ22が研
磨ストッパの機能を果たす。上記CMP条件の一例とし
ては、スラリーにシリカを用い、PH10〜11程度の
アルカリ性研磨液を用い、研磨定盤の回転速度を60r
pm、被研磨体の回転速度を60rpm、研磨圧力を5
psi〜6psiに設定した。その結果、図1の(3)
に示すように、層間絶縁膜23の表面よりプラグ22の
表面が露出された。
【0024】次に、図1の(4)に示すように、例えば
スパッタリングによって、上記層間絶縁膜23上に上記
プラグ22の表面を覆うように、窒化チタン膜24、ア
ルミニウム銅合金膜25、窒化チタン膜26を順に成膜
する。その後、通常のレジスト塗布技術により上記窒化
チタン膜26上にレジスト膜(図示せず)を形成した
後、通常のリソグラフィー技術により第2の配線を形成
するためのレジストパターン(図示せず)を形成する。
そして、そのレジストパターンをエッチングマスクに用
いて上記窒化チタン膜26、アルミニウム銅合金膜2
5、窒化チタン膜24を順にエッチングし、第2の配線
27を形成する。その後、上記レジストパターンを発煙
硝酸を用いたウエット処理により剥離除去する。このよ
うに、発煙硝酸を用いたウエット処理によりレジストパ
ターンを除去することにより、有機系低誘電率膜の層間
絶縁膜23は、アッシング処理でレジストパターンを除
去したときのような損傷を受けない。
【0025】上記有機系低誘電率膜としては、例えばポ
リアリールエーテル、フッ化ポリアリールエーテル、ポ
リイミド等の誘電率が2.0〜3.0程度の有機膜を用
いることも可能である。また、さらに上層の配線を形成
する場合には、上記絶縁膜17を形成する工程から上記
第2の配線27を形成する工程までを繰り返し行えばよ
い。
【0026】上記第1の実施の形態では、第1の配線1
3を形成した後に層間絶縁膜23を形成するのではな
く、まずプラグ22を形成し、次に有機系低誘電率膜か
らなる層間絶縁膜23を第1の配線13間およびプラグ
22の側周を埋め込むように形成する。そのため、層間
絶縁膜23に接続孔を形成する必要はない。その結果、
有機系低有機膜の層間絶縁膜23に接続孔を形成するた
めの加工が削除されることになる。また、その後のレジ
スト膜のアッシング処理で問題化した、接続孔側壁およ
び層間絶縁膜表面の脆弱化、接続孔のボーイング形状化
は起こらない。よって、プラグ22間のショートを起こ
さないため、信頼性の高い多層配線を形成することがで
き、そのため、半導体装置の信号伝搬が正確に行われ、
信頼性の向上が図れる。また、層間絶縁膜23に有機系
低誘電率膜を用いることができるので、配線層間の容量
の低減が図れる。
【0027】次に、本発明に係わる第2の実施の形態
を、図2の製造工程図によって説明する。図2では、一
例として溝配線構造の多層配線構造を示し、前記図1に
よって示した構成部品と同様のものには同一符号を付与
して示す。
【0028】図2の(1)に示すように、トランジスタ
等の素子(図示せず)が集積形成された半導体基板(例
えばシリコン基板)31上に上記各素子を覆う絶縁膜3
2が例えばホウ素リンシリケートガラス(BPSG)膜
で形成されている。
【0029】このように構成された基板30に対して、
CVD法により、上記絶縁膜32上に第1の配線間絶縁
膜33を例えばフッ素を含むシリコン酸化膜(SiOF
膜)で600nmの厚さに形成する。次いで通常のレジ
スト塗布技術により上記第1の配線間絶縁膜33上にレ
ジスト膜(図示せず)を形成した後、通常のリソグラフ
ィー技術により第1の配線を埋め込む溝を形成するため
の開口部(図示せず)を形成する。そして、そのレジス
ト膜をエッチングマスクに用いて上記第1の配線間絶縁
膜33をエッチングし、溝34を形成する。このエッチ
ングでは、一例としては、マグネトロン型反応性イオン
エッチング装置を用い、エッチングガスに、オクタフル
オロブテンと一酸化炭素とアルゴンと酸素とを用いる。
その後、上記レジスト膜を除去する。
【0030】次いで、CVD法により、上記溝34の内
面および第1の配線間絶縁膜33上に、窒化チタンから
なる密着層35を例えば50nmの厚さに形成する。さ
らにスパッタリングによって、溝34を埋め込む状態に
アルミニウム銅合金を例えば800nmの厚さに堆積し
て、第1の配線層を形成する。その後、CMPによっ
て、第1の配線間絶縁膜33上の余分な第1の配線層お
よび密着層35を研磨除去して、溝34の内部に、密着
層35を介してアルミニウム銅合金からなる第1の配線
36を形成する。
【0031】次いで上記第1の配線間絶縁膜33上に、
上記第1の配線36を被覆する絶縁膜37を形成する。
この絶縁膜37は、後に堆積するプラグ材料となるタン
グステン膜のエッチング時にエッチングストッパとなる
ものであればよく、例えば第1の実施の形態で説明した
絶縁膜17と同様の方法によりシリコン酸化膜で形成す
る。
【0032】次いで、通常のレジスト塗布技術により上
記絶縁膜37上にレジスト膜(図示せず)を形成した
後、通常のリソグラフィー技術により第1の配線36上
の所望の位置、すなわち、プラグの接続位置に接続孔を
開口するための開口部(図示せず)を形成する。そし
て、そのレジスト膜をエッチングマスクに用いて上記絶
縁膜37をエッチングし、接続孔38を形成する。その
後、上記レジスト膜を除去する。
【0033】次いで、例えばCVD法により、上記絶縁
膜37上(上記接続孔38上も含む)にプラグ材料膜
(19)を、第1の実施の形態で説明したのと同様に、
タングステンを900nmの厚さに堆積して形成する。
続いて、第1の実施の形態で説明したのと同様にして、
プラグ材料膜(19)を加工してプラグ22を形成す
る。
【0034】次いで、第1の実施の形態で説明したのと
同様にして、上記プラグ22の側周を埋め込む有機系低
誘電率膜からなる層間絶縁膜23を、例えばフルオロカ
ーボン含有SOG膜で形成する。さらに、層間絶縁膜2
3上に無機系低誘電率膜として例えばフッ素を含むシリ
コン酸化膜(SiOF膜)からなる第2の配線間絶縁膜
41を例えば600nmの厚さに形成する。次いで通常
のレジスト塗布技術により上記第2の配線間絶縁膜41
上にレジスト膜(図示せず)を形成した後、通常のリソ
グラフィー技術により第2の配線を埋め込む溝を形成す
るための開口部(図示せず)を形成する。そして、その
レジスト膜をエッチングマスクに用いて上記第2の配線
間絶縁膜41をエッチングし、溝42を形成する。この
エッチングでは、一例としては、マグネトロン型反応性
イオンエッチング装置を用い、エッチングガスに、オク
タフルオロブテンと一酸化炭素とアルゴンと酸素とを用
いる。その後、上記レジスト膜をを発煙硝酸を用いたウ
エット処理により剥離除去する。このように、発煙硝酸
を用いたウエット処理によりレジスト膜を除去すること
により、有機系低誘電率膜の層間絶縁膜23は、アッシ
ング処理でレジスト膜を除去したときのような損傷を受
けない。
【0035】次いで、CVD法により、上記溝42の内
面および第2の配線間絶縁膜41上に、窒化チタンから
なる密着層43を例えば50nmの厚さに形成する。さ
らにスパッタリングによって、溝42を埋め込む状態に
アルミニウム銅合金を例えば800nmの厚さに堆積し
て、第2の配線層を形成する。その後、CMPによっ
て、第2の配線間絶縁膜41上の余分な第2の配線層お
よび密着層43を研磨除去して、溝42の内部に、密着
層43を介してアルミニウム銅合金からなる第2の配線
44を形成する。
【0036】上記有機系低誘電率膜は、例えばポリアリ
ールエーテル、フッ化ポリアリールエーテル、ポリイミ
ド等の誘電率が2.0〜3.0程度の有機膜を用いるこ
とも可能である。また、さらに上層の配線を形成する場
合には、上記バリア層37を形成する工程から上記第2
の配線44を形成する工程までを繰り返し行えばよい。
また、上記バリア層37は、第1の配線36および絶縁
膜33に対してプラグ材料膜39を選択性良くエッチン
グすることができる場合には、形成する必要はない。
【0037】上記第2の実施の形態で説明した製造方法
では、前記第1の実施の形態と同様に、プラグ22を形
成してから層間絶縁膜23を形成することから、前記第
1の実施の形態で説明したのと同様の作用効果が得られ
る。
【0038】次に、本発明に係わる第3の実施の形態
を、図3の製造工程図によって説明する。図3では、一
例として溝配線構造の多層配線構造を示し、前記図2に
よって示した構成部品と同様のものには同一符号を付与
して示す。
【0039】図3に示すように、トランジスタ等の素子
(図示せず)が集積形成された半導体基板(例えばシリ
コン基板)31上に上記各素子を覆う絶縁膜32が例え
ばホウ素リンシリケートガラス(BPSG)膜で形成さ
れている。
【0040】このように構成された基板30に対して、
CVD法により、上記絶縁膜32上に第1の配線間絶縁
膜33を例えばフッ素を含むシリコン酸化膜(SiOF
膜)で600nmの厚さに形成する。次いで通常のレジ
スト塗布技術により上記第1の配線間絶縁膜33上にレ
ジスト膜(図示せず)を形成した後、通常のリソグラフ
ィー技術により第1の配線を埋め込む溝を形成するため
の開口部(図示せず)を形成する。そして、そのレジス
ト膜をエッチングマスクに用いて上記第1の配線間絶縁
膜33をエッチングし、溝34を形成する。このエッチ
ングでは、一例としては、マグネトロン型反応性イオン
エッチング装置を用い、エッチングガスに、オクタフル
オロブテンと一酸化炭素とアルゴンと酸素とを用いる。
その後、上記レジスト膜を除去する。
【0041】次いで、CVD法により、上記溝34の内
面および第1の配線間絶縁膜33上に、窒化タンタルか
らなるバリア層55を例えば50nmの厚さに形成す
る。さらにスパッタリングによって、溝34を埋め込む
状態に銅もしくは銅合金を例えば50nmの厚さに堆積
した後、第1の配線層を例えば電解メッキ法により銅も
しくは銅合金を例えば800nmの厚さに堆積して形成
する。その後、CMPによって、第1の配線間絶縁膜3
3上の余分な第1の配線層およびバリア層55を研磨除
去して、溝34の内部に、バリア層55を介して銅もし
くは銅合金からなる第1の配線36を形成する。
【0042】次いで上記第1の配線間絶縁膜33上に、
上記第1の配線36を被覆するバリア絶縁膜57を形成
する。このバリア絶縁膜57は、後に堆積するプラグ材
料となるタングステン膜のエッチング時にエッチングス
トッパとなるとともに、第1の配線36の銅の移動を防
ぐ機能を有するものであればよく、例えばCVD法によ
り、窒化シリコン膜で形成する。
【0043】次いで、通常のレジスト塗布技術により上
記バリア絶縁膜57上にレジスト膜(図示せず)を形成
した後、通常のリソグラフィー技術により第1の配線3
6上の所望の位置、すなわち、プラグの接続位置に接続
孔を開口するための開口部(図示せず)を形成する。そ
して、そのレジスト膜をエッチングマスクに用いて上記
バリア絶縁膜57をエッチングし、接続孔58を形成す
る。その後、上記レジスト膜を除去する。
【0044】次いで、例えばCVD法により、上記バリ
ア絶縁膜57上(上記接続孔58上も含む)にプラグ材
料膜(19)を、第1の実施の形態で説明したのと同様
に、タングステンを900nmの厚さに堆積して形成す
る。続いて、第1の実施の形態で説明したのと同様にし
て、プラグ材料膜(19)を加工してプラグ22を形成
する。
【0045】次いで、第1の実施の形態で説明したのと
同様にして、上記プラグ22の側周を埋め込む有機系低
誘電率膜からなる層間絶縁膜23を、例えばフッ素樹脂
もしくはキセロゲルで形成する。さらに、層間絶縁膜2
3上に例えばフッ素を含むシリコン酸化膜(SiOF
膜)からなる第2の配線間絶縁膜41を例えば600n
mの厚さに形成する。次いで通常のレジスト塗布技術に
より上記第2の配線間絶縁膜41上にレジスト膜(図示
せず)を形成した後、通常のリソグラフィー技術により
第2の配線を埋め込む溝を形成するための開口部(図示
せず)を形成する。そして、そのレジスト膜をエッチン
グマスクに用いて上記第2の配線間絶縁膜41をエッチ
ングし、溝42を形成する。このエッチングでは、一例
としては、マグネトロン型反応性イオンエッチング装置
を用い、エッチングガスに、オクタフルオロブテンと一
酸化炭素とアルゴンと酸素とを用いる。その後、上記レ
ジスト膜をを発煙硝酸を用いたウエット処理により剥離
除去する。このように、発煙硝酸を用いたウエット処理
によりレジスト膜を除去することにより、有機系低誘電
率膜の層間絶縁膜23は、アッシング処理でレジスト膜
を除去したときのような損傷を受けない。
【0046】次いで、CVD法により、上記溝42の内
面および第2の配線間絶縁膜41上に、窒化タンタルか
らなるバリア層63を例えば50nmの厚さに形成す
る。さらにスパッタリングによって、溝42を埋め込む
状態に銅もしくは銅合金を例えば50nmの厚さに堆積
した後、例えば電解メッキ法により銅もしくは銅合金を
例えば800nmの厚さに堆積して第2の配線層を形成
する。その後、CMPによって、第2の配線間絶縁膜4
1上の余分な第2の配線層およびバリアメタル層63を
研磨除去して、溝42の内部に、バリア層63を介して
銅もしくは銅合金からなる第2の配線64を形成する。
【0047】上記有機系低誘電率膜は、例えばポリアリ
ールエーテル、フッ化ポリアリールエーテル、ポリイミ
ド等の誘電率が2.0〜3.0程度の有機膜を用いるこ
とも可能である。また、さらに上層の配線を形成する場
合には、上記バリア絶縁膜57を形成する工程から上記
第2の配線64を形成する工程までを繰り返し行えばよ
い。
【0048】上記第3の実施の形態で説明した製造方法
では、前記第1の実施の形態と同様に、プラグ22を形
成してから層間絶縁膜23を形成することから、前記第
1の実施の形態で説明したのと同様の作用効果が得られ
る。
【0049】
【発明の効果】以上、説明したように本発明によれば、
第1の配線に接続するプラグを第1の配線上に形成した
後、プラグの側周を埋め込む状態に層間絶縁膜を形成す
るので、形状精度の高いプラグを形成することができ
る。したがって、プラグ上に形成した配線によって隣接
するプラグ同志がショートを起こすことは無く、信頼性
の高いコンタクト構造を形成することができる。よっ
て、多層配線、半導体基板等の信号伝搬が正確に行うこ
とができ、信頼性の向上が図れる。
【0050】また、プラグを形成した後に層間絶縁膜を
形成するので、従来問題となっていた層間絶縁膜にプラ
グを形成するためのコンタクトホールを形成すること、
層間絶縁膜上でのレジスト膜のアッシング処理をするこ
とを必要としない。よって、層間絶縁膜を有機系低誘電
率膜で形成することができるので、配線層間の容量を低
減することができ、信号の高速伝播が可能となる。
【図面の簡単な説明】
【図1】本発明に係わる第1の実施の形態を示す製造工
程図である。
【図2】本発明に係わる第2の実施の形態を示す製造工
程図である。
【図3】本発明に係わる第3の実施の形態を示す製造工
程図である。
【図4】従来の技術に係わる多層配線構造の製造方法を
示す製造工程図である。
【図5】従来の技術に係わる課題の説明図である。
【符号の説明】
10…基板、13…第1の配線、17…絶縁膜、18…
接続孔、19…プラグ材料膜、22…プラグ、23…層
間絶縁膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板に形成した第1の配線を被覆する絶
    縁膜を形成する工程と、 前記絶縁膜に前記第1の配線に通じる接続孔を形成する
    工程と、 前記絶縁膜上にプラグを形成するためのプラグ材料膜を
    形成する工程と、 前記プラグ材料膜を加工して前記絶縁膜上に突出しかつ
    前記接続孔から前記第1の配線に接続するプラグを形成
    する工程と、 前記プラグの側周を埋め込む層間絶縁膜を形成する工程
    とを備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記層間絶縁膜を有機系低誘電率膜で形
    成することを特徴とする請求項1記載の半導体装置の製
    造方法。
  3. 【請求項3】 絶縁膜中に形成した溝配線構造の第1の
    配線に接続するプラグを形成する工程と、 前記プラグの側周を埋め込む層間絶縁膜を形成する工程
    とを備えたことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記層間絶縁膜を有機系低誘電率膜で形
    成することを特徴とする請求項3記載の半導体装置の製
    造方法。
  5. 【請求項5】 前記プラグ材料膜を形成する前に、 絶縁膜中に形成した溝配線構造の第1の配線を被覆する
    絶縁膜を形成する工程と、 前記絶縁膜に前記第1の配線に通じる接続孔を形成する
    工程とを備え、 前記プラグを形成する工程は、 前記絶縁膜上にプラグを形成するためのプラグ材料膜を
    形成する工程と、 前記プラグ材料膜を加工して前記接続孔から前記第1の
    配線に接続するプラグを形成する工程とからなることを
    特徴とする請求項3記載の半導体装置の製造方法。
  6. 【請求項6】 前記層間絶縁膜を有機系低誘電率膜で形
    成することを特徴とする請求項5記載の半導体装置の製
    造方法。
JP11175355A 1999-06-22 1999-06-22 半導体装置の製造方法 Pending JP2001007203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11175355A JP2001007203A (ja) 1999-06-22 1999-06-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11175355A JP2001007203A (ja) 1999-06-22 1999-06-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001007203A true JP2001007203A (ja) 2001-01-12

Family

ID=15994633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11175355A Pending JP2001007203A (ja) 1999-06-22 1999-06-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001007203A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075356A1 (en) * 2002-03-07 2003-09-12 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2022006691A (ja) * 2020-06-24 2022-01-13 株式会社アルバック 金属配線の形成方法及び金属配線の構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075356A1 (en) * 2002-03-07 2003-09-12 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US7972964B2 (en) 2002-03-07 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2022006691A (ja) * 2020-06-24 2022-01-13 株式会社アルバック 金属配線の形成方法及び金属配線の構造体
JP7449790B2 (ja) 2020-06-24 2024-03-14 株式会社アルバック 金属配線の形成方法及び金属配線の構造体

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US7790601B1 (en) Forming interconnects with air gaps
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
JP4193438B2 (ja) 半導体装置の製造方法
JP2000058536A (ja) 半導体装置及びその製造方法
US20110183518A1 (en) Method of manufacturing a semiconductor device
JP2005072384A (ja) 電子デバイスの製造方法
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US20050158982A1 (en) Semiconductor device manufacturing method
JPH11135626A (ja) 半導体装置の製造方法
JP2003258090A (ja) 半導体装置の製造方法
US7569481B2 (en) Method for forming via-hole in semiconductor device
US5880030A (en) Unlanded via structure and method for making same
JP2004055781A (ja) 半導体装置の製造方法
JPH10261624A (ja) エッチング方法及び多層配線構造
CN109427650B (zh) 半导体结构及其形成方法
US6514873B1 (en) Method for fabricating semiconductor device
JP2001007202A (ja) 半導体装置の製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JP2001007203A (ja) 半導体装置の製造方法
JPH1041385A (ja) 半導体装置及びその製造方法
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JP2000349151A (ja) 半導体装置およびその製造方法