CN111670503B - 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN111670503B
CN111670503B CN201980000038.XA CN201980000038A CN111670503B CN 111670503 B CN111670503 B CN 111670503B CN 201980000038 A CN201980000038 A CN 201980000038A CN 111670503 B CN111670503 B CN 111670503B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000038.XA
Other languages
English (en)
Other versions
CN111670503A (zh
Inventor
周宏儒
黄中浩
吴旭
张超
王恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN111670503A publication Critical patent/CN111670503A/zh
Application granted granted Critical
Publication of CN111670503B publication Critical patent/CN111670503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置。该薄膜晶体管位于衬底基板上，该薄膜晶体管包括：有源层，包括相对的第一表面和第二表面，所述第二表面比所述第一表面靠近所述衬底基板；和源漏极层，包括彼此分离的源极和漏极，所述源极和所述漏极分别与所述有源层相连，所述第一表面和所述第二表面均为非平坦面，各所述非平坦面包括交替排列的多个凹陷和多个凸起。具有非平坦面的有源层有更大的散热面积，可有效避免热致变导致电子迁移率降低，驱动力减弱，避免光致自热应力曲线正移，保持薄膜晶体管的特性稳定性。

Description

薄膜晶体管及其制作方法、阵列基板及其制作方法和显示 装置
技术领域
本公开至少一实施例涉及一种薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置。
背景技术
随着显示技术的发展，液晶显示(Liquid Crystal Display，LCD)装置和有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置已成为显示装置中的主流。
发明内容
本公开的至少一实施例涉及一种薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置。
本公开的至少一实施例提供一种薄膜晶体管，所述薄膜晶体管位于衬底基板上，所述薄膜晶体管包括：
有源层，包括相对的第一表面和第二表面，所述第二表面比所述第一表面靠近所述衬底基板；和
源漏极层，包括彼此分离的源极和漏极，所述源极和所述漏极分别与所述有源层相连，
其中，所述第一表面和所述第二表面均为非平坦面，各所述非平坦面包括交替排列的多个凹陷和多个凸起。
在本公开的一些实施例中，所述第一表面的多个凹陷的靠近所述衬底基板的表面位于同一平面，所述第一表面的多个凸起的远离所述衬底基板的表面位于同一平面。
在本公开的一些实施例中，所述源漏极层位于所述有源层的远离所述衬底基板的一侧，所述源极和所述漏极分别与所述第一表面接触。
在本公开的一些实施例中，所述有源层还包括相对的第一侧面和第二侧面，所述源极与所述第一侧面相接触，所述漏极与所述第二侧面相接触，所述第一表面与所述第一侧面和所述第二侧面均相接。
在本公开的一些实施例中，所述第一表面的所述多个凹陷包括第一凹陷和第二凹陷，所述源极填充所述第一凹陷，所述漏极填充所述第二凹陷。
在本公开的一些实施例中，薄膜晶体管还包括位于所述源漏极层的远离所述衬底基板一侧的第一绝缘层，其中，所述第一表面的所述多个凹陷还包括第三凹陷，所述第三凹陷被所述第一绝缘层填充。
在本公开的一些实施例中，所述第一凹陷、所述第二凹陷和所述第三凹陷中的至少一个包括截面为矩形、近似矩形、梯形或近似梯形的凹槽。
在本公开的一些实施例中，薄膜晶体管还包括遮光层，所述遮光层位于所述有源层的靠近所述衬底基板的一侧，所述遮光层被配置为对照射到其上的光进行反射或全反射，所述遮光层的远离所述衬底基板的表面包括交替排列的多个凹部和多个凸部。
在本公开的一些实施例中，所述第一表面的多个凹陷和所述多个凹部在所述衬底基板上的正投影重合。
在本公开的一些实施例中，所述第一表面的多个凸起和所述多个凸部在所述衬底基板上的正投影重合。
在本公开的一些实施例中，所述遮光层由绝缘材料制成，所述遮光层与所述有源层相互接触。
在本公开的一些实施例中，所述遮光层包括相对的第三侧面和第四侧面，所述源极与所述第三侧面相接触，所述漏极与所述第四侧面相接触。
在本公开的一些实施例中，所述遮光层的材质包括绝缘的金属氧化物或硅基复合绝缘膜至少之一。
在本公开的一些实施例中，薄膜晶体管还包括栅极，所述栅极位于所述源漏极层的远离所述有源层的一侧，所述栅极与所述源极彼此绝缘，所述栅极与所述漏极彼此绝缘。
在本公开的一些实施例中，所述遮光层是导电的，所述遮光层还复用为所述薄膜晶体管的栅极，所述遮光层与所述有源层之间设有栅极绝缘层，所述栅极绝缘层与所述遮光层正对的部分与所述遮光层共形地形成。
本公开至少一实施例还提供一种阵列基板，包括上述任一薄膜晶体管。
本公开至少一实施例还提供一种显示装置，包括上述阵列基板。
本公开至少一实施例还提供一种薄膜晶体管的制作方法，所述薄膜晶体管形成在衬底基板上，所述方法包括：
形成有源层，所述有源层包括相对的第一表面和第二表面，所述第二表面比所述第一表面靠近所述衬底基板，所述第一表面和所述第二表面均为非平坦面，各所述非平坦面包括交替排列的多个凹陷和多个凸起；和
形成源漏极层，所述源漏极层包括彼此分离的源极和漏极，所述源极和所述漏极分别与所述有源层相连。
在本公开的一些实施例中，在形成所述有源层之前，还包括在所述衬底基板上形成遮光层，其中，所述遮光层的远离所述衬底基板的表面包括交替排列的多个凹部和多个凸部，所述有源层共形地形成在所述遮光层上。
在本公开的一些实施例中，形成所述遮光层和形成所述有源层包括：
在所述衬底基板上形成第一遮光薄膜；
对所述第一遮光薄膜进行构图以间隔去除部分所述遮光薄膜以形成第二遮光薄膜；
在所述第二遮光薄膜上共形地形成有源薄膜层；
采用一次构图工艺对所述有源薄膜层和所述第二遮光薄膜进行构图，形成具有相同图形的所述遮光层和所述有源层。
在本公开的一些实施例中，形成所述遮光层和形成所述有源层包括：
在所述衬底基板上形成遮光薄膜；
对所述遮光薄膜进行构图以形成所述遮光层；
在所述遮光层上共形地形成有源薄膜层；
对所述有源薄膜层进行构图，形成所述遮光层和所述有源层。
在本公开的一些实施例中，所述源漏极层形成在所述有源层的远离所述衬底基板的一侧，所述源极和所述漏极分别与所述第一表面接触。
本公开至少一实施例还提供一种阵列基板的制作方法，包括上述任一薄膜晶体管的制作方法。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一实施例提供的一种薄膜晶体管的剖视图；
图2为本公开一实施例提供的一种薄膜晶体管的分解图；
图3为本公开一实施例提供的一种薄膜晶体管的剖视图；
图4为本公开一实施例提供的一种薄膜晶体管的剖视图；
图5为本公开一实施例提供的一种薄膜晶体管的剖视图；
图6为本公开一实施例提供的一种薄膜晶体管和包括该薄膜晶体管的阵列基板的剖视图；
图7为本公开一实施例提供的一种薄膜晶体管和包括该薄膜晶体管的阵列基板的剖视图；
图8为本公开一实施例提供的一种薄膜晶体管和包括该薄膜晶体管的阵列基板的剖视图；
图9A-图9H为本公开一实施例提供的薄膜晶体管的制作方法；
图10A-图10C为本公开另一实施例提供的薄膜晶体管中的遮光层和有源层的制作方法；以及
图11A-图11B为本公开一实施例提供的一种阵列基板的制作方法。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在显示装置中，薄膜晶体管(Thin Film Transistor，TFT)通常占据较小的面积，以利于提高像素的开口率。在TFT中，有源层的面积较小，则在TFT的驱动过程中，有源层的散热面积较小，容易引起热致变导致TFT的电子迁移率降低，驱动力减弱。
图1为本公开一实施例提供的一种薄膜晶体管的剖视图。该薄膜晶体管位于衬底基板101上，该薄膜晶体管包括有源层103和源漏极层104。有源层103位于衬底基板101上，有源层103包括相对的第一表面s1和第二表面s2，第二表面s2比第一表面s1靠近衬底基板101。源漏极层104位于有源层103的远离衬底基板101的一侧，包括彼此分离的源极104a和漏极104b，源极104a和漏极104b分别与有源层103相连。第一表面s1和第二表面s2均为非平坦面。各非平坦面包括交替排列的多个凹陷和多个凸起。
本公开的实施例中，有源层103为半导体层，有源层103的材质包括氧化物半导体材料、非晶硅、多晶硅、a-Si及其他半导体材料等。例如，氧化物半导体材料包括铟镓锌氧化物(indium gallium zinc oxide，IGZO)，但不限于此。
例如，衬底基板101可为透明玻璃基板，但不限于此，可根据需要进行选择。
一方面，在薄膜晶体管的驱动过程中，具有凹凸不平的非平坦面的有源层有更大的散热面积，可有效避免热致变导致电子迁移率降低，驱动力减弱，避免光致自热应力(Photo bias temperature stress,PBTPS)曲线(C-V曲线)正移，保持TFT的特性稳定性，有效提高有源层的均一性。另一方面，因有源层具有凹凸不平的非平坦面，可使TFT占据较小的面积，提高像素开口率，实现高像素密度(pixels per inch，PPI)的显示装置的制作。
氧化物半导体TFT的顶部与底部沟道的电势变化规律相同，即电势从源端到漏端逐渐增大，且电势的值在接近漏端附近陡增，并且电势的值在漏端达到最大且保持不变，这是因为相比于沟道区，漏端附近的“夹断区”等效阻抗较大。于是漏源电压Vds主要降落在漏端附近的“夹断区”。漏端附近的电压陡增也说明漏端附近的“夹断区”内电场强度较大。
如图1所示，有源层103的位于源极104a和漏极104b之间的部分为沟道部(沟道区)，有源层103的与源极104a正对的部分为源极部，有源层103的与漏极104b正对的部分为漏极部，沟道部位于源极部和漏极部之间。沟道部、源极部和漏极部一体形成。
如图1所示，本公开的一些实施例中，源极104a与有源层103接触，漏极104b与有源层103接触。例如，源极104a与有源层103的源极部接触，漏极104b与有源层103的漏极部接触。第一表面s1与源极104a的第一接触界面c1为非平坦面，第一表面s1与漏极104b的第二接触界面c2为非平坦面。第一接触界面c1和第二接触界面c2为非平坦的接触界面，有效提高了源漏极与有源层的接触面积，有效降低有源层的顶部与源漏极的“夹断区”的接触电阻，增强电子迁移稳定性，优化有源层(例如金属氧化物半导体有源层)的阀值电压(Vth)的稳定性。
如图1所示，本公开的一些实施例中，有源层103还包括相对的第一侧面ss1和第二侧面ss2。为了提高接触面积降低接触电阻，源极104a与第一侧面ss1相接触，漏极104b与第二侧面ss2相接触。第一表面s1与第一侧面ss1和第二侧面ss2均相接。
如图1所示，本公开的一些实施例中，第一表面s1包括多个凹陷10，相邻凹陷10之间为凸起01。相邻凸起01之间为凹陷10。如图1所示，第一表面s1包括交替排列的多个凹陷10和多个凸起01。例如，多个凹陷10包括第一凹陷10a和第二凹陷10b，为了提高接触面积降低接触电阻，源极104a填充第一凹陷10a，漏极104b填充第二凹陷10b。从而，源漏极层104与有源层103的接触面积变大，接触电阻减小。
图1中，源极104a填充的第一凹陷10a的个数不限于图中所示，漏极104b填充的第二凹陷10b的个数不限于图中所示。源极104a可填充多个第一凹陷10a，漏极104b可填充多个第二凹陷10b。
例如，如图1所示，为了提高散热面积，第一表面s1还包括第三凹陷10c，第三凹陷10c没有被源极104a和漏极104b填充。
例如，如图1所示，第一凹陷10a、第二凹陷10b和第三凹陷10c中的至少一个包括截面为矩形、近似矩形、梯形或近似梯形的凹槽。
对氧化物半导体薄膜晶体管(Thin Film Transistor，TFT)，大部分以底栅结构的器件为主，也有采用顶栅器件以得到更好的TFT特性。但是氧化物半导体例如IGZO镀膜以后沉积绝缘层及电极，后续膜层制作工艺需在真空下或离子氛围中制作，这会影响氧化物半导体膜层的微观结构，例如晶粒过小或过大，晶体界面之间结晶形态结构不均匀、不合理；甚至产生缺陷，例如离子空位。因此，对于顶栅结构而言，仍存在稳定性、均匀性问题。例如，IGZO的禁带宽度约为3.4eV，IGZO等氧化物半导体TFT会受到背光源及环境光的影响，从而诱导半导体产生光漏电流，影响TFT的特性，甚至会造成TFT阀值电压(Vth)的偏移，影响TFT的正常工作。
氧化物半导体载流子迁移率较高(10-100cm2V-1s-1)，满足驱动有机发光二极管(OLED)所需的迁移率范围，因此氧化物半导体TFT技术被认为是为OLED而生的像素驱动技术。但氧化物半导体TFT在光照下的负栅压应力稳定性依然不足，通常需要增加遮光层或设计更为复杂的像素电路来补偿。
如图1所示，本公开的一些实施例中，为了避免有源层被光照射影响薄膜晶体管的性能，该薄膜晶体管还包括遮光层102，遮光层102位于有源层103的靠近衬底基板101的一侧，遮光层102被配置为对照射到其上的光进行反射或全反射。遮光层102可有效遮挡背光，提高有源层的稳定性，可有效避免背光照射使半导体阀值电压漂移引起漏电流导致的显示异常。
如图1所示，为了节省制作工艺，遮光层102在衬底基板101上的正投影与有源层103在衬底基板101上的正投影重合。
如图1所示，为了利于节省工艺，遮光层102的远离衬底基板101的表面s0为非平坦面，以利于在遮光层102上共形地形成有源层103。例如，遮光层102由绝缘材料制成，遮光层102与有源层103相互接触。例如，遮光层102与有源层103的第三接触界面c3为非平坦面。
如图1所示，为了节省工艺，在利用构图工艺形成遮光层102和有源层103时，遮光层102可与有源层103具有相同的图形，遮光层102包括相对的第三侧面ss3和第四侧面ss4，源极104a与第三侧面ss3相接触，漏极104b与第四侧面ss4相接触。
例如，遮光层102的材质包括绝缘的金属氧化物或硅基复合绝缘膜至少之一。在形成有源层之前，形成材质包括绝缘的金属氧化物或硅基复合绝缘膜至少之一的遮光层，利于优化有源层的晶粒大小，减少晶粒缺陷，提高电子迁移率。遮光层102可为单层膜或多个膜层叠加的结构。绝缘的金属氧化物可反射照射到其上的光。例如，绝缘的金属氧化物可为MoOx、CuO等易于酸性化学试剂刻蚀的金属氧化物。硅基复合绝缘膜可对照射到其上的光进行全反射。可通过控制成膜条件调整硅基复合绝缘膜的折射率，让背光照射衬底基板，经过此复合膜后发生全反射，从而避免背光对半导体有源层的影响。
图2为本公开一实施例提供的一种薄膜晶体管的分解图。如图2所示，有源层103的第二表面s2包括交替排列的多个凹陷20和多个凸起02。如图2所示，多个凹陷10和多个凸起02在衬底基板101上的正投影重合。如图2所示，遮光层102的远离衬底基板101的表面s0包括多个凹部102a和多个凸部102b。如图2所示，多个凹陷10、多个凸起02和多个凹部102a在衬底基板101上的正投影重合。如图2所示，多个凸起01、多个凹陷20和多个凸部102b在衬底基板101上的正投影重合。
例如，如图2所示，多个凸起01的远离衬底基板101的表面位于同一平面p1内。多个凹陷10(第一凹陷10a、第二凹陷10b和第三凹陷10c)的靠近衬底基板101的表面位于同一平面p2内。多个凹陷20的远离靠近衬底基板101的表面位于同一平面p3内。多个凸起02的靠近衬底基板101的表面位于同一平面p4内。例如，如图1和2所示，多个凹部102a的靠近衬底基板101的表面位于同一平面p4内。多个凸部102b的远离衬底基板101的表面位于同一平面p3内。
如图2所示，为了利于提高有源层的性质，有源层具有沿着源极指向漏极方向延伸的主体部103a，第一表面s1的多个凸起01和第二表面s2的多个凸起02分设在主体部103a的两侧。多个凸起01、多个凸起02和主体部103a一体形成。
图3为本公开一实施例提供的一种薄膜晶体管的剖视图。如图3所示，薄膜晶体管包括遮光层302，遮光层302为硅基复合绝缘膜，硅基复合绝缘膜包括第一膜层3021和第二膜层3022，第一膜层3021比第二膜层3022靠近衬底基板101，第一膜层3021的折射率大于第二膜层3022的折射率以利于发生全反射。例如，第一膜层为氮化硅层3021，第二膜层3022为非晶硅层。如图3所示，此情况下，背光从衬底基板101的设置薄膜晶体管的相反侧入射。为了节省工艺，硅基复合绝缘膜可采用同一构图工艺形成。如图3所示，遮光层302的远离衬底基板101的表面s0的多个凸部和多个凹部均形成在第二膜层3022中。为了利于形成全反射，如图3所示，第一膜层3021和第二膜层3022的交界面IS与多个凹部102a之间填充有第二膜层3022的材料。即，第二膜层3022具有从源极104a指向漏极104b的方向延伸的主体部。即，在形成多个凹部102a时，多个凹部102a形成在远离衬底基板101的第二膜层3022中，并且多个凹部102a不贯穿第二膜层3022。
图4为本公开一实施例提供的一种薄膜晶体管的剖视图。如图4所示，衬底基板401上依次设有缓冲层411、遮光层402、栅极绝缘层412、有源层403和源漏极层404。源漏极层404包括彼此分离的源极404a和漏极404b。例如，遮光层402是导电的，遮光层402还复用为薄膜晶体管的栅极。例如，遮光层402可由导电金属或者合金制作。例如，遮光层402的材质包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)至少之一的金属或者合金。
如图4所示，遮光层402与有源层403之间设有栅极绝缘层412，栅极绝缘层412与遮光层402正对的部分412p与遮光层402共形地形成，从而，栅极绝缘层412与遮光层402正对的部分也具有凹凸不平的相对的两个表面，以使得有源层403具有凹凸不平的相对的两个表面。图4所示结构的薄膜晶体管中的源漏极层404与有源层403的描述可参照图1所示结构的薄膜晶体管中的源漏极层104与有源层103的描述，在此不再赘述。
以上以凹陷包括截面为矩形或近似矩形的凹槽为例进行说明。但本公开的实施例中，还可以采用其他形式的凹陷。
图5为本公开一实施例提供的一种薄膜晶体管的剖视图。如图5所示，衬底基板501上依次设有遮光层502、有源层503和源漏极层504。源漏极层504包括源极504a和漏极504b。遮光层502的远离衬底基板501的第一表面s50为不平坦的表面，具有凹凸结构。有源层503包括远离衬底基板501的第一表面s51和靠近衬底基板501的第二表面s52。与图1所示的薄膜晶体管的结构相比，本实施例中的表面s50、第一表面s51和第二表面s52中的凹陷的截面均为弧形。本公开的实施例中，凹凸不平的表面的凹陷的截面可根据需要或者工艺来进行调整，对此不作限定。例如，凹陷的截面包括弧形、锯齿形、波浪形、折线形至少之一的形状。
本公开的实施例中，以源极和漏极的最远离衬底基板的表面sw1和sw2(可参照图3)为平面为例进行说明。但并不限于此。例如，源极和漏极的最远离衬底基板的表面sw1和sw2也可为非平坦面。例如，如图3所示，源极104a与有源层103在衬底基板101上的正投影重叠的部分的远离衬底基板101的表面为平面，但并不限于此，也可以为非平坦面。例如，如图3所示，漏极104b与有源层103在衬底基板101上的正投影重叠的部分的远离衬底基板101的表面为平面，但并不限于此，也可以为非平坦面。
按照栅极与有源层的位置划分，薄膜晶体管可分为底栅结构和顶栅结构。底栅结构中，栅极比有源层靠近衬底基板。顶栅结构中，有源层比栅极靠近衬底基板。按照源漏极层与有源层的接触方式不同，薄膜晶体管可分为顶接触结构和底接触结构。顶接触结构中，有源层比源漏极层靠近衬底基板。底接触结构中，源漏极层比有源层靠近衬底基板。本公开的实施例中的薄膜晶体管可以为底栅结构，也可以为顶栅结构。另外，本公开的实施例中的薄膜晶体管可以为顶接触结构，也可以为底接触结构。图4中示出了底栅顶接触结构的薄膜晶体管。图1-图3中未示出栅极。图1-图3中所示的薄膜晶体管可根据需要设置成顶栅结构或者底栅结构。
图6为本公开一实施例提供的一种薄膜晶体管和包括该薄膜晶体管的阵列基板的剖视图。如图6所示，该薄膜晶体管还包括位于源漏极层104的远离衬底基板101一侧的第一绝缘层105，第三凹陷10c被第一绝缘层105填充。如图6所示，该薄膜晶体管还包括栅极106。栅极106可采用金属或合金制作。例如，栅极106的材质包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)至少之一的金属或者合金，但不限于此。栅极106位于源漏极层104的远离有源层103的一侧，栅极106与源极104a彼此绝缘，栅极106与漏极104b彼此绝缘。如图6所示，薄膜晶体管为顶栅结构，顶栅结构的TFT可有效避免环境光或者有机发光层光的影响，保证有源层的稳定性。当TFT采用底栅结构时，可采用位于TFT器件上方的黑矩阵来抑制外界光照。
薄膜晶体管中，栅极被配置为输入栅信号，源极被配置为输入数据信号。例如，当向栅极输入大于薄膜晶体管阈值电压的栅信号时，薄膜晶体管导通，数据信号可通过有源层到达漏极。本公开的实施例中，薄膜晶体管可包括栅极、栅极绝缘层、有源层、源极和漏极，但不限于此。
本公开的实施例中，起始的凹凸不平的表面除了采用遮光层、栅极来形成凹凸不平的表面以在其上共形的形成有源层外，还可以采用绝缘层来形成凹凸不平的表面以在其上共形的形成有源层。
本公开的实施例中，形成起始的凹凸不平的表面的结构也可以为多个彼此分离的子结构，多个彼此分离的子结构为多个凸部，相邻的子结构之间为凹部。例如，多个子结构可相互平行。
如图6所示，阵列基板除了包括薄膜晶体管外，还可包括第二绝缘层107和像素电极108。像素电极108通过贯穿第一绝缘层105和第二绝缘层107的过孔与漏极104b电连接。当薄膜晶体管导通时，数据信号可通过薄膜晶体管到达像素电极。像素电极108可采用透明导电材料制作。例如，像素电极108的材料包括氧化铟锡(Indium Tin Oxide，ITO)，但不限于此。
图7为本公开一实施例提供的一种薄膜晶体管和包括该薄膜晶体管的阵列基板的剖视图。与图6所示的结构相比，调整了凹陷的截面形状。
图8为本公开一实施例提供的一种薄膜晶体管和包括该薄膜晶体管的阵列基板的剖视图。遮光层402同时复用为薄膜晶体管的栅极。例如，如图8所示，阵列基板的源漏极层404的远离衬底基板的一侧设置有绝缘层407，像素电极408通过贯穿绝缘层407的过孔与漏极404b电连接。
本公开至少一实施例还提供一种显示装置，包括上述任一阵列基板。例如，显示装置可包括液晶显示装置或者OLED显示装置，但不限于此。
本公开至少一实施例还提供一种薄膜晶体管的制作方法，该薄膜晶体管形成在衬底基板上，所述方法包括：
形成有源层，有源层包括相对的第一表面和第二表面，第二表面比第一表面靠近衬底基板，第一表面和第二表面均为非平坦面，各非平坦面包括交替排列的多个凹陷和多个凸起；和
形成源漏极层，源漏极层包括彼此分离的源极和漏极，源极和漏极分别与有源层相连。
例如，在形成有源层之前，该方法还包括在衬底基板上形成遮光层，遮光层的远离衬底基板的表面包括交替排列的多个凹部和多个凸部，有源层共形地形成在遮光层上。例如，遮光层可通过一次掩膜工艺来形成。当遮光层采用多个层叠加的形式形成时，也可以通过一次掩膜工艺来形成。
图9A-图9H为本公开一实施例提供的薄膜晶体管的制作方法。以下结合图9A-图9H对该方法进行详细说明。
例如，形成遮光层和形成有源层包括：
如图9A所示，在衬底基板101上形成遮光薄膜1020，并在遮光薄膜1020上形成光刻胶图形PR1，光刻胶图形PR1具有两种不同厚度的部分。
如图9B所示，以光刻胶图形PR1为掩模，对遮光薄膜1020进行构图以形成遮光中间层1021，并对光刻胶图形PR1进行灰化，去除厚度较小的光刻胶部分，形成光刻胶图形PR2。
如图9C所示，光刻胶图形PR2为掩模，对遮光中间层1021进行刻蚀，以形成遮光层102，遮光层102的远离衬底基板101的表面s0包括多个凹部102a和多个凸部102b，并去除光刻胶图形PR2。刻蚀可采用干法刻蚀，但不限于此。
如图9D所示，在遮光层102上共形地形成有源薄膜层1030。
如图9E所示，对有源薄膜层1030进行构图，形成有源层103。图9E中示出了有源层103的第一表面s1和第二表面s2。
如图9F所示，在有源层103上形成源漏极薄膜1040。
如图9G所示，对源漏极薄膜1040进行构图，以形成源漏极层104，源漏极层104包括彼此分离的源极104a和漏极104b。源极104a和漏极104b分别与第一表面s1接触。
如图9H所示，在源漏极层104上形成第一绝缘薄膜1050，并在第一绝缘薄膜1050上形成栅极106。栅极106可通过形成栅极薄膜，并对栅极薄膜构图来形成。
图10A-图10C为本公开另一实施例提供的薄膜晶体管中的遮光层和有源层的制作方法。以下结合图10A-图10C对该方法进行详细说明。
形成遮光层和形成有源层包括：
如图10A所示，在衬底基板101上形成第一遮光薄膜10201，并在第一遮光薄膜10201形成光刻胶图形PR01；
如图10B所示，对第一遮光薄膜10201进行构图以间隔去除部分遮光薄膜以形成第二遮光薄膜10202，并去除光刻胶图形PR01；
如图10C所示，在第二遮光薄膜10202上共形地形成有源薄膜层10401，并在有源薄膜层10401上形成光刻胶图形PR02；
采用一次构图工艺对有源薄膜层10401和第二遮光薄膜10202进行构图，可形成如图9E所示结构的具有相同图形的遮光层102和有源层103。
图10A-图10C所示的薄膜晶体管的制作方法中，遮光层和有源层的制作更加简便的制作更加简便。
本公开至少一实施例还提供一种阵列基板的制作方法，包括上述任一薄膜晶体管的制作方法。
图11A-图11B为本公开一实施例提供的一种阵列基板的制作方法。该阵列基板的制作方法可在图9H所示的结构的基础上进行。该阵列基板的制作方法包括：
如图11A所示，在栅极106上形成第二绝缘薄膜1070；
如图11B所示，在第一绝缘薄膜1050和第二绝缘薄膜1070中形成过孔v以暴露漏极104b；
形成像素电极108，像素电极108与漏极104b相连，形成的阵列基板的结构可参照图6所示。
像素电极可采用形成像素电极薄膜，并对像素电极薄膜进行构图来形成。
例如，当遮光层是导电的情况下，可采用湿法刻蚀形成遮光层的凹凸不平的表面。
本公开的实施例中，栅极绝缘层、第一绝缘层，第二绝缘层等可采用绝缘材料制作。例如，栅极绝缘层、第一绝缘层，第二绝缘层的材质包括氧化硅、氮化硅、氮氧化硅等至少之一，但不限于此。
本公开的实施例中，源极和漏极可导电，例如，可采用金属或合金材料形成的单层或多层膜结构。本公开的实施例中，栅极可导电，例如，可采用金属或合金材料形成的单层或多层膜结构。
本公开的实施例中，以形成图1所示的薄膜晶体管和图6所示的阵列基板为例进行说明，本公开给出的其他结构的薄膜晶体管、阵列基板可参照制作，在此不再赘述。
需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。
在本公开的实施例中，源极和漏极相对而言，在实际使用时二者可以根据需要对调。
在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (29)

1.一种薄膜晶体管，位于衬底基板上，包括：
有源层，包括相对的第一表面和第二表面，所述第二表面比所述第一表面靠近所述衬底基板；和
源漏极层，包括彼此分离的源极和漏极，所述源极和所述漏极分别与所述有源层相连，
其中，所述第一表面和所述第二表面均为非平坦面，各所述非平坦面包括交替排列的多个凹陷和多个凸起，
所述有源层还包括相对的第一侧面和第二侧面，所述源极与所述第一侧面相接触，所述漏极与所述第二侧面相接触，
所述薄膜晶体管还包括遮光层，其中，所述遮光层位于所述有源层的靠近所述衬底基板的一侧，所述遮光层被配置为对照射到其上的光进行反射或全反射，所述遮光层的远离所述衬底基板的表面包括交替排列的多个凹部和多个凸部，
所述遮光层由绝缘材料制成，所述遮光层与所述有源层相互接触，
所述遮光层包括相对的第三侧面和第四侧面，所述源极与所述第三侧面相接触，所述漏极与所述第四侧面相接触。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一表面的多个凹陷的靠近所述衬底基板的表面位于同一平面，所述第一表面的多个凸起的远离所述衬底基板的表面位于同一平面。
3.根据权利要求1所述的薄膜晶体管，其中，所述源漏极层位于所述有源层的远离所述衬底基板的一侧，所述源极和所述漏极分别与所述第一表面接触。
4.根据权利要求1所述的薄膜晶体管，其中，所述第一表面与所述第一侧面和所述第二侧面均相接。
5.根据权利要求1-4任一项所述的薄膜晶体管，其中，所述第一表面的所述多个凹陷包括第一凹陷和第二凹陷，所述源极填充所述第一凹陷，所述漏极填充所述第二凹陷。
6.根据权利要求5所述的薄膜晶体管，还包括位于所述源漏极层的远离所述衬底基板一侧的第一绝缘层，其中，所述第一表面的所述多个凹陷还包括第三凹陷，所述第三凹陷被所述第一绝缘层填充。
7.根据权利要求6所述的薄膜晶体管，其中，所述第一凹陷、所述第二凹陷和所述第三凹陷中的至少一个包括截面为矩形、或梯形的凹槽。
8.根据权利要求1-4任一项所述的薄膜晶体管，其中，所述源漏极层的材料包括金属或合金。
9.根据权利要求8所述的薄膜晶体管，其中，所述第一表面的多个凹陷和所述多个凹部在所述衬底基板上的正投影重合。
10.根据权利要求8所述的薄膜晶体管，其中，所述第一表面的多个凸起和所述多个凸部在所述衬底基板上的正投影重合。
11.根据权利要求1-4任一项所述的薄膜晶体管，其中，所述遮光层的材质包括绝缘的金属氧化物或硅基复合绝缘膜至少之一。
12.根据权利要求1-4任一项所述的薄膜晶体管，还包括栅极，其中，所述栅极位于所述源漏极层的远离所述有源层的一侧，所述栅极与所述源极彼此绝缘，所述栅极与所述漏极彼此绝缘。
13.根据权利要求1-4任一项所述的薄膜晶体管，其中，所述第一侧面、所述第二表面和所述第二侧面依次被所述源极、所述遮光层以及所述漏极包裹。
14.根据权利要求1-4任一项所述的薄膜晶体管，其中，所述遮光层包括第一膜层和第二膜层，所述第一膜层比所述第二膜层更靠近所述衬底基板，所述第一膜层的折射率大于所述第二膜层的折射率，
所述遮光层的远离所述衬底基板的表面的所述多个凸部和所述多个凹部均形成在所述第二膜层中。
15.根据权利要求14所述的薄膜晶体管，其中，所述第一膜层和所述第二膜层的交界面与所述多个凹部之间填充有所述第二膜层的材料。
16.根据权利要求14所述的薄膜晶体管，其中，所述多个凹部形成在所述第二膜层中，并且所述多个凹部不贯穿第二膜层。
17.根据权利要求14所述的薄膜晶体管，其中，所述第一膜层为氮化硅层，所述第二膜层为非晶硅层。
18.一种阵列基板，包括权利要求1-17任一项所述的薄膜晶体管。
19.一种显示装置，包括权利要求18所述的阵列基板。
20.一种薄膜晶体管的制作方法，所述薄膜晶体管形成在衬底基板上，所述方法包括：
形成有源层，所述有源层包括相对的第一表面和第二表面，所述第二表面比所述第一表面靠近所述衬底基板，所述第一表面和所述第二表面均为非平坦面，各所述非平坦面包括交替排列的多个凹陷和多个凸起；和
形成源漏极层，所述源漏极层包括彼此分离的源极和漏极，所述源极和所述漏极分别与所述有源层相连；在形成所述有源层之前，还包括在所述衬底基板上形成遮光层，其中，所述遮光层被配置为对照射到其上的光进行反射或全反射，所述遮光层的远离所述衬底基板的表面包括交替排列的多个凹部和多个凸部，所述有源层共形地形成在所述遮光层上；
所述遮光层由绝缘材料制成，所述遮光层与所述有源层相互接触，
所述遮光层包括相对的第三侧面和第四侧面，所述源极与所述第三侧面相接触，所述漏极与所述第四侧面相接触。
21.根据权利要求20所述的方法，其中，形成所述遮光层和形成所述有源层包括：
在所述衬底基板上形成第一遮光薄膜；
对所述第一遮光薄膜进行构图以间隔去除部分所述遮光薄膜以形成第二遮光薄膜；
在所述第二遮光薄膜上共形地形成有源薄膜层；
采用一次构图工艺对所述有源薄膜层和所述第二遮光薄膜进行构图，形成具有相同图形的所述遮光层和所述有源层。
22.根据权利要求20所述的方法，其中，形成所述遮光层和形成所述有源层包括：
在所述衬底基板上形成遮光薄膜；
对所述遮光薄膜进行构图以形成所述遮光层；
在所述遮光层上共形地形成有源薄膜层；
对所述有源薄膜层进行构图，形成所述遮光层和所述有源层。
23.根据权利要求20-22任一项所述的方法，其中，所述源漏极层形成在所述有源层的远离所述衬底基板的一侧，所述源极和所述漏极分别与所述第一表面接触。
24.根据权利要求20-22任一项所述的方法，其中，形成所述遮光层包括形成第一膜层和形成第二膜层，所述第一膜层比所述第二膜层更靠近所述衬底基板，所述第一膜层的折射率大于所述第二膜层的折射率，
所述遮光层的远离所述衬底基板的表面的所述多个凸部和所述多个凹部均形成在所述第二膜层中。
25.根据权利要求24所述的方法，其中，所述第一膜层和所述第二膜层的交界面与所述多个凹部之间填充有所述第二膜层的材料。
26.根据权利要求24所述的方法，其中，所述多个凹部形成在所述第二膜层中，并且所述多个凹部不贯穿第二膜层。
27.根据权利要求24所述的方法，其中，所述第一膜层为氮化硅层，所述第二膜层为非晶硅层。
28.根据权利要求20-22任一项所述的方法，其中，所述第一侧面、所述第二表面和所述第二侧面依次被所述源极、所述遮光层以及所述漏极包裹。
29.一种阵列基板的制作方法，包括权利要求20-28任一项所述的薄膜晶体管的制作方法。
CN201980000038.XA 2019-01-07 2019-01-07 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 Active CN111670503B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/070702 WO2020142881A1 (zh) 2019-01-07 2019-01-07 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN111670503A CN111670503A (zh) 2020-09-15
CN111670503B true CN111670503B (zh) 2022-04-15

Family

ID=71520648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000038.XA Active CN111670503B (zh) 2019-01-07 2019-01-07 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置

Country Status (4)

Country Link
US (1) US11222904B2 (zh)
EP (1) EP3910688A1 (zh)
CN (1) CN111670503B (zh)
WO (1) WO2020142881A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553881B1 (ko) * 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
CN112071916A (zh) * 2020-09-16 2020-12-11 武汉华星光电技术有限公司 Tft器件及其制备方法
CN112397527B (zh) * 2020-11-13 2022-06-10 Tcl华星光电技术有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140102043A (ko) * 2013-02-13 2014-08-21 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN104871321A (zh) * 2012-12-27 2015-08-26 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
CN104979405A (zh) * 2015-07-22 2015-10-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
KR100626082B1 (ko) * 2005-07-06 2006-09-20 삼성에스디아이 주식회사 평판표시장치
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
CN104992948B (zh) * 2015-06-03 2018-07-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制作方法
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105842904B (zh) * 2016-05-25 2024-02-06 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN106024909B (zh) 2016-07-27 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107170829A (zh) 2017-05-15 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN107425074B (zh) * 2017-05-15 2021-10-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN107561799B (zh) * 2017-08-25 2021-07-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
US10606388B2 (en) * 2017-09-30 2020-03-31 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof and touch display panel
CN108538854B (zh) * 2018-03-30 2021-04-06 京东方科技集团股份有限公司 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871321A (zh) * 2012-12-27 2015-08-26 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
KR20140102043A (ko) * 2013-02-13 2014-08-21 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN104979405A (zh) * 2015-07-22 2015-10-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
CN111670503A (zh) 2020-09-15
WO2020142881A1 (zh) 2020-07-16
US11222904B2 (en) 2022-01-11
EP3910688A1 (en) 2021-11-17
US20210074735A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
CN111670503B (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置
US9570483B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
JP2011135086A (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
WO2008139940A1 (en) Light emitting apparatus and method of manufacturing the same
US20120091460A1 (en) Display Device and Method for Manufacturing the Same
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
US8598781B2 (en) Organic light emitting display (OLED) and its method of fabrication
TWI495110B (zh) 顯示面板及其製作方法
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
CN109148535B (zh) 阵列基板及其制造方法、显示面板
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR101330376B1 (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
KR102522595B1 (ko) 트랜지스터 패널 및 그 제조 방법
CN112259579A (zh) Oled显示面板及其制作方法
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
US20180315808A1 (en) Organic light emitting (oled) display panels, and the manufacturing methods and display devices thereof
US11249229B2 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates
US20200152722A1 (en) Light emitting device and manufacturing method thereof
US20200152918A1 (en) Light emitting device and manufacturing method thereof
KR20210028462A (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치 및 그의 제조 방법
KR20230085264A (ko) 박막 트랜지스터 및 그 제조 방법
CN114284151A (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant