CN112071916A - Tft器件及其制备方法 - Google Patents

Tft器件及其制备方法 Download PDF

Info

Publication number
CN112071916A
CN112071916A CN202010972995.3A CN202010972995A CN112071916A CN 112071916 A CN112071916 A CN 112071916A CN 202010972995 A CN202010972995 A CN 202010972995A CN 112071916 A CN112071916 A CN 112071916A
Authority
CN
China
Prior art keywords
layer
substrate
shielding layer
light shielding
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010972995.3A
Other languages
English (en)
Inventor
聂晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010972995.3A priority Critical patent/CN112071916A/zh
Publication of CN112071916A publication Critical patent/CN112071916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种TFT器件及其制备方法、阵列基板，该TFT器件至少包括衬底、嵌设于衬底内的折射层、位于折射层表面的遮光层、覆盖遮光层的缓冲层以及位于缓冲层表面的有源层；折射层包括阵列分布的反射块，反射块一端嵌设衬底的内部，另一端贴合于遮光层表面，反射块内填充有金属钼，当外界光线照射到反射块表面时，会发生全反射，射出衬底，降低光透率同时增强反射面光反射，提高遮光能力，降低TFT光生漏电流。

Description

TFT器件及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT器件及其制备方法、阵列基板。
背景技术
薄膜晶体管阵列基板是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在如LCD显示装置与OLED显示装置中。
有源矩阵式薄膜晶体管TFT器件是像素电路的核心器件，由有源层、栅绝缘层、栅电极和源漏极构成。对于TFT器件，最核心起作用的是半导体有源层，目前主流的材料为非晶硅和多晶硅p-Si。其中，低温多晶硅薄膜晶体管LTPS-TFT具有制备温度低，载流子迁移率高，器件尺寸小等突出优点，是发展低功耗、高集成度显示面板的关键技术。
为抑制LTPS-TFT器件在光照条件下产生光生电流，避免TFT自动开启，目前主流的技术手段是在制作LTPS-TFT之前沉积一层钼金属薄膜，通过曝光、显影、蚀刻等工艺将金属薄膜图形化，形成LTPS-TFT沟道遮光层，为保证非金属膜层的台阶覆盖性，遮光层一般只有500～800埃，在强光照射下仍有部分光可以穿过照射到多晶硅上，导致光生漏电流的技术问题。
发明内容
本发明实施例提供一种TFT器件及其制备方法，能够解决现有技术中制作LTPS-TFT之前沉积一层钼金属薄膜，通过曝光、显影、蚀刻等工艺将金属薄膜图形化，形成LTPS-TFT沟道遮光层，为保证非金属膜层的台阶覆盖性，遮光层一般只有500～800埃，在强光照射下仍有部分光可以穿过照射到多晶硅上，导致光生漏电流的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种TFT器件，包括衬底、位于所述衬底上的遮光层、以及位于所述衬底与所述遮光层之间的折射层。
根据本发明一优选实施例，所述折射层包括阵列分布的反射块，所述反射块的一侧嵌设于所述衬底的内部，所述反射块的相对另一侧贴合于所述遮光层表面。
根据本发明一优选实施例，所述衬底表面形成有具有反射面的凹槽，所述凹槽内填充有金属钼，形成所述反射块。
根据本发明一优选实施例，所述反射块的截面形状为等腰三角形，且所述等腰三角形的顶角垂直插入所述衬底的内部，当外界光线照射到该等腰三角形的两腰上时，会发生全反射，将光线导出所述衬底。
根据本发明一优选实施例，所述反射块的垂直高度等于或小于所述遮光层的厚度。
根据本发明一优选实施例，所述反射块的截面形状为波浪线或锯齿形。
根据本发明一优选实施例，所述遮光层包括第一遮光层和第二遮光层，所述折射层包括第一折射层和第二折射层，其中，所述第一折射层位于所述第一遮光层与所述衬底之间，所述第二折射层位于所述第二遮光层与所述衬底之间，所述第一遮光层覆盖所述第一折射层，所述第二遮光层覆盖所述第二折射层。
根据本发明一优选实施例，所述第一遮光层和所述第二遮光层的厚度均为50nm至80nm范围内。
根据本发明一优选实施例，所述TFT器件还包括覆盖所述遮光层的缓冲层、位于所述缓冲层表面的有源层，所述有源层为U型，所述第一遮光层和所述第二遮光层分别对称分布在U型的两侧上，所述缓冲层和所述有源层侧面呈光滑过渡。
依据上述TFT器件，本发明还提供一种TFT器件的制备方法，包括：
步骤S10，提供一衬底，使用掩膜版通过曝光蚀刻工艺在所述衬底上制作凹槽，形成凹凸不平的粗化表面。
步骤S20，在所述凹槽内填充金属钼以形成折射层，其中，所述折射层包括阵列分布的反射块，所述反射块一端嵌设所述衬底的内部。
步骤S30，在所述折射层表面制备遮光层，且所述遮光层覆盖所述折射层。
有益效果：本发明提供一种TFT器件及其制备方法、阵列基板，该TFT器件至少包括衬底、嵌设于衬底内的折射层、位于折射层表面的遮光层、覆盖遮光层的缓冲层以及位于缓冲层表面的有源层；折射层包括阵列分布的反射块，反射块一端嵌设衬底的内部，另一端贴合于遮光层表面，反射块内填充有金属钼，当外界光线照射到反射块表面上时，会发生全反射，射出衬底，降低光透率，同时增强反射面光反射能力，提高遮光效率，降低TFT光生漏电流。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供一种TFT器件膜层结构示意图。
图2为本发明实施例提供一种TFT器件部分膜层一种结构示意图。
图3为本发明实施例提供一种TFT器件膜层俯视结构示意图。
图4为本发明实施例提供一种TFT器件部分膜层另一种结构示意图。
图5为本发明实施例提供一种TFT器件部分膜层又一种结构示意图。
图6至13为本发明实施例提供一种TFT器件制备工艺结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明针对现有技术中制作LTPS-TFT之前沉积一层钼金属薄膜，通过曝光、显影、蚀刻等工艺将金属薄膜图形化，形成LTPS-TFT遮光层，为保证非金属膜层的台阶覆盖性，遮光层一般只有500～800埃，在强光照射下仍有部分光可以穿过照射到多晶硅上，导致光生漏电流，影响LTPS-TFT的稳定性的技术问题，本发明能够解决该缺陷。
如图1所示，本发明提供一种TFT器件100膜层结构示意图，该TFT器件100包括衬底101，在衬底101上设置有折射层102，且折射层102嵌设于衬底101的内部，在折射层102上设置有遮光层103，在遮光层103上设置有缓冲层104，在缓冲层104上设置有对应于遮光层103上方的有源层105，有源层105包括沟道，以及设置于沟道两侧的源极掺杂部和漏极掺杂部，在有源层105上设置有栅绝缘层106，在栅绝缘层106上设置有栅极107，在栅绝缘层106上设置有覆盖栅极107的层间绝缘层108，在层间绝缘层108上设置有源极1091和漏极1092，在层间绝缘层108上设置有覆盖源极1091和漏极1092的钝化层1093，在钝化层1093上设置有像素电极1094，其中，源极1091通过源极接触孔与有源层的源极掺杂区电性连接，漏极1092通过漏极接触孔与有源层的漏极掺杂区电性连接，像素电极1094通过像素过孔与漏极1092电性连接。
为了确保缓冲层104可以很好覆盖遮光层103，遮光层103一般设置只有500～800埃，在强光照射下仍然可以遮挡有源层105，避免漏电流的现象产生，针对这个问题，发明人对遮光层103和衬底102之间的结构进行改进，衬底101对应遮光层103位置设置有多个凹槽，在凹槽内填充金属钼已形成折射层102，折射层102垂直高度等于或小于遮光层103的厚度。当外界光线照射到折射层102上时，会发生全反射，射出衬底101，增强光反射作用，降低光透率，提高遮光效率，降低TFT光生漏电流。
具体地，如图2所示，本发明实施例提供一种TFT器件部分膜层一种结构示意图，在衬底101表面刻蚀凹凸不平的粗化表面，形成连续的凹槽，利用物理气相沉积工艺在凹槽中制备一层金属钼，形成阵列分布的反射块，反射块连续排列在遮光层103的正下方，反射块一端嵌设衬底的内部，另一端贴合于遮光层103表面，这些反射块构成折射层102。本实施例中反射块表面光滑，光线接触金属钼，一般会发生镜面全反射，反射率可达到80％以上。
为了更近一步提高反射块的反射能力，反射块的截面形状为等腰三角形，且该等腰三角形的顶角垂直插入衬底的内部，当外界光线照射到该等腰三角形的两腰上时，会发生全反射，射出衬底，提高遮光层103的遮光能力，例如外界光线S1穿过衬底101到达折射层102表面，经过第一反射后，光线S2射向另外一个面，再经过第二次反射后，光线S3射处衬底101。
如图3所示，本发明实施例提供一种TFT器件俯视结构示意图构示意图，有源层104的截面形状呈U型，源极掺杂区和漏极掺杂区分别位于U型的两端，沟道位于U型的中间，层间绝缘层107对应源极掺杂区和漏极掺杂区的上方设置有源极接触孔和漏极接触孔，源极1091通过源极接触孔1081与源极掺杂区电性连接，漏极1092通过漏极接触孔1082与漏极掺杂区电性连接。遮光层103包括第一遮光层1031和第二遮光层1032，第一遮光层1031和第二遮光层1032均为矩形，第一遮光层1031和第二遮光层1032分别分布在有源层104的两侧，折射层包括第一折射层和第二折射层，其中，第一折射层位于第一遮光层1031与衬底101之间，第二折射层位于第二遮光层1032与衬底101之间，第一遮光层1031覆盖第一折射层，第二遮光层1032覆盖第二折射层，第一遮光层和第二遮光层的厚度均为50nm至80nm范围内。
如图4所示，本发明实施例提供一种TFT器件部分膜层又种结构示意图，折射层102朝向衬底101一侧呈波浪线型或锯齿型，光线在波浪反射面结构之间经过多次反射充分形成接近自然光的漫反射效果，使得外界光线柔和均匀的散播出来，光线通过波浪反射面后以多角度、多方向的反射，达到光线均匀反射的效果。
如图5所示，本发明实施例提供一种TFT器件部分膜层另种结构示意图，折射层102朝向衬底101一侧为光滑的平面，当外界光线照射到光滑的平面上时，会发生镜面反射，光线只需经过一侧反射后就射出衬底101，例如外界光线S4穿过衬底101到达折射层102表面，经过第一反射后，光线S5射出衬底101。
依据上述TFT器件，本发明还提供一种TFT器件的制备方法，包括：
步骤S10，提供一衬底，使用掩膜版通过曝光蚀刻工艺在所述衬底上制作凹槽，形成凹凸不平的粗化表面。
步骤S20，在所述凹槽内填充金属钼以形成折射层，其中，所述折射层包括阵列分布的反射块，所述反射块一端嵌设所述衬底的内部。
步骤S30，在所述折射层表面制备遮光层，且所述遮光层覆盖所述折射层。
具体地制备工艺如图1、图6至图13。如图6所示，衬底101优选为玻璃基板。如图7和8所示，使用半色调掩膜版通过曝光蚀刻工艺在衬底101上制作连续的凹槽1011和凹槽1012，凹槽1011和凹槽1012呈尖角型，开口1013朝上。如图9所示，物理气相沉积工艺在凹槽1011和凹槽1012内填充金属钼，形成折射层102。如图10和11所示，在衬底上制备且覆盖折射层102的遮光层103，先沉积一层金属层，然后利用光罩进行图案化处理，得到遮光层103。如图12和图13，在遮光层103沉积有缓冲层104，缓冲层104为层叠设置的SiN层和SiO层，缓冲层104的厚度范围为50至100纳米。首先沉积SiN层，然后沉积SiO层，沉积完SiN层和SiO层后，需对SiN层和SiO层进行植入离子的活化和氢化处理，修补多晶硅的悬空键，而后经过曝光、湿蚀刻、光阻剥离过程，完成整个层间绝缘层制程，确保缓冲层104具有良好的弹性和稳定性，并且承受的应力较小，不会破坏TFT膜层，不会造成TFT膜层破裂剥落。
在缓冲层104上制备有有源层105，有源层105的材料为铟镓锌氧化物、铟锌锡氧化物、以及铟镓锌锡氧化物中的一种或一种以上材料。利用黄光制程有源层104进行图案化处理。本实施例中，有源层105的厚度为5～500纳米，是通过磁控溅镀法、金属有机化学气相沉积法或脉冲雷射蒸镀法中一种方法沉积在缓冲层104上，有源层105沉积完成后，再进行退火处理，可以在400℃干燥空气氛围下退火处理约0.5小时。退火处理完成后，采用草酸作为刻蚀液的湿法蚀刻工艺或干法刻蚀工艺对有源层105进行刻蚀，经过蚀刻制程后，有源层105的整层金属氧化物薄膜将图案化，形成岛状的金属氧化物半导体层。然后利用光罩将有源层105和缓冲层104两侧切割成斜面或圆弧，形成光滑过渡，降低金属氧化物半导体层在菱角处产生裂纹，影响有源层105的性能。
如图1所示，有源层105制备完成后，在有源层105上制备栅绝缘层106，在栅绝缘层106上制备栅极107，在栅绝缘层106上制备覆盖栅极107的层间绝缘层108，在层间绝缘层108上制备源极1091和漏极1092，在层间绝缘层108上制备覆盖源极1091和漏极1092的钝化层1093，在钝化层1093上制备像素电极1094，其中，源极1091通过源极接触孔与有源层的源极掺杂区电性连接，漏极1092通过漏极接触孔与有源层的漏极掺杂区电性连接，像素电极1094通过像素过孔与漏极1092电性连接。
依据上述TFT器件结构，本发明还提供一种阵列基板，该阵列基板包括上述TFT器件。
本发明实施例提供一种TFT器件及其制备方法、阵列基板，该TFT器件至少包括衬底、嵌设于衬底内的折射层、位于折射层表面的遮光层、覆盖遮光层的缓冲层以及位于缓冲层表面的有源层；折射层包括阵列分布的反射块，反射块一端嵌设衬底的内部，另一端贴合于遮光层表面，反射块内填充有金属钼，当外界光线照射到反射块表面上时，会发生全反射，射出衬底，降低光透率同时增强反射面光反射，提高遮光能力，降低TFT光生漏电流。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种TFT器件，其特征在于，包括衬底、位于所述衬底上的遮光层、以及位于所述衬底与所述遮光层之间的折射层。
2.根据权利要求1所述的TFT器件，其特征在于，所述折射层包括阵列分布的反射块，所述反射块的一侧嵌设于所述衬底的内部，所述反射块的相对另一侧贴合于所述遮光层表面。
3.根据权利要求2所述的TFT器件，其特征在于，所述衬底表面形成有具有反射面的凹槽，所述凹槽内填充有金属钼，形成所述反射块。
4.根据权利要求2所述的TFT器件，其特征在于，所述反射块的截面形状为等腰三角形，且所述等腰三角形的顶角垂直插入所述衬底的内部，当外界光线照射到该等腰三角形的两腰上时，会发生全反射，将光线导出所述衬底。
5.根据权利要求4所述的TFT器件，其特征在于，所述反射块的垂直高度等于或小于所述遮光层的厚度。
6.根据权利要求2所述的TFT器件，其特征在于，所述反射块的截面形状为波浪线或锯齿形。
7.根据权利要求1所述的TFT器件，其特征在于，所述遮光层包括第一遮光层和第二遮光层，所述折射层包括第一折射层和第二折射层，其中，所述第一折射层位于所述第一遮光层与所述衬底之间，所述第二折射层位于所述第二遮光层与所述衬底之间，所述第一遮光层覆盖所述第一折射层，所述第二遮光层覆盖所述第二折射层。
8.根据权利要求7所述的TFT器件，其特征在于，所述第一遮光层和所述第二遮光层的厚度均为50nm至80nm范围内。
9.根据权利要求8所述的TFT器件，其特征在于，所述TFT器件还包括覆盖所述遮光层的缓冲层、位于所述缓冲层表面的有源层，所述有源层为U型，所述第一遮光层和所述第二遮光层分别对称分布在U型的两侧上，所述缓冲层和所述有源层侧面呈光滑过渡。
10.一种TFT器件的制备方法，其特征在于，包括：
步骤S10，提供一衬底，使用掩膜版通过曝光蚀刻工艺在所述衬底上制作凹槽，形成凹凸不平的粗化表面；
步骤S20，在所述凹槽内填充金属钼以形成折射层，其中，所述折射层包括阵列分布的反射块，所述反射块一端嵌设所述衬底的内部；
步骤S30，在所述折射层表面制备遮光层，且所述遮光层覆盖所述折射层。
CN202010972995.3A 2020-09-16 2020-09-16 Tft器件及其制备方法 Pending CN112071916A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010972995.3A CN112071916A (zh) 2020-09-16 2020-09-16 Tft器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010972995.3A CN112071916A (zh) 2020-09-16 2020-09-16 Tft器件及其制备方法

Publications (1)

Publication Number Publication Date
CN112071916A true CN112071916A (zh) 2020-12-11

Family

ID=73696007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010972995.3A Pending CN112071916A (zh) 2020-09-16 2020-09-16 Tft器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112071916A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921577A (zh) * 2021-09-30 2022-01-11 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940154A (en) * 1996-11-05 1999-08-17 Nec Corporation Reflection type liquid crystal display and method of fabricating the same
CN105932068A (zh) * 2016-06-30 2016-09-07 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
US20170033311A1 (en) * 2015-07-27 2017-02-02 Samsung Display Co., Ltd. Display device
CN107425074A (zh) * 2017-05-15 2017-12-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107749426A (zh) * 2017-09-21 2018-03-02 成都亿佰达电子科技有限公司 一种利用棱镜结构激发表面等离子体的高效太阳能电池
WO2020142881A1 (zh) * 2019-01-07 2020-07-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940154A (en) * 1996-11-05 1999-08-17 Nec Corporation Reflection type liquid crystal display and method of fabricating the same
US20170033311A1 (en) * 2015-07-27 2017-02-02 Samsung Display Co., Ltd. Display device
CN105932068A (zh) * 2016-06-30 2016-09-07 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN107425074A (zh) * 2017-05-15 2017-12-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107749426A (zh) * 2017-09-21 2018-03-02 成都亿佰达电子科技有限公司 一种利用棱镜结构激发表面等离子体的高效太阳能电池
WO2020142881A1 (zh) * 2019-01-07 2020-07-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921577A (zh) * 2021-09-30 2022-01-11 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板

Similar Documents

Publication Publication Date Title
JP4750236B2 (ja) 薄膜トランジスタの半導体構造
US6504182B2 (en) Thin-film transistors
KR100699987B1 (ko) 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
KR100332711B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100617031B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
US11222904B2 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
KR100654159B1 (ko) 반사형 액정 표시장치 및 그 제조방법
US5892246A (en) Polysilicon TFT having exact alignment between the source/drain and the gate electrode
TW201519416A (zh) 薄膜電晶體驅動背板及其製造方法
CN110828476B (zh) 阵列基板及其制备方法、显示装置
CN112071916A (zh) Tft器件及其制备方法
US20120018718A1 (en) Self-aligned top-gate thin film transistors and method for fabricating same
US20070153170A1 (en) Method of fabricating pixel structure
JP2011014858A (ja) 自己整合薄膜トランジスタの製造方法とその構造体
CN112002764A (zh) Tft器件及其制备方法、tft阵列基板
CN113113429B (zh) 阵列基板以及显示面板
JP3784478B2 (ja) 表示装置及び表示装置の作製方法
JP4443652B2 (ja) 薄膜トランジスタの製造方法
JP3093314B2 (ja) 薄膜トランジスタ及びその製造方法
US20070264597A1 (en) Method for manufacturing transflective liquid crystal display
CN111682036B (zh) 一种阵列基板、显示面板、显示装置及其制备方法
CN111627929B (zh) 高穿透性液晶显示面板及制备方法
US20240072068A1 (en) Array substrate, manufacturing method thereof, and display panel
KR101528506B1 (ko) 어레이 기판 및 이의 제조방법
KR100700500B1 (ko) 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201211