CN107425074A - 一种薄膜晶体管及其制作方法、阵列基板、显示面板 - Google Patents
一种薄膜晶体管及其制作方法、阵列基板、显示面板 Download PDFInfo
- Publication number
- CN107425074A CN107425074A CN201710342566.6A CN201710342566A CN107425074A CN 107425074 A CN107425074 A CN 107425074A CN 201710342566 A CN201710342566 A CN 201710342566A CN 107425074 A CN107425074 A CN 107425074A
- Authority
- CN
- China
- Prior art keywords
- light shield
- shield layer
- convex portion
- tft
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000000737 periodic effect Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000009931 harmful effect Effects 0.000 abstract description 7
- 238000010276 construction Methods 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 142
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制作方法、阵列基板、显示面板，该薄膜晶体管包括：基板、设置有周期性排列凸部的遮光层和设置在遮光层上的有源层，其中，凸部设置在遮光层远离有源层的一侧，在遮光层上形成的周期性排列凸部能够等效为光栅结构，使得背光源的光能够被最大程度的吸收，降低背光源对有源层的沟道区域的不良影响，提高薄膜晶体管的质量。
Description
技术领域
本发明涉及显示技术领域，尤指一种薄膜晶体管及其制作方法、阵列基板、显示面板。
背景技术
随着薄膜晶体管(Thin Film Transistor，简称TFT)液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的低温多晶硅LTPS技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数字电子设备中。
目前，薄膜晶体管包括：有源层、栅电极和源漏电极等元件，而背光源对有源层的照射会使光生载流子增加，造成阈值电压偏移，尤其是背光源中的蓝光波段，因此，现有技术中为了防止TFT的有源层被背光源照射，在基板上与有源层的沟道区域对应的位置上设置了遮光层。
虽然遮光层可以满足一般TFT的需求，但仍具有一定的可见光透过率，且透过的某些光对沟道区域会造成不良影响，在基于LTPS TFT显示装置等高分辨率产品中，随着产品分辨率越来越高，最大程度减少光源对有源层的沟道区域的不良影响，提高薄膜晶体管的质量，已成为业界亟需解决的问题。
发明内容
为了解决上述技术问题，本发明提供了一种薄膜晶体管及其制作方法、阵列基板、显示面板，能够减少背光源对有源层的不良影响，提高薄膜晶体管的质量。
为了达到本发明目的，本发明提供了一种薄膜晶体管，包括：基板，设置有周期性排列凸部的遮光层和设置在遮光层上的有源层，其中，凸部设置在遮光层远离有源层的一侧。
进一步地，遮光层在基板上的投影大于或者等于所述有源层的沟道区域在基板上的投影。
进一步地，所述基板上设置有多个与所述遮光层上的凸部对应的凹槽，使所述基板与所述遮光层完全贴合。
进一步地，所述遮光层用于完全吸收满足波矢条件的入射光，其中，波矢条件为：θ为入射角，a为遮光层上的凸部的周期，ksp为表面等离子体激元的波矢，k0为入射光波长，n为遮光层材料折射率。
进一步地，遮光层上的凸部的周期为500-900纳米，凸部的高度为50-150纳米，凸部的宽度为100-150纳米。
进一步地，所述遮光层材料为金属。
本发明还提供一种薄膜晶体管制作方法，包括：
在基板上形成具有周期性排列凸部的遮光层；
在遮光层上形成有源层；其中，凸部设置在遮光层远离有源层的一侧。
进一步地，所述在基板上形成具有周期性排列凸部的遮光层，包括：
通过刻蚀工艺，在所述基板表面上形成多个凹槽；
在基板上沉积金属薄膜；
通过构图工艺形成设置有周期性排列凸部的遮光层。
本发明还提供一种阵列基板，包括薄膜晶体管。
本发明还提供一种显示面板，包括阵列基板。
本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示面板，该薄膜晶体管包括：基板，设置有周期性排列凸部的遮光层和设置在遮光层上的有源层，其中，凸部设置在遮光层远离有源层的一侧。在遮光层上形成的周期性排列凸部能够等效为光栅结构，使得背光源的光能够被最大程度的吸收，降低背光源对有源层的沟道区域的不良影响，提高薄膜晶体管的质量。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的薄膜晶体管的结构示意图；
图2为入射角与透过率的对应关系；
图3为本发明实施例提供的薄膜晶体管制作方法的流程图；
图4(a)为本发明实施例二提供的薄膜晶体管制作方法示意图一；
图4(b)为本发明实施例二提供的薄膜晶体管制作方法示意图二；
图4(c)为本发明实施例二提供的薄膜晶体管制作方法示意图三；
图4(d)为本发明实施例二提供的薄膜晶体管制作方法示意图四；
图4(e)为本发明实施例二提供的薄膜晶体管制作方法示意图五；
图4(f)为本发明实施例二提供的薄膜晶体管制作方法示意图六；
图4(g)为本发明实施例二提供的薄膜晶体管制作方法示意图七；
图4(h)为本发明实施例二提供的薄膜晶体管制作方法示意图八；
图4(i)为本发明实施例二提供的薄膜晶体管制作方法示意图九。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
实施例一
图1为本发明实施例提供的薄膜晶体管的结构示意图，如图1所示，本发明实施例提供的薄膜晶体管包括：基板1、设置有周期性排列凸部的遮光层2和设置在遮光层2上的有源层4，其中，凸部设置在遮光层2远离有源层4的一侧。
其中，薄膜晶体管还包括：缓冲层3、栅绝缘层5、栅电极6、层间介电层7、源漏电极8、钝化层9等，该薄膜晶体管为顶栅结构。
具体的，基板1上设置有多个与遮光层2上的凸部对应的凹槽，使所述基板与所述遮光层完全贴合。
需要说明的是，为了遮光层能够尽可能多的阻挡背光源的光射到有源层的沟道区域上，遮光层在基板上的投影大于或者等于所述有源层的沟道区域在基板上的投影。
具体的，设置在遮光层上的凸部的周期a为500-900纳米，所述凸部的高度h为50-150纳米，所述凸部的宽度w为100-150纳米，其中，凸部的周期可根据遮光层的材料，厚度，背光源中蓝光波段的具体波峰值等条件进行周期尺寸的调节，本发明实施例对此并不限定。
其中，遮光层的材料为金属，包括：钼、金、铜或铝，具体的，形成遮光层的金属材料也可根据具体需求进行不同选择，本发明并不以此为限。
在本实施例中，遮光层上设置有周期性排列凸部，当背光源的入射光照射到遮光层上时，形成在遮光层上的凸部能够等效为光栅结构，能够提高遮光层的遮光效果，另外，当背光源上的入射光满足波矢条件时，就激发了表面等离子激元，由于表面等离子激元以指数衰减的形式束缚在垂直于光传播的方向上，表面等离子激元的波矢要远大于光在自由空间中的波矢，导致入射光被束缚在遮光层表面而不向外辐射，从而射向遮光层的满足波矢条件的入射光被完全吸收，因此，极大地减少背光源对有源层的不良影响。
具体的，遮光层用于完全吸收满足波矢条件的入射光，其中，波矢条件为：θ为入射角，a为遮光层上的凸部的周期，ksp为表面等离子体激元的波矢，k0为入射光波长，n为遮光层材料折射率。
以入射光波长k0＝532纳米，凸部的周期a＝700纳米、高度h＝100纳米、材料为金的遮光层为例来说明入射角与透过率的关系，图2为入射角与透过率的对应关系，如图2可知，当入射角为θ＝24.3°时，入射光都被局域在遮光层的表面上，此时的透过率降至最低，遮光层可全部吸收波长532纳米的入射光。
本发明实施例提供的薄膜晶体管，包括：基板、设置有周期性排列凸部的遮光层和设置在遮光层上的有源层，其中，凸部设置在遮光层远离有源层的一侧，在遮光层上形成的周期性排列凸部能够等效为光栅结构，使得背光源的光能够被最大程度的吸收，降低背光源对有源层的沟道区域的不良影响，提高薄膜晶体管的质量。
实施例二：
基于前述实施例的发明构思，图3为本发明实施例提供的薄膜晶体管制作方法的流程图，如图3所示，本发明实施例中提供的薄膜晶体管制作方法，具体包括以下步骤：
步骤100、在基板上形成设置有周期性排列凸部的遮光层。
其中，基板为玻璃基板，凸部设置在遮光层远离有源层的一侧。
具体的，遮光层上的凸部的周期为500-900纳米，凸部的高度为50-150纳米，凸部的宽度为100-150纳米，其中，凸部的周期可根据遮光层的材料，厚度，背光源中蓝光波段的具体波峰值等条件进行周期尺寸的调节，本发明实施例对此并不限定。
其中，遮光层的材料为金属，包括：钼、金、铜或铝，具体的，形成遮光层的金属材料也可根据具体需求进行不同选择，本发明并不以此为限。
具体的，遮光层上的凸部可以等效为光栅结构，通过光栅耦合法匹配波矢条件，使得对于以入射角θ入射到凸部的周期为a的遮光层上的入射光，当满足波矢条件时入射光被遮光层完全吸收。其中，ksp为表面等离子体激元的波矢，k0为入射光波长，n为遮光层中金属材料折射率。
在本实施例中，当入射光满足波矢条件时就激发了表面等离子激元，由于表面等离子激元以指数衰减的形式束缚在垂直于光传播的方法，表面等离子激元的波矢要远大于光在自由空间中的波矢，导致光被束缚在遮光层表面而不向外辐射，因此，射向遮光层的入射光被完全吸收。
需要说明的是，为了遮光层能够尽可能多的阻挡背光源的光射到有源层的沟道区域上，遮光层在基板上的投影大于或者等于所述有源层的沟道区域在基板上的投影。
步骤200、在遮光层上形成有源层。
其中，凸部设置在遮光层远离有源层的一侧。
下面结合图4(a)-图4(i)，进一步地具体描述本发明实施例二提供的薄膜晶体管制作方法。
步骤301、在基板1表面上形成多个凹槽，具体如图4(a)所示。
其中，基板1为玻璃基板。
具体的，在基板上通过激光刻蚀的方法等间距密集刻线形成多个凹槽，多个凹槽周期性排列，凹槽的周期与遮光层上的凸起的周期相同，凹槽的深度与凸起的高度一致，凹槽的宽度与凸起的宽度一致，具体的，凹槽的周期为500-900纳米，所述凹槽的深度为50-150纳米，凹槽的宽度为100-150纳米。
步骤302、在基板1上沉积金属薄膜20，具体如图4(b)所示。
具体的，通过在基板1上采用化学气相沉积(chemical vapor deposition，简称CVD)、蒸镀或溅射方法在基板上沉积金属薄膜，本发明实施例对此不作任何限定。
其中，金属薄膜为包括：钼、金、铜或铝等其他金属，具体的，形成遮光层的金属材料也可根据具体需求进行不同选择，本发明并不以此为限。
步骤303、通过构图工艺形成设置有周期性排列凸部的遮光层2，具体如图4(c)所示。
其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤304、在遮光层2上沉积缓冲层3并覆盖整个基板1，具体如图4(d)所示。
具体的，采用CVD、蒸镀或溅射方法沉积缓冲层，本发明实施例对此不作任何限定。其中，缓冲层3可以为结构均匀致密的单层结构的SiNx或SiOx薄膜，SiNx厚度为50-150nm，SiOx厚度为100-350nm，或者缓冲层可以为结构均匀致密的双层结构SiNx/SiOx薄膜，其中，SiNx厚度为50-150nm，SiOx厚度为100-350nm，其中，双层结构的SiNx/SiOx薄膜，上层为SiOx，下层为SiNx。
步骤305、在缓冲层3上沉积非晶硅层，对非晶硅层进行准分子激光退火处理，使非晶硅层晶化为多晶硅层，通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺使多晶硅层形成有源层4，如图4(e)所示。
其中，所述有源层4的沟道区域在基板上的投影小于等于遮光层在基板上的投影。
步骤306、在有源层4上形成栅绝缘层5并覆盖整个基板，具体如图4(f)所示。
具体的，栅绝缘层5与所述有源层4和基板1接触。本发明实施例采用CVD、蒸镀或溅射等方法在有源层上沉积栅绝缘层5，进一步地，栅绝缘层可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。
步骤307、在栅绝缘层5上形成栅电极6，具体如图4(g)所示。
具体的，在栅绝缘层上形成栅电极时，采用CVD、蒸镀或溅射方法等沉积方法在栅绝缘层5上形成一金属层，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在栅极绝缘层上一次形成栅电极。
进一步地，所述金属层可以为铝层、钨层、铬层或其他金属及金属化合物导电层等，本发明实施例对此不作任何限定。
步骤308、在栅电极6上形成层间介电层7并覆盖整个基板，具体如图4(h)所示。
具体的，可采用CVD、蒸镀或溅射等方法在栅电极6上沉积层间介电层7，本发明实施例对此不作任何限定，其中，层间介电层7可以起到保护栅电极6、并隔离栅电极6和后续源漏电极的目的；其中，所述层间介电层7可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
步骤309、通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺，在层间介电层7及所述栅绝缘层5之内形成贯通至所述有源层的源极过孔和漏极过孔，形成源漏电极8，源漏电极通过所述源极过孔、漏极过孔内与有源层连接，具体可如图4(i)所示。
具体的，在步骤309中，可在具备源极过孔以及漏极过孔的层间介电层7表面沉积一导电材料，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来形成源漏电极。
其中，导电材料可以为铝、钨、铬或其他金属及金属化合物等，本发明实施例对此不作任何限定。
步骤310、在源漏电极8上形成钝化层9，具体可如图1所示。
具体的，钝化层9以起到保护源漏电极8、并隔离源漏电极8和后续像素电极的目的；其中，所述钝化层9可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
本发明实施例提供的薄膜晶体管制作方法，包括：在基板上形成设置有周期性排列凸部的遮光层；在遮光层上形成有源层，其中，凸部设置在遮光层远离有源层的一侧，在遮光层上形成的周期性排列凸部能够等效为光栅结构，使得背光源的光能够被最大程度的吸收，降低背光源对有源层的沟道区域的不良影响，提高薄膜晶体管的质量。
实施例三：
基于前述实施例的发明构思，本发明实施例三提供了一种阵列基板，包括薄膜晶体管。
其中，该薄膜晶体管为实施例一中描述的薄膜晶体管，其实现原理与实现效果类似，在此不再赘述。
实施例四：
基于前述实施例的发明构思，本发明实施例四提供了一种显示面板，包括阵列基板。
其中，该阵列基板为实施例三中描述的阵列基板，其实现原理与实现效果类似，在此不再赘述。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：基板，设置有周期性排列凸部的遮光层和设置在遮光层上的有源层；其中，凸部设置在遮光层远离有源层的一侧。
2.根据权利要求1所述的薄膜晶体管，其特征在于，遮光层在基板上的投影大于或者等于所述有源层的沟道区域在基板上的投影。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述基板上设置有多个与所述遮光层上的凸部对应的凹槽，使所述基板与所述遮光层完全贴合。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述遮光层用于完全吸收满足波矢条件的入射光，其中，波矢条件为：θ为入射角，a为遮光层上的凸部的周期，ksp为表面等离子体激元的波矢，k0为入射光波长，n为遮光层材料折射率。
5.根据权利要求4所述的薄膜晶体管，其特征在于，遮光层上的凸部的周期为500-900纳米，凸部的高度为50-150纳米，凸部的宽度为100-150纳米。
6.根据权利要求4或5所述的薄膜晶体管，其特征在于，所述遮光层材料为金属。
7.一种薄膜晶体管制作方法，其特征在于，包括：
在基板上形成具有周期性排列凸部的遮光层；
在遮光层上形成有源层；其中，凸部设置在遮光层远离有源层的一侧。
8.根据权利要求7所述的方法，其特征在于，所述在基板上形成具有周期性排列凸部的遮光层，包括：
通过刻蚀工艺，在所述基板表面上形成多个凹槽；
在基板上沉积金属薄膜；
通过构图工艺形成设置有周期性排列凸部的遮光层。
9.一种阵列基板，其特征在于，包括权利要求1～6任一所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710342566.6A CN107425074B (zh) | 2017-05-15 | 2017-05-15 | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710342566.6A CN107425074B (zh) | 2017-05-15 | 2017-05-15 | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107425074A true CN107425074A (zh) | 2017-12-01 |
| CN107425074B CN107425074B (zh) | 2021-10-29 |
Family
ID=60425208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710342566.6A Expired - Fee Related CN107425074B (zh) | 2017-05-15 | 2017-05-15 | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107425074B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020142881A1 (zh) * | 2019-01-07 | 2020-07-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| CN112071916A (zh) * | 2020-09-16 | 2020-12-11 | 武汉华星光电技术有限公司 | Tft器件及其制备方法 |
| WO2021072836A1 (zh) * | 2019-10-15 | 2021-04-22 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管基板及其制备方法 |
| WO2024198403A1 (zh) * | 2023-03-31 | 2024-10-03 | 武汉华星光电技术有限公司 | 显示面板及显示面板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1900750A (zh) * | 2005-07-19 | 2007-01-24 | 三星电子株式会社 | 混合型偏振器及其制造方法和具有其的显示装置 |
| CN102473716A (zh) * | 2009-08-20 | 2012-05-23 | 夏普株式会社 | 光传感器、半导体器件和液晶面板 |
| CN103383946A (zh) * | 2013-07-12 | 2013-11-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制备方法 |
| US20140016059A1 (en) * | 2012-07-10 | 2014-01-16 | Samsung Display Co., Ltd. | Polarizer, display panel having the same and method of manufacturing the same |
-
2017
- 2017-05-15 CN CN201710342566.6A patent/CN107425074B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1900750A (zh) * | 2005-07-19 | 2007-01-24 | 三星电子株式会社 | 混合型偏振器及其制造方法和具有其的显示装置 |
| CN102473716A (zh) * | 2009-08-20 | 2012-05-23 | 夏普株式会社 | 光传感器、半导体器件和液晶面板 |
| US20140016059A1 (en) * | 2012-07-10 | 2014-01-16 | Samsung Display Co., Ltd. | Polarizer, display panel having the same and method of manufacturing the same |
| CN103383946A (zh) * | 2013-07-12 | 2013-11-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020142881A1 (zh) * | 2019-01-07 | 2020-07-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| US11222904B2 (en) | 2019-01-07 | 2022-01-11 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device |
| WO2021072836A1 (zh) * | 2019-10-15 | 2021-04-22 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管基板及其制备方法 |
| CN112071916A (zh) * | 2020-09-16 | 2020-12-11 | 武汉华星光电技术有限公司 | Tft器件及其制备方法 |
| WO2024198403A1 (zh) * | 2023-03-31 | 2024-10-03 | 武汉华星光电技术有限公司 | 显示面板及显示面板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107425074B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107302032A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| CN107425074A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| US9911755B2 (en) | Semiconductor device including transistor and capacitor | |
| EP3703112A1 (en) | Method for manufacturing oled backplane | |
| JP6585354B2 (ja) | 半導体装置 | |
| WO2018161657A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US8377760B2 (en) | Thin film transistor | |
| CN107564949B (zh) | 氧化物tft、其制造方法、使用其的显示面板和显示装置 | |
| US20200326569A1 (en) | Array substrate, method for manufacturing the same, display panel, and display device | |
| US9627414B2 (en) | Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device | |
| CN202473925U (zh) | 一种顶栅型tft阵列基板及显示装置 | |
| US10566199B2 (en) | Methods of manufacturing thin film transistor, array substrate and display device | |
| CN102902111B (zh) | 形成透明电极以及制造液晶显示装置的阵列基板的方法 | |
| CN109524419A (zh) | Tft阵列基板的制作方法 | |
| CN107046042A (zh) | 一种低温多晶硅背板及其制造方法、显示装置 | |
| US20200168745A1 (en) | Method of fabricating array substrate, array substrate, and display apparatus | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| CN108346620A (zh) | 阵列基板及其制作方法、显示装置 | |
| EP3346496B1 (en) | Array substrate and display device | |
| CN100543539C (zh) | 半穿半反式液晶显示器制造方法 | |
| US11417769B2 (en) | Thin film transistor and method for manufacturing same, array substrate, display panel and display device | |
| CN107086221A (zh) | 一种阵列基板及其制作方法以及显示装置 | |
| CN105261654B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板 | |
| US11469328B2 (en) | TFT array substrate and preparation method thereof | |
| CN106206744A (zh) | 一种金属氧化物薄膜晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211029 |