JP3243088B2 - 表示装置およびアレイ基板の製造方法 - Google Patents
表示装置およびアレイ基板の製造方法Info
- Publication number
- JP3243088B2 JP3243088B2 JP27693393A JP27693393A JP3243088B2 JP 3243088 B2 JP3243088 B2 JP 3243088B2 JP 27693393 A JP27693393 A JP 27693393A JP 27693393 A JP27693393 A JP 27693393A JP 3243088 B2 JP3243088 B2 JP 3243088B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- gate electrode
- film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示装置およびアレイ基
板の製造方法に係り、特にスイッチング素子として薄膜
トランジスタを備え、そのゲート電極および走査線の電
気抵抗を低く抑えて、高い表示品質を実現した表示装置
およびアレイ基板の製造方法に関する。
板の製造方法に係り、特にスイッチング素子として薄膜
トランジスタを備え、そのゲート電極および走査線の電
気抵抗を低く抑えて、高い表示品質を実現した表示装置
およびアレイ基板の製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点を有しているため、液晶テレビ
やパネル型テレビをはじめ、日本語ワードプロセッサー
やデスクトップパーソナルコンピュータなどＯＡ機器の
ディスプレイデバイスとして積極的に用いられている。
また、投射型や反射型のプロジェクション用ディスプレ
イ、あるいは対角 1インチ以下のビューファインダ等の
小型液晶表示装置への応用も盛んに研究・開発されてい
る。
費電力という大きな利点を有しているため、液晶テレビ
やパネル型テレビをはじめ、日本語ワードプロセッサー
やデスクトップパーソナルコンピュータなどＯＡ機器の
ディスプレイデバイスとして積極的に用いられている。
また、投射型や反射型のプロジェクション用ディスプレ
イ、あるいは対角 1インチ以下のビューファインダ等の
小型液晶表示装置への応用も盛んに研究・開発されてい
る。
【０００３】そのような液晶表示装置のさらなる高精細
化や大画面化など表示性能の向上を目的として、多結晶
シリコン膜を活性層に用いた多結晶シリコン薄膜トラン
ジスタ（以下、ｐ−Ｓｉ ＴＦＴと略称）を用いた液晶
表示装置の開発が活発に為されている。
化や大画面化など表示性能の向上を目的として、多結晶
シリコン膜を活性層に用いた多結晶シリコン薄膜トラン
ジスタ（以下、ｐ−Ｓｉ ＴＦＴと略称）を用いた液晶
表示装置の開発が活発に為されている。
【０００４】従来のｐ−Ｓｉ ＴＦＴを活性層に用いた
薄膜トランジスタは、液晶表示装置の画素部への電圧印
加のスイッチングを行なうスイッチング素子や、そのス
イッチング素子に対して走査パルスや映像信号電圧を走
査線や信号線を介して印加する液晶駆動回路を形成する
薄膜トランジスタ回路素子としての応用が期待されてい
る。
薄膜トランジスタは、液晶表示装置の画素部への電圧印
加のスイッチングを行なうスイッチング素子や、そのス
イッチング素子に対して走査パルスや映像信号電圧を走
査線や信号線を介して印加する液晶駆動回路を形成する
薄膜トランジスタ回路素子としての応用が期待されてい
る。
【０００５】ところで、アクティブマトリクス型の液晶
表示装置に用いられるスイッチング素子アレイ基板にお
いては、透明絶縁基板上に形成される薄膜トランジスタ
のゲート電極およびこれに接続される走査線と信号線と
の電気的短絡（ショート）を防止するために、それらの
走査線と信号線とを別層に設けて、走査線と信号線との
間を絶縁する層間絶縁膜が設けられる。この層間絶縁膜
の材料としては一般に、ＳｉＯx （シリコン酸化膜）や
ＳｉＮx （シリコン窒化膜）など、絶縁性が高くかつ光
透過性の良好な膜が用いられている。
表示装置に用いられるスイッチング素子アレイ基板にお
いては、透明絶縁基板上に形成される薄膜トランジスタ
のゲート電極およびこれに接続される走査線と信号線と
の電気的短絡（ショート）を防止するために、それらの
走査線と信号線とを別層に設けて、走査線と信号線との
間を絶縁する層間絶縁膜が設けられる。この層間絶縁膜
の材料としては一般に、ＳｉＯx （シリコン酸化膜）や
ＳｉＮx （シリコン窒化膜）など、絶縁性が高くかつ光
透過性の良好な膜が用いられている。
【０００６】一方、アクティブマトリクス型の液晶表示
装置においては、画素電極と液晶層と対向電極とで形成
される液晶セルに映像信号電圧を書き込む際に、その液
晶セルの画素電極に接続されて電圧印加のスイッチング
を行なうスイッチング素子の応答特性（スイッチング動
作の高速応答特性）が悪い場合には、液晶セルに対して
正確には映像信号電圧を書き込むことができず、良好な
表示ができなくなる。ここで、前記のスイッチング素子
の応答特性はゲート電圧のパルス立ち上がり時間と映像
信号書き込み時間とによって律速されている。
装置においては、画素電極と液晶層と対向電極とで形成
される液晶セルに映像信号電圧を書き込む際に、その液
晶セルの画素電極に接続されて電圧印加のスイッチング
を行なうスイッチング素子の応答特性（スイッチング動
作の高速応答特性）が悪い場合には、液晶セルに対して
正確には映像信号電圧を書き込むことができず、良好な
表示ができなくなる。ここで、前記のスイッチング素子
の応答特性はゲート電圧のパルス立ち上がり時間と映像
信号書き込み時間とによって律速されている。
【０００７】ゲート電圧のパルス立ち上がり時間は、走
査線（およびゲート電極）の配線抵抗と配線容量とで決
まる。したがって、走査線には低抵抗であることが要求
されるため、その材料としては一般に、不純物ドープさ
れたｐ−Ｓｉや高融点メタルまたはポリサイドが用いら
れる。
査線（およびゲート電極）の配線抵抗と配線容量とで決
まる。したがって、走査線には低抵抗であることが要求
されるため、その材料としては一般に、不純物ドープさ
れたｐ−Ｓｉや高融点メタルまたはポリサイドが用いら
れる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような、高融点金属もしくは高融点金属シリサイドもし
くは高融点金属シリサイドと多結晶シリコンとの積層で
形成された走査線およびゲート電極上に、ＣＶＤ法によ
りシリコン酸化膜やシリコン窒化膜を成膜して層間絶縁
膜を形成すると、その層間絶縁膜の下に覆われた走査線
およびゲート電極の抵抗値が増加してしまうという問題
があった。
ような、高融点金属もしくは高融点金属シリサイドもし
くは高融点金属シリサイドと多結晶シリコンとの積層で
形成された走査線およびゲート電極上に、ＣＶＤ法によ
りシリコン酸化膜やシリコン窒化膜を成膜して層間絶縁
膜を形成すると、その層間絶縁膜の下に覆われた走査線
およびゲート電極の抵抗値が増加してしまうという問題
があった。
【０００９】一例として、タングステンシリサイドとｐ
−Ｓｉ（ポリシリコン）の積層構造で走査線およびゲー
ト電極を形成した場合について述べる。
−Ｓｉ（ポリシリコン）の積層構造で走査線およびゲー
ト電極を形成した場合について述べる。
【００１０】タングステンシリサイドとｐ−Ｓｉの積層
構造を形成した段階での走査線およびゲート電極の抵抗
値は20〜30Ω／□程度である。続いて熱処理を施して10
Ω／□程度以下にまで抵抗値を減少させる。
構造を形成した段階での走査線およびゲート電極の抵抗
値は20〜30Ω／□程度である。続いて熱処理を施して10
Ω／□程度以下にまで抵抗値を減少させる。
【００１１】しかし、その後に、走査線およびゲート電
極の上を覆うように層間絶縁膜としてシリコン酸化膜を
450℃程度の低温常圧ＣＶＤ法や 800℃程度の減圧ＣＶ
Ｄ法で成膜すると、その層間絶縁膜が形成された後、そ
れに覆われた走査線およびゲート電極の電気抵抗値は15
Ω／□以上にまで増加する。その結果、走査線およびゲ
ート電極に接続されたスイッチング素子の応答特性が低
下して、液晶表示装置としての良好な表示が妨げられる
という問題があった。
極の上を覆うように層間絶縁膜としてシリコン酸化膜を
450℃程度の低温常圧ＣＶＤ法や 800℃程度の減圧ＣＶ
Ｄ法で成膜すると、その層間絶縁膜が形成された後、そ
れに覆われた走査線およびゲート電極の電気抵抗値は15
Ω／□以上にまで増加する。その結果、走査線およびゲ
ート電極に接続されたスイッチング素子の応答特性が低
下して、液晶表示装置としての良好な表示が妨げられる
という問題があった。
【００１２】本発明は、このような問題を解決するため
に成されたもので、層間絶縁膜を形成した際に増加した
走査線およびゲート電極の電気抵抗を低く抑えて、高い
表示品質を実現した表示装置およびアレイ基板の製造方
法を提供することにある。
に成されたもので、層間絶縁膜を形成した際に増加した
走査線およびゲート電極の電気抵抗を低く抑えて、高い
表示品質を実現した表示装置およびアレイ基板の製造方
法を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の表示装置は、複数本の走査線と、前記走
査線に交差して配置された複数本の信号線と、前記走査
線および前記信号線で形成されるマトリックスの各格子
ごとに配設された画素と、を備えた表示装置において、
前記スイッチング素子は、前記基板上に多結晶シリコン
から形成された活性層と、ゲート絶縁層と、前記走査線
に接続されたゲート電極との少なくとも３層と、該３層
を覆うように形成された層間絶縁膜とを備えた薄膜トラ
ンジスタであって、前記ゲート電極および前記走査線
は、高融点金属、または高融点金属シリサイド、または
高融点金属シリサイドと多結晶シリコンとの積層で形成
され、前記層間絶縁膜は、真性な状態である第１層間絶
縁層と、前記第１層間絶縁層上に配置され不純物イオン
を含む第２層間絶縁層との積層構造であることを特徴と
している。
に、請求項１の表示装置は、複数本の走査線と、前記走
査線に交差して配置された複数本の信号線と、前記走査
線および前記信号線で形成されるマトリックスの各格子
ごとに配設された画素と、を備えた表示装置において、
前記スイッチング素子は、前記基板上に多結晶シリコン
から形成された活性層と、ゲート絶縁層と、前記走査線
に接続されたゲート電極との少なくとも３層と、該３層
を覆うように形成された層間絶縁膜とを備えた薄膜トラ
ンジスタであって、前記ゲート電極および前記走査線
は、高融点金属、または高融点金属シリサイド、または
高融点金属シリサイドと多結晶シリコンとの積層で形成
され、前記層間絶縁膜は、真性な状態である第１層間絶
縁層と、前記第１層間絶縁層上に配置され不純物イオン
を含む第２層間絶縁層との積層構造であることを特徴と
している。
【００１４】また、請求項２の表示装置は、請求項１の
表示装置において、前記層間絶縁膜が、０．１乃至１５
重量％の燐、または０．１乃至２５重量％の硼素、また
は０．１乃至２０重量％の燐および硼素を含むシリコン
酸化膜を用いて形成された層間絶縁膜であることを特徴
としている。さらに、請求項３のの表示装置は、請求項
１又は２記載の表示装置において、前記第１層間絶縁層
の膜厚は前記第２層間絶縁層よりも薄く形成されること
を特徴としている。
表示装置において、前記層間絶縁膜が、０．１乃至１５
重量％の燐、または０．１乃至２５重量％の硼素、また
は０．１乃至２０重量％の燐および硼素を含むシリコン
酸化膜を用いて形成された層間絶縁膜であることを特徴
としている。さらに、請求項３のの表示装置は、請求項
１又は２記載の表示装置において、前記第１層間絶縁層
の膜厚は前記第２層間絶縁層よりも薄く形成されること
を特徴としている。
【００１５】また、請求項４記載のアレイ基板の製造方
法は、透明絶縁性基板上に多結晶シリコン膜からなる活
性層と、その上を含む前記透明絶縁性基板上を覆うゲー
ト絶縁層と、その上に配置されるゲート電極および前記
ゲート電極と一体的に形成される走査線と、その上を覆
う積層構造の層間絶縁膜を備えたアレイ基板の製造方法
において、前記ゲート電極および前記走査線を、高融点
金属、または高融点金属シリサイド、または高融点金属
シリサイドと多結晶シリコンとの積層で形成する工程
と、前記層間絶縁膜を真性な状態である第１層間絶縁膜
と前記第１層間絶縁膜上に不純物イオンを含む第２の層
間絶縁膜を積層で形成する工程と、前記層間絶縁膜を成
膜した後に、該層間絶縁膜をその歪点以上融点以下に加
熱する工程を具備することを特徴としている。
法は、透明絶縁性基板上に多結晶シリコン膜からなる活
性層と、その上を含む前記透明絶縁性基板上を覆うゲー
ト絶縁層と、その上に配置されるゲート電極および前記
ゲート電極と一体的に形成される走査線と、その上を覆
う積層構造の層間絶縁膜を備えたアレイ基板の製造方法
において、前記ゲート電極および前記走査線を、高融点
金属、または高融点金属シリサイド、または高融点金属
シリサイドと多結晶シリコンとの積層で形成する工程
と、前記層間絶縁膜を真性な状態である第１層間絶縁膜
と前記第１層間絶縁膜上に不純物イオンを含む第２の層
間絶縁膜を積層で形成する工程と、前記層間絶縁膜を成
膜した後に、該層間絶縁膜をその歪点以上融点以下に加
熱する工程を具備することを特徴としている。
【００１６】
【作用】従来の液晶表示装置においては、例えば上述の
ようにタングステンシリサイドとポリシリコンの積層構
造を走査線およびゲート電極に使用した場合、その後に
走査線およびゲート電極の上を覆うように層間絶縁膜と
してシリコン酸化膜を 450℃程度の低温常圧ＣＶＤ法や
800℃程度の減圧ＣＶＤ法で成膜すると、その層間絶縁
膜が形成された後、それに覆われた走査線およびゲート
電極の電気抵抗値は15Ω／□以上にまで増加する。その
結果、走査線およびゲート電極に接続されたスイッチン
グ素子の応答特性が低下していた。
ようにタングステンシリサイドとポリシリコンの積層構
造を走査線およびゲート電極に使用した場合、その後に
走査線およびゲート電極の上を覆うように層間絶縁膜と
してシリコン酸化膜を 450℃程度の低温常圧ＣＶＤ法や
800℃程度の減圧ＣＶＤ法で成膜すると、その層間絶縁
膜が形成された後、それに覆われた走査線およびゲート
電極の電気抵抗値は15Ω／□以上にまで増加する。その
結果、走査線およびゲート電極に接続されたスイッチン
グ素子の応答特性が低下していた。
【００１７】本発明者らは、上記の現象が液晶表示装置
のパネル基板として用いられる透明絶縁性基板である石
英基板等の上で特有の現象であり、単結晶シリコン基板
上では発生しないことを見い出した。
のパネル基板として用いられる透明絶縁性基板である石
英基板等の上で特有の現象であり、単結晶シリコン基板
上では発生しないことを見い出した。
【００１８】そこで、本発明の表示装置に係わる薄膜ト
ランジスタアレイ基板は、絶縁基板上に形成される画素
部に高融点金属、もしくは高融点金属シリサイド、もし
くは高融点金属シリサイドと多結晶シリコンとの積層で
アドレス線が形成されている薄膜トランジスタの層間絶
縁膜に燐もしくは硼素、もしくは両者を含むシリコン酸
化膜を利用し、成膜後に歪点以上融点以下の温度範囲の
熱処理を実施する。その結果、層間絶縁膜が流動化し
て、走査線およびゲート電極と層間絶縁膜との間の界面
に存在していた層間応力が緩和される。また前記の熱処
理によってゲート電極や走査線の材料として用いたポリ
サイドもしくは高融点メタルもしくは高融点メタルシリ
サイドもしくは高融点メタルシリサイドとの結晶性が向
上することにより走査線およびゲート電極の抵抗が低下
する。
ランジスタアレイ基板は、絶縁基板上に形成される画素
部に高融点金属、もしくは高融点金属シリサイド、もし
くは高融点金属シリサイドと多結晶シリコンとの積層で
アドレス線が形成されている薄膜トランジスタの層間絶
縁膜に燐もしくは硼素、もしくは両者を含むシリコン酸
化膜を利用し、成膜後に歪点以上融点以下の温度範囲の
熱処理を実施する。その結果、層間絶縁膜が流動化し
て、走査線およびゲート電極と層間絶縁膜との間の界面
に存在していた層間応力が緩和される。また前記の熱処
理によってゲート電極や走査線の材料として用いたポリ
サイドもしくは高融点メタルもしくは高融点メタルシリ
サイドもしくは高融点メタルシリサイドとの結晶性が向
上することにより走査線およびゲート電極の抵抗が低下
する。
【００１９】上述のように層間絶縁膜として燐もしくは
硼素、もしくは両者を含むシリコン酸化膜を成膜し、こ
れに熱処理を施すことにより、透明絶縁性基板である石
英基板等の上においても走査線およびゲート電極の電気
抵抗値を10Ω/ □程度以下にまで減少させることができ
る。
硼素、もしくは両者を含むシリコン酸化膜を成膜し、こ
れに熱処理を施すことにより、透明絶縁性基板である石
英基板等の上においても走査線およびゲート電極の電気
抵抗値を10Ω/ □程度以下にまで減少させることができ
る。
【００２０】これは、次のような作用原理に因るものと
考えられる。すなわち、 （１） 層間絶縁膜を形成した後、この層間絶縁膜に対
して熱処理を施すことによって、層間絶縁膜が流動化
し、この層間絶縁膜とゲート電極および走査線との間で
の界面に存在していた応力が緩和されて、ゲート電極お
よび走査線電気抵抗が減少したため。
考えられる。すなわち、 （１） 層間絶縁膜を形成した後、この層間絶縁膜に対
して熱処理を施すことによって、層間絶縁膜が流動化
し、この層間絶縁膜とゲート電極および走査線との間で
の界面に存在していた応力が緩和されて、ゲート電極お
よび走査線電気抵抗が減少したため。
【００２１】（２） 層間絶縁膜およびそれに覆われた
下層のゲート電極および走査線に熱処理を施すことによ
って、ゲート電極や走査線の形成材料であるポリサイド
もしくは高融点メタルもしくは高融点メタルシリサイド
もしくは高融点メタルシリサイドと多結晶シリコンとの
積層等の結晶性が向上して、ゲート電極および走査線の
電気抵抗が減少したため。
下層のゲート電極および走査線に熱処理を施すことによ
って、ゲート電極や走査線の形成材料であるポリサイド
もしくは高融点メタルもしくは高融点メタルシリサイド
もしくは高融点メタルシリサイドと多結晶シリコンとの
積層等の結晶性が向上して、ゲート電極および走査線の
電気抵抗が減少したため。
【００２２】
【実施例】以下、本発明に係る液晶表示装置およびその
製造方法の一実施例を、図面に基づいて詳細に説明す
る。
製造方法の一実施例を、図面に基づいて詳細に説明す
る。
【００２３】図１は、本発明に係る液晶表示装置におけ
る薄膜トランジスタ（ＴＦＴ）アレイ基板の構造の主要
部を示す断面図である。
る薄膜トランジスタ（ＴＦＴ）アレイ基板の構造の主要
部を示す断面図である。
【００２４】（実施例１）本発明に係る第１の実施例の
液晶表示装置の構造の主要部は、下記のような製造方法
によって作製される。
液晶表示装置の構造の主要部は、下記のような製造方法
によって作製される。
【００２５】まず、透明絶縁性基板１０１上に減圧ＣＶ
Ｄ装置を用いてジシランガスの熱分解法により、膜厚 1
35ｎｍのａ−Ｓｉ（非晶質シリコン）膜を成膜する。透
明絶縁性基板としては、無アルカリガラス基板や石英基
板などが使用できる。
Ｄ装置を用いてジシランガスの熱分解法により、膜厚 1
35ｎｍのａ−Ｓｉ（非晶質シリコン）膜を成膜する。透
明絶縁性基板としては、無アルカリガラス基板や石英基
板などが使用できる。
【００２６】続いて、 600℃で25時間のアニールを行な
って、前述のａ−Ｓｉ膜を固相成長させ結晶化してｐ−
Ｓｉ（多結晶シリコン）膜とし、これを島状にパターニ
ングして多結晶シリコンからなる活性層１０２を形成す
る。この活性層１０２の多結晶シリコンは、上記のよう
なアニール処理以外にも、例えばレーザ照射など光エネ
ルギを用いてａ−Ｓｉ膜を結晶化させて形成してもよ
い。
って、前述のａ−Ｓｉ膜を固相成長させ結晶化してｐ−
Ｓｉ（多結晶シリコン）膜とし、これを島状にパターニ
ングして多結晶シリコンからなる活性層１０２を形成す
る。この活性層１０２の多結晶シリコンは、上記のよう
なアニール処理以外にも、例えばレーザ照射など光エネ
ルギを用いてａ−Ｓｉ膜を結晶化させて形成してもよ
い。
【００２７】その後、活性層１０２の表面を酸化してゲ
ート絶縁膜（ゲート酸化膜）１０３を形成する。
ート絶縁膜（ゲート酸化膜）１０３を形成する。
【００２８】続いて、ゲート電極１０４を形成する。そ
してこのゲート電極１０４をマスクとして用いた自己整
合により、このゲート電極１０４から露出した部分の活
性層１０２に対して不純物イオンの打ち込みをｐ型／ｎ
型に応じて行なって、ソース領域１０５、ドレイン領域
１０６を形成する。上記のゲート電極１０４は図示しな
い走査線と同一材料膜を用いて同一層に一体形成されて
いる。また後述するが信号線１０７はコンタクトホール
に因り開口されて露出したソース領域１０５に接続され
るように配線金属膜から形成されている。
してこのゲート電極１０４をマスクとして用いた自己整
合により、このゲート電極１０４から露出した部分の活
性層１０２に対して不純物イオンの打ち込みをｐ型／ｎ
型に応じて行なって、ソース領域１０５、ドレイン領域
１０６を形成する。上記のゲート電極１０４は図示しな
い走査線と同一材料膜を用いて同一層に一体形成されて
いる。また後述するが信号線１０７はコンタクトホール
に因り開口されて露出したソース領域１０５に接続され
るように配線金属膜から形成されている。
【００２９】そして、上記のゲート電極１０４や活性層
１０２を含む基板主面上を覆うようにＳｉＯx 膜（シリ
コン酸化膜）１０８ａを 100〜 200ｎｍの膜厚に 450℃
の低温常圧ＣＶＤ法によって成膜する。そしてこのＳｉ
Ｏx 膜１０８ａの上に、後に施す熱処理によって流動化
が起こり得るようにＰ（燐）もしくはＢ（硼素）もしく
はそれらＰおよびＢの両者を含んだＳｉＯx 膜１０８ｂ
を、前記のＳｉＯx 膜１０８ａの場合と同様に低温常圧
ＣＶＤ法を用いて 500〜1000ｎｍの膜厚に成膜する。こ
れらのＳｉＯx 膜１０８ａとＳｉＯx 膜１０８ｂとで層
間絶縁膜１０９が形成される。
１０２を含む基板主面上を覆うようにＳｉＯx 膜（シリ
コン酸化膜）１０８ａを 100〜 200ｎｍの膜厚に 450℃
の低温常圧ＣＶＤ法によって成膜する。そしてこのＳｉ
Ｏx 膜１０８ａの上に、後に施す熱処理によって流動化
が起こり得るようにＰ（燐）もしくはＢ（硼素）もしく
はそれらＰおよびＢの両者を含んだＳｉＯx 膜１０８ｂ
を、前記のＳｉＯx 膜１０８ａの場合と同様に低温常圧
ＣＶＤ法を用いて 500〜1000ｎｍの膜厚に成膜する。こ
れらのＳｉＯx 膜１０８ａとＳｉＯx 膜１０８ｂとで層
間絶縁膜１０９が形成される。
【００３０】このとき、Ｐ（燐）の濃度は、 0.1〜25重
量％さらに好ましくは 3〜15重量％が好適である。また
Ｂ（硼素）の濃度は、 0.1〜15重量％さらに好ましくは
1〜10重量％が好適である。またＰ（燐）およびＢ（硼
素）の両者を含んだＳｉＯx膜１０８ｂの場合には、Ｐ
とＢとの合計が 0.1〜20％重量％さらに好ましくは 1〜
15重量％の範囲内であることが好適である。
量％さらに好ましくは 3〜15重量％が好適である。また
Ｂ（硼素）の濃度は、 0.1〜15重量％さらに好ましくは
1〜10重量％が好適である。またＰ（燐）およびＢ（硼
素）の両者を含んだＳｉＯx膜１０８ｂの場合には、Ｐ
とＢとの合計が 0.1〜20％重量％さらに好ましくは 1〜
15重量％の範囲内であることが好適である。
【００３１】上記のＰやＢの濃度は、高濃度であるほど
流動化が起こりやすく、層間絶縁膜１０９上面の平坦性
は向上する。しかしその一方で、濃度が高過ぎると熱処
理中にＰやＢを含んだ粒子が発生して、これが例えば活
性層１０２などに汚染物質として拡散し、その部分の材
質の劣化等の原因となる。そこで、ＰやＢの濃度を上述
のような範囲内に設定する。また層間絶縁膜１０９を構
成している 2層のＳｉＯx 膜のうちＳｉＯx 膜１０８ａ
は、ＳｉＯx 膜１０８ｂよりも下層のゲート電極１０４
や活性層１０２などへとＰもしくはＢが拡散して悪影響
を与えることを防止する目的で形成されている。
流動化が起こりやすく、層間絶縁膜１０９上面の平坦性
は向上する。しかしその一方で、濃度が高過ぎると熱処
理中にＰやＢを含んだ粒子が発生して、これが例えば活
性層１０２などに汚染物質として拡散し、その部分の材
質の劣化等の原因となる。そこで、ＰやＢの濃度を上述
のような範囲内に設定する。また層間絶縁膜１０９を構
成している 2層のＳｉＯx 膜のうちＳｉＯx 膜１０８ａ
は、ＳｉＯx 膜１０８ｂよりも下層のゲート電極１０４
や活性層１０２などへとＰもしくはＢが拡散して悪影響
を与えることを防止する目的で形成されている。
【００３２】次に、ＰＯＣｌ3 （塩化ホスホリル）雰囲
気、もしくはＮ2 （窒素）雰囲気、もしくはＨ2 Ｏ（水
蒸気）雰囲気中で上記の薄膜トランジスタアレイ基板を
加熱して、その層間絶縁膜１０９やゲート電極１０４に
対して熱処理を行なう。
気、もしくはＮ2 （窒素）雰囲気、もしくはＨ2 Ｏ（水
蒸気）雰囲気中で上記の薄膜トランジスタアレイ基板を
加熱して、その層間絶縁膜１０９やゲート電極１０４に
対して熱処理を行なう。
【００３３】図２は、上記の熱処理を施した場合の、タ
ングステンシリサイドとｐ−Ｓｉとの積層構造で形成さ
れたゲート電極１０４における異なる熱処理温度に対応
した電気抵抗値の変化を示す図である。
ングステンシリサイドとｐ−Ｓｉとの積層構造で形成さ
れたゲート電極１０４における異なる熱処理温度に対応
した電気抵抗値の変化を示す図である。
【００３４】タングステンシリサイドとｐ−Ｓｉの積層
構造とを積層してゲート電極１０４を形成した後の段階
でのゲート電極１０４の電気抵抗値は、20〜30Ω／□程
度である。そこで熱処理を行なって10Ω/ □程度まで抵
抗値を減少させる。
構造とを積層してゲート電極１０４を形成した後の段階
でのゲート電極１０４の電気抵抗値は、20〜30Ω／□程
度である。そこで熱処理を行なって10Ω/ □程度まで抵
抗値を減少させる。
【００３５】しかし、その後、ゲート電極１０４の上を
覆うように層間絶縁膜１０９を成膜すると、ゲート電極
１０４の電気抵抗値は約15Ω／□にまで増加してしま
う。そこで、その後にさらに層間絶縁膜１０９およびゲ
ート電極１０４に対して加熱処理を施すことで、ゲート
電極１０４の電気抵抗値を大幅に低下させることができ
る。このとき、図２からも明らかなように、８５０℃で
の熱処理で７Ω／□程度、９００℃では６Ω／□程度、
９５０℃での熱処理においては５Ω／□程度以下にまで
抵抗値を減少させることができる。
覆うように層間絶縁膜１０９を成膜すると、ゲート電極
１０４の電気抵抗値は約15Ω／□にまで増加してしま
う。そこで、その後にさらに層間絶縁膜１０９およびゲ
ート電極１０４に対して加熱処理を施すことで、ゲート
電極１０４の電気抵抗値を大幅に低下させることができ
る。このとき、図２からも明らかなように、８５０℃で
の熱処理で７Ω／□程度、９００℃では６Ω／□程度、
９５０℃での熱処理においては５Ω／□程度以下にまで
抵抗値を減少させることができる。
【００３６】上記の熱処理は、加熱温度が高いほど層間
絶縁膜１０９の平坦性が向上し、またゲート電極１０４
の電気抵抗値が減少する。しかし、余りにも高温に加熱
すると、薄膜トランジスタにおけるソース・ドレインに
注入されているＢ（硼素）やＰ（燐）あるいはＡｓ（砒
素）などの不純物イオンが薄膜トランジスタの活性層１
０２に拡散しやすくなり、短チャネル効果を引き起こす
原因となる。したがって、トランジスタの動作特性を損
なうことなくかつゲート電極１０４の電気抵抗を減少さ
せることが可能なように、適度な処理温度および処理時
間の範囲を選択しなければならない。このような汚染物
質としての不純物イオンの拡散を防止する点から、上記
の熱処理の温度としては、Ｎ2 雰囲気中では常圧で歪点
以上融点以下、さらに好ましくは 850℃〜1000℃の間で
30〜90分間程度の処理時間に設定することが望ましい。
絶縁膜１０９の平坦性が向上し、またゲート電極１０４
の電気抵抗値が減少する。しかし、余りにも高温に加熱
すると、薄膜トランジスタにおけるソース・ドレインに
注入されているＢ（硼素）やＰ（燐）あるいはＡｓ（砒
素）などの不純物イオンが薄膜トランジスタの活性層１
０２に拡散しやすくなり、短チャネル効果を引き起こす
原因となる。したがって、トランジスタの動作特性を損
なうことなくかつゲート電極１０４の電気抵抗を減少さ
せることが可能なように、適度な処理温度および処理時
間の範囲を選択しなければならない。このような汚染物
質としての不純物イオンの拡散を防止する点から、上記
の熱処理の温度としては、Ｎ2 雰囲気中では常圧で歪点
以上融点以下、さらに好ましくは 850℃〜1000℃の間で
30〜90分間程度の処理時間に設定することが望ましい。
【００３７】上記の熱処理を施した後、所定の箇所にコ
ンタクトホールを形成し、このコンタクトホールを通っ
てソース領域１０５とオーミック接触するように金属配
線材料膜から信号線１０７を形成する。さらに、ドレイ
ン領域１０６と接触するように透明導電膜を形成し、こ
れを所定の形状にパターニングして、画素電極１１０を
形成する。
ンタクトホールを形成し、このコンタクトホールを通っ
てソース領域１０５とオーミック接触するように金属配
線材料膜から信号線１０７を形成する。さらに、ドレイ
ン領域１０６と接触するように透明導電膜を形成し、こ
れを所定の形状にパターニングして、画素電極１１０を
形成する。
【００３８】このようにして作製された薄膜トランジス
タアレイ基板を対向電極が形成された対向基板との間で
間隙を有して組み合わせ、両基板の周囲に封着材を配設
して周囲を封止し、両基板の間隙に液晶組成物を注入し
て注入口を封止し、液晶表示装置が完成する。
タアレイ基板を対向電極が形成された対向基板との間で
間隙を有して組み合わせ、両基板の周囲に封着材を配設
して周囲を封止し、両基板の間隙に液晶組成物を注入し
て注入口を封止し、液晶表示装置が完成する。
【００３９】このようにして形成される構造を備えた本
発明の液晶表示装置は、以下に述べるような特長を有す
るものとなった。すなわち、 （１） 低抵抗のゲート線を有する薄膜トランジスタが
得られ、高品位な画像表示を実現する液晶表示装置が得
られた。
発明の液晶表示装置は、以下に述べるような特長を有す
るものとなった。すなわち、 （１） 低抵抗のゲート線を有する薄膜トランジスタが
得られ、高品位な画像表示を実現する液晶表示装置が得
られた。
【００４０】（２） 層間絶縁膜上の平坦性が向上し、
信号線の断線が抑制された。
信号線の断線が抑制された。
【００４１】（３） ゲート線と信号線との層間絶縁膜
形成に低温常圧ＣＶＤ法を用いることによって、従来よ
りも成膜時間が短縮されて生産性が向上した。
形成に低温常圧ＣＶＤ法を用いることによって、従来よ
りも成膜時間が短縮されて生産性が向上した。
【００４２】（４） 燐もしくは硼素、もしくは両者を
含んだＳｉＯx 膜を用いて層間絶縁膜を形成すること
で、活性層内の可動イオンに対する層間絶縁膜によるゲ
ッタリング効果を得ることができ、動作特性の安定した
薄膜トランジスタが形成できた。 （５） 層間絶縁膜がＳｉＯx 膜と燐もしくは硼素、も
しくは両者を含んだＳｉＯx 膜との多層構造となり、単
層構造と比較して膜欠陥による電気的短絡に対して優位
性が見られた。
含んだＳｉＯx 膜を用いて層間絶縁膜を形成すること
で、活性層内の可動イオンに対する層間絶縁膜によるゲ
ッタリング効果を得ることができ、動作特性の安定した
薄膜トランジスタが形成できた。 （５） 層間絶縁膜がＳｉＯx 膜と燐もしくは硼素、も
しくは両者を含んだＳｉＯx 膜との多層構造となり、単
層構造と比較して膜欠陥による電気的短絡に対して優位
性が見られた。
【００４３】（実施例２）上記の第１の実施例において
は、層間絶縁膜１０９やゲート電極１０４および走査線
等への加熱処理を行なう手段として、薄膜トランジスタ
アレイ基板をＨ2Ｏ（水蒸気）などの加熱雰囲気中に暴
露することで行なったが、加熱処理の手段としては、こ
の他にも高周波エネルギーあるいはマイクロ波等のエネ
ルギーを印加することによっても行なうことができる。
この場合、例えば上記のプラズマ等を用いた成膜炉を用
いれば、炉から大気に出すことなしに、連続処理で平坦
化工程を行なうことができる。このような場合の代表的
一例を以下に第２の実施例として示す。
は、層間絶縁膜１０９やゲート電極１０４および走査線
等への加熱処理を行なう手段として、薄膜トランジスタ
アレイ基板をＨ2Ｏ（水蒸気）などの加熱雰囲気中に暴
露することで行なったが、加熱処理の手段としては、こ
の他にも高周波エネルギーあるいはマイクロ波等のエネ
ルギーを印加することによっても行なうことができる。
この場合、例えば上記のプラズマ等を用いた成膜炉を用
いれば、炉から大気に出すことなしに、連続処理で平坦
化工程を行なうことができる。このような場合の代表的
一例を以下に第２の実施例として示す。
【００４４】第１の実施例と同様にＴＦＴ素子を形成し
たアレイ基板に、ＢＰＳＧを９００ｎｍ厚に成膜した。
ＢＰＳＧ膜中に含まれる硼素および燐の濃度は、第１の
実施例と同様である。ここで、実際上の製造法として
は、シランガスの代りにＴＥＯＳ（Tetra Ethyl Ortho-
Silicate）やＤＡＤＢＳ（Diacetoxy ditertiary butox
y silane）等の有機シランを用いても構わない。またド
ーピングガスとしてはＴＭＰ（Tri-Methyl Phospate ）
およびＴＭＢ（Tri-Methyl Borate ）を用いてもよい。
本実施例ではシランガスの代りにシロキサン系原料のＴ
ＥＳ（Tetra-etoxi-Silane）を用いた。またドーピング
ガスとして上記のドーピングガスを用いた。
たアレイ基板に、ＢＰＳＧを９００ｎｍ厚に成膜した。
ＢＰＳＧ膜中に含まれる硼素および燐の濃度は、第１の
実施例と同様である。ここで、実際上の製造法として
は、シランガスの代りにＴＥＯＳ（Tetra Ethyl Ortho-
Silicate）やＤＡＤＢＳ（Diacetoxy ditertiary butox
y silane）等の有機シランを用いても構わない。またド
ーピングガスとしてはＴＭＰ（Tri-Methyl Phospate ）
およびＴＭＢ（Tri-Methyl Borate ）を用いてもよい。
本実施例ではシランガスの代りにシロキサン系原料のＴ
ＥＳ（Tetra-etoxi-Silane）を用いた。またドーピング
ガスとして上記のドーピングガスを用いた。
【００４５】そして、本実施例では熱処理工程を、高周
波エネルギーを用いて行なった。
波エネルギーを用いて行なった。
【００４６】すなわち、反応管として石英管の周囲に導
線をスパイラル状に巻回し、 1〜20ＭＨｚの高周波電流
を流して高周波エネルギーを発生させる高周波誘導炉を
作成した。反応管内には窒素および酸素を導入して圧力
約10-2torrの雰囲気に保ち、反応を行なった。なお、上
記以外にも50〜1000ＭＨｚのマイクロ波を用いて常圧雰
囲気下で反応を行なってもよい。
線をスパイラル状に巻回し、 1〜20ＭＨｚの高周波電流
を流して高周波エネルギーを発生させる高周波誘導炉を
作成した。反応管内には窒素および酸素を導入して圧力
約10-2torrの雰囲気に保ち、反応を行なった。なお、上
記以外にも50〜1000ＭＨｚのマイクロ波を用いて常圧雰
囲気下で反応を行なってもよい。
【００４７】このような高周波エネルギーによる加熱処
理を行なった結果、処理時間を第１の実施例の場合より
も約半分の時間に短縮することができた。
理を行なった結果、処理時間を第１の実施例の場合より
も約半分の時間に短縮することができた。
【００４８】なお、以上の実施例においては、説明の簡
潔化のために、画素電極と液晶層と対向電極とで形成さ
れる液晶セルに並列に形成されて液晶セルの表示状態を
制御する電荷を補助する補助容量の構造およびその製造
方法についての説明は省略したが、本発明に係る表示装
置においてそのような補助容量を用いることが可能であ
ることは言うまでもない。
潔化のために、画素電極と液晶層と対向電極とで形成さ
れる液晶セルに並列に形成されて液晶セルの表示状態を
制御する電荷を補助する補助容量の構造およびその製造
方法についての説明は省略したが、本発明に係る表示装
置においてそのような補助容量を用いることが可能であ
ることは言うまでもない。
【００４９】その他、本発明に係る表示装置の各部位の
形成材料等についても、本発明の要旨を逸脱しない範囲
で上記実施例のみには限定されないことは言うまでもな
い。
形成材料等についても、本発明の要旨を逸脱しない範囲
で上記実施例のみには限定されないことは言うまでもな
い。
【００５０】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、層間絶縁膜を形成した際に増加した走査
線およびゲート電極の電気抵抗を低く抑えて、高い表示
品質を実現した表示装置を提供することができる。
発明によれば、層間絶縁膜を形成した際に増加した走査
線およびゲート電極の電気抵抗を低く抑えて、高い表示
品質を実現した表示装置を提供することができる。
【図１】本発明に係る液晶表示装置における薄膜トラン
ジスタアレイ基板の断面図である。
ジスタアレイ基板の断面図である。
【図２】熱処理温度の違いによるゲート電極および走査
線の電気抵抗値の変化を示す図である。
線の電気抵抗値の変化を示す図である。
１０１…透明絶縁性基板 １０２…活性層 １０３…ゲート絶縁膜 １０４…ゲート電極 １０５…ソース領域 １０６…ドレイン領域 １０７…信号線 １０８ａ…ＳｉＯx 膜（ノンドープ） １０８ｂ…ＳｉＯx 膜（ドープド） １０９…層間絶縁膜 １１０…画素電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1333 500 H01L 29/786
Claims (4)
- 【請求項１】 複数本の走査線と、前記走査線に交差し
て配置された複数本の信号線と、前記走査線および前記
信号線で形成されるマトリックスの各格子ごとに配設さ
れた画素と、を備えた表示装置において、 前記スイッチング素子は、前記基板上に多結晶シリコン
から形成された活性層と、ゲート絶縁層と、前記走査線
に接続されたゲート電極との少なくとも３層と、該３層
を覆うように形成された層間絶縁膜とを備えた薄膜トラ
ンジスタであって、 前記ゲート電極および前記走査線
は、高融点金属、または高融点金属シリサイド、または
高融点金属シリサイドと多結晶シリコンとの積層で形成
され、前記層間絶縁膜は、真性な状態である第１層間絶
縁層と、前記第１層間絶縁層上に配置され不純物イオン
を含む第２層間絶縁層との積層構造であることを特徴と
する表示装置。 - 【請求項２】 請求項１記載の表示装置において、 前記層間絶縁膜の第２層間絶縁層が、０．１乃至１５重
量％の燐、または０．１乃至２５重量％の硼素、または
０．１乃至２０重量％の燐および硼素を含むシリコン酸
化膜を用いて形成された層間絶縁膜であることを特徴と
する表示装置。徴とする表示装置。 - 【請求項３】 請求項１記載の表示装置において、 前記第１層間絶縁層の膜厚は前記第２層間絶縁層よりも
薄く形成されることを特徴とする表示装置。 - 【請求項４】 透明絶縁性基板上に多結晶シリコン膜か
らなる活性層と、その上を含む前記透明絶縁性基板上を
覆うゲート絶縁層と、その上に配置されるゲート電極お
よび前記ゲート電極と一体的に形成される走査線と、そ
の上を覆う積層構造の層間絶縁膜を備えたアレイ基板の
製造方法において、 前記ゲート電極および前記走査線を、高融点金属、また
は高融点金属シリサイド、または高融点金属シリサイド
と多結晶シリコンとの積層で形成する工程と、 前記層間絶縁膜を真性な状態である第１層間絶縁膜と前
記第１層間絶縁膜上に不純物イオンを含む第２の層間絶
縁膜を積層で形成する工程と、 前記層間絶縁膜を成膜した後に、該層間絶縁膜をその歪
点以上融点以下に加熱する工程を具備することを特徴と
するアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27693393A JP3243088B2 (ja) | 1993-11-05 | 1993-11-05 | 表示装置およびアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27693393A JP3243088B2 (ja) | 1993-11-05 | 1993-11-05 | 表示装置およびアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07128686A JPH07128686A (ja) | 1995-05-19 |
| JP3243088B2 true JP3243088B2 (ja) | 2002-01-07 |
Family
ID=17576434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27693393A Expired - Fee Related JP3243088B2 (ja) | 1993-11-05 | 1993-11-05 | 表示装置およびアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243088B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5352710B2 (ja) * | 2012-05-21 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
-
1993
- 1993-11-05 JP JP27693393A patent/JP3243088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07128686A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376905B1 (ko) | 반도체 장치와 표시 장치 및 그들의 제조 방법 | |
| US5317432A (en) | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel | |
| US6262438B1 (en) | Active matrix type display circuit and method of manufacturing the same | |
| JPH07302912A (ja) | 半導体装置 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| US7235416B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JP3243088B2 (ja) | 表示装置およびアレイ基板の製造方法 | |
| JPH0667203A (ja) | 液晶表示装置 | |
| KR20070109162A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JP3114964B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| JP3114963B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JP3161701B2 (ja) | 液晶電気光学装置の作製方法 | |
| JP2006039272A (ja) | 表示装置およびその製造方法 | |
| KR100968567B1 (ko) | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 | |
| JP2003298069A (ja) | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 | |
| JP2933211B2 (ja) | 電気光学装置および絶縁ゲイト型電界効果半導体装置 | |
| JPH06342172A (ja) | 透明電極を備えた光学装置及びその製造方法 | |
| JPH06204480A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| LAPS | Cancellation because of no payment of annual fees |