WO2011122352A1

WO2011122352A1 - 表示装置、圧力検出装置および表示装置の製造方法

Info

Publication number: WO2011122352A1
Application number: PCT/JP2011/056283
Authority: WO
Inventors: 福山　恵一; 知洋木村; 督章國吉
Original assignee: シャープ株式会社
Priority date: 2010-03-29
Filing date: 2011-03-16
Publication date: 2011-10-06
Also published as: JPWO2011122352A1; CN102822777A; EP2555090A1; US20130021544A1

Abstract

　液晶表示装置（１００）は、第１主表面を有するガラス基板（１４０）と、ガラス基板（１４０）と間隔をあけて配置されたガラス基板（１５６）と、ガラス基板（１５６）およびガラス基板（１４０）の間に充填された液晶層（１６０）と、第１主表面上に形成されたスイッチング素子と、第１主表面および第２主表面の間に配置された下部電極（１７２）と、下部電極（１７２）より第２主表面側に間隔をあけて配置されると共に、下部電極（１７２）と対向するように配置された上部電極（１７１）と、上部電極（１７１）と下部電極（１７２）とによって規定される電気信号を検出する検出部とを備え、ガラス基板（１５６）が押圧されることで、上部電極（１７１）と下部電極（１７２）との少なくとも一方は、他方に沿うように変形可能とされる。

Description

表示装置、圧力検出装置および表示装置の製造方法

　本発明は、表示装置、圧力検出装置および表示装置の製造方法に関し、特に、下部電極と上部電極とによって規定される電気特性を検出する検出部を備えた表示装置、圧力検出装置およびその表示装置の製造方法に関する。

　特開２００１－７５０７４号公報（特許文献１）に記載されたタッチセンサ一体型液晶表示素子は、第１基板と、第２基板と、第１基板および第２基板の間に挿入された液晶層とを備える。第１基板と第２基板との向かい合った面に、画像表示のための表示電極と、タッチ箇所検出のためのタッチ電極とが設けられている。

　特開２００５－２３３７９８号公報（特許文献２）に記載された位置圧力検出装置は、片面に抵抗膜を形成したベースと、片面に導電体を形成したベースとを備える。抵抗膜と導電体とが対向するように配置されると共に、両ベース間にスペーサが設けられている。抵抗膜の両端の電極対に電圧を供給して抵抗膜の電圧が、抵抗膜の一端側から他端側に直線的に高くなるように構成されている。導電体に電極を設け、更に、導電体の電極から得られる信号に基づいて位置信号を出力する回路と、抵抗膜の両端の電極対から得られる信号に基づいて圧力信号を出力する回路とを備える。

　特開２００２－２８７６６０号公報（特許文献３）に記載された入力機能付き表示装置は、第１基板と、第２基板と、第１基板に形成され、この第１基板から第２基板に向けて突出する接触位置検出用電極と、第１基板に形成され、接触位置検出用電極に電気的に接続された第１の接触位置検出用信号線と、第２基基板に形成された第２の接触位置検出用信号線とを備える。

　特開平１１－２７１７１２号公報（特許文献４）に記載された液晶表示装置は、アレイ基板と、対向基板と、アレイ基板および対向基板とのギャップを保つためのスペーサと、スペーサおよび対向基板の間に挟まれた圧力検出素子とを備える。圧力検出素子として、絶縁材料に導電性の微粒子を散布したものや、表面電荷を発生する圧電体等が採用されている。

　フジクラ技法に記載されたタッチモード容量型圧力センサは、印加圧力によって変形されるダイアフラムと、ダイアフラムと対向する基板と、基板に形成された電極と、電極上に形成された誘電体膜とを備える。

特開２００１－７５０７４号公報特開２００５－２３３７９８号公報特開２００２－２８７６６０号公報特開平１１－２７１７１２号公報

山本敏他４名、"タッチモード容量型圧力センサ"、［online］、２００１年１０月、フジクラ技報、［平成２１年１２月２０日検索］、インターネット＜URL：http://www.fujikura.co.jp/00/gihou/gihou101/pdf101/101_17.pdf＞

　特開２００１－７５０７４号公報に記載されたタッチセンサは、第１基板に形成されたタッチ電極と、第２基板に形成されたタッチ電極とが接触することで、タッチ位置が検出されている。しかし、このタッチセンサでは、加えられた圧力の大きさを検知することができない。

　特開２００５－２３３７９８号公報に記載された位置圧力検出装置においては、スペーサのサイズのばらつきによって検知圧力がばらつくという問題が生じる。さらに、スペーサの散布密度によっては、感度にばらつきが生じる。さらに、抵抗膜に常時電流を流す必要があるため、電力消費が著しいという問題がある。

　特開２００２－２８７６６０号公報に記載された入力機能付き表示装置においては、接触位置に加えられた圧力を検出することはできない。

　特開平１１－２７１７１２号公報に記載された圧力検出素子では、基板に加えられた圧力を正確に検知することが困難である。

　具体的には、表面電荷を生じる圧電体を圧電検出素子に採用した場合においては、圧電体の容量は、圧電体の電極間の距離によって変動する。電極間の距離が変動したとしても、容量は大きく変動しない。特に、電極間の距離が縮み量が小さいときには、電極間の容量の変化率は小さい。このため、基板に触れる力が小さいときには、容量の変動を検知しにくく、基板に指等が触れたとしても、接触力を検知することが困難である。

　絶縁樹脂内に導電性の粒子を散布したものを圧電検出素子として採用した場合には、導電性の粒子の分布のばらつきによって、検知する圧力に差が生じる。さらに、導電性の粒子の大きさのばらつきによっても、検知する圧力に差が生じる。

　上記フジクラ技法に記載されたタッチモード容量型圧力センサは、タイヤ圧の検知に用いられており、表示装置と全く関係のない技術分野に関するセンサである。

　本発明の目的は、上記の課題に鑑みてなされたものであって、その目的は、基板に加えられた圧力を正確に検知することができると共に消費電力の低減が図られた表示装置、圧力検出装置および表示装置の製造方法を提供することである。

　本発明に係る表示装置は、第１主表面を有する第１基板と、第１基板と間隔をあけて配置され、第１主表面と対向する第２主表面を有する第２基板と、第１基板および第２基板の間に充填された表示媒体層と、第１主表面および第２主表面の間に配置された下部電極と、下部電極より第２主表面側に間隔をあけて配置されると共に、下部電極と対向するように配置された上部電極と、上部電極と下部電極とによって規定される電気特性を検出可能とされた検出部とを備える。なお、本明細書中において、電気特性とは、第１電極および第２電極との間の容量、第１電極と第２電極との間を流れる電流量および第１電極および第２電極とが接触したときにおける接触部分の抵抗値等の概念を含む。

　上記第２基板が押圧されることで、上部電極と下部電極との少なくとも一方は、他方に沿うように変形可能とされる。

　好ましくは、表示装置は、上部電極と下部電極との間に形成された絶縁層をさらに備え、検出部は、上部電極と下部電極との間の容量を検出可能とされる。好ましくは、上記第２基板が押圧されることで、上部電極と下部電極とは、互いに接触可能とされ、検出部は、上部電極と下部電極との間を流れる電流量を検出可能とされる。

　好ましくは、表示装置は、第２基板が押圧されることで上部電極を押圧する押圧部材をさらに備える。上記上部電極は、押圧部材からの押圧力によって、撓むように変形可能とされる。

　好ましくは、上記上部電極下には、たわむように変形した上部電極を受け入れる凹部が形成される。好ましくは、表示装置は、画素電極と、画素電極に接続され、第１主表面上に形成された画素電極用スイッチング素子をさらに備える。

　上記画素電極用スイッチング素子は、第１半導体層と、第１半導体層を覆うように形成された第１ゲート絶縁層と、第１ゲート絶縁層上であって、第１半導体層の上方に形成された第１ゲート電極と、第１半導体層に接続された第１電極と、第１ゲート電極に対して第１電極と反対側に位置し、第１半導体層に接続された第２電極とを含む。

　上記上部電極は、第１ゲート絶縁層上に位置し、第１ゲート電極から離れた位置であって、第１ゲート電極と同質材料から形成される。好ましくは、上記上部電極の幅は、第１ゲート電極の幅よりも広い。

　好ましくは、表示装置は、第１主表面上に形成された下地層をさらに備える。上記第１半導体層は、下地層上に形成され、下部電極は、下地層上に設けられると共に、第１半導体層と同質の材料から形成される。

　好ましくは、表示装置は、上記第１半導体層の下方に位置し、光を反射可能な導電性の遮光層をさらに備える。上記下部電極は、遮光層と同質の材料から形成される。好ましくは、表示装置は、第１基板を含むマトリックス基板と、第２基板を含む対向基板とをさらに備える。上記上部電極および下部電極は、マトリックス基板に形成される。

　好ましくは、上記第１基板を含むマトリックス基板と、第２基板を含む対向基板とをさらに備える。上記上部電極は、対向基板に形成され、下部電極は、マトリックス基板に形成される。

　好ましくは、上記マトリックス基板は、画素電極と、画素電極に接続され、第１主表面上に形成された画素電極用スイッチング素子と、画素電極用スイッチング素子を覆う層間絶縁層をさらに含む。上記下部電極および画素電極は、層間絶縁層上に形成される。

　好ましくは、上記第２基板が押圧されていない状態で、下部電極と上部電極とが絶縁層に接触する。好ましくは、上記第２基板が押圧されていない状態で、下部電極と上部電極とが接触する。

　好ましくは、上記上部電極および下部電極の少なくとも一方は、弾性変形可能な突出部と、突出部の表面に形成された導電層とを含む。好ましくは、表示装置は、上部電極と下部電極との間に形成された絶縁層と、第１基板に形成された検知用スイッチング素子とをさらに備える。

　上記検知用スイッチング素子は、第２半導体層と、第２半導体層を覆うように形成された第２ゲート絶縁層と、第２ゲート絶縁層上に形成された第２ゲート電極と、第２半導体層に接続された第３電極と、第２ゲート電極に対して第３電極と反対側に位置し、第２半導体層に接続された第４電極とを含む。上記下部電極は、第２ゲート電極に接続される。

　好ましくは、表示装置は、上記第１基板に形成された検知用スイッチング素子をさらに備える。上記検知用スイッチング素子は、第２半導体層と、第２半導体層を覆うように形成された第２ゲート絶縁層と、第２ゲート絶縁層上に形成された第２ゲート電極と、第２半導体層に接続された第３電極と、第２ゲート電極に対して第３電極と反対側に位置し、第２半導体層に接続された第４電極とを含む。上記下部電極は、第３電極に接続されると共に上部電極と接触可能とされる。

　好ましくは、表示装置は、上記第１主表面の上方に位置し、外部からの光を反射可能な導電性の反射板をさらに備える。上記下部電極は、反射板に接続される。

　本発明に係る圧力検出装置は、１つの局面では、基板と、基板上に配置された下部電極と、下部電極から離隔しつつ下部電極に対して対向するように配置された上部電極と、上部電極が押圧されることで、下部電極と上部電極とが接触し、下部電極と上部電極との間に流れる電流量を検出する検出部とを備える。

　好ましくは、圧力検出装置は、上記上部電極を押圧する押圧部材をさらに備え、上部電極は、押圧部材によって押圧されることでたわむように変形可能とされる。

　本発明に係る圧力検出装置は、他の局面では、基板と、基板上に配置された下部電極と、下部電極から間隔をあけて配置されると共に、下部電極と対向するように配置された上部電極と、上部電極と下部電極とによって規定される電気特性を検出する検出部とを備える。上記下部電極と上部電極との少なくとも一方は、弾性変形可能な突出部と、突出部の表面に形成された導電層とを含む。

　好ましくは、圧力検出装置は、上部電極と下部電極との間に形成された絶縁層をさらに備える。上記検出部は、上部電極と下部電極との間の容量を検出可能とされる。

　好ましくは、上記上部電極が押圧されることで、上部電極と下部電極とは、互いに接触可能とされ、検出部は、上部電極と下部電極との間を流れる電流量を検出する。

　本発明に係る表示装置の製造方法は、１つの局面では、第１主表面を有する第１基板を準備する工程と、下部電極を形成する工程と、下部電極から間隔をあけて位置する半導体層を形成する工程と、半導体層上にゲート絶縁層を形成する工程と、ゲート絶縁層上に第１導電層を形成する工程と、第１導電層をパターニングして、ゲート絶縁層の上面のうち、半導体層の上方に位置する部分にゲート電極を形成すると共に、ゲート絶縁層の上面のうち、下部電極の上方に位置する部分に上部電極を形成する工程とを備える。

　好ましくは、表示装置の製造方法は、半導体被膜を形成する工程をさらに備え、半導体被膜をパターニングして、半導体層と、下部電極とを形成する。

　好ましくは、表示装置の製造方法は、第２導電層を形成する工程と、第２導電層をパターニングして遮光層を形成する工程とをさらに備える。半導体層は、遮光層上に位置する。上記下部電極は、第２導電層をパターニングすることで形成される。好ましくは、表示装置の製造方法は、下部電極と上部電極との間に空隙部を形成する工程をさらに備える。

　本発明に係る表示装置の製造方法は、他の局面では、第１主表面を有する第１基板を準備する工程と、第２主表面を有する第２基板を準備する工程と、第２主表面に弾性変形可能な突起部を形成する工程と、突起部の表面に上部電極を形成する工程と、第１基板に下部電極を形成する工程と、下部電極と上部電極とが対向するように第１基板および第２基板を対向配置する工程とを備える。

　好ましくは、表示装置の製造方法は、上記第１主表面上に第１半導体層および第１半導体層と間隔をあけて配置された第２半導体層を形成する工程と、第１半導体層および第２半導体層を覆うようにゲート絶縁層を形成する工程と、ゲート絶縁層上に第１導電層を形成する工程と、第１導電層をパターニングして、第１半導体層の上方に位置する第１ゲート電極と、第２半導体層の上方に位置する第２ゲート電極とを形成する工程とをさらに備える。

　上記下部電極は、第２ゲート電極の上方に位置し、第２ゲート電極に接続される。好ましくは、上記下部電極を覆うように上層絶縁層を形成する工程をさらに備える。

　本発明に係る表示装置によれば、基板に加えられた圧力を検知することができると共に、消費電力の低減を図ることができる。

実施の形態１に係る液晶表示装置の回路図を模式的に示した回路図である。対向基板側から液晶表示装置の一部を平面視した平面図である。対向基板下に位置するＴＦＴアレイ基板の平面図である。図２のＩＶ－ＩＶ線における断面を模式的に示す断面図である。図２に示すＶ－Ｖ線における断面図である。対向基板が押圧されたときの液晶表示装置の断面図である。上部電極が上層絶縁層１３６と接触する領域を模式的に示す平面図である。実施の形態１に係る圧力センサの特性と、比較例としての圧力センサの特性とを比較するグラフである。比較例としての圧力センサを備えた表示装置を示す断面図である。ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第４工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第５工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第６工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第７工程を示す断面図である。対向基板の製造工程の第１工程を示す断面図である。対向基板の製造工程の第２工程を示す断面図である。対向基板の製造工程の第３工程を示す断面図である。対向基板の製造工程の第４工程を示す断面図である。対向基板の製造工程の第５工程を示す断面図である。実施の形態２に係る液晶表示装置の断面図であり、ＴＦＴ素子を示す断面図である。実施の形態２に係る液晶表示装置の断面図であり、出力用素子における断面図である。実施の形態２に係る液晶表示装置のＴＦＴアレイ基板の製造工程であって、図１５に示す製造工程後の製造工程を示す断面図である。図２４に示すＴＦＴアレイ基板の製造工程後の製造工程を示す断面図である。図２５に示す製造工程後におけるＴＦＴアレイ基板の製造工程を示す断面図である。実施の形態３に係る液晶表示装置の断面図であり、ＴＦＴ素子を示す断面図である。実施の形態３に係る液晶表示装置の断面図であり、圧力センサを示す断面図である。対向基板が押圧されたときにおける液晶表示装置の状態を模式的に示す断面図である。上部電極およびゲート絶縁層が押圧部材からの押圧力によって変形する前の状態における上部電極およびゲート絶縁層を示す断面図である。上部電極の平面図である。押圧部材からの押圧力によって、上部電極およびゲート絶縁層が変形した状態を示す断面図である。図３２に示すように上部電極が変形したときの上部電極の平面図である。ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。図２８に示すＴＦＴアレイ基板の変形例を示す断面図である。実施の形態４に係る液晶表示装置の回路図を模式的に示した回路図である。実施の形態４に係る液晶表示装置の断面図であって、ＴＦＴ素子を示す断面図である。実施の形態４に係る液晶表示装置の断面図であり、選択用ＴＦＴ素子および圧力センサを示す断面図である。対向基板が押圧されたときの状態を模式的に示す断面図である。ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。対向基板の製造工程の第１工程を示す断面図である。対向基板の製造工程の第２工程を示す断面図である。対向基板の製造工程の第３工程を示す断面図である。対向基板の製造工程の第４工程を示す断面図である。対向基板の製造工程の第５工程を示す断面図である。実施の形態５に係る液晶表示装置の断面図であり、ＴＦＴ素子を示す断面図である。液晶表示装置の断面図であり、選択用ＴＦＴ素子および圧力センサを示す断面図である。ＴＦＴアレイ基板の製造工程のうち、ＴＦＴ素子および選択用ＴＦＴ素子を形成したときの工程を示す断面図である。図５２に示された製造工程後におけるＴＦＴアレイ基板の製造工程を示す断面図である。図５３に示す製造工程後の製造工程を示す断面図である。対向基板の製造工程のうち、カラーフィルタ基板を形成したときを示す断面図である。図５５に示す製造工程後の工程を示す断面図である。図５６に示す製造工程後の工程を示す断面図である。実施の形態６に係る液晶表示装置の電気回路を示す回路図である。実施の形態６に係る液晶表示装置の断面図であって、ＴＦＴ素子を示す断面図である。実施の形態６に係る液晶表示装置の断面図であって、圧力センサを示す断面図である。対向基板が押圧されていない状態（初期状態）における上部電極および半導体層を示す断面図である。上部電極の平面図である。対向基板が押圧された状態における上部電極と半導体層とを示す断面図である。ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第４工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第５工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第６工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第７工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第８工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第９工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第１０工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第１１工程を示す断面図である。実施の形態７に係る液晶表示装置の断面図であって、ＴＦＴ素子を示す断面図である。実施の形態７に係る液晶表示装置の断面図であって、圧力センサを示す断面図である。ＴＦＴアレイ基板の製造工程の第１工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第２工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第３工程を示す断面図である。ＴＦＴアレイ基板の製造工程の第４工程を示す断面図である。実施の形態７に係る液晶表示装置の変形例を示す断面図である。

　図１から図８１を用いて、本発明に係る圧力センサ、表示装置および表示装置の製造方法について説明する。なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。また、以下に複数の実施の形態が存在する場合、特に記載がある場合を除き、各々の実施の形態の特徴部分を適宜組合わせることは、当初から予定されている。

　（実施の形態１）
　図１は、本実施の形態１に係る液晶表示装置１００の回路図を模式的に示した回路図である。この図１に示すように、液晶表示装置１００は、制御部１０５と、アレイ状に配置された複数の画素１１０を備え、画素１１０は、複数のＴＦＴ（Thin　Film　Transistor：薄膜トランジスタ）素子１１５（画素電極用スイッチング素子）と、このＴＦＴ素子１１５に接続された画素電極１１４とを備える。

　液晶表示装置１００は、第１方向に延びると共に、第２方向に間隔をあけて複数配置されたゲート配線１１２およびセンサ用ゲート配線１１３と、第２方向に延びると共に第１方向に間隔をあけて配置された複数のソース配線１１１とを備える。

　各ゲート配線１１２は、ゲートドライバ１０２に接続され、各ソース配線１１１は、ソースドライバ１０１に接続されている。センサ用ゲート配線１１３は、隣り合うゲート配線１１２間に配置され、第１方向に延びており、第２方向に間隔をあけて複数形成されている。各センサ用ゲート配線１１３は、センサドライバ１０３に接続されている。

　ソースドライバ１０１と、ゲートドライバ１０２と、センサドライバ１０３とは、制御部１０５に接続されている。そして、隣り合う２つのゲート配線１１２と、隣り合う２つのソース配線１１１とによって、画素１１０が規定されている。

　画素１１０内には、ＴＦＴ素子１１５、選択用ＴＦＴ素子１１６および圧力検知素子１２０が配置されている。ＴＦＴ素子１１５のソース電極は、ソース配線１１１に接続され、ＴＦＴ素子１１５のゲート電極はゲート配線１１２に接続されている。ＴＦＴ素子１１５のドレイン電極には、画素電極１１４が接続されている。

　選択用ＴＦＴ素子１１６のソース電極は、ソース配線１１１に接続されており、選択用ＴＦＴ素子１１６のゲート電極は、センサ用ゲート配線１１３に接続されている。選択用ＴＦＴ素子１１６のドレイン電極に圧力検知素子１２０が接続されている。

　圧力検知素子１２０は、選択用ＴＦＴ素子１１６のドレイン電極に接続された出力用素子１１７と、この出力用素子１１７のゲート電極に接続された圧力センサ（圧力検出装置）１１８とを含む。出力用素子１１７は、加えられた過重を検知する検知用スイッチング素子として機能する。出力用素子１１７は、選択用ＴＦＴ素子１１６のドレイン電極に接続されたソース電極と、ソース配線１１１に接続されたドレイン電極と、圧力センサ１１８の下部電極に接続されたゲート電極とを含む。なお、選択用ＴＦＴ素子１１６のソース電極が接続されたソース配線１１１は、出力用素子１１７のドレイン電極が接続されたソース配線１１１と隣り合う他のソース配線１１１である。

　ここで、選択用ＴＦＴ素子１１６のＯＮ／ＯＦＦは、時分割で適宜切り替えられ、制御部１０５は、選択された選択用ＴＦＴ素子１１６に接続された圧力検知素子１２０からの出力を検知する。具体的には、圧力検知素子１２０からの電気特性としての電流量を検知する。このように、制御部１０５は、上部電極および下部電極とによって規定される電気特性としての電流量を検知する検知部としても機能する。

　出力用素子１１７の出力は、出力用素子１１７のゲート電極に印加される電圧によって変動する。このゲート電極に印加される電圧は、ゲート電極に接続された圧力センサ１１８の下部電極の電位によって決定される。圧力センサ１１８の下部電極の電位は、もう一方の上部電極との間の容量によって決定される。上部電極と下部電極との間の容量は、上部電極が設けられた基板に加えられる押圧力によって変動する。すなわち、制御部１０５は、出力用素子１１７からの電流量から基板に加えられる押圧力を検知することができる。

　図２は、対向基板１５０側から液晶表示装置１００の一部を平面視した平面図である。この図２に示すように、対向基板１５０は、カラーフィルタ基板１５１と、このカラーフィルタ基板１５１の下面に配置された対向電極１５２とを含む。

　カラーフィルタ基板１５１は、格子状に形成されたブラックマトリックス１５５と、このブラックマトリックス１５５の枠内に形成され、赤色、緑色、青色のそれぞれの色の着色感材からなる着色層１５３とを含む。なお、１つの画素１１０の上方に１つの着色層１５３が配置されている。

　対向電極１５２は、たとえば、ＩＴＯ（Indium　Tin　Oxide：インジウム酸化スズ）から形成された透明電極である。

　図３は、対向基板１５０下に位置するＴＦＴアレイ基板（アクティブマトリックス基板）１３０の平面図であり、この図３および上記図２において、ソース配線１１１およびゲート配線１１２は、ブラックマトリックス１５５下に位置している。そして、選択用ＴＦＴ素子１１６および圧力検知素子１２０は、画素電極１１４に対してＴＦＴ素子１１５と反対側に配置されている。

　この図３に示すように、選択用ＴＦＴ素子１１６は、半導体層１２３と、半導体層１２３およびソース配線１１１を接続するソース電極１２１と、センサ用ゲート配線１１３に接続されたゲート電極１２２と、ドレイン電極１２５とを備える。

　出力用素子１１７のソース電極１８３と、選択用ＴＦＴ素子１１６のドレイン電極１２５とは、接続配線１２４によって接続されている。なお、本実施の形態においては、選択用ＴＦＴ素子１１６の半導体層１２３と、出力用素子１１７の半導体層１８０とを切り離し、選択用ＴＦＴ素子１１６のドレイン電極１２５と、出力用素子１１７のソース電極１８３とを接続配線１２４で接続しているが、ドレイン電極１２５とソース電極１８３とを接続するように半導体層１２３と、半導体層１８０とを一体としてもよい。

　図４は、図２のＩＶ－ＩＶ線における断面を模式的に示す断面図である。なお、図４および後述する図５、図６等に示す断面図は、説明の便宜を図るため簡略化した断面図であり、各図における縦横比等は正確なものではない。

　図４に示すように、液晶表示装置１００は、ＴＦＴアレイ基板１３０と、ＴＦＴアレイ基板１３０と対向するように間隔をあけて配置された対向基板１５０と、対向基板１５０およびＴＦＴアレイ基板１３０の間に充填された液晶層（表示媒体層）１６０とを備える。なお、ＴＦＴアレイ基板１３０と対向基板１５０の間には、ＴＦＴアレイ基板１３０および対向基板１５０の間隔を所定の間隔に維持するスペーサ１６１が形成されている。

　液晶表示装置１００は、対向基板１５０の上面に配置される偏光板と、ＴＦＴアレイ基板１３０の下面に配置される偏光板およびバックライトユニットとをさらに備える。

　対向基板１５０の上面に配置される偏光板の偏光方向と、ＴＦＴアレイ基板１３０下に配置される偏光板の偏光方向とは直交するように、各偏光板が配置される。バックライトユニットは、ＴＦＴアレイ基板１３０に向けて光を照射している。なお、このバックライトユニットおよび上記２つの偏光板は、図示されていない。

　対向基板１５０は、主表面を有するガラス基板１５６と、ガラス基板１５６の主表面に形成されたカラーフィルタ基板１５１と、このカラーフィルタ基板１５１下に形成された対向電極１５２とを含む。

　ＴＦＴアレイ基板１３０は、主表面（第１主表面）を有するガラス基板（第１基板）１４０と、ガラス基板１４０の上方に位置する画素電極１１４とを含み、このガラス基板１４０の主表面上にはＴＦＴ素子（スイッチング素子）１１５が形成されている。

　ガラス基板１４０の主表面上には、シリコン酸化層（ＳｉＯ₂層）、シリコン窒化層（ＳｉＮ）、およびシリコン酸窒化層（ＳｉＮＯ層）等の絶縁層から形成された下地層１３１が形成されている。この下地層１３１の膜厚は、たとえば、０ｎｍ以上５００ｎｍ以下とされ、好ましくは、０ｎｍ以上４００ｎｍ以下とされる。

　ＴＦＴ素子１１５は、下地層１３１の上面上に形成された半導体層（第１半導体層）１３２と、この半導体層１３２を覆うように形成されたゲート絶縁層（第１ゲート絶縁層）１３３と、ゲート絶縁層１３３の上面上に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを含む。

　ゲート電極１３４は、ゲート絶縁層１３３の上面上であって、半導体層１３２の上方に位置している。ドレイン電極１３７は、ゲート電極１３４と間隔をあけて配置されている。ソース電極１３８は、ゲート電極１３４に対してドレイン電極１３７と反対側に位置している。ソース電極１３８は、ソース配線１１１に接続されており、ドレイン電極１３７は、画素電極１１４に接続されている。

　ゲート電極１３４に所定の電圧が印加されることで、ＴＦＴ素子１１５がＯＮとなり、ソース配線１１１およびソース電極１３８に所定の電圧が印加されることで、ドレイン電極１３７および画素電極１１４に所定の電圧が印加される。

　画素電極１１４に印加される電圧をＴＦＴ素子１１５が切り替えることで、画素電極１１４と、対向電極１５２との間に位置する液晶層１６０内の液晶の向きを制御する。液晶の向きを切り替えることで、バックライトユニットからの光が対向基板１５０の上面に配置された偏光板を通過する状態と対向基板１５０の上面に配置された偏光板によって遮光される状態とが切り替えられる。

　半導体層１３２は、たとえば、連続粒界結晶シリコン膜等が採用されており、半導体層１３２の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、半導体層１３２の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ以下程度とされる。

　ゲート絶縁層１３３は、たとえば、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されている。ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。

　ゲート電極１３４は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属層、または、これらを含む合金、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の元素を含む化合物等から形成された導電層とされている。ゲート電極１３４の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、ゲート電極１３４の膜厚は、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。

　ゲート電極１３４を覆うように、ゲート絶縁層１３３の上面上には、層間絶縁層１３５が形成されている。層間絶縁層１３５は、たとえば、ＳｉＯ₂、ＳｉＮ、およびＳｉＮＯ等の絶縁層から形成されている。層間絶縁層１３５の膜厚は、たとえば、１００ｎｍ以上１０００ｎｍ以下とされ、層間絶縁層１３５の膜厚は、好ましくは、１００ｎｍ以上７００ｎｍ以下とされる。

　ソース配線１１１は、層間絶縁層１３５の上面上に位置しており、ソース電極１３８はソース配線１１１に接続されている。ドレイン電極１３７も、層間絶縁層１３５の上面に達するように形成されている。

　ソース配線１１１、ソース電極１３８およびドレイン電極１３７は、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、チタン（Ｔｉ）等の金属層または、これらの金属層を順次積層して形成された積層金属層としてもよい。これらソース配線１１１等の膜厚は、たとえば、３００ｎｍ以上１０００ｎｍ以下とされ、ソース配線１１１等の膜厚は、好ましくは、４００ｎｍ以上８００ｎｍ以下とされる。

　層間絶縁層１３５の上面上には、ソース配線１１１を覆うように、上層絶縁層（電極間絶縁層）１３６が形成されている。上層絶縁層１３６は、ＳｉＯ₂、ＳｉＮ、およびＳｉＮＯ等の絶縁層から形成されている。上層絶縁層１３６の膜厚は、たとえば、５０ｎｍ以上５００ｎｍ以下とされ、上層絶縁層１３６の膜厚は、好ましくは、５０ｎｍ以上２００ｎｍ以下とされる。

　画素電極１１４は、上層絶縁層１３６の上面上に形成されている。画素電極１１４は、ＩＴＯ等の透明導電層から形成されている。

　図５は、図２に示すＶ－Ｖ線における断面図である。この図５に示すように、ガラス基板１４０の主表面上には、下地層１３１が形成されており、この下地層１３１の上面上に出力用素子１１７が形成されている。

　出力用素子１１７は、下地層１３１上に形成された半導体層１８０と、半導体層１８０を覆うように形成されたゲート絶縁層１３３と、ゲート絶縁層１３３の上面のうち、半導体層１８０の上方に位置する部分に形成されたゲート電極１８１と、半導体層１８０に接続されたソース電極１８３およびドレイン電極１８２とを備える。

　ソース電極１８３は、ゲート電極１８１と間隔をあけて配置され、ドレイン電極１８２は、ゲート電極１８１に対してソース電極１８３と反対側に配置されている。

　層間絶縁層１３５は、ゲート電極１８１を覆うようにゲート絶縁層１３３の上面上に形成されている。

　ドレイン電極１８２は、ゲート絶縁層１３３、層間絶縁層１３５を貫通し、層間絶縁層１３５の上面に形成されたソース配線１１１に接続されている。ソース電極１８３も、ゲート絶縁層１３３および層間絶縁層１３５を貫通し、層間絶縁層１３５の上面に達するように形成されている。

　層間絶縁層１３５の上面には、下部電極１７２および接続配線１２４が形成されている。接続配線１２４は、図３に示す選択用ＴＦＴ素子１１６のドレイン電極１２５に接続されている。下部電極１７２は、コンタクト１８４によって、ゲート電極１８１に接続されている。このため、ゲート電極１８１に印加される電圧は、下部電極１７２の電位によって決定される。

　下部電極１７２上には、上層絶縁層１３６が形成されている。下部電極１７２は、平坦面状に形成されている。上層絶縁層１３６のうち、少なくとも下部電極１７２上に位置する部分は、下部電極１７２の上面に沿って、平坦面状に形成されている。

　圧力センサ（圧力検出装置）１１８は、上記下部電極１７２と、この下部電極１７２の上方に位置する上部電極１７１とを含む。

　本実施の形態においては、上部電極１７１は、対向基板１５０に形成されており、上部電極１７１は、カラーフィルタ基板１５１の下側に形成された突起部１７０と、この突起部１７０の表面を覆うように形成された対向電極１５２とによって形成されている。

　突起部１７０は、たとえば、アクリル樹脂や可塑性樹脂などの弾性変形可能な材料で形成されている。突起部１７０は弾性変形可能な導電性樹脂で形成してもよい。

　突起部１７０の高さは、たとえば、１μｍ以上１０μｍ以下とする。突起部１７０の高さは、好ましくは、１．５μｍ以上５μｍ以下とする。

　この図５に示す例においては、対向電極１５２のうち、突起部１７０の頂点部に位置する部分が、上層絶縁層１３６に接触している。

　本実施の形態においては、突起部１７０は、突出方向に対して垂直な断面では、円形状となるように形成され、突起部１７０の表面は、滑らかな湾曲面状とされている。さらに、図２に示すように、突起部１７０は、間隔をあけて複数形成されている。

　突起部１７０の形状としては、上記のような形状に限られない。たとえ、複数の圧力センサ１１８の下部電極１７２に亘って延びるように突起部１７０を形成してもよい。また、突起部１７０の形状としては、断面形状が円形形状のものに限られず、さらに、外表面がなめらかな湾曲面に限られない。

　図６は、対向基板１５０が押圧されたときの液晶表示装置１００の断面図である。この図６に示すように、ペンや人の指によって押圧されると、対向基板１５０のうち、押圧された部分およびその近傍がたわむ。

　ガラス基板１５６がたわむことで、上部電極１７１が下部電極１７２に近づく。上部電極１７１が下部電極１７２に近づくことで、上部電極１７１が上層絶縁層１３６に押圧され、突起部１７０が弾性変形し、上部電極１７１が下部電極１７２に沿って変形する。

　図７は、上部電極１７１が上層絶縁層１３６と接触する領域を模式的に示す平面図である。この図７において、領域Ｒ１は、図７中の破線によって囲われた領域であり、領域Ｒ２は、実線で囲われた領域である。領域Ｒ１は、対向基板１５０が押圧されていない状態（初期状態）における上部電極１７１と、上層絶縁層１３６との接触領域を示す。

　領域Ｒ２は、図６に示す状態における上部電極１７１と、上層絶縁層１３６との接触領域を示す。この図７に示すように、上部電極１７１が僅かに変位することで、上部電極１７１と上層絶縁層１３６の接触面積が非常に大きくなる。

　上部電極１７１が上層絶縁層１３６と接触した部分では、上部電極１７１と下部電極１７２とは、いずれも上層絶縁層１３６に接触しており、上部電極１７１と下部電極１７２と間の間隔は、上層絶縁層１３６の厚み分となる。

　具体的には、上部電極１７１の表面上に位置する対向電極１５２と、下部電極１７２との間の距離が、上層絶縁層１３６の厚み分となる。

　これにより、図７に示す状態における上部電極１７１および下部電極１７２によって規定される容量は、図６に示す初期状態における上部電極１７１および下部電極１７２によって規定される容量よりも遥かに大きくなる。

　図８は、本実施の形態に係る圧力センサ１１８の特性と、比較例としての圧力センサの特性とを比較するグラフである。

　なお、この図８に示すグラフにおいて、横軸は、上部電極のストローク量を示し、縦軸は、上部電極および下部電極間の容量変化率を示す。グラフの実線Ｌ１は、本実施の形態に係る圧力センサの特性を示し、破線Ｌ２は、比較例の圧力センサの特性を示す。

　図９は、比較例としての圧力センサを備えた表示装置を示す断面図である。この図９に示す比較例の圧力センサは、本実施の形態に係る圧力センサ１１８と異なり、突起部１７０を含まない。このため、比較例の圧力センサは、カラーフィルタ基板１５１の下面に平坦面状に形成された対向電極１５２と、下部電極１７２とを備える。

　なお、比較例における対向基板１５０と、ＴＦＴアレイ基板１３０との間の距離と、本実施の形態における対向基板１５０とＴＦＴアレイ基板１３０との間の距離をいずれも、３．３μｍとする。

　この比較例において、対向基板１５０が押圧されると、対向電極１５２が下部電極１７２に向けて近接する。そして、対向電極１５２と下部電極１７２との間の距離が小さくなることで、対向電極１５２と下部電極１７２との間の容量が大きくなる。

　そして、上記図８に示すように、上部電極の変位量（ストローク量）が小さいときには、比較例の圧力センサの容量変動率は、本実施の形態に係る圧力センサ１１８の容量変動率よりも小さい。

　比較例に係る圧力センサでは、対向基板１５０に加えられる押圧力が小さいときには、正確に容量の変動を検知することが困難であり、加えられた圧力を正確に検知することが困難なものとなっている。

　その一方で、図８に示すように、本実施の形態に係る圧力センサ１１８においては、上部電極のストローク量が小さい場合でも、容量変化率が大きいことが分かる。このため、本実施の形態に係る圧力センサ１１８においては、上部電極のストローク量が小さい場合でも、図５に示すゲート電極１８１に印加する電圧を大きく変動させることができる。これにより、制御部が加えられた押圧力を正確に加えられた押圧力を検知することができる。

　比較例の圧力センサは、ストローク量が所定値を超えると、急激に容量変化率が大きくなる。容量が急激に変化する範囲では、上部電極と下部電極との間が僅かに縮んだときでも、容量が急激に変化する。このため、容量が急激に変化する範囲では、出力用素子のゲート電極に印加される電圧も急激に変化し、出力用素子１１７からの電流量も大きく変動する。このため、制御部は、正確な押圧力を算出することは困難である。

　その一方で、本実施の形態に係る圧力センサ１１８は、ストローク量が大きくなっても、容量変化率は略一定である。このように、本実施の形態に係る圧力センサ１１８においては、容量の変化率が略一定であるので、上部電極および下部電極間の容量から加えられた圧力を算出し易く、加えられた圧力を正確に算出することができる。

　このように、本実施の形態に係る圧力センサ１１８は、下部電極１７２と、この下部電極１７２から間隔をあけて配置されると共に、下部電極と対向するように配置された上部電極１７１と、上部電極１７１および下部電極１７２の間に形成された上層絶縁層（絶縁層）１３６とを備え、上部電極１７１が弾性変形可能な突起部１７０の表面上に形成されている。突起部１７０が上層絶縁層１３６と当接し、さらに上層絶縁層１３６に押圧されることで、突起部１７０上の対向電極１５２が下部電極１７２に沿うように変形する。そして、下部電極１７２と上部電極１７１との間の容量は、所定の大きさで一定の変化率を保って変化する。このため、出力用素子１１７からの電流量を検知することで、上部電極１７１および下部電極１７２間の容量を検知することができ、加えられた圧力を正確に算出することができる。

　このように、本実施の形態１に係る液晶表示装置１００においては、容量変動を正確に出力することができる圧力センサ１１８を搭載しているため、対向基板１５０が大きく撓まなくても、対向基板１５０に加えられた押圧力を正確に算出することができる。これにより、対向基板１５０のガラス基板１５６の厚さをガラス基板１４０よりも厚く形成したとしても、加えられた押圧力を算出することができる。このため、対向基板１５０の剛性を高めることができる。

　なお、ガラス基板１４０は、バックライトユニット等によって支持されているため、ガラス基板１４０の厚さをガラス基板１５６よりも薄くしたとしてもＴＦＴアレイ基板１３０の変形は抑制されている。なお、図８の実線で示された圧力センサ１１８の特性は一例である。このため、図８に示すように、上部電極のストローク量が大きくなると、容量変化率が一次関数的に増大する必要はない。部分的に、容量変化率の増加率が異なったり、容量変化率が曲線状となるように変化してもよい。

　図５において、半導体層１８０は、図４に示す半導体層１３２と同様に、ゲート絶縁層１３３の上面上に形成されており、半導体層１８０は、半導体層１３２と同質（同一）の材料から形成され、実質的に同一の膜厚とされている。具体的には、たとえば、連続粒界結晶シリコン膜等が採用されており、半導体層１３２の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、半導体層１３２の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ以下程度とされる。

　ゲート電極１８１も、図４に示すゲート電極１３４と同様に、ゲート絶縁層１３３上に形成されている。さらに、ゲート電極１８１は、ゲート電極１３４と同質（同一）の材料から形成され、ゲート電極１８１の膜厚も、ゲート電極１３４と実質的に一致している。

　ドレイン電極１８２、ソース電極１８３、下部電極１７２およびコンタクト１８４は、図４に示すドレイン電極１３７およびソース電極１３８と同一の積層金属膜が採用されている。

　このように、出力用素子１１７の構造は、ＴＦＴ素子１１５と略同一であるため、出力用素子１１７の各部材は、ＴＦＴ素子１１５の各部材を形成するときに同時に形成することができる。さらに、圧力センサ１１８の下部電極も、ＴＦＴ素子１１５のドレイン電極１３７およびソース電極１３８を形成する際に同時に形成することができる。

　このため、ＴＦＴアレイ基板１３０の製造工程数が増加せず、製造コストの増加を抑制することができる。

　図１０から図２１を用いて、本実施の形態に係る液晶表示装置１００の製造方法について説明する。

　液晶表示装置１００を製造するときには、まず、ＴＦＴアレイ基板１３０と対向基板１５０とを各々独立に形成する。その後、ＴＦＴアレイ基板１３０の上面に液晶層を塗布し、その後、対向基板１５０をＴＦＴアレイ基板１３０の上方に配置してＴＦＴアレイ基板１３０を形成する。

　そこで、まず、ＴＦＴアレイ基板１３０の製造方法について説明する。
　図１０は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。図１０に示すように、ガラス基板１４０を準備する。その後、ガラス基板１４０の主表面上に、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層を堆積して下地層１３１を形成する。

　図１１は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図１１においては、まず、非晶質半導体層を形成する。非晶質半導体膜の材質としては、導電性が半導体であれば特に限定されず、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム－ヒ素（ＧａＡｓ）等が挙げられるが、なかでも廉価性及び量産性の観点から、シリコンが好ましい。非晶質半導体膜の形成方法としては特に限定されず、例えば、ＣＶＤ法等によりアモルファスシリコン（ａ－Ｓｉ）膜を形成する方法が挙げられる。

　その後、上記非晶質半導体層に触媒元素を添加する。触媒元素は、非晶質半導体膜の結晶化を助長するものであり、これにより、半導体層の連続粒界結晶シリコン化が可能となり、ＴＦＴの高性能化に繋がる。触媒元素としては、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅、金等が挙げられ、上記群より選ばれた少なくとも１種の元素を含むことが好ましく、なかでもＮｉが好適に用いられる。触媒元素の添加方法としては特に限定されず、抵抗加熱法、塗布法等が挙げられる。

　その後、非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。結晶化の方法としては、アニール処理により結晶化させる固相結晶成長（Ｓｏｌｉｄ
ＰｈａｓｅＣｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＳＰＣ）法、ＳＰＣ法とエキシマレーザ光等の照射により溶融再結晶化させるレーザーアニール法とを組み合わせた方法が好適である。

　このように、連続粒界結晶シリコン層を形成した後、この連続粒界結晶シリコン層をフォトリソグラフィ法等によりパターニングして半導体層１３２および半導体層１８０を形成する。なお、この第２工程において、図３に示す半導体層１２３も形成される。なお、半導体層１８０および半導体層１２３を連続粒界結晶シリコン層で形成する例について説明したが、半導体層１８０および半導体層１２３としては、連続粒界結晶シリコン層に限られず、適宜、他の材料を選択してもよい。

　図１２は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図１２に示すように、ＳｉＯ₂、ＳｉＮ、およびＳｉＮＯ等の絶縁層をＣＶＤ法等で半導体層１８０および半導体層１３２を覆うように、下地層１３１上に形成する。これにより、ゲート絶縁層１３３が形成される。

　図１３は、ＴＦＴアレイ基板１３０の製造工程の第４工程を示す断面図である。この図１３に示すように、スパッタ法、ＣＶＤ法等を用いて、積層金属層を堆積させた後、フォトリソグラフィ法等によりパターニングすることにより、ゲート電極１３４およびゲート電極１８１が形成される。

　ゲート電極１３４は、ゲート絶縁層１３３の上面のうち、半導体層１３２の上方に位置する部分に形成される。ゲート電極１８１は、ゲート絶縁層１３３の上面のうち、半導体層１８０の上方に位置する部分に形成される。

　なお、この第４工程において、図２に示すゲート配線１１２、センサ用ゲート配線１１３およびゲート電極１２２も形成される。

　図１４は、ＴＦＴアレイ基板１３０の製造工程の第５工程を示す断面図である。この図１４に示すように、ゲート電極１３４およびゲート電極１８１を覆うように、ゲート絶縁層１３３の上面に層間絶縁層１３５を形成する。

　図１５は、ＴＦＴアレイ基板１３０の製造工程の第６工程を示す断面図である。この図１５に示すように、層間絶縁層１３５およびゲート絶縁層１３３をドライエッチング等でパターニングして、コンタクトホール１６２～１６６を形成する。

　コンタクトホール１６２およびコンタクトホール１６３は半導体層１３２に達するように形成され、コンタクトホール１６４およびコンタクトホール１６６は、半導体層１８０に達するように形成される。コンタクトホール１６５は、ゲート電極１８１の上面に達するように形成される。

　図１６は、ＴＦＴアレイ基板１３０の製造工程の第７工程を示す断面図である。この図１６において、金属層をスパッタリングにより成膜する。この際、金属層は、図１５に示すコンタクトホール１６２～コンタクトホール１６６内にも入り込む。

　なお、ドレイン電極１３７，１８２、ソース電極１３８，１８３、下部電極１７２、コンタクト１８４および接続配線１２４を積層金属層から構成する場合には、複数の金属層をスパッタリングにより、順次積層する。

　そして、成膜した金属層または積層金属層をパターニングして、ドレイン電極１３７，１８２、ソース電極１３８，１８３、下部電極１７２、コンタクト１８４および接続配線１２４を形成する。

　なお、この第７工程において、図２に示すソース配線１１１と、選択用ＴＦＴ素子１１６のソース電極１２１およびドレイン電極１２５も形成される。

　その後、上記図４および図５に示すように、上層絶縁層１３６を形成する。具体的には、シリコン窒化層（ＳｉＮ層）を、たとえば、２００ｎｍ程度、プラズマ化学気相成長法により形成する。その後、上層絶縁層１３６をパターニングし、ドレイン電極１３７の一部を露出させるコンタクトホールを形成する。そして、ＩＴＯ膜を形成し、このＩＴＯ膜をパターニングして画素電極１１４を形成する。

　なお、スペーサ１６１をＴＦＴアレイ基板１３０に形成する場合には、アクリル樹脂等の樹脂層を上層絶縁層１３６の上面上に形成し、この樹脂層をパターニングして、スペーサ１６１を形成する。なお、スペーサ１６１の高さは、４μｍ程度とされる。これにより、ＴＦＴアレイ基板１３０を形成することができる。

　このように、本実施の形態に係るＴＦＴアレイ基板１３０の製造方法によれば、ＴＦＴ素子１１５の半導体層、ゲート電極、ソース電極およびドレイン電極を形成すると共に、選択用ＴＦＴ素子１１６、出力用素子１１７の半導体層等を形成することができると共に、圧力センサの下部電極をも形成することができる。このため、製造工程数の増大が抑制されている。

　図１７から図２１を用いて、対向基板１５０の製造方法について説明する。図１７は、対向基板１５０の製造工程の第１工程を示す断面図である。

　この図１７に示すように、主表面を有するガラス基板１５６を準備する。そして、ガラス基板１５６の主表面上に、たとえば、例えばスピンコート等によって１～１０μｍ程度の厚みを持った高遮光性樹脂層を形成する。好ましくは、２～５μｍ程度とする。その後、露光、現像、洗浄、ポストベークする。これにより、ガラス基板１５６の主表面に、図２に示すブラックマトリックス１５５が形成される。なお、樹脂の材料としては、一般的な黒色感光性樹脂用として用いられているアクリル樹脂のような感光性樹脂であればネガ型でもポジ型でもよい。なお、ブラックマトリックス１５５に導電性を持たせる場合には、導電性の樹脂材料やチタン（Ｔｉ）等の金属材料からブラックマトリックス１５５を形成する。

　図１８は、ガラス基板１５６の製造工程の第２工程を示す断面図である。この図１８において、ブラックマトリックス１５５は、例えば６０μｍ×１００μｍ程度の開口部を有し幅２０μｍ程度の格子状のパターンである。インクジェット方式で、ブラックマトリックス１５５の開口部に、着色層１５３のインクを塗布する。このようにして、カラーフィルタ基板１５１がガラス基板１５６の主表面上に形成される。なお、着色層１５３の膜厚は、たとえば、１～１０μｍ程度、好ましくは、２～５μｍ程度とする。

　図１９は、対向基板１５０の製造工程の第３工程を示す断面図である。この図１９に示すように、たとえば、アクリル樹脂等の可塑性樹脂層１５７を、たとえば、１～１０μｍ程度形成する。なお、好ましくは、１．５～５μｍ程度とする。たとえば、可塑性樹脂層１５７の膜厚を３．５μｍとする。

　図２０は、対向基板１５０の製造工程の第４工程を示す断面図である。この図２０に示すように、可塑性樹脂層１５７をフォトリソグラフィによりパターニングして、樹脂パターン１５８を形成する。図２１は、対向基板１５０の製造工程の第５工程を示す断面図であり、この図２１において、樹脂パターン１５８にアニール処理（樹脂アニール）を施して、突起部１７０を形成する。

　具体的には、樹脂パターン１５８が形成されたガラス基板１５６をオーブンに挿入し、たとえば、１００℃以上３００℃以下の温度でアニール処理を施す。なお、アニール処理温度は、好ましくは、１００℃以上２００℃以下とする。たとえば、オーブンにて２２０℃で６０分程度ベークする。

　樹脂パターン１５８にアニール処理を施すことで、表面の樹脂が流れ、表面が滑らかな突起部１７０が形成される。

　なお、可塑性樹脂層１５７の膜厚を、３．５μｍとし、パターニングされた樹脂パターン１５８を２２０℃で６０分のアニール処理を施すと、突起部１７０の高さは、３．４μｍ程度となる。

　その後、突起部１７０を覆うように、ＩＴＯ層等の透明導電層を塗布して、対向電極１５２を形成する。なお、対向電極１５２の膜厚は、たとえば、５０ｎｍ以上４００ｎｍ以下程とされる。対向電極１５２の膜厚は、好ましくは、５０ｎｍ以上２００ｎｍ以下程度とする。たとえば、対向電極１５２の膜厚を２００ｎｍとする。

　このように、突起部１７０上に、対向電極１５２を形成することで、上部電極１７１が形成される。なお、対向基板１５０にスペーサ１６１を形成する場合には、アクリル樹脂等の樹脂層を対向電極１５２の上面上に形成し、この樹脂層をパターニングして、スペーサ１６１を形成する。なお、スペーサ１６１の高さは、４μｍ程度とされる。このようにして、対向基板１５０が形成される。

　そして、ＴＦＴアレイ基板１３０の上面に液晶層を塗布し、さらに、ＴＦＴアレイ基板１３０の上方に対向基板１５０を配置する。

　この際、対向電極１５２の上方に上部電極１７１が位置するように、ＴＦＴアレイ基板１３０および対向基板１５０を積層する。その後、各種工程を経ることで、図４および図５に示す液晶表示装置１００を形成することができる。

　このようにして得られた液晶表示装置１００において、ＴＦＴアレイ基板１３０側から１Ｎ程度の力を加えたところ、押圧力を加えていない状態の６倍の静電容量を検知することができた。さらに、静電容量は、押圧し始めてから、１Ｎまで押圧するまでの間、押圧力に対して静電容量が一次関数的に増加した。

　（実施の形態２）
　図２２から図２６を用いて、本発明の実施の形態２に係る圧力センサ１１８および液晶表示装置１００について説明する。

　図２２から図２６に示す構成のうち、上記図１から図２１に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図２２は、本実施の形態２に係る液晶表示装置１００の断面図であり、ＴＦＴ素子１１５を示す断面図である。図２３は、本実施の形態２に係る液晶表示装置１００の断面図であり、出力用素子１１７における断面図である。

　この図２２および図２３に示すように、液晶表示装置１００は、ＴＦＴ素子１１５および出力用素子１１７を備え、ＴＦＴ素子１１５および出力用素子１１７を覆うように、層間絶縁層１３５が形成されている。

　ＴＦＴ素子１１５のドレイン電極１３７およびソース電極１３８の上端部と、出力用素子１１７のドレイン電極１８２およびソース電極１８３の上端部と、コンタクト１８４の上端部と、ソース配線１１１と、接続配線１２４とは、層間絶縁層１３５の上面に位置している。

　コンタクト１８４の上端部には、パッド部１８５が形成されており、液晶表示装置１００は、パッド部１８５と、ＴＦＴ素子１１５のドレイン電極１３７およびソース電極１３８の上端部と、出力用素子１１７のドレイン電極１８２およびソース電極１８３の上端部と、コンタクト１８４の上端部と、ソース配線１１１と、接続配線１２４とを覆うように形成された層間絶縁層１３９を備えている。

　この層間絶縁層１３９の上面には、反射電極１８７と、この反射電極１８７に接続された下部電極１８９とが形成されている。反射電極１８７と下部電極１８９とは、一体的に接続されている。

　下部電極１８９および反射電極１８７とパッド部１８５とは、接続部１８６によって接続されている。パッド部１８５は、コンタクト１８４によってゲート電極１８１に接続されている。このように、下部電極１８９は、ゲート電極１８１に接続されている。

　下部電極１８９および反射電極１８７上には、上層絶縁層１３６が形成されている。下部電極１８９は、平坦面状に形成されている。上層絶縁層１３６のうち、下部電極１８９の上面上に位置する部分は、下部電極１８９の上面に沿って平坦面状に形成されている。

　図２２に示す画素電極１１４は、上層絶縁層１３６上に形成されており、上層絶縁層１３６および層間絶縁層１３９を貫通して、ドレイン電極１３７に接続されている。

　下部電極１８９の上方に位置する対向基板１５０の下面には、上部電極１７１が形成されている。なお、本実施の形態２においても、上部電極１７１は、カラーフィルタ基板１５１の下面に形成された突起部１７０と、この突起部１７０の表面上に形成された対向電極１５２とを含む。

　本実施の形態２に係る液晶表示装置１００においても、対向基板１５０が押圧されることで、上部電極１７１が上層絶縁層１３６とが接触し、突起部１７０が変形する。具体的には、上部電極１７１が下部電極１８９に沿うように変形する。そして、突起部１７０上に形成された対向電極１５２と、下部電極１８９とが、上層絶縁層１３６を挟んで対向する面積が急激に増大し、下部電極１８９の電位が大きく変動する。そして、ゲート電極１８１に印加される電圧が大きく変動させることができる。

　本実施の形態２に係る液晶表示装置１００の製造方法について図２４から図２６を用いて説明する。

　なお、本実施の形態２に係る液晶表示装置１００のＴＦＴアレイ基板１３０は、上記実施の形態１に係る液晶表示装置１００のＴＦＴアレイ基板１３０の製造工程と一部重複している。具体的には、図１０に示す製造工程から図１４に示す製造工程は、本実施の形態におけるＴＦＴアレイ基板１３０の製造工程と共通している。

　図２４は、本実施の形態２に係る液晶表示装置１００のＴＦＴアレイ基板１３０の製造工程であって、図１４に示す製造工程後の製造工程を示す断面図である。

　この図２４に示すように、層間絶縁層１３５およびゲート絶縁層１３３をパターニングして、複数のコンタクトホールを形成する。その後、金属層または積層金属層を層間絶縁層１３５上に形成する。

　金属層または積層金属層をパターニングして、ドレイン電極１３７、ソース電極１３８、ドレイン電極１８２、コンタクト１８４、ソース電極１８３、パッド部１８５および接続配線１２４を形成する。なお、ソース配線１１１やパッド部１８５は、層間絶縁層１３５の上面上に形成される。

　図２５は、図２４に示すＴＦＴアレイ基板１３０の製造工程後の製造工程を示す断面図である。この図２５に示すように、ソース配線１１１およびパッド部１８５を覆うように、層間絶縁層１３９を形成する。

　そして、層間絶縁層１３９をパターニングする。この際、接続部１８６が形成される部分にコンタクトホールを形成すると共に、層間絶縁層１３９の上面のうち、反射電極１８７が位置する予定の部分に凹凸部を形成する。

　このように、層間絶縁層１３９をパターニングした後、層間絶縁層１３９の上面上にアルミニウム（Ａｌ），銀（Ａｇ），モリブデン（Ｍｏ）等の金属層、アルミニウム（Ａｌ），銀（Ａｇ），モリブデン（Ｍｏ）等の金属元素を含む金属化合物層、またはアルミニウム（Ａｌ）層，銀（Ａｇ）層，モリブデン（Ｍｏ）層を積層して形成された積層金属層のいずれかを形成する。

　層間絶縁層１３９の上面に金属層や積層金属層を形成することで、層間絶縁層１３９に形成されたコンタクトホール内に、接続部１８６が形成される。

　そして、金属層や積層金属層をパターニングすることで、下部電極１８９および反射電極１８７が形成される。

　なお、層間絶縁層１３９の上面のうち、反射電極１８７が形成される部分には、予め凹凸部が形成されているため反射電極１８７は、この凹凸部の表面に沿って凹凸状に形成される。

　図２６は、図２５に示す製造工程後におけるＴＦＴアレイ基板１３０の製造工程を示す断面図である。

　この図２６に示すように、下部電極１８９およ反射電極１８７を覆うように、層間絶縁層１３９上に、上層絶縁層１３６を形成する。

　その後、上層絶縁層１３６および層間絶縁層１３９をパターニングして、上層絶縁層１３６の上面からドレイン電極１３７の上端部に達するコンタクトホールを形成する。コンタクトホールを形成した後、上層絶縁層１３６の上面にＩＴＯ膜を形成し、このＩＴＯ膜をパターニングして、画素電極１１４を形成する。このようにして、図２２および図２３に示すＴＦＴアレイ基板１３０を形成する。

　このように、下部電極１８９と、この下部電極１８９に接続された接続部１８６は、反射電極１８７を形成する工程において、反射電極１８７と共に形成することができる。このため、本実施の形態においても、製造工程の増加を招くことなく、圧力センサ１１８の下部電極をＴＦＴアレイ基板１３０内に形成することができる。

　（実施の形態３）
　図２７から図３７を用いて、本発明の実施の形態３に係る圧力センサ１１８、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図２７から図３７に示す構成のうち、上記図１から図２６に示す構造と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図２７は、本実施の形態３に係る液晶表示装置１００の断面図であり、ＴＦＴ素子１１５を示す断面図である。図２８は、本実施の形態３に係る液晶表示装置１００の断面図であり、圧力センサ１１８を示す断面図である。

　この図２７に示すように、液晶表示装置１００は、ガラス基板１４０の主表面上に形成された下地層１４１と、この下地層１４１の上面上に形成された下地層１３１と、下地層１３１上に形成されたＴＦＴ素子１１５とを備える。

　下地層１４１は、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されている。下地層１４１の膜厚は、たとえば、０ｎｍより厚く５００ｎｍ以下とされている。下地層１４１の膜厚は、好ましくは、４００ｎｍ以下とされる。

　ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、ゲート絶縁層１３３を介して半導体層１３２の上方に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを備える。ゲート電極１３４は、ゲート絶縁層１３３上に形成された層間絶縁層１３５によって覆われている。ドレイン電極１３７およびソース電極１３８は、層間絶縁層１３５の上面に達するように形成されている。層間絶縁層１３５上には、上層絶縁層１３６が形成されており、この上層絶縁層１３６の上面上には、画素電極１１４が形成されている。画素電極１１４は、ドレイン電極１３７の上端部と接続されている。

　図２８に示すように、圧力センサ１１８は、下地層１４１の上面上に形成された下部電極１７２と、下部電極１７２の上方に位置し、下部電極１７２と対向するように配置された上部電極１７１とを含み、上部電極１７１下には、上部電極１７１が撓むように変形することを許容する凹部１４７が形成されている。なお、下部電極１７２は、下地層１３１によって覆われている。下部電極１７２は、平板状に形成されている。

　下地層１３１のうち、下部電極１７２上に位置する部分は、下部電極１７２の上面に沿って延び、平坦面状に形成されている。

　下部電極１７２には、コンタクト１４６が接続されており、このコンタクト１４６は、層間絶縁層１３５の上面に達するように形成されている。コンタクト１４６の上端部は、層間絶縁層１３５の上面に形成されたソース配線１１１に接続されている。

　上部電極１７１は、ゲート絶縁層１３３の上面上に形成されており、凹部１４７は、上部電極１７１と下部電極１７２との間であって、ゲート絶縁層１３３と下地層１３１との間に形成されている。

　上部電極１７１は、平板状に形成されている。ゲート絶縁層１３３のうち、上部電極１７１下に位置する部分は、上部電極１７１の下面に沿って延びており、平坦面状に形成されている。

　上部電極１７１には、接続配線１２４が接続されており、この接続配線１２４は、図１に示す選択用ＴＦＴ素子１１６のドレイン電極に接続されている。

　上層絶縁層１３６は、下部電極１７２に接続されたソース配線１１１および接続配線１２４を覆うように形成されている。

　本実施の形態３に係る液晶表示装置１００の対向基板１５０は、ガラス基板１５６と、このガラス基板１５６の下面に形成されたカラーフィルタ基板１５１と、このカラーフィルタ基板１５１の下面に形成された対向電極１５２と、この対向電極１５２の下面に形成された押圧部材１４５とを備える。押圧部材１４５は、アクリル樹脂等の樹脂によって形成されている。

　制御部１０５は、コンタクト１４６に接続されたソース配線１１１と、選択用ＴＦＴ素子１１６に接続されたソース配線１１１の出力とをセンシングする。

　これにより、制御部１０５は、上部電極１７１と、下部電極１７２との間の容量を検知することができる。制御部１０５は、上部電極１７１と下部電極１７２との間の容量の変動から、対向基板１５０に加えられた押圧力を算出する。

　ここで、使用者が対向基板１５０をペンや指で押圧すると、対向基板１５０のうち、押された部分が僅かに撓む。

　図２９は、対向基板１５０が押圧されたときにおける液晶表示装置１００の状態を模式的に示す断面図である。

　この図２９に示すように、押圧部材１４５がＴＦＴアレイ基板１３０の上面を押圧すると、上部電極１７１およびこの上部電極１７１下に位置するゲート絶縁層１３３が撓む。

　そして、上部電極１７１下に位置するゲート絶縁層１３３が下部電極１７２上に位置する下地層１３１と当接し、上部電極１７１が変形する。

　図３０は、上部電極１７１およびゲート絶縁層１３３が押圧部材１４５からの押圧力によって変形する前の状態における上部電極１７１およびゲート絶縁層１３３を示す断面図である。

　この図３０に示すように、上部電極１７１およびゲート絶縁層１３３には、穴部１７３，１７４が複数形成されている。なお、穴部１７３および穴部１７４は互いに連通するように形成されている。

　図３１は、上部電極１７１の平面図である。この図３１に示すように、上部電極１７１は、略正方形形状に形成され、上部電極１７１に形成された穴部１７３も、正方形形状に形成されている。穴部１７３は、上部電極１７１に均等に分布するように形成されている。上部電極１７１の一辺は、たとえば、３０μｍ程度とされ、穴部１７３の一辺は、たとえば、２μｍ程度とされている。なお、上部電極１７１の幅は、ゲート電極１３４の幅よりも広くなるように形成されている。このため、上部電極１７１は、外部からの押圧力によって変形し易くなっている。

　上部電極１７１の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下となるように形成されており、好ましくは、１００ｎｍ以上５００ｎｍ以下となるように形成されている。

　このように、上部電極１７１の辺の長さは、上部電極１７１の厚さに比べて遥かに大きくなるように形成されている。このため、上部電極１７１は、上部電極１７１の上面の中央部が押圧されると、容易に撓むように変形可能とされている。

　なお、上部電極１７１は、ゲート電極と同じ金属材料によって形成されており、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの金属層、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの元素を含む合金、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）を含む化合物によって形成されている。

　好ましくは、上部電極１７１およびゲート電極は、３７０ｎｍ程度のタングステン（Ｗ）層と、このタングステン（Ｗ）層上に形成された５０ｎｍ程度のＴａＮ（窒化タンタル）層とによって形成する。

　なお、上部電極１７１の形状としては、正方形形状に限られず、長方形であってもよく、五角形形状以上の多角形形状、円形形状、楕円形状等、各種形状を採用することができる。

　図３２は、押圧部材１４５からの押圧力によって、上部電極１７１およびゲート絶縁層１３３が変形した状態を示す断面図である。

　この図３２に示すように、ゲート絶縁層１３３および上部電極１７１は、凹部１４７内に入り込むように撓む。

　ここで、凹部１４７の開口縁部は、上部電極１７１の外周縁部よりも僅かに小さく、上部電極１７１の大部分は、凹部１４７に入り込むように撓む。

　凹部１４７は、半導体層１８０に形成された穴部と、下地層１３１の上面とによって形成されている。このため、凹部１４７の高さは、半導体層１８０の厚さと同じとなっている。半導体層１８０の厚さは、たとえば、２０ｎｍ以上２００ｎｍ以下とされており、好ましくは、３０ｎｍ以上７０ｎｍ以下となるように形成されている。上部電極１７１の一辺の長さは、凹部１４７の高さよりも遥かに大きい。

　このため、上部電極１７１およびゲート絶縁層１３３が僅かに変形することで、ゲート絶縁層１３３が下地層１３１の上面と当接する。

　さらに、押圧部材１４５によって上部電極１７１およびゲート絶縁層１３３が押圧されると、図３２示すように、ゲート絶縁層１３３のうち、凹部１４７内に位置する部分の大部分が、下地層１３１と当接する。

　この際、ゲート絶縁層１３３は、下地層１３１の上面に沿うように変形し、ゲート絶縁層１３３上に位置する上部電極１７１も下地層１３１に沿うように変形する。

　下地層１３１は、下部電極１７２の上面に沿って平坦面状に形成されているため、上部電極１７１は、下部電極１７２の形状に沿って平坦面状に変形する。

　このため、上部電極１７１の大部分と、下部電極１７２とは、ゲート絶縁層１３３および下地層１３１を挟み込み、上部電極１７１の大部分と下部電極１７２とは、ゲート絶縁層１３３および下地層１３１を介して互いに対向する。

　図３３は、図３２に示すように上部電極１７１が変形したときの上部電極１７１の平面図である。この図３３において、破線で囲われた領域は、下部電極１７２の上面に沿って変形した領域を示し、この破線で囲われた領域は、下地層１３１と下地層１３１とを介して、下地層１４１と対向している領域である。

　この図３３に示すように、上部電極１７１が僅かに変形することで、上部電極１７１の大部分が下部電極１７２に沿って変形している。

　この破線で囲われた領域の面積は、押圧部材１４５が下方に僅かに変位することで、急激に上昇する。このため、上部電極１７１と下部電極１７２との間の容量も急激に大きくなる。

　このように、本実施の形態３に係る圧力センサ１１８においても、上部電極が下部電極の形状に沿うように変形しており、圧力センサ１１８の特性は、図８の実線に示すような特性を示す。

　このため、本実施の形態３に係る液晶表示装置１００は、対向基板１５０に加えられた圧力を正確に算出することができる。

　図３４から図３６を用いて、本実施の形態３に係る液晶表示装置１００の製造方法について説明する。本実施の形態３に係る液晶表示装置１００においても、ＴＦＴアレイ基板１３０および対向基板１５０を別個独立に形成する。その後、ＴＦＴアレイ基板１３０と対向基板１５０とを対向配置させる。

　図３４は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図３４に示すように、主表面を有するガラス基板１４０を準備する。このガラス基板１４０の主表面上に、下地層１４１を形成する。下地層１４１は、たとえば、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯなどの絶縁層によって形成され、たとえば、５０ｎｍ程度のシリコン酸窒化層（ＳｉＮＯ層）と、このシリコン酸窒化層（ＳｉＮＯ層）上に形成され、１１０ｎｍ程度のシリコン酸化層（ＳｉＯ₂層）とされる。

　たとえば、下地層１４１は、０ｎｍより厚く５００ｎｍ以下となるように形成される。なお、好ましくは、下地層１４１の膜厚は、４００ｎｍ以下となるように形成される。

　その後、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属層をスパッタリング等により、下地層１４１の上面上に形成する。そして、この金属層をパターニングして、下部電極１７２を形成する。下部電極１７２の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下となるように形成される。なお、下部電極１７２は、膜厚が５０ｎｍ以上３００ｎｍ以下となるように形成される。

　下部電極１７２を覆うように、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層を形成し、下地層１３１を形成する。下地層１３１の膜厚は、５０ｎｍ以上４００ｎｍ以下程度とされ、好ましくは、５０ｎｍ以上２００ｎｍ以下とされる。

　下地層１４１上に、非晶質半導体層を堆積する。非晶質半導体層の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、非晶質半導体層の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ程度とされる。その後、この非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。連続粒界結晶シリコン層をパターニングして、半導体層１３２および半導体層１８０を形成する。なお、半導体層１８０は、下地層１３１の上面のうち、下部電極１７２の上方に位置する部分に形成されている。

　図３５は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図３５に示すように、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層を形成し、ゲート絶縁層１３３を形成する。なお、ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。具体的には、ゲート絶縁層１３３を８０ｎｍ程度のＳｉＯ_２層とする。

　ゲート絶縁層１３３を形成した後、半導体層１３２および半導体層１８０に、Ｐ^＋を４５ＫＶ、５Ｅ１５ｃｍ^-2の条件下で、注入する。

　そして、ゲート絶縁層１３３の上面上に、金属層を形成する。この金属層は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。

　この金属層の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。

　その後、この金属層をパターニングして、ゲート電極１３４および上部電極１７１を形成する。この際、上部電極１７１には、穴部１７３が同時に形成される。

　すなわち、本実施の形態３に係る液晶表示装置１００の製造方法によれば、ゲート電極１３４と、上部電極１７１とを同時に形成することができ、製造工程の増大化の抑制が図られている。

　上部電極１７１およびゲート電極１３４を形成した後、上部電極１７１以外の部分を覆うレジストマスクを形成し、上部電極１７１およびこのマスクを用いて、ゲート絶縁層１３３をエッチングする。なお、ゲート絶縁層１３３は、ＨＦ（フッ化水素）水溶液等の酸系溶液を用いてエッチングする。これにより、ゲート絶縁層１３３には、穴部１７４が形成される。

　図３６は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図３６に示すように、まず、上部電極１７１およびゲート電極１３４を覆うように、ゲート絶縁層１３３の上面上にレジストを形成し、このレジストにパターニングを施す。これにより、レジストパターン２２３が形成される。このレジストパターン２２３には、穴部が形成され、穴部１７３および穴部１７４が外部に露出する。そして、水酸化カリウム（ＫＯＨ）等アルカリ系溶液に、基板を浸漬する。穴部１７３および穴部１７４から溶液が入り込み、半導体層１８０がエッチングされる。これにより、半導体層１８０に凹部１４７を形成する。

　その後、図２８に示すように、まず、レジストパターン２２３を除去し、層間絶縁層１３５をゲート電極１３４および上部電極１７１を覆うように形成する。層間絶縁層１３５にパターニングを施して、複数のコンタクトホールを形成した後、金属層をスパッタリングにより、層間絶縁層１３５の上面上に形成する。この金属層をパターニングして、ドレイン電極１３７、ソース電極１３８、ソース配線１１１、コンタクト１４６、および接続配線１２４を形成する。

　そして、上層絶縁層１３６を堆積し、この上層絶縁層１３６にパターニングを施し、コンタクトホールを形成する。その後、ＩＴＯ膜を堆積し、このＩＴＯ膜をパターニングして、画素電極１１４を形成する。このようにして、本実施の形態３に係る液晶表示装置１００のＴＦＴアレイ基板１３０が形成される。

　その一方で、対向基板１５０を形成する際には、まず、ガラス基板１５６を準備する。このガラス基板１５６の主表面上に、カラーフィルタ基板１５１を形成した後、対向電極１５２を形成する。そして、この対向電極１５２にアクリル樹脂等の樹脂を堆積する。このアクリル樹脂をパターニングして、押圧部材１４５を形成する。このようにして、本実施の形態３に係る液晶表示装置１００の対向基板１５０が形成される。その後、形成されたＴＦＴアレイ基板１３０の上面上に液晶層１６０を塗布し、ＴＦＴアレイ基板１３０の上面側に、対向基板１５０を配置する。このようにして、本実施の形態に係る液晶表示装置１００が形成される。

　図３７は、図２８に示すＴＦＴアレイ基板１３０の変形例を示す断面図である。この図３７に示す例においては、下地層１４１の上面のうち、半導体層１３２下に位置する部分には、遮光層１４８が形成されている。この遮光層１４８は、下部電極１７２と同一（同質）材料によって形成されており、遮光層１４８の膜厚と下部電極１７２の膜厚とは、実質的に一致している。具体的には、遮光層１４８は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。遮光層１４８の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。

　遮光層１４８は、半導体層１３２に光が照射されることを抑制し、光電効果によるＴＦＴ素子１１５の特性の変動を抑制する。

　ＴＦＴアレイ基板１３０を製造する工程において、遮光層１４８と、下部電極１７２とは、下地層１４１上に堆積された金属層をパターニングすることで形成される。このように、下部電極１７２と遮光層１４８とを同一工程で形成することができるので、液晶表示装置１００の製造工程数の増大を抑制しつつも、下部電極１７２および遮光層１４８を形成することができる。

　（実施の形態４）
　図３８から図４９を用いて、本発明の実施の形態４に係る圧力センサ１１８、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図３８から図４９に示す構成のうち、上記図１から図３７に示す構成と同一または相当する構成については、同一の符号を付して、その説明を省略する場合がある。

　図３８は、本実施の形態４に係る液晶表示装置１００の回路図を模式的に示した回路図である。

　この図３８に示すように、本実施の形態４に係る圧力センサ１９０の一方の電極（下部電極）は、選択用ＴＦＴ素子１１６のドレイン電極に接続され、圧力センサ１９０の他方の他方の電極（上部電極）は、対向電極１５２に接続されている。

　制御部１０５は、選択用ＴＦＴ素子１１６のＯＮ／ＯＦＦを切り替えることで、センシングする圧力センサ１９０を選択する。

　選択された選択用ＴＦＴ素子１１６をＯＮとする際には、選択された選択用ＴＦＴ素子１１６が接続されたセンサ用ゲート配線１１３に所定の電圧を印加する。そして、この選択された選択用ＴＦＴ素子１１６のソース電極が接続されたソース配線１１１に所定電圧を印加する。

　圧力センサ１９０は、外部から加えられた圧力に応じて、電流量を変化させるように形成されている。

　このため、選択用ＴＦＴ素子１１６が接続されたソース配線１１１と、対向電極１５２との間を流れる電流量を制御部１０５がセンシングすることで、選択された圧力センサ１９０に加えられた圧力を算出することができる。

　図３９は、本実施の形態４に係る液晶表示装置１００の断面図であって、ＴＦＴ素子１１５を示す断面図である。

　この図３９に示すように、液晶表示装置１００は、ＴＦＴアレイ基板１３０と、ＴＦＴアレイ基板１３０の上方に配置された対向基板１５０と、ＴＦＴアレイ基板１３０および対向基板１５０間に充填された液晶層１６０とを備える。

　ＴＦＴアレイ基板１３０は、ガラス基板１４０と、ガラス基板１４０の主表面上に形成された下地層１３１と、この下地層１３１上に形成されたＴＦＴ素子１１５とを含む。

　ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、半導体層１３２を覆うように形成されたゲート絶縁層１３３と、このゲート絶縁層１３３上に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを含む。

　ゲート絶縁層１３３上には、ゲート電極１３４を覆うように、層間絶縁層１３５が形成され、ドレイン電極１３７およびソース電極１３８は、この層間絶縁層１３５の上面に達するように形成されている。そして、ドレイン電極１３７の上端部には、ドレインパッド２１０が形成され、ドレインパッド２１０に画素電極１１４が接続されている。

　ソース電極１３８の上端部には、配線２１１が形成され、この配線２１１の上面には、透明導電層２１２が形成されている。配線２１１と透明導電層２１２によって、ＴＦＴ素子１１５が接続されるソース配線１１１が形成されている。

　対向基板１５０と、ＴＦＴアレイ基板１３０との間には、スペーサ１６１が配置されている。

　図４０は、本実施の形態４に係る液晶表示装置１００の断面図であり、選択用ＴＦＴ素子１１６および圧力センサ１９０を示す断面図である。

　この図４０に示すように、ＴＦＴアレイ基板１３０には、選択用ＴＦＴ素子１１６が形成され、対向基板１５０およびＴＦＴアレイ基板１３０間には、圧力センサ１９０が形成されている。

　選択用ＴＦＴ素子１１６は、下地層１３１上に形成された半導体層２００と、この半導体層２００を覆うように形成されたゲート絶縁層１３３と、ゲート絶縁層１３３の上面上に形成されたゲート電極２０１と、半導体層２００に接続されたドレイン電極２０２およびソース電極２０３とを備える。

　ゲート絶縁層１３３上には、ゲート電極２０１を覆うように層間絶縁層１３５が形成されている。ドレイン電極２０２の上端部は、層間絶縁層１３５の上面に達するように形成されており、ドレイン電極２０２の上端部には、電極部２１３が接続されている。電極部２１３は、層間絶縁層１３５の上面上に位置し、平坦面状に形成されている。

　ソース電極２０３の上端部は、層間絶縁層１３５の上面に達するように形成されており、このソース電極２０３の上端部には、配線２１４が接続されている。配線２１４は、層間絶縁層１３５の上面に位置しており、平坦面状に形成されている。配線２１４の上面には、透明導電層２１５が形成されており、透明導電層２１５は、ＩＴＯ層等によって形成されている。配線２１４と、透明導電層２１５とによって、選択用ＴＦＴ素子１１６が接続されたソース配線１１１が形成されている。

　圧力センサ１９０は、対向基板１５０に形成された上部電極１７１と、ＴＦＴアレイ基板１３０に形成された下部電極１９１とを含む。

　上部電極１７１は、カラーフィルタ基板１５１の下面に形成された突起部（突出部）１７０と、この突起部１７０上に位置する対向電極１５２とによって形成されている。突起部１７０は、アクリル樹脂等の可塑性樹脂で形成されており、弾性変形可能とされている。

　下部電極１９１は、電極部２１３の上面に形成されている。下部電極１９１は、たとえば、ＩＴＯ膜等の透明導電層やＳｉ等の抵抗層等によって形成されている。下部電極１９１の膜厚は、たとえば、５０ｎｍ以上４００ｎｍ以下とする。好ましくは、５０ｎｍ以上２００ｎｍ以下とする。

　この図４０に示す例においては、対向基板１５０に外力が加えられていない状態では、上部電極１７１と下部電極１９１との間には、僅かな隙間が形成されている。

　対向基板１５０に外力が加えられていない状態では、上部電極１７１と下部電極１９１とは、非接触であり、上部電極１７１と下部電極１９１との間で電流がながれず、電力消費の低減が図られている。

　図４１は、対向基板１５０が押圧されたときの状態を模式的に示す断面図である。この図４１に示すように、対向基板１５０が押圧されることで、対向基板１５０が変形し、上部電極１７１が下部電極１９１と接触する。

　上部電極１７１と下部電極１９１とが接触することで、上部電極１７１と下部電極１９１との間で電流が流れる。制御部１０５は、選択用ＴＦＴ素子１１６が接続されたソース配線１１１および対向電極１５２をセンシングすることで、制御部１０５は、下部電極１９１と上部電極１７１との間を流れる電流量を検知することができる。

　そして、対向基板１５０を押圧する圧力が大きくなると、突起部１７０が変形する。突起部１７０が変形することで、対向電極１５２のうち、突起部１７０上に位置する部分も、下部電極１９１の形状に沿って変形する。

　これにより、下部電極１９１と対向電極１５２との接触面積が急激に大きくなり、下部電極１９１と上部電極１７１との間で流れる電流量も増大する。このため、制御部１０５は電流量の変化を検知し易く、対向基板１５０に加えられた押圧力を算出しやすくなっている。

　このため、本実施の形態４に係る圧力センサ１９０および液晶表示装置１００においても、正確に対向基板１５０に加えられた押圧力を検知することができる。なお、上部電極１７１と下部電極１９１とが初期状態で僅かに接触するようにしてもよい。この場合においては、対向基板１５０に僅かにでも押圧力が加えられることで、上部電極１７１と下部電極１９１との間を流れる電流量を変化させることができる。

　図４２から図４９を用いて、本実施の形態４に係る液晶表示装置１００の製造方法について説明する。

　なお、本実施の形態４に係る液晶表示装置１００においても、対向基板１５０と、ＴＦＴアレイ基板１３０とを別々に形成し、その後、液晶層を挟むように対向基板１５０とＴＦＴアレイ基板１３０とを貼り合わせることで、液晶表示装置１００を形成する。

　図４２は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図４２に示すように、主表面を有するガラス基板１４０を準備する。ガラス基板１４０の主表面上に下地層１３１を形成する。なお、下地層１３１は、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されている。下地層１３１は、たとえば、５００ｎｍ以下となるように形成され、好ましくは、４００ｎｍ以下となるように形成される。

　その後、下地層１３１の上面上に非晶質半導体層を堆積する。非晶質半導体層の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、非晶質半導体層の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ程度とされる。その後、この非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。連続粒界結晶シリコン層をパターニングして、半導体層１３２および半導体層２００を形成する。

　このようにＴＦＴ素子１１５の半導体層１３２と、選択用ＴＦＴ素子１１６の半導体層２００とが同一のパターニング工程で形成することができる。

　図４３は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図４３に示すように、半導体層１３２および半導体層２００を覆うように、下地層１３１上にゲート絶縁層１３３を形成する。ゲート絶縁層１３３は、ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層から形成されており、ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。

　ゲート絶縁層１３３の上面上に、スパッタリング等により金属層を形成する。この金属層は、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等を含む合金膜、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）元素を含む化合物とされる。この金属層の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下とされ、好ましくは、１００ｎｍ以上５００ｎｍ以下とされる。

　そして、この金属層をパターニングして、ゲート電極１３４およびゲート電極２０１を形成する。このように、ＴＦＴ素子１１５のゲート電極１３４と、選択用ＴＦＴ素子１１６のゲート電極２０１とを同一のパターニング工程で形成することができる。

　図４４は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図４４に示すように、ゲート電極２０１およびゲート電極１３４を覆うように、層間絶縁層１３５を形成する。層間絶縁層１３５は、たとえば、ＳｉＯ₂、ＳｉＮ、およびＳｉＮＯ等の絶縁層によって形成されている。層間絶縁層１３５の膜厚は、たとえば、１００ｎｍ以上１０００ｎｍ以下となるように形成される。好ましくは、層間絶縁層１３５の膜厚は、１００ｎｍ以上７００ｎｍ以下とされる。

　層間絶縁層１３５をパターニングして、複数のコンタクトホールを形成する。コンタクトホールを形成した後、層間絶縁層１３５上に導電層をスパッタリングにより形成する。この金属層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの金属層、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの元素を含む合金、または、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）を含む化合物によって形成されている。

　この金属層をパターニングして、ドレイン電極１３７、ドレインパッド２１０、ソース電極１３８、配線２１１、ドレイン電極２０２、電極部２１３、ソース電極２０３および配線２１４を形成する。

　その後、ドレインパッド２１０、配線２１１、電極部２１３および配線２１４を覆うようにＩＴＯ等の透明導電層を形成する。この透明導電層をパターニングして、図３９および図４０に示す画素電極１１４、透明導電層２１２、下部電極１９１および透明導電層２１５を形成する。

　これにより、図３９および図４０に示すＴＦＴアレイ基板１３０を形成することができる。このように、本実施の形態４に係る液晶表示装置１００の製造方法によれば、ＴＦＴ素子１１５を形成する工程で、選択用ＴＦＴ素子１１６および圧力センサ１９０の下部電極１９１を形成することができ、製造工程数の増大の抑制が図られている。

　図４５は、対向基板１５０の製造工程の第１工程を示す断面図である。この図４５に示すように、主表面を有するガラス基板１５６を準備する。そして、このガラス基板１５６の主表面上にカラーフィルタ基板１５１を形成する。

　図４６は、対向基板１５０の製造工程の第２工程を示す断面図である。この図４６に示すように、カラーフィルタ基板１５１の主表面上に可塑性樹脂層１５７を形成する。

　可塑性樹脂層１５７の膜厚は、たとえば、１～１０μｍ程度形成する。なお、好ましくは、２～５μｍ程度とする。

　図４７は、対向基板１５０の製造工程の第３工程を示す断面図である。この図４７に示すように、可塑性樹脂層１５７をパターニングして、樹脂パターン１５８を形成する。図４８は、対向基板１５０の製造工程の第４工程を示す断面図である。この図４８において、樹脂パターン１５８にアニール処理を施し、表面が滑らかな突起部１７０を形成する。

　図４９は、対向基板１５０の製造工程の第５工程を示す断面図であり、この図４９に示すように、突起部１７０を覆うように、カラーフィルタ基板１５１の表面に対向電極１５２を形成する。これにより、上部電極が形成される。

　対向電極１５２を形成した後、アクリル樹脂等の樹脂層を形成する。この樹脂層をパターニングして、複数のスペーサ１６１を形成する。このようにして形成された対向電極１５２およびＴＦＴアレイ基板１３０を張り合わせて液晶表示装置１００を形成する。

　（実施の形態５）
　図５０から図５７および図３８を用いて、本発明の実施の形態５に係る圧力センサ１１８、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図５０から図５７に示す構成のうち、上記図１から図４９に示す構成と同一または相当する構成については、同一の符号を付して、その説明を省略する場合がある。また、本実施の形態５に係る液晶表示装置１００の電気回路は、上記図３８に示す電気回路である。

　図５０は、本実施の形態５に係る液晶表示装置１００の断面図であり、ＴＦＴ素子１１５を示す断面図である。

　この図５０に示すように、液晶表示装置１００は、ガラス基板１４０と、このガラス基板１４０の主表面上に形成された下地層１３１と、下地層１３１の上面上に形成されたＴＦＴ素子１１５とを備える。

　ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、半導体層１３２を覆うように下地層１３１上に形成されたゲート絶縁層１３３と、このゲート絶縁層１３３上に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを備える。

　ゲート絶縁層１３３上には、ゲート電極１３４を覆うように層間絶縁層１３５が形成されている。この層間絶縁層１３５の上面には、ドレインパッド２１０と、ソース配線１１１とが形成されている。ドレイン電極１３７は、ドレインパッド２１０に接続され、ソース電極１３８は、ソース配線１１１に接続されている。

　さらに、層間絶縁層１３５の上面上には、樹脂層１４９が形成されている。樹脂層１４９は、アクリル樹脂等の可塑性樹脂によって形成されている。樹脂層１４９の膜厚は、たとえば、１μｍ以上１０μｍ以下とされる。樹脂層１４９の膜厚は、好ましくは、１．５μｍ以上５μｍ以下とされる。樹脂層１４９の上面には、画素電極１１４が形成されており、画素電極１１４はドレインパッド２１０に接続されている。

　図５１は、液晶表示装置１００の断面図であり、選択用ＴＦＴ素子１１６を示す断面図である。

　この図５１に示すように、液晶表示装置１００は、下地層１３１上に形成された選択用ＴＦＴ素子１１６を含む。

　選択用ＴＦＴ素子１１６は、下地層１３１上に形成された半導体層１８０と、半導体層１８０を覆うように、下地層１３１上に形成されたゲート絶縁層１３３と、このゲート絶縁層１３３上に形成されたゲート電極１８１と、半導体層１８０に接続されたドレイン電極１８２およびソース電極１８３とを含む。

　層間絶縁層１３５の上面には、パッド部２１９と、ソース配線１１１と、下部電極２１８とが形成されている。ドレイン電極１８２の上端部は、パッド部２１９に接続され、ソース電極１８３の上端部は、ソース配線１１１に接続されている。

　このため、ゲート電極１８１に印加する電圧を制御することで、選択用ＴＦＴ素子１１６のＯＮ／ＯＦＦを切り替えることができる。

　パッド部２１９には、下部電極２１８が接続されている。下部電極２１８は、層間絶縁層１３５の上面から上方に突出するように形成された突起部２１６と、この突起部２１６の表面に形成された導電層２１７とを備える。突起部２１６は、樹脂層１４９と同一材料から形成されており、たとえば、突起部２１６は、アクリル樹脂等の弾性変形可能な樹脂材料から形成されている。突起部２１６の外表面は、湾曲面状とされている。導電層２１７は、パッド部２１９に接続されている。

　対向基板１５０の下面のうち、下部電極２１８の上方に位置する部分には、上部電極１７１が形成されている。

　上部電極１７１は、カラーフィルタ基板１５１の下面に形成されたスペーサ１６１と、このスペーサ１６１を覆うように、カラーフィルタ基板１５１の下面に形成された対向電極１５２とによって形成されている。スペーサ１６１は、たとえば、アクリル樹脂によって形成されており、カラーフィルタ基板１５１の下面から下部電極２１８に向けて突出するように形成されている。

　制御部１０５がセンシングする際には、ゲート電極１８１に所定電圧が印加され、選択用ＴＦＴ素子１１６はＯＮ状態となる。

　そして、対向基板１５０が押圧されると、上部電極１７１が下部電極２１８に向けて変位し、上部電極１７１が下部電極２１８を押圧する。導電層２１７に押圧されることで、導電層２１７が変形し、下部電極２１８が上部電極１７１の表面形状に沿うように変形する。これにより、上部電極１７１の対向電極１５２と、下部電極２１８の導電層２１７との接触面積が急激に広くなる。この結果、対向電極１５２と導電層２１７との間を流れる電流量が増大する。

　図３８に示す制御部１０５は、対向電極１５２と、選択用ＴＦＴ素子１１６が接続されたソース配線１１１との間の電流量をセンシングすることで、対向基板１５０に加えられた圧力を算出する。

　このように、本実施の形態５に係る液晶表示装置１００においても、対向基板１５０が押圧されることで、上部電極１７１と下部電極２１８との間を流れる電流量が大きく変化するため、対向基板１５０に加えられる圧力を正確に算出することができる。

　図５２から図５７を用いて、本実施の形態５に係る液晶表示装置１００の製造方法について説明する。なお、本実施の形態５に係る液晶表示装置１００においても、ＴＦＴアレイ基板１３０と、対向基板１５０とを別個独立に形成し、その後、互いに張り合わせることで液晶表示装置１００が形成される。

　図５２は、ＴＦＴアレイ基板１３０の製造工程のうち、ＴＦＴ素子１１５および選択用ＴＦＴ素子１１６を形成したときの工程を示す断面図である。

　この図５２において、非晶質半導体層から連続粒界結晶シリコン層を形成した後、この連続粒界結晶シリコン層をフォトリソグラフィ法等によりパターニングして、半導体層１３２と、半導体層１８０とが形成されている。

　ゲート絶縁層１３３は、半導体層１３２および半導体層１８０が形成された後、下地層１３１上に形成されている。ゲート電極１３４と、ゲート電極１８１とは、ゲート絶縁層１３３上に形成された同一の金属層をパターニングすることで、形成されている。

　ゲート電極１３４およびゲート電極１８１が形成された後、層間絶縁層１３５が形成されている。ドレインパッド２１０、ドレイン電極１３７、ソース電極１３８、パッド部２１９、ドレイン電極１８２、ソース電極１８３、およびソース配線１１１は、層間絶縁層１３５上に形成された同一の金属層をパターニングすることで形成されている。

　図５３は、図５２に示された製造工程後におけるＴＦＴアレイ基板１３０の製造工程を示す断面図である。この図５３に示すように、アクリル樹脂を層間絶縁層１３５上に形成する。その後、このアクリル樹脂をパターニングして、突起部２２１と、樹脂層１４９を形成する。突起部２２１は、層間絶縁層１３５上に位置すると共に、突起部２２１は、樹脂層１４９に形成された凹部２２０内に位置している。

　図５４は、図５３に示す製造工程後の製造工程を示す断面図である。この図５４に示すように、突起部２２１が形成されたガラス基板１４０をオーブン内でアニール処理する。なお、アニール温度としては、たとえば、１００℃以上３００℃以下とし、好ましくは、１００℃以上２００℃以下とされる。

　これにより、突起部２２１の表面の樹脂が流れ、表面が湾曲面状の突起部２１６が形成される。

　このように、突起部２１６を形成した後、樹脂層１４９および突起部２１６を覆うようにＩＴＯなどの透明導電層を形成する。この透明導電層をパターニングして、図５０および図５１に示す画素電極１１４、導電層２１７を形成する。これにより、下部電極２１８を形成すると共に、ＴＦＴアレイ基板１３０を形成することができる。

　図５５は、対向基板１５０の製造工程のうち、カラーフィルタ基板１５１を形成したときを示す断面図である。この図５５に示すように、ガラス基板１５６にカラーフィルタ基板１５１が形成される。

　図５６は、上記図５５に示す製造工程後の工程を示す断面図である。この図５６に示すように、カラーフィルタ基板１５１の上面上に、アクリル樹脂等の樹脂層を形成する。そして、この樹脂層をパターニングして、スペーサ１６１を複数形成する。

　図５７は、上記図５６に示す製造工程後の工程を示す断面図である。この図５７に示すように、ＩＴＯ等の透明導電層を形成する。これにより、上部電極１７１および対向電極１５２とを備えた対向基板１５０が形成される。

　そして、対向基板１５０とＴＦＴアレイ基板１３０とを互いに張り合わせて、液晶表示装置１００を形成する。

　（実施の形態６）
　図５８から図７４を用いて、本発明の実施の形態６について説明する。なお、図５８から図７４に示す構成のうち、上記図１から図５７に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図５８は、本実施の形態６に係る液晶表示装置１００の電気回路を示す回路図である。この図５８に示すように、圧力センサ１９０は選択用ＴＦＴ素子１１６のドレイン電極とソース配線１１１に接続されている。

　図５９は、本実施の形態６に係る液晶表示装置１００の断面図であって、ＴＦＴ素子１１５を示す断面図である。

　図６０は、本実施の形態６に係る液晶表示装置１００の断面図であって、圧力センサ１９０を示す断面図である。

　この図５９および図６０において、圧力検知素子１２０は、ガラス基板１４０の主表面上に形成された下地層１３１と、下地層１３１上に形成されたＴＦＴ素子１１５および圧力センサ１９０を備える。

　ＴＦＴ素子１１５は、半導体層１３２と、ゲート電極１３４と、ドレイン電極１３７と、ソース電極１３８とを含む。

　圧力センサ１９０は、下地層１３１上に形成された半導体層１８０と、この半導体層１８０から間隔をあけて配置され、半導体層１８０と対向するように形成された上部電極１７１とを含む。半導体層１８０は、圧力センサ１９０の下部電極として機能する。

　半導体層１３２と、半導体層１８０とは、下地層１３１の上面上に形成されている。
　下地層１３１上には、半導体層１３２および半導体層１８０を覆うようにゲート絶縁層１３３が形成されている。

　ゲート絶縁層１３３の上面のうち、半導体層１３２の上方に位置する部分には、ゲート電極１３４が形成され、ゲート絶縁層１３３の上面のうち、半導体層１８０の上方に位置する部分には、上部電極１７１が形成されている。

　ゲート絶縁層１３３の上面には、ゲート電極１３４および上部電極１７１を覆うように、層間絶縁層１３５が形成されている。

　ドレイン電極１３７、ソース電極１３８、コンタクト１４６および接続配線１２４は、層間絶縁層１３５の上面に達するように形成されている。接続配線１２４は、図５８に示す選択用ＴＦＴ素子１１６に接続され、他方端が、上部電極１７１に接続されている。コンタクト１４６の上端部は、ソース配線１１１に接続されており、コンタクト１４６の下端部は半導体層１８０に接続されている。

　ドレイン電極１３７およびソース電極１３８は、半導体層１３２に接続されており、ドレイン電極１３７の上端部には、ドレインパッド２１０が接続されている。ソース電極１３８の上端部にはソース配線１１１が接続されている。ドレインパッド２１０およびソース配線１１１は、層間絶縁層１３５上に形成されている。

　そして、ドレインパッド２１０、ソース配線１１１および接続配線１２４を覆うように上層絶縁層１３６が形成されている。

　画素電極１１４は、上層絶縁層１３６上に形成されており、ドレインパッド２１０に接続されている。

　対向基板１５０の下面のうち、上部電極１７１の上方に位置する部分には、押圧部材１４５が形成されている。押圧部材１４５は、対向基板１５０の下面からＴＦＴアレイ基板１３０に向けて突出するように形成されている。

　上部電極１７１の直下には、凹部１４７が形成されている。この凹部１４７は、ゲート絶縁層１３３に形成された穴部と、半導体層１８０の上面とによって形成されている。

　この図６０に示す例においては、対向基板１５０が押圧されていない状態では、押圧部材１４５の下端部は上層絶縁層１３６の上面に当接している。

　図６１は、対向基板１５０が押圧されていない状態（初期状態）における上部電極１７１および半導体層１８０を示す断面図である。

　この図６１に示すように、初期状態においては、上部電極１７１と半導体層１８０とは、互いに間隔をあけて配置されており、上部電極１７１と半導体層１８０とは接触していない。図６２は、上部電極１７１の平面図であり、上部電極１７１には複数の穴部１７３が形成されている。

　図６３は、対向基板１５０が押圧された状態における上部電極１７１と半導体層１８０とを示す断面図である。この図６３に示すように、対向基板１５０が押圧されることで、上部電極１７１と半導体層１８０とが接触する。ここで、対向基板１５０が押圧される押圧力が小さいときには、上部電極１７１と半導体層１８０との接触面積が小さく、半導体層１８０と上部電極１７１との間のを流れる電流量は小さい。

　そして、対向基板１５０が押圧される押圧力が大きくなり、上部電極１７１が大きく撓み、上部電極１７１が半導体層１８０に沿うように変形し、上部電極１７１と半導体層１８０との接触面積が大きくなる。

　図６２の破線で囲われた領域は、上部電極１７１と半導体層１８０とが互いに接触する面積を示す。

　この図６２および図６３に示すように、上部電極１７１と半導体層１８０との接触面積が大きくなると、上部電極１７１と半導体層１８０との間で流れる電流量が増大する。すなわち、対向基板１５０を押圧する押圧力が大きくなると、上部電極１７１と半導体層１８０との間を流れる電流量も急激に大きくなる。

　このため、図５８に示す制御部１０５は選択用ＴＦＴ素子１１６が接続されたソース配線１１１と、圧力センサ１９０が接続されたソース配線１１１との間の電流量の変化をセンシングし易く、対向基板１５０に加えられた圧力を正確に算出することができる。

　図６４から図７４を用いて、本実施の形態６に係る液晶表示装置１００の製造方法について説明する。

　なお、本実施の形態６に係る液晶表示装置１００も、ＴＦＴアレイ基板１３０と対向基板１５０とは、各々独立に形成され、形成されたＴＦＴアレイ基板１３０および対向基板１５０を互いに対向するように配置して、液晶表示装置１００を形成する。

　図６４は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図６４において、主表面を有するガラス基板１４０を準備する。そして、プラズマ化学気相成長法（Plasma　Enhanced　CVD（PECVD））により、ＳｉＮＯ層を、たとえば、５０ｎｍ程度形成する。そして、ＳｉＮＯ層上にＳｉＯ₂層を、たとえば、１１０ｎｍ程度形成する。これにより、下地層１３１がガラス基板１４０の主表面上に形成される。

　図６５は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図６５に示すように、下地層１３１の上面上に、プラズマ化学気相成長法により、Ｓｉ（シリコン）層を、たとえば、５０ｎｍ程度形成する。

　その後、ＸｅＣｌエキシマレーザを照射して、連続粒界結晶シリコン層を形成した後、この連続粒界結晶シリコン層をフォトリソグラフィ法等によりパターニングして半導体層１３２および半導体層１８０を形成する。

　図６６は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図６６において、半導体層１３２および半導体層１８０を覆うように、ＳｉＯ_２層をたとえば、８０ｎｍ程度、プラズマ化学気相成長法により形成する。

　図６７は、ＴＦＴアレイ基板１３０の製造工程の第４工程を示す断面図である。この図６７において、半導体層１３２および半導体層１８０にＰ^＋（リンイオン）を４５ＫＶ、５Ｅ１５ｃｍ^-2の条件の下、注入する。

　図６８は、ＴＦＴアレイ基板１３０の製造工程の第５工程を示す断面図である。この図６８において、スパッタリング等で、ゲート絶縁層１３３の上面上に積層金属層２２２を形成する。具体的には、スパッタリングで、タングステン（Ｗ）層をたとえば、３７０ｎｍ程度形成する。タングステン層を形成した後、窒化タンタル（ＴａＮ）層を、たとえば、５０ｎｍ程度形成する。

　図６９は、ＴＦＴアレイ基板１３０製造工程の第６工程を示す断面図である。この図６９に示すように、図６８に示す積層金属層２２２をパターニングして、ゲート電極１３４と、上部電極１７１とを形成する。なお、上部電極１７１には、少なくとも１つ以上の穴部１７３が形成される。

　具体的には、上記図６２に示すように、複数の穴部１７３が形成される。なお、上部電極１７１は、正方形形状に形成され、一辺の長さが、３０μｍとされる。穴部１７３も、正方形形状とされ、一辺の長さが、２μｍとされる。穴部１７３同士の間隔は、２μｍとされる。

　図７０は、ＴＦＴアレイ基板１３０の製造工程の第７工程を示す断面図である。この図７０において、まず、レジストを形成し、このレジストにパターニングを施す。これにより、レジストパターン２２３が形成される。このレジストパターン２２３には、穴部が形成されており、穴部１７３が外部に露出される。

　そして、レジストパターン２２３が形成された基板をバッファードフッ酸(ＢＨＦ)に浸漬する。なお、バッファードフッ酸(ＢＨＦ)としては、フッ化水素酸(ＨＦ)とフッ化アンモニウム（ＮＨ₄Ｆ）とを１：１０の割合で混合したものが採用され、たとえば、１３分程度、浸漬する。

　これにより、穴部１７３から入り込んだバッファードフッ酸が、ゲート絶縁層１３３の一部をエッチングする。この結果、上部電極１７１下に凹部１４７が形成される。

　図７１は、ＴＦＴアレイ基板１３０の製造工程の第８工程を示す断面図である。この図７１において、レジストパターン２２３を除去した後、層間絶縁層１３５をゲート絶縁層１３３上に形成する。

　具体的には、プラズマ化学気相成長法によりシリコン酸化層（ＳｉＯ₂層）を７００ｎｍ程度形成し、このシリコン酸化層上にシリコン窒化層（ＳｉＮ層）を、たとえば、２５０ｎｍ程度形成する。これにより、層間絶縁層１３５が形成される。

　図７２は、ＴＦＴアレイ基板１３０の製造工程の第９工程を示す断面図である。この図７２に示すように、層間絶縁層１３５にパターニングを施して、複数のコンタクトホールを形成する。

　図７３は、ＴＦＴアレイ基板１３０の製造工程の第１０工程を示す断面図である。この図７３において、まず、チタン（Ｔｉ）層をたとえば、１００ｎｍ程度形成する。このチタン層上にＡｌ－Ｓｉ層を、たとえば、６００ｎｍ程度形成する。このＡｌ－Ｓｉ層上に、たとえば、（Ｔｉ）層を２００ｎｍ程度形成する。

　このように、積層金属層を形成した後、この積層金属層をパターニングして、ドレインパッド２１０、ドレイン電極１３７、ソース配線１１１、ソース電極１３８、コンタクト１４６、および接続配線１２４を形成する。

　図７４は、ＴＦＴアレイ基板１３０の製造工程の第１１工程を示す断面図である。この図７４に示すように、ドレインパッド２１０、ドレイン電極１３７、ソース配線１１１、ソース電極１３８、コンタクト１４６、および接続配線１２４等を覆うように、上層絶縁層１３６を形成する。具体的には、プラズマ化学気相成長法により、シリコン窒化層（ＳｉＮ層）を、たとえば、２００ｎｍ程度形成する。

　その後、上層絶縁層１３６をパターニングし、パターニングされた上層絶縁層１３６の上面上にＩＴＯ層を形成する。このＩＴＯ層をパターニングして、図５９に示す画素電極１１４を形成する。このようにして、ＴＦＴアレイ基板１３０を形成する。

　対向基板１５０を形成する際には、まず、ガラス基板１５６を準備する。このガラス基板１５６の主表面に、カラーフィルタ基板１５１を形成する。このカラーフィルタ基板１５１の上面に、ＩＴＯ層を形成して、対向電極１５２を形成する。

　その後、この対向電極１５２の上面上に、アクリル樹脂層を形成して、このアクリル樹脂層をパターニングすることで、押圧部材１４５を形成する。このようにして、図５９に示す対向基板１５０が形成される。

　このように、ＴＦＴアレイ基板１３０および対向基板１５０を形成した後、ＴＦＴアレイ基板１３０の主表面上に液晶層を塗布する。

　その後、ＴＦＴアレイ基板１３０の上方に対向基板１５０を配置して、ＴＦＴアレイ基板１３０と対向基板１５０とを貼り合わせる。このようにして、図５９および図６０に示す液晶表示装置１００が形成される。

　このようにして構成された液晶表示装置１００において、たとえば、ＴＦＴアレイ基板１３０側から押圧力を加えた。

　その結果、０．２Ｎで、制御部１０５は、選択用ＴＦＴ素子１１６が接続されたソース配線１１１と圧力センサ１９０が接続されたソース配線１１１との間で、電流の流通を検知することができた。さらに、ＴＦＴアレイ基板１３０に１Ｎ程度の押圧力を加えると、抵抗値が１／８となった。

　（実施の形態７）
　図７５から図８１および図５８を用いて、本発明の実施の形態７に係る圧力センサ、液晶表示装置１００および液晶表示装置１００の製造方法について説明する。なお、図７５から図８１に示す構成のうち、上記図１から図７４に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する。

　なお、本実施の形態７に係る液晶表示装置１００の電気回路は、図５８に示す電気回路となっている。

　図７５は、本実施の形態７に係る液晶表示装置１００の断面図であって、ＴＦＴ素子１１５を示す断面図である。図７６は、本実施の形態７に係る液晶表示装置１００の断面図であって、圧力センサ１９０を示す断面図である。

　これら、図７５および図７６に示すように、ＴＦＴアレイ基板１３０は、ガラス基板１４０と、ガラス基板１４０の主表面上に形成された下地層１４１と、この下地層１４１上に形成されたＴＦＴ素子１１５および圧力センサ１９０とを含む。

　ＴＦＴ素子１１５は、下地層１４１上に形成された下地層１３１の上面上に形成されている。ＴＦＴ素子１１５は、下地層１３１上に形成された半導体層１３２と、半導体層１３２を覆うように下地層１３１の上面に形成されたゲート電極１３４と、半導体層１３２に接続されたドレイン電極１３７およびソース電極１３８とを含む。

　ゲート絶縁層１３３上には、ゲート電極１３４を覆うように層間絶縁層１３５が形成されている。層間絶縁層１３５の上面には、ドレインパッド２１０と、ソース配線１１１とが形成されており、ドレイン電極１３７は、ドレインパッド２１０に接続され、ソース電極１３８はソース配線１１１に接続されている。

　図７６において、圧力センサ１９０は、下地層１４１上に形成された下部電極１７２と、この下部電極１７２に対して、対向基板１５０側に位置し、下部電極１７２と対向するように配置された下部電極１７２とを含む。

　下部電極１７２の上面上には下地層１３１およびゲート絶縁層１３３が形成されている。下部電極１７２と上部電極１７１との間には、凹部１４７が形成されている。凹部１４７は、下地層１３１に形成された穴部と、ゲート絶縁層１３３に形成された穴部とによって規定されており、この凹部１４７の底部に下部電極１７２の上面が位置している。

　このため、本実施の形態７に係る液晶表示装置１００においても、上部電極１７１は、凹部１４７内に入り込むように撓むように変形することができる。

　このため、本実施の形態７に係る液晶表示装置１００においても、対向基板１５０が押圧されることで、上部電極１７１と下部電極１７２とが接触し、上部電極１７１と下部電極１７２との間で電流が流れる。

　そして、対向基板１５０を押圧する押圧力が大きくなると、上部電極１７１と下部電極１７２との接触面積が大きくなり、上部電極１７１と下部電極１７２との間を流れる電流が多くなる。これにより、図５８に示す制御部１０５は、対向基板１５０に加えられた押圧力を検知することができる。

　本実施の形態７に係る液晶表示装置１００の製造方法について、図７７から図８０を用いて、説明する。

　なお、本実施の形態７に係る液晶表示装置１００においても、ＴＦＴアレイ基板１３０と、対向基板１５０とを別々に形成し、形成された対向基板１５０と、ＴＦＴアレイ基板１３０とを貼り合わせることで形成される。

　図７７は、ＴＦＴアレイ基板１３０の製造工程の第１工程を示す断面図である。この図７７に示すように、主表面を有するガラス基板１４０を準備する。このガラス基板１４０の主表面に下地層１４１を形成する。下地層１４１は、たとえば、ＳｉＯ₂、ＳｉＮ、およびＳｉＮＯ等から形成する。下地層１４１の膜厚は、たとえば、５００ｎｍ以下とされ好ましくは、４００ｎｍ以下とされる。

　この下地層１４１の上面上にスパッタリングにより、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属層を下地層１４１の上面上に形成する。そして、この金属層をパターニングして、下部電極１７２を形成する。下部電極１７２の膜厚は、たとえば、５０ｎｍ以上６００ｎｍ以下となるように形成される。なお、好ましくは、下部電極１７２は、膜厚が５０ｎｍ以上３００ｎｍ以下となるように形成される。

　下部電極１７２を覆うように、ＳｉＯ₂層、ＳｉＮ層、ＳｉＮＯ層等の絶縁層を形成し、下地層１３１を形成する。

　図７８は、ＴＦＴアレイ基板１３０の製造工程の第２工程を示す断面図である。この図７８に示すように、下地層１３１上に、非晶質半導体層を堆積する。非晶質半導体層の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされる。なお、非晶質半導体層の膜厚は、好ましくは、３０ｎｍ以上７０ｎｍ程度とされる。その後、この非晶質半導体層を結晶化して連続粒界結晶シリコン層（ＣＧシリコン層）を形成する。連続粒界結晶シリコン層をパターニングして、半導体層１３２を形成する。

　ＳｉＯ₂、ＳｉＮ、ＳｉＮＯ等の絶縁層を形成し、ゲート絶縁層１３３を形成する。なお、ゲート絶縁層１３３の膜厚は、たとえば、２０ｎｍ以上２００ｎｍ以下とされ、好ましくは、５０ｎｍ以上１２０ｎｍ以下とされる。

　その後、この金属層をパターニングして、ゲート電極１３４および上部電極１７１を形成する。この際、上部電極１７１には、穴部１７３が同時に形成される。このように、本実施の形態７においても、上部電極１７１と、ゲート電極１３４とを同一工程で形成することができる。

　図７９は、ＴＦＴアレイ基板１３０の製造工程の第３工程を示す断面図である。この図７９に示すように、まず、レジストを形成し、このレジストにパターニングを施す。これにより、レジストパターン２２３が形成される。このレジストパターン２２３には、穴部が形成されており、穴部１７３が外部に露出される。

　そして、ＨＦ（フッ化水素）水溶液などの酸系溶液に、基板を浸漬する。穴部１７３から溶液が入り込み、ゲート絶縁層１３３および下地層１３１をエッチングする。これにより、凹部１４７が形成される。

　図８０は、ＴＦＴアレイ基板１３０の製造工程の第４工程を示す断面図である。この図８０に示すように、図７９に示すレジストパターン２２３を除去する。層間絶縁層１３５を形成する。この層間絶縁層１３５をパターニングして、複数のコンタクトホールを形成する。その後、金属層を層間絶縁層１３５の上面上に形成し、この金属層をパターニングして、ドレインパッド２１０、ドレイン電極１３７、ソース電極１３８、ソース配線１１１、コンタクト１４６および接続配線１２４を形成する。

　その後、上層絶縁層１３６を形成し、この上層絶縁層１３６にパターニングを施してコンタクトホールを形成する。

　このコンタクトホールが形成された上層絶縁層１３６の上面にＩＴＯ層を形成し、このＩＴＯ層をパターニングして、画素電極１１４を形成する。このようにして、ＴＦＴアレイ基板１３０が形成される。

　なお、対向基板１５０においては、上記実施の形態３に係る液晶表示装置１００の対向基板１５０と同様にして形成される。

　このようにして形成された対向基板１５０およびＴＦＴアレイ基板１３０を貼り合わせて、本実施の形態７に係る液晶表示装置１００が形成される。

　なお、図８１は、本実施の形態７に係る液晶表示装置１００の変形例を示す断面図である。この図８１に示すように、半導体層１３２の下方に位置する下地層１４１上に遮光層１４８を形成してもよい。

　なお、遮光層１４８は、下部電極１７２と同質の金属材料によって形成されており、実質的に同一の膜厚とされている。

　なお、遮光層１４８および下部電極１７２とは、１つの金属層をパターニングすることで形成されており、同一のパターニング工程で形成することができる。

　なお、上記実施の形態１から実施の形態７においては、本発明を液晶表示装置に適用した例について説明したが、有機エレクトロルミネッセンス（ＥＬ；electroluminescence）ディスプレイやプラズマディスプレイにも適用することができる。また、各基板をフレキシブル基板としてもよい。仮に有機エレクトロルミネッセンスディスプレイに適用した場合には、表示媒体層は、有機ＥＬ層となる。

　この有機エレクトロルミネッセンスディスプレイは、第１主表面に形成された第１基板と、第１基板と間隔をあけて配置され、第１主表面と対向する主表面に第２電極が形成された第２基板と、第１電極と第２電極との間に形成された有機ＥＬ層とを備える。

　さらに、有機エレクトロルミネッセンスディスプレイは、第１基板に形成された下部電極と、この下部電極よりも第２基板側に配置された上部電極と、下部電極および上部電極間の容量または下部電極および上部電極間を流れる電流量を検知可能な検知部とを備える。そして、上部電極と下部電極との少なくとも一方が、他方に沿うように変形可能とされている。

　仮に、本発明をプラズマディスプレイに適用した場合には、表示媒体層は、蛍光体層となる。このプラズマディスプレイにおいては、前面板と、背面板とを備える。前面板は、前面ガラス基板と、この前面ガラス基板の下面に形成された表示電極と、遮光層と、この表示電極と遮光層とを覆うように、前面ガラス基板の下面に形成された誘電体層とを備える。この誘電体層の下面には、保護層が形成されている。

　背面板は、背面ガラス基板と、この背面ガラス基板の上面に形成されたアドレス電極と、このアドレス電極を覆うように背面ガラス基板の上面上に形成された下地誘電層と、この下地誘電層上に形成され、放電空間を区切る複数の隔壁と、隔壁間の溝に形成された蛍光体層とを備える。前面板と、背面板とが対向配置され、外周が封着剤によって気密封着され、放電空間内には、放電ガスが封入される。

　さらに、このプラズマディスプレイは、背面板側に配置された下部電極と、背面板側に配置された上部電極と、上部電極および下部電極によって規定される容量や電流量を検知可能な検知部とを備える。そして、上部電極と下部電極との少なくとも一方は、他方に沿うように変形可能とされている。

　以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。

　本発明は、表示装置、圧力検出装置および表示装置の製造方法に適用することができ、特に、下部電極と上部電極とによって規定される電気信号を検出する検出部を備えた表示装置、圧力検出装置および表示装置の製造方法に好適である。

　１００　液晶表示装置、１０１　ソースドライバ、１０２　ゲートドライバ、１０３　センサドライバ、１０５　制御部、１１０　画素、１１１　ソース配線、１１２　ゲート配線、１１３　センサ用ゲート配線、１１４　画素電極、１１５　ＴＦＴ素子、１１６　選択用ＴＦＴ素子、１１７　出力用素子、１１８，１９０　圧力センサ、１２０　圧力検知素子、１２１，１３８，１８３，２０３　ソース電極、１２２　ゲート電極、１２３　半導体層、１２４　接続配線、１２５，１３７，１８２，２０２　ドレイン電極、１３０　ＴＦＴアレイ基板、１３１　下地層、１３２，１８０，２００　半導体層、１３３　ゲート絶縁層、１３４，１８１，２０１　ゲート電極、１３５，１３９　層間絶縁層、１３６　上層絶縁層、１４０　ガラス基板、１４１　下地層、１４５　押圧部材、１４６　コンタクト、１４７　凹部、１４８　遮光層、１４９　樹脂層、１５０　対向基板、１５１　カラーフィルタ基板、１５２　対向電極、１５３　着色層、１５５　ブラックマトリックス、１５６　ガラス基板、１５７　可塑性樹脂層、１５８　樹脂パターン、１６０　液晶層、１６１　スペーサ、１７０　突起部、１７１　上部電極、１７２，１８９，１９１，２１８　下部電極、１７３，１７４　穴部、１８４　コンタクト、１８５　パッド部、１８６　接続部、１８７　反射電極、２１０　ドレインパッド、２１１　配線、２１２　透明導電層、２１３　電極部、２１４　配線、２１５　透明導電層、２１６　突起部、２１７　導電層、２１９　パッド部、２２０　凹部、２２１　突起部、２２２　積層金属層、２２３　レジストパターン。

Claims

　第１主表面を有する第１基板（１４０）と、
　前記第１基板（１４０）と間隔をあけて配置され、前記第１主表面と対向する第２主表面を有する第２基板（１５６）と、
　前記第１基板（１４０）および前記第２基板（１５６）の間に位置する表示媒体層と、
　前記第１主表面および前記第２主表面の間に配置された下部電極（１７２）と、
　前記下部電極（１７２）より前記第２主表面側に間隔をあけて配置されると共に、前記下部電極（１７２）と対向するように配置された上部電極（１７１）と、
　前記上部電極（１７１）と前記下部電極（１７２）とによって規定される電気特性を検出可能な検出部（１０５）と、
　を備え、
　前記第２基板（１５６）が押圧されることで、前記上部電極（１７１）と前記下部電極（１７２）との少なくとも一方は、他方に沿うように変形可能とされた、表示装置。
　前記上部電極（１７１）と前記下部電極（１７２）との間に形成された電極間絶縁層（１３６）をさらに備え、
　前記検出部（１０５）は、前記上部電極（１７１）と前記下部電極（１７２）との間の容量を検出可能とされた、請求項１に記載の表示装置。
　前記第２基板（１５６）が押圧されることで、前記上部電極（１７１）と前記下部電極とは、互いに接触可能とされ、
　前記検出部（１０５）は、前記上部電極（１７１）と前記下部電極との間を流れる電流量を検出可能とされた、請求項１に記載の表示装置。
　前記第２基板（１５６）が押圧されることで前記上部電極（１７１）を押圧する押圧部材（１４５）をさらに備え、
　前記上部電極（１７１）は、前記押圧部材（１４５）からの押圧力によって、撓むように変形可能とされた、請求項１から請求項３項のいずれかに記載の表示装置。
　前記上部電極（１７１）下には、たわむように変形した前記上部電極（１７１）を受け入れる凹部（１４７）が形成された、請求項４に記載の表示装置。
　画素電極（１１４）と、
　前記画素電極（１１４）に接続され、前記第１主表面上に形成された画素電極用スイッチング素子（１１５）とをさらに備え、
　前記画素電極用スイッチング素子（１１５）は、
　第１半導体層（１３２）と、
　前記第１半導体層（１３２）を覆うように形成された第１ゲート絶縁層（１３３）と、
　前記第１ゲート絶縁層（１３３）上であって、前記第１半導体層（１３２）の上方に形成された第１ゲート電極（１３４）と、
　前記第１半導体層（１３２）に接続された第１電極（１３７）と、
　前記第１ゲート電極（１３４）に対して前記第１電極（１３７）と反対側に位置し、前記第１半導体層（１３２）に接続された第２電極（１３８）とを含み、
　前記上部電極（１７１）は、前記第１ゲート絶縁層（１３３）上に位置し、前記第１ゲート電極（１３４）から離れた位置であって、前記第１ゲート電極（１３４）と同質材料から形成された、請求項４または請求項５に記載の表示装置。
　前記上部電極（１７１）の幅は、前記第１ゲート電極（１３４）の幅よりも広い、請求項６に記載の表示装置。
　前記第１主表面上に形成された下地層（１３１，１４１）をさらに備え、
　前記第１半導体層（１３２）は、前記下地層（１３１，１４１）上に形成され、
　前記下部電極（１７２）は、前記下地層（１３１，１４１）上に設けられると共に、前記第１半導体層（１３２）と同質の材料から形成された、請求項６または請求項７に記載の表示装置。
　前記第１半導体層（１３２）の下方に位置し、光を反射可能な導電性の遮光層（１４８）をさらに備え、
　前記下部電極（１７２）は、前記遮光層（１４８）と同質の材料から形成された、請求項６または請求項７に記載の表示装置。
　前記第１基板（１４０）を含むマトリックス基板（１３０）と、
　前記第２基板（１５６）を含む対向基板（１５０）とをさらに備え、
　前記上部電極（１７１）および前記下部電極（１７２）は、前記マトリックス基板（１３０）に形成された、請求項１から請求項９項のいずれかに記載の表示装置。
　前記第１基板（１４０）を含むマトリックス基板（１３０）と、
　前記第２基板（１５６）を含む対向基板（１５０）とをさらに備え、
　前記上部電極（１７１）は、前記対向基板（１５０）に形成され、
　前記下部電極（１７２）は、前記マトリックス基板（１３０）に形成された、請求項１から請求項３のいずれかに記載の表示装置。
　前記マトリックス基板（１３０）は、画素電極（１１４）と、前記画素電極（１１４）に接続され、前記第１主表面上に形成された画素電極用スイッチング素子（１１５）と、前記画素電極用スイッチング素子（１１５）を覆う層間絶縁層（１３５）をさらに含み、
　前記下部電極（１７２）および前記画素電極（１１４）は、前記層間絶縁層（１３５）上に形成された、請求項１１に記載の表示装置。
　前記第２基板（１５６）が押圧されていない状態で、前記下部電極（１７２）と前記上部電極（１７１）とが前記電極間絶縁層（１３６）に接触させられた、請求項２に記載の表示装置。
　前記第２基板（１５６）が押圧されていない状態で、前記下部電極（１７２）と前記上部電極（１７１）とが接触させられた、請求項３に記載の表示装置。
　前記上部電極（１７１）および前記下部電極（１７２）の少なくとも一方は、弾性変形可能な突出部（１７０）と、前記突出部（１７０）の表面に形成された導電層とを含む、請求項１から請求項３項のいずれかに記載の表示装置。
　前記上部電極（１７１）と前記下部電極（１７２）との間に形成された電極間絶縁層（１３６）と、前記第１基板（１４０）に形成された検知用スイッチング素子（１１７）とをさらに備え、
　前記検知用スイッチング素子（１１７）は、
　第２半導体層（１８０）と、
　前記第２半導体層（１８０）を覆うように形成された第２ゲート絶縁層（１３３）と、
　前記第２ゲート絶縁層上に形成された第２ゲート電極（１８１）と、
　前記第２半導体層に接続された第３電極（１８２）と、
　前記第２ゲート電極に対して前記第３電極と反対側に位置し、前記第２半導体層（１８０）に接続された第４電極（１８３）と、
　を含み、
　前記下部電極（１７２）は、前記第２ゲート電極（１８１）に接続された、請求項１５に記載の表示装置。
　前記第１基板（１４０）に形成された検知用スイッチング素子（１１６）をさらに備え、
　前記検知用スイッチング素子（１１６）は、
　第２半導体層（２００）と、
　前記第２半導体層を覆うように形成された第２ゲート絶縁層（１３３）と、
　前記第２ゲート絶縁層上に形成された第２ゲート電極（２０１）と、
　前記第２半導体層に接続された第３電極（２０２）と、
　前記第２ゲート電極（２０１）に対して前記第３電極（２０２）と反対側に位置し、前記第２半導体層に接続された第４電極（２０３）と、
　を含み、
　前記下部電極は、前記第３電極（２０２）に接続されると共に前記上部電極（１７１）と接触可能とされた、請求項１５に記載の表示装置。
　前記第１主表面の上方に位置し、外部からの光を反射可能な導電性の反射板（１８７）をさらに備え、
　前記下部電極（１７２）は、前記反射板（１８７）に接続された、請求項１５から請求項１７項のいずれかに記載の表示装置。
　基板と、
　前記基板上に配置された下部電極（１７２）と、
　前記下部電極（１７２）から離隔しつつ前記下部電極（１７２）に対して対向するように配置された上部電極（１７１）と、
　前記上部電極（１７１）が押圧されることで、前記下部電極（１７２）と前記上部電極（１７１）とが接触し、前記下部電極（１７２）と前記上部電極（１７１）との間に流れる電流量を検出する検出部（１０５）と、
　を備えた、圧力検出装置。
　前記上部電極（１７１）を押圧する押圧部材（１４５）をさらに備え、
　前記上部電極（１７１）は、前記押圧部材（１４５）によって押圧されることでたわむように変形可能とされた、請求項１９に記載の圧力検出装置。
　基板と、
　前記基板上に配置された下部電極（１７２）と、
　前記下部電極（１７２）から間隔をあけて配置されると共に、前記下部電極（１７２）と対向するように配置された上部電極（１７１）と、
　前記上部電極（１７１）と前記下部電極（１７２）とによって規定される電気特性を検出する検出部（１０５）と、
　を備え、
　前記下部電極（１７２）と前記上部電極（１７１）との少なくとも一方は、弾性変形可能な突出部と、前記突出部の表面に形成された導電層とを含む、圧力検出装置。
　前記上部電極（１７１）と前記下部電極（１７２）との間に形成された電極間絶縁層（１３６）をさらに備え、
　前記検出部（１０５）は、前記上部電極（１７１）と前記下部電極（１７２）との間の容量を検出可能とされた、請求項２１に記載の圧力検出装置。
　前記上部電極（１７１）が押圧されることで、前記上部電極（１７１）と前記下部電極（１７２）とは、互いに接触可能とされ、
　前記検出部（１０５）は、前記上部電極（１７１）と前記下部電極（１７２）との間を流れる電流量を検出する、請求項２１に記載の圧力検出装置。
　第１主表面を有する第１基板（１４０）を準備する工程と、
　下部電極（１７２）を形成する工程と、
　前記下部電極（１７２）と間隔をあけて位置する半導体層を形成する工程と、
　前記下部電極（１７２）および前記半導体層上にゲート絶縁層を形成する工程と、
　前記ゲート絶縁層上に第１導電層を形成する工程と、
　前記第１導電層をパターニングして、前記ゲート絶縁層の上面のうち、前記半導体層の上方に位置する部分にゲート電極を形成すると共に、前記ゲート絶縁層の上面のうち、前記下部電極（１７２）の上方に位置する部分に上部電極（１７１）を形成する工程と、
　を備えた、表示装置の製造方法。
　半導体被膜を形成する工程をさらに備え、
　前記半導体被膜をパターニングして、前記半導体層（１８０）と、前記下部電極（１７２）とを形成する、請求項２４に記載の表示装置の製造方法。
　第２導電層を形成する工程と、
　前記第２導電層をパターニングして遮光層（１４８）を形成する工程とをさらに備え、
　前記半導体層は、前記遮光層（１４８）上に位置し、
　前記下部電極（１７２）は、前記第２導電層をパターニングすることで形成される、請求項２４に記載の表示装置の製造方法。
　前記下部電極（１７２）と前記上部電極（１７１）との間に空隙部を形成する工程をさらに備えた、請求項２４から請求項２６のいずれかに記載の表示装置の製造方法。
　第１主表面を有する第１基板（１４０）を準備する工程と、
　第２主表面を有する第２基板（１５６）を準備する工程と、
　前記第２主表面に弾性変形可能な突起部を形成する工程と、
　前記突起部の表面に上部電極（１７１）を形成する工程と、
　前記第１基板（１４０）に下部電極（１７２）を形成する工程と、
　前記下部電極（１７２）と前記上部電極（１７１）とが対向するように前記第１基板（１４０）および前記第２基板（１５６）を対向配置する工程と、
　を備えた、表示装置の製造方法。
　前記第１主表面上に第１半導体層（１３２）および前記第１半導体層（１３２）と間隔をあけて配置された第２半導体層を形成する工程と、
　前記第１半導体層（１３２）および前記第２半導体層を覆うようにゲート絶縁層を形成する工程と、
　前記ゲート絶縁層上に第１導電層を形成する工程と、
　前記第１導電層をパターニングして、前記第１半導体層（１３２）の上方に位置する第１ゲート電極（１３４）と、前記第２半導体層の上方に位置する第２ゲート電極とを形成する工程と、
　をさらに備え、
　前記下部電極（１７２）は、前記第２ゲート電極の上方に位置し、前記第２ゲート電極に接続された、請求項２８に記載の表示装置の製造方法。
　前記下部電極（１７２）を覆うように上層絶縁層を形成する工程をさらに備えた請求項２９に記載の表示装置の製造方法。