JP6085518B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネル機能を具備した電子機器では、液晶表示装置や有機ＥＬ表示装置などの表示装置に、別途タッチパネル基板を貼り合わせることでタッチパネル機能を付加することが検討されている。

また、近年、ＣＶＤ（Chemical Vapor Deposition）法等によりガラス基板等の透明な絶縁基板上にさまざまな材料で薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、光センサ素子等を形成して、画像読み取り装置を製造する技術が研究されている。

また、画像読み取り装置の読み取り方式として、光センサ素子等に替えて導電性の電極を配置し、この電極と指等との間の容量変化によりパネル表面の指やペン等の情報を検知するいわゆる静電容量方式により接触位置を検出する技術が研究されている。

特開２００４−９３８９４号公報

そして静電容量方式を用いた表示装置では、液晶などの表示パネル中にセンサ機能を組み込む、いわゆるインセル技術が盛んに開発されている。インセル技術によれば、別途作成したタッチパネルを液晶等に貼り合わせる必要がないため、電子機器全体の厚さや重量の増加を回避することが可能になる。さらに液晶等とタッチパネルの間に界面が存在しないため、界面で生じやすい光の反射が発生しないので、表示品位の点でも優れている。

しかしながら、表示装置を構成する基板上にセンサ回路を内蔵することによりタッチパネル機能を実現すると、対向基板が液晶層を挟んでアレイ基板に対向して設けられているモードの液晶表示装置では、対向基板側の対向電極がシールドとなって、指など誘電体とアレイ電極側の検知電極との間で検知を行うに十分な電界が形成されないという問題があった。

また、指やペン等の有無による検知電極の電圧差を検出する場合、検出する電圧の絶対値を大きくしようとしてアナログデジタル変換回路への入力電圧範囲を拡大すると、回路部品のコストが高くなることがあった。

本発明は、上記事情に鑑みてなされたものであって、高い読み取り性能を備えるとともに、低コスト化を実現する表示装置を提供することを目的とする。

本発明の一態様による表示装置は、液晶層を挟持する対向基板とアレイ基板とを有する表示パネルと、
前記対向基板に設けられる対向電極と、前記アレイ基板にマトリクス状に配置される画素電極と、前記複数の画素電極の行間に配置されて誘電体との間の容量結合の強弱を読み取るセンサ回路と、前記センサ回路を駆動する期間において前記対向電極に付加される共通電圧をパルス状に駆動する対向電極駆動回路と、を備え、前記センサ回路は、前記誘電体との間で第１の浮遊容量を形成するとともに、前記対向電極との間で第２の浮遊容量を形成する検知電極を有し、前記対向電極は、前記検知電極と対向する少なくとも一部分を含む開口部を有し、前記第１の浮遊容量は、前記開口部を介して前記誘電体と前記検知電極との間に形成され、前記共通電圧がパルス状に駆動されることによって前記第２の浮遊容量を介して前記検知電極の電位が変動し、前記センサ回路は、前記対向電極駆動回路が前記対向電極に付加される前記共通電圧をパルス状に駆動してから所定時間が経過した後の前記検知電極の電位により前記誘電体の有無を検出する。

第１の実施の形態に係る表示装置の一断面を示す図である。 第１の実施の形態に係る表示装置の液晶表示パネルの構成の一例を説明するための図である。 第１の実施の形態に係る表示装置の液晶表示パネルとベゼルカバーとの構成の一例を説明するための図である。 第１の実施の形態に係る表示装置の液晶表示パネルの一構成例を示す概略の平面図である。 第１の実施の形態に係る表示装置の表示部の構成を模式的に示す断面図である。 第１の実施の形態の表示装置のセンサ回路の一実施例による等価回路を示す図である。 第１の実施の形態の表示装置のセンサ回路の駆動方法の一例を説明するためのタイミングチャートである。 第１の実施の形態に係る表示装置のアレイ基板の構成を示す図である。 第１の実施の形態のセンサ回路の配置の一例を示す図である。 第１の実施の形態の表示装置のプリチャージ電圧とセンサ回路の出力電圧（読み出し線の電圧）との関係の一例を示す図である。 第１の実施の形態の表示装置のプリチャージ電圧の違いによるセンサ回路の出力電圧と出力時間との関係の一例を示す図である。 第１の実施の形態の表示装置のプリチャージ電圧を大きくした場合の、センサ回路の出力電圧と出力時間との関係の一例を示す図である。 第１の実施の形態の表示装置のセンサ回路の駆動のタイミングの一例を示す図である。 第１の実施の形態のセンサ回路の駆動タイミングの他の例を示す図である。 第１の実施の形態の表示装置のセンサ回路、プリチャージゲート線、および、読み出しゲート線の配置位置の例を示す図である。 第１の実施の形態の表示装置のセンサ回路、プリチャージゲート線、および、読み出しゲート線の配置位置の他の例を示す図である。 第１の実施の形態の表示装置のセンサ回路、プリチャージゲート線、および、読み出しゲート線の配置位置の他の例を示す図である。 第１の実施の形態の表示装置のセンサ回路、プリチャージゲート線、および、読み出しゲート線の配置位置の他の例を示す図である。 第１の実施の形態の表示装置のセンサ回路、プリチャージゲート線、および、読み出しゲート線の配置位置の他の例を示す図である。 第２の実施の形態に係る表示装置において、読み出しゲート線の駆動波形と、読み出し線の出力電圧波形と、の一例を示す図である。 第２の実施の形態に係る表示装置において、横軸にプリチャージ電圧、縦軸に出力時間差をとって、出力時間差−プリチャージ電圧特性曲線の一例を示す図である。 第２の実施の形態に係る表示装置において、プリチャージ電圧を短時間で最適な値に設定するための手順の一例を説明するためのフローチャートである。 第３の実施の形態に係る表示装置の一構成例を示す図である。 第３の実施の形態に係る表示装置の他の構成例を示す図である。 第３の実施の形態に係る表示装置の他の構成例を示す図である。 第３の実施の形態に係る表示装置の他の構成例を示す図である。

［第１の実施の形態］
以下、本発明の第１の実施の形態に係る表示装置について、図面を参照して説明する。

図１は、第１の実施の形態に係る表示装置の一断面を示す図である。

表示装置は、液晶表示パネルＰＮＬと、液晶表示パネルＰＮＬの背面側に配置された照明ユニットと、液晶表示パネルＰＮＬと照明ユニットとを支持するフレーム４０と、液晶表示パネルＰＮＬの表示部を露出させるようにフレーム４０に取り付けられるベゼルカバー５０と、フレーム４０の背面側に配置された回路基板６０と、ベゼルカバー５０上に接着剤７０により固定された保護ガラスＰＧＬと、を備えている。保護ガラスＰＧＬは、液晶表示パネルＰＮＬの表示部を外部からの衝撃から保護している。なお、保護ガラスＰＧＬは、省略することも可能である。

照明ユニットは、図示しない光源と、光源から入射された光を液晶表示パネルＰＮＬ側に向けて出射する導光体３２と、液晶表示パネルＰＮＬと導光体３２との間に配置された光学シートとして、プリズムシート３４および拡散シート３６と、液晶表示パネルＰＮＬとは反対側の導光体３２の主面と対向するように配置された反射シート３８と、を備えている。プリズムシート３４および拡散シート３６は、導光体３２から出射された光を集光および拡散する。

液晶表示パネルＰＮＬは、アレイ基板１０と、アレイ基板１０と対向するように配置された対向基板２０と、アレイ基板１０と対向基板２０との間に挟持された液晶層ＬＱと、マトリクス状に配置された複数の表示画素を含む表示部ＤＹＰ（不図示）と、を備えている。アレイ基板１０は液晶層ＬＱと反対側の主面に取り付けられた偏光板１０Ａを備えている。対向基板２０は液晶層ＬＱと反対側の主面に取り付けられた偏光板２０Ａを備えている。

フレーム４０は、照明ユニットと液晶表示パネルＰＮＬとを重ねた状態で収容する。照明ユニットと液晶表示パネルＰＮＬとは、フレーム４０により、その平面方向（Ｄ１−Ｄ２平面）において位置決めされる。

図２は、第１の実施の形態に係る表示装置の液晶表示パネルＰＮＬの構成の一例を説明するための図である。

偏光板２０Ａは、偏光層Ｌ１、帯電防止層Ｌ２、偏光層Ｌ１を透明絶縁性基板に固定する導電糊Ｌ３を備えている。帯電防止層Ｌ２は、その抵抗値が例えば６．３×１０^１０（Ω／□）である。導電糊Ｌ３は、その抵抗値が例えば５．２×１０^１０（Ω／□）である。

帯電防止層Ｌ２や導電糊Ｌ３が配置されない場合、保護ガラスＰＧＬの表面や偏光板２０Ａの表面に指先やペン先等が接触すると、指先やペン先等で接触したときの電荷が接触部に残ってしまうため、指先やペン先が離れた後も接触し続けていると認識されてしまい、離脱の反応が鈍くなることがあった。

これに対し、偏光板２０Ａの表面において電荷を抜けやすくするために、例えば１．０×１０^９（Ω／□）以上の抵抗の材料の帯電防止層Ｌ２や導電糊Ｌ３を設ける。そして、これらをグラウンドと接続することで、指先やペン先等の接触による容量変化も検知可能で、さらに接触時の電荷残りを分散させて、離脱時に高速に反応することができる。

したがって、例えば金属製の細いペンで入力した場合でも、容量変化を精度良く検出することができる。さらに、センサ回路（不図示）が帯電して誤動作することを防止することができる。なお、偏光板２０Ａの抵抗値を変えることで、指先やペン先等が実際に接触している面積に対して、検知される面積を変えることもできる。

また、ＩＰＳ（In-Plane Switching）やＦＦＳ（Fringe-Field Switching）のような表示モードを採用した表示装置では、静電気による焼き付き対策として、対向基板２０の透明絶縁性基板上に透明電極層を形成し、または偏光板を導電性とする場合がある。第１の実施の形態の表示装置では、このような対策は不要であり、帯電防止層Ｌ２および導電糊Ｌ３により焼き付きを防止することができる。なお、帯電防止層Ｌ２と導電糊Ｌ３とはいずれか一方が設けられればよい。

図３は、第１の実施の形態に係る表示装置の液晶表示パネルＰＮＬと、ベゼルカバー５０との構成の一例を説明するための図である。図１及び図３を参照しつつ構成の一例を説明する。

ベゼルカバー５０は、液晶表示パネルＰＮＬの表示部を露出させる窓５０Ｗ（図１に示す）を備えている。ベゼルカバー５０は、導電糊付両面テープＴＰにより偏光板２０Ａの帯電防止層Ｌ２と固定され電気的に接続される。ベゼルカバー５０はグラウンドと接続され、帯電防止層Ｌ２がベゼルカバー５０を介してグラウンドと電気的に接続される。

回路基板６０（図１に示す）は、例えばフレキシブル基板ＦＣ１（不図示）により液晶表示パネルＰＮＬのアレイ基板１０の一端と電気的に接続されている。フレキシブル基板ＦＣ１はベゼルカバー５０のスリット５０Ｓ（図１に示す）を介してフレーム４０の背面側に屈曲するように、回路基板６０とアレイ基板１０との間に延びて配置される。

図４は、第１の実施の形態に係る表示装置の液晶表示パネルＰＮＬの一構成例を示す概略の平面図である。

液晶表示パネルＰＮＬは、アレイ基板１０と、アレイ基板１０に対向するように配置された対向基板２０と、アレイ基板１０および対向基板２０間に挟持された液晶層ＬＱと、複数の画素からなる画素回路をマトリクス状に配置した表示部ＤＹＰと、表示部ＤＹＰの周囲に配置された駆動回路（信号線駆動回路ＸＤ、走査線駆動回路ＹＤ、対向電極駆動回路ＣＤ）と、を備えている。

アレイ基板１０は、透明絶縁基板（図示せず）と、透明絶縁基板上において複数の表示画素のそれぞれに対応してマトリクス状に配置された画素電極ＰＥと、画素電極ＰＥが配列する行に沿って配置された複数の走査線ＧＬ、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧと、画素電極ＰＥが配列する列に沿って配置された複数の信号線ＳＬと、走査線ＧＬと信号線ＳＬとが交差する位置近傍に配置された画素スイッチＳＷＰと、検知電極１２Ｅを備えたセンサ回路１２と、を備えている。

なお、液晶層ＬＱを介して対向するように形成された対向電極ＣＥは、対向基板上に設けられている。

アレイ基板１０の端部には、例えばフレキシブル配線基板ＦＣ１、ＦＣ２を介してタイミングコントローラＴＣＯＮが搭載された回路基板６０が電気的に接続される。

回路基板６０は、マルチプレクサＭＵＸと、Ｄ／Ａ変換部ＤＡＣと、Ａ／Ｄ変換部ＡＤＣと、外部信号源との間で信号を送受信するインタフェース部Ｉ／Ｆと、を備えている。

センサ回路１２からの出力信号は、マルチプレクサＭＵＸにより所定のタイミングでＡ／Ｄ変換部ＡＤＣへ供給され、デジタル信号に変換されて、インタフェース部Ｉ／Ｆに供給される。インタフェース部Ｉ／Ｆは、受信したデジタル信号を外部信号源へ出力する。外部信号源は、受信したデジタル信号により座標計算を行なって、指先やペン先等が接触した座標位置を検出する。外部信号源は表示のための信号を出力することも行なう。

走査線駆動回路ＹＤには複数の走査線ＧＬ、複数のプリチャージゲート線ＰＧ、および、複数の読み出しゲート線ＲＧが電気的に接続されている。走査線駆動回路ＹＤは、複数の走査線ＧＬに画素スイッチＳＷＰをオンする（ソース−ドレインパスを導通させる）ためのゲート電圧を供給して、走査線ＧＬを順次駆動する。また、走査線駆動回路ＹＤは、複数のプリチャージゲート線ＰＧおよび複数の読み出しゲート線ＲＧを所定のタイミングで駆動して、センサ回路１２を駆動させる。

信号線駆動回路ＸＤには複数の信号線ＳＬが電気的に接続されている。信号線駆動回路ＸＤは、ソース−ドレインパスが導通した画素スイッチＳＷＰを介して、信号線ＳＬから画素電極ＰＥへ映像信号を供給する。

対向電極駆動回路ＣＤは、対向電極ＣＥに共通電圧Ｖｃｏｍを供給する。対向電極駆動回路ＣＤは、画像表示動作において液晶表示装置の極性反転方式に対応するように共通電圧Ｖｃｏｍを変化させる。第１の実施の形態では、対向電極駆動回路ＣＤは、更にセンサ回路１２を駆動する期間において対向電極に付加される共通電圧Ｖｃｏｍをパルス状に変化させる。なお、共通電圧を変化させる動作周波数は数十ｋＨｚ以上にすることで、表示画像へのフラッシュ及びフリッカー等の影響を小さくすることができる。

なお、信号線ＳＬは、センサ回路１２を駆動する期間においてセンサ回路１２への信号を供給するプリチャージ線ＰＲＬ、および、読み出し線ＲＯＬとしても用いられる。

図５は、第１の実施の形態に係る表示装置の表示部ＤＹＰの構成を模式的に示す断面図である。

液晶層ＬＱの上部には対向基板２０が設けられ、液晶層ＬＱの下部にはアレイ基板１０が設けられている。対向基板２０には、対向電極ＣＥが配されている。アレイ基板１０には、画素電極ＰＥと検知電極１２Ｅとが同層に配され、読出しゲート線ＲＧ、アンプソース線Ｖｓ及びプリチャージゲート線ＰＧが同層に配されている。

検知電極１２Ｅとアンプソース線Ｖｓの動作については後述するが、第１の実施の形態に係る表示装置では、対向電極ＣＥの検知電極１２Ｅに対向する部分が切り取られている。この結果、表示部ＤＹＰの上部（タッチ部）に接触する指又はペン等は、検知電極１２Ｅとの間で、より感度良く容量を形成することができる。また、図に示すように、対向電極ＣＥと検知電極１２Ｅとの間には浮遊容量（Ｃ１、Ｃ１’）が形成される。

図６は、第１の実施の形態の表示装置のセンサ回路１２の一実施例による等価回路を示す図である。

センサ回路１２には、検知電極１２Ｅ、プリチャージ線ＰＲＬ、読み出し線ＲＯＬ、プリチャージゲート線ＰＧ、読み出しゲート線ＲＧ、アンプソース線ＶＳ、プリチャージスイッチＳＷＡ、増幅用スイッチ（アンプ）ＳＷＢ、および、読み出し用スイッチＳＷＣが設けられている。また、上述のように対向電極ＣＥと検知電極１２Ｅとは浮遊容量であるカップリング容量Ｃ１を介して接続される。読出し線ＲＯＬは例えば、電圧を保持するための容量等（図示せず）に接続してもよい。

検知電極１２Ｅは、接触体の有無による検知容量の変化を検出する。プリチャージ線ＰＲＬを介して外部からプリチャージ電圧が入力される。読み出し線ＲＯＬを介して外部へ検知電圧が取り出される。プリチャージゲート線ＰＧを介して外部からのプリチャージ電圧入力のタイミングが制御される。読み出しゲート線ＲＧを介して外部へ検知電圧を取り出すタイミングが制御される。アンプソース線ＶＳを介して検知電圧を形成するための所定の電圧が供給される。

プリチャージスイッチＳＷＡは、プリチャージ電圧を検知電極１２Ｅへ書き込み、かつ保持する。カップリング容量Ｃ１は、共通電圧Ｖｃｏｍを検知容量１２Ｅに付加する。増幅用スイッチＳＷＢは、検知電極１２Ｅに生じた電圧を所定の電圧に増幅する。読み出し用スイッチＳＷＣは、増幅された電圧を検知電圧として読み出し線ＲＯＬへ出力し、かつ保持する。

プリチャージスイッチＳＷＡは例えばｐ型の薄膜トランジスタであって、ゲート電極がプリチャージゲート線ＰＧと電気的に接続され（あるいは一体に構成され）、ソース電極がプリチャージ線ＰＲＬと電気的に接続され（あるいは一体に構成され）、ドレイン電極が検知電極１２Ｅと電気的に接続され（あるいは一体に構成され）ている。

増幅用スイッチＳＷＢは例えばｐ型の薄膜トランジスタであって、ゲート電極が検知電極１２Ｅと電気的に接続され（あるいは一体に構成され）、ソース電極がアンプソース線ＶＳと電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し用スイッチＳＷＣのソース電極と電気的に接続され（あるいは一体に構成され）ている。

読み出し用スイッチＳＷＣは例えばｐ型の薄膜トランジスタであって、ゲート電極が読み出しゲート線ＲＧと電気的に接続され（あるいは一体に構成され）、ソース電極が増幅用スイッチＳＷＢのドレイン電極と電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し線ＲＯＬと電気的に接続され（あるいは一体に構成され）ている。

プリチャージスイッチＳＷＤは例えばｐ型の薄膜トランジスタであって、ゲート電極にはプリチャージゲート線ＰＲＧと電気的に接続され（あるいは一体に構成され）、ソース電極が読み出し線プリチャージ線ＲＰＲと電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し線ＲＯＬと電気的に接続され（あるいは一体に構成され）ている。

図７は、第１の実施の形態の表示装置のセンサ回路１２の駆動方法の一例を説明するためのタイミングチャートである。

[初期化動作]
プリチャージゲート線駆動波形（プリチャージゲート信号波形）は、プリチャージゲート線ＰＧに印加され、プリチャージ用スイッチＳＷＡのゲ−ト電極端子に入力される。この結果、プリチャージゲート信号がオンレベル（ローレベル）のタイミングでプリチャージ線ＰＲＬからプリチャージ電圧Ｖｐｒｃがプリチャージ用スイッチＳＷＡを通じて検知電極１２Ｅに書き込まれる。

読み出し線プリチャージゲート線駆動波形は、読み出し線プリチャージゲート線ＰＲＧに印加され、外部のスイッチ（プリチャージスイッチＳＷＤ）のゲ−ト電極端子に入力される。この結果、読み出し線プリチャージゲート信号がオンレベル（ローレベル）のタイミングで、読み出し線プリチャージ線ＲＰＲから読み出し線ＲＯＬに外部のスイッチ（プリチャージスイッチＳＷＤ）を介してプリチャージ電圧が書き込まれる。これにより読み出し線ＲＯＬの初期の電圧が設定される。

[検知動作]
指が検知電極１２Ｅに接近すると、指と検知電極１２Ｅとの間の容量が形成されるため、指の有無によって対向電極電位を変化させたときの検知電極１２Ｅの電位が異なる。検知電極電位波形は検知電極１２Ｅの電位変動を示したものであり、対向電極電位を変化させたときの検知電極電位(指なし)と、検知電極電位(指あり)との間に電圧差を生じさせることができる。

対向電極電位波形は、対向電極駆動回路ＣＤによって駆動される共通電圧Ｖｃｏｍのパルス波形である。共通電圧Ｖｃｏｍが駆動されることによってカップリング容量Ｃ１を介して検知電極１２Ｅの電位が変動する。従って、本実施の形態では、共通電圧Ｖｃｏｍをパルスとして駆動するとともに浮遊容量Ｃ１をカップリング容量として利用する。この結果、従来専用に設けていたカップリング容量Ｃ１を専用素子として設けることが不要となり、カップリング容量Ｃ１の他方の電極を対向電極のレイヤーと同一のレイヤーで構成することが可能となる。

一方、アンプソース線ＶＳには、所定の電圧が付与されている。従って、増幅用スイッチＳＷＢのソース端子にはこの所定の電圧が印加されている。指なし時と指あり時とでは増幅用スイッチＳＷＢのゲート−ソース（ＧＳ）間電位波形に差が生じているが、これは検知電極１２Ｅで生じた電圧差が増幅用スイッチＳＷＢの動作点の差に反映されることを示している。即ち、ゲート−ソース（ＧＳ）間電圧(指なし)とゲート−ソース（ＧＳ）間電圧(指あり)とで増幅用スイッチＳＷＢのゲート−ソース（ＧＳ）間電圧に差が生じ、指なし時と指あり時とでは増幅用スイッチＳＷＢのオン抵抗に差が生じる。この結果、増幅用スイッチＳＷＢのドレインに発生する電圧の上昇速度に差が生ずる。

本実施の形態では、増幅用スイッチＳＷＢの電源電圧を付与するアンプソース線ＶＳが上述のカップリング容量Ｃ１に付加される共通電圧Ｖｃｏｍとは独立して、個別に設けられている。従って、アンプソース線ＶＳに付与する電圧は、読み出される検知電圧が、回路部品のコストが高くならない最適な値になるように柔軟に設定することができる。

読み出しゲート線駆動波形は、読み出しゲート線ＲＧに印加され、読み出し用スイッチＳＷＣのゲ−ト電極端子に入力される。読み出しスイッチゲート信号がオンレベル（ローレベル）のタイミングで、増幅用スイッチＳＷＢのドレインの電圧が読み出し用スイッチＳＷＣを介して読み出し線ＲＯＬに出力される。即ち、オンレベルのタイミングで検知電極１２Ｅの電位が増幅されて読み出し線ＲＯＬに出力される。

読出し線出力電圧波形はこの電圧変動を示したものであり、読み出しスイッチゲート信号がオンレベルのタイミングで読み出し線ＲＯＬに出力される出力電圧が上昇し、カップリング容量Ｃ１および指の接触による検知電極１２Ｅに生じる浮遊容量に応じた上昇率で電圧が上昇する。従って、出力電圧(指あり)と出力電圧(指なし)との間には電圧差が生じている。

続いて、センサ回路１２とタイミングコントローラＴＣＯＮ（あるいは外部に設けられた制御回路、あるいはＴＦＴ基板上に設けられた制御回路）との間の信号授受動作について説明する。

センサ回路１２を駆動する場合、まず、タイミングコントローラＴＣＯＮは走査線駆動回路ＹＤを制御して、プリチャージゲート線ＰＧに印加する電圧をロー（Ｌ）レベルにしてプリチャージスイッチＳＷＡをオンさせる。タイミングコントローラＴＣＯＮは信号線駆動回路ＸＤを制御してプリチャージ線ＰＲＬにプリチャージ電圧を印加して、スイッチＳＷＡを介して検知電極１２Ｅにプリチャージ電圧を印加する。

同時に、タイミングコントローラＴＣＯＮは、読み出し線プリチャージゲート線ＰＲＧにローレベルの電圧を印加してプリチャージスイッチＳＷＤをオンさせ、プリチャージスイッチＳＷＤを介して読み出し線ＲＯＬに読み出し線プリチャージ電圧（例えば０Ｖ）を印加する。読み出し線電圧は０Ｖとなる。

次に、タイミングコントローラＴＣＯＮは、プリチャージスイッチＳＷＡ、ＳＷＤをオフさせた後、対向電極駆動回路ＣＤを制御して、対向電極ＣＥの電位Ｖｃｏｍをハイ（Ｈ）レベルとする。対向電極ＣＥの電位がローレベルからハイレベルへ変化すると、カップリング容量Ｃ１により検知電極１２Ｅの電位が増加する。このとき、その変化量は、検知電極１２Ｅに結合される容量によって異なる。

例えば、検知電極１２Ｅの上方に指やペン先等が近接している場合には、検知電極１２Ｅと指との間に浮遊容量が生じる。この結果、指先やペン先等が無い場合と比較して検知電極１２Ｅの電位が小さくなる。

検知電極１２Ｅの電位が異なると増幅用スイッチ（アンプ）ＳＷＢのゲート−ソース間電圧が異なるため、増幅用スイッチ（アンプ）ＳＷＢのオン抵抗も異なる。本実施形態では、検知電極１２Ｅの上方において指先やペン先等が近接している場合には検知電極１２Ｅの電位が低下するため、増幅用スイッチ（アンプ）ＳＷＢのゲート−ソース間電圧は大きくなり、増幅用スイッチ（アンプ）ＳＷＢのオン抵抗が低下する。また、検知電極１２Ｅの上方において指先やペン先等が近接していない場合には検知電極１２Ｅの電位が比較的高い電位となっているため、増幅用スイッチ（アンプ）ＳＷＢのゲート−ソース間電圧は比較的小さくなり、増幅用スイッチ（アンプ）ＳＷＢのオン抵抗は比較的高くなる。

次に、タイミングコントローラＴＣＯＮは走査線駆動回路ＹＤを制御して、読み出しゲート線ＲＧの電圧をローレベルとして読み出し用スイッチＳＷＣをオンさせる。読出し線ＲＯＬは例えば、電圧を保持するための容量等（図示せず）あるいは所定の浮遊容量等（図示せず）を有しているため、読出し線ＲＯＬに出力される電圧は増幅用スイッチ（アンプ）ＳＷＢのオン抵抗に応じた上昇率で上昇する。すなわち、検知電極１２Ｅの上方において指先やペン先等が接触している場合には、読み出し用スイッチＳＷＣがオンすると、増幅用スイッチ（アンプ）ＳＷＢおよび読み出し用スイッチＳＷＣを介し検知電極１２Ｅの電圧に応じた上昇率で読み出し線ＲＯＬの電圧が上昇していく。

したがって、指先やペン先等が接触している場合には、指先やペン先等が接触していない場合よりも、読み出し用スイッチＳＷＣをオンさせた所定の期間において読み出し線ＲＯＬの電位の変化が大きくなる。読み出し線ＲＯＬには、予め書き込まれた読み出し線プリチャージ信号が保持されており、読み出しゲート線ＲＧがオンすると同時に読み出し線ＲＯＬの電位は高電位側に向かって徐々に変動し始める。読み出し線ＲＯＬの電位は、読み出し線出力期間Ｔｒｅａｄ内までは変動を持続するが、読み出しゲート線が再びオフすると、それ以降は一定の電圧が保持される。

そこで、読み出しゲートがオンしてからの出力期間Ｔｒｅａｄでの出力電圧(指あり)と出力電圧(指なし)との出力電圧差を検出することにより指先やペン先等が接触している位置を検出することが可能となる。

図８は、第１の実施の形態に係る表示装置のアレイ基板１０の構成を示す図である。

表示画素ＰＸは、赤色着色層を含む赤色表示画素ＰＸＲと、緑色着色層を含む緑色表示画素ＰＸＧと、青色着色層を含む青色表示画素ＰＸＢと、を備えている。赤色表示画素ＰＸＲと緑色表示画素ＰＸＧと青色表示画素ＰＸＢとは、表示画素ユニットＰＸＵを構成する。

図中にＰＸＲ，ＰＸＧ，ＰＸＢで示される各色の画素を構成するそれぞれの画素電極ＰＥは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電性材料によって形成されている。そして、表示画素ＰＸは、行方向Ｄ１に周期的に並んで配置される。検知電極１２Ｅは例えば画素電極ＰＥと同層とされ、表示画素行の間の行に行方向Ｄ１方向に周期的に配置されている。一方、センサ回路１２も、表示画素行の間の行に設けられている。

なお、図８のアレイ基板１０と液晶層ＬＱを介して対向する面には対向基板２０が設けられる。対向基板２０は、透明絶縁性基板（図示せず）と、透明絶縁性基板上において検知電極１２Ｅに対向する部分に開口部を有する対向電極ＣＥと、表示画素ＰＸに配置された着色層（図示せず）と、表示部ＤＹＰの周囲および表示画素ＰＸの周囲の領域に配置された遮光層（図示せず）と、を備えている。

着色層は、赤色の主波長の光を透過する赤色着色層と、緑色の主波長の光を透過する緑色着色層と、青色の主波長の光を透過する青色着色層と、を備えている。赤色着色層と緑色着色層と、青色着色層とのそれぞれは、複数の表示画素ＰＸの列方向Ｄ２に延びて配置され、行方向Ｄ１に周期的に並んで配置される。

検知電極１２Ｅは対向電極ＣＥの開口部と対向する位置のアレイ基板１０において画素電極ＰＥと異なる層で形成してもよい。

図９は、第１の実施の形態のセンサ回路１２の配置の一例を示す図である。

図９では、表示画素ＰＸは、１行ごとに行方向Ｄ１に対して線対称となるように反転して設けられている。表示画素ＰＸの行は、２行毎に間隔を空けて並んでいる。センサ回路１２は、表示画素ＰＸの２行と表示画素ＰＸの２行との間の領域に設けられている。

なお、センサ回路１２は、４行４列の表示画素ユニットＰＸＵに１つ配置されているが、この形態に限定されず、他の表示画素ユニットＰＸＵには設けられて無くても良い。即ち、センサ回路１２は、ｎ行ｍ列の表示画素ユニットＰＸＵに少なくとも１つ配置することができる。

さらに、図９に示すように、対向電極ＣＥの検知電極１２Ｅに対向する部分には開口部が設けられている。検知電極１２Ｅは行方向に接続された連続する１０個のブロック電極で形成されている。開口部は、連続する１０個のブロック電極を全て含むように設けられているが、この形態に限定されない。即ち、開口部は、ブロック電極の一部を含むように設けても良い。また、一つの検知電極１２Ｅに対して開口部は複数個設けても良い。

上述のように、第１の実施の形態に係る表示装置は、対向基板２０の透明絶縁基板上に指先やペン先等により接触された位置と接触されない位置とを、センサ回路１２の出力電圧の差により検出することが可能に構成されている。

この方式の場合、指の有無での出力電圧差が最も大きくなるような出力期間Ｔｒｅａｄに設定することで検出感度が向上する。プリチャージ線ＰＲＬは複数のセンサ回路で共通して用いてもよいが、センサ回路１２ごとに独立させ、プリチャージ線ＰＲＬごとにプリチャージスイッチＳＷＡを個別に設け、その印加電圧（プリチャージ電圧）を個別に制御することによりセンサ回路１２のＳ／Ｎ（signal/noise）を個々に制御することが出来る。

図１０は、第１の実施の形態の表示装置のプリチャージ電圧Ｖｐｒｃとセンサ回路１２の出力電圧（読み出し線ＲＯＬの電圧）との関係の一例を示す図である。

図１０では、複数の時間について指ありと指なしでの出力電圧を示している。測定条件によってグラフの曲線は左右にシフトしている。指ありと指なしでの出力電圧の差が最大になるように個々のセンサ回路１２についてプリチャージ電圧を調整することで、全てのセンサ回路１２のＳ／Ｎを全て最大に維持することが可能となる。

図１１は、第１の実施の形態の表示装置において、指ありと指なしとで、センサ回路１２の出力電圧と出力時間との関係の一例を示す図である。図１２は、第１の実施の形態の表示装置において、指ありと指なしとで、プリチャージ電圧Ｖｐｒｃを大きくした場合の、センサ回路１２の出力電圧と出力時間との関係の一例を示す図である。

図１１および図１２のグラフを比較すると、プリチャージ電圧Ｖｐｒｃを大きくすることで、規定電圧Ｖ１に達するまでに時間を要していることと、指ありと指なしとで出力電圧の差が大きくなっていることがわかる。ただし、この特性はアンプソース線ＶＳに印加される電圧にも依存してくるため、アンプソース線ＶＳの電圧に応じて、最適なプリチャージ電圧Ｖｐｒｃを設定する。

尚、第１の実施の形態では、センサ回路１２の読み出し線ＲＯＬは画素電極ＰＥへ映像信号を供給する信号線ＳＬと共用しているため、センサ回路１２の動作時間は有限である。そのため、むやみにプリチャージ電圧Ｖｐｒｃを大きくすると、センサ回路１２の動作時間内に接触の有無に関わらず、規定の電圧まで達しない可能性がある。

そこで、例えば外部に設けられた制御回路で規定電圧Ｖ１に達する時間を常に監視し、プリチャージ電圧Ｖｐｒｃを最適にすることで、センサ回路１２の動作時間内で最大のＳ／Ｎを得ることができる。即ち、個々のセンサ回路１２についてプリチャージ電圧Ｖｐｒｃを調整することで、全てのセンサ回路１２のＳ／Ｎを全て最大に維持することが可能となる。

一方、全ての信号線ＳＬの電圧を調整することはプリチャージ電圧出力回路の個数が膨大になるので、コストアップの要因となる場合がある。そこで、ある程度の信号線ＳＬを束ねて、表示部ＤＹＰのエリアごとにプリチャージ電圧Ｖｐｒｃを調整することで、Ｓ／Ｎの最大化とコスト低減とを実現することができる。

図１３は、第１の実施の形態の表示装置のセンサ回路１２の駆動のタイミングの一例を示す図である。図１３では、例えば、表示部ＤＹＰは６００行×８００列の表示画素ＰＸを含み、１５０×２００のセンサ回路１２が配置されている表示装置においてセンサ回路１２を駆動する場合を示している。即ち、４行×４列の表示画素ユニットごとに、１つのセンサ回路１２が設けられている。

走査線駆動回路ＹＤおよび信号線駆動回路ＸＤは、１水平（１Ｈ）期間において、１行分の映像信号を画素電極ＰＥに書き込み、１垂直期間（１Ｖ）において、表示部ＤＹＰに表示される１画面分の映像信号を画素電極ＰＥに書き込むように制御される。１垂直期間は例えば１６．７msecであって、６００水平期間と垂直ブランク期間（Ｖブランク）とを含む。

第１の実施の形態では、４水平期間（４Ｈ）において、まず４行分の映像信号を対応する画素電極ＰＥに書き込み、続いてセンサ回路１２を駆動する。走査線駆動回路ＹＤと信号線駆動回路ＸＤとは、４水平期間単位でこの動作を繰り返す。

センサ回路１２は、４行４列の表示画素ユニットＰＸＵに１つ配置されているため、４行の表示画素ＰＸを駆動する期間に１行のセンサ回路１２を駆動すると、１垂直期間において表示部ＤＹＰに配置された全部のセンサ回路１２を駆動することができる。

図１４は、第１の実施の形態のセンサ回路１２の駆動タイミングの他の例を示す図である。

図１４に示す場合では、走査線駆動回路ＹＤと信号線駆動回路ＸＤとは、１垂直期間において、まず全部の画素電極ＰＥに順次映像信号を書き込み、続いて全てのセンサ回路１２を順次駆動する。

なお、センサ回路１２の駆動は、全ての垂直期間において行なわれてもよく、数垂直期間毎に行なってもよい。例えば、タッチパネル機能を停止するモードでは、センサ回路１２を駆動しないようにし、タッチパネル機能のスタンバイモードでは、数垂直期間毎にセンサ回路１２を駆動するように、走査線駆動回路ＹＤと信号線駆動回路ＸＤとを制御してもよい。

また、図１３では４水平期間で１度、１行分のセンサ回路１２を駆動し、図１４では１垂直期間で１度１行分のセンサ回路１２を駆動しているが、センサ回路１２を駆動するタイミングはこれらのタイミングに限られない。例えば、１垂直期間を２つの期間に分割し、１／２垂直期間のそれぞれにおいて映像信号の書き込みが終了した後にセンサ回路１２を駆動するようにしてもよい。この場合、偶数行目のセンサ回路１２と奇数行目のセンサ回路１２とを１／２垂直期間毎に交互に駆動する（インタレース駆動を行なう）ように走査線駆動回路ＹＤと信号線駆動回路ＸＤとが構成されてもよい。

図１５は、第１の実施の形態の表示装置のセンサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の例を示す図である。

センサ回路１２は、表示画素ユニットＰＸＵが配列する４行４列のブロックＢＫ毎に１つ配置されている。センサ回路１２は、４行４列に配置された表示画素ユニットＰＸＵの３行目と４行目との間の領域に、走査線ＧＬが延びる方向と略平行な方向に並んで配置されている。

プリチャージゲート線ＰＧは、第１行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第１枝配線ＰＧ１と、第１行の隣の第２行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第２枝配線ＰＧ２と、を備えている。読み出しゲート線ＲＧは、第１行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第１枝配線ＲＧ１と、第１行の隣の第２行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第２枝配線ＲＧ２と、を備えている。

このようにプリチャージゲート線ＰＧと読み出しゲート線ＲＧとを構成すると、走査線駆動回路ＹＤは、２行単位でセンサ回路１２を駆動することが可能となる。２行単位でセンサ回路１２を駆動すると、増幅能力が略２倍となりセンサ回路１２のＳ／Ｎ差を大きくすることができる。

図１６は、第１の実施の形態の表示装置のセンサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を示す図である。図１６に示す場合では、センサ回路１２の配置位置は図１５に示す場合と同じであり、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとの配置が異なっている。

プリチャージゲート線ＰＧは、ブロックＢＫの各行において、１行目と２行目との表示画素ユニットＰＸＵの間の領域と、３行目と４行目の表示画素ユニットＰＸＵの間の領域とにおいて、走査線ＧＬと略平行な方向に延びた配線と、これらの配線の端部を接続する配線とによりループ状に構成されている。

同様に、読み出しゲート線ＲＧは、ブロックＢＫの各行において、１行目と２行目との表示画素ユニットＰＸＵの間の領域と、３行目と４行目の表示画素ユニットＰＸＵの間の領域とにおいて、走査線ＧＬと略平行な方向に延びた配線と、これらの配線の端部を接続する配線とによりループ状に構成されている。

このように、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとを構成すると、配線左右端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。

図１７は、第１の実施の形態の表示装置のセンサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を示す図である。図１７に示す場合では、センサ回路１２の配置位置は図１５に示す場合と同じであり、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとの配置が異なっている。

プリチャージゲート線ＰＧおよび読み出しゲート線ＲＧは、奇数行目のブロックＢＫに配置されたセンサ回路１２と、偶数行目のブロックＢＫに配置されたセンサ回路１２とで信号を供給する方向が異なっている。

プリチャージゲート線ＰＧおよび読み出しゲート線ＲＧは、奇数行目のブロックＢＫでは、３行目と４行目との表示画素ユニットＰＸＵの間の領域においてセンサ回路１２に沿って延びて配置されている。

偶数行目のブロックＢＫでは、プリチャージゲート線ＰＧおよび読み出しゲート線ＲＧは、１行目と２行目との表示画素ユニットＰＸＵの間の領域を経由して、列方向における反対側から３行目と４行目との表示画素ユニットＰＸＵの間の領域においてセンサ回路１２に沿って延びて配置されている。

このように、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとを構成すると、列方向における表示部ＤＹＰの両端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。

図１８は、第１の実施の形態の表示装置のセンサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を示す図である。センサ回路１２は、表示画素ユニットＰＸＵが配列する４行４列のブロックＢＫ毎に１つ配置されている。センサ回路１２は、４行４列に配置された表示画素ユニットＰＸＵの１行目と２行目との間の領域、あるいは、３行目と４行目との間の領域に配置されている。

第１ブロックＢＫ１において、センサ回路１２が１行目と２行目との表示画素ユニットＰＸＵの間の領域に配置されている。第２ブロックＢＫ２では、センサ回路１２は３行目と４行目との表示画素ユニットＰＸＵの間の領域に配置される。第１ブロックＢＫ１と第２ブロックＢＫ２とは、信号線ＳＬが延びる方向（行方向）および走査線ＧＬが延びる方向（列方向）において交互に並んで配置されている。

プリチャージゲート線ＰＧは、ブロックＢＫの各行において、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びる、略Ｊ字状に配置されている。

同様に、読み出しゲート線ＲＧは、ブロックＢＫの各行において、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。

このように、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧを配置すると、表示部ＤＹＰの左右端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。

図１９は、第１の実施の形態の表示装置のセンサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を示す図である。センサ回路１２は、表示画素ユニットＰＸＵが配列する４行４列のブロックＢＫ毎に１つ配置されている。センサ回路１２は、４行４列に配置された表示画素ユニットＰＸＵの１行目と２行目との間の領域、あるいは、３行目と４行目との間の領域に配置されている。

センサ回路１２は、奇数列目のブロックＢＫにおいて、１行目と２行目との表示画素ユニットＰＸＵの間の領域に配置されている。センサ回路１２は、偶数列目のブロックＢＫにおいて、３行目と４行目との表示画素ユニットＰＸＵの間の領域に配置されている。

プリチャージゲート線ＰＧは、奇数行目のブロックＢＫにおいて、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。偶数行目のブロックにおいて、プリチャージゲート線ＰＧは、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。

同様に、読み出しゲート線ＲＧは、奇数行目のブロックＢＫにおいて、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。偶数行目のブロックにおいて、読み出しゲート線ＲＧは、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。

このように、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧを配置すると、表示部ＤＹＰの左右端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。

［第２の実施の形態］
次に、本発明の第２実施形態に係る表示装置について図面を参照して説明する。なお、以下の説明において上述の第１実施形態に係る表示装置と同様の構成については同一の符号を付して説明を省略する。

第２の実施の形態に係る表示装置では、指やペンの先端が接触しているか否かを、読み出し線ＲＯＬの電位が基準電圧に達するまでの時間により検出している。回路基板６０は、読み出し線ＲＯＬの電位が基準電圧に達するまでの時間を比較する比較器（図示せず）をさらに備えている。この点以外は上述の第１実施形態に係る表示装置と同様である。

図２０は、第２の実施の形態に係る表示装置において、読み出しゲート線ＲＧの駆動波形と、読み出し線ＲＯＬの出力電圧波形と、の一例を示す図である。読み出しゲート線ＲＧの駆動波形、および、読み出し線ＲＯＬの出力電圧波形は、図７で説明したものと同様である。

第２の実施の形態では、基準電圧ＶＡを設定し、読み出し線ＲＯＬの出力電圧波形の電圧値が基準電圧ＶＡに到達するまでに要する出力時間Ｔｏｕｔ１と、出力時間Ｔｏｕｔ２との出力時間差Ｔｄｉｆｆを検出している。

信号線駆動回路ＸＤは、フレキシブル基板ＦＣ２を介して回路基板６０へ読み出し線ＲＯＬの出力電圧を出力する。回路基板６０は、出力電圧をＡ／Ｄ変換部ＡＤＣでデジタル信号に変換して外部信号源へ出力する。外部信号源が供給された出力電圧と基準電圧ＶＡとを比較して、出力時間Ｔｏｕｔ１および出力時間Ｔｏｕｔ２を検出して、出力時間差Ｔｄｉｆｆを算出する。

このような検出方法を用いることによってＡ／Ｄ変換部ＡＤＣに入力される電圧を低電圧化できるため、画像読み取り装置の低コスト化が可能となる。

図２１は、第２の実施の形態に係る表示装置において、横軸にプリチャージ電圧Ｖｐｒｃ、縦軸に出力時間差Ｔｄｉｆｆをとって、出力時間差−プリチャージ電圧特性曲線の一例を示す図である。図２１に示すように、出力時間差−プリチャージ電圧特性曲線は下に凸の曲線であり、プリチャージ電圧Ｖｐｒｃが大きくなる程出力時間差Ｔｄｉｆｆが大きくなる。

しかし、プリチャージ電圧Ｖｐｒｃが所定値以上となると、読み出し線ＲＯＬの電圧値が出力期間Ｔｒｅａｄ以内に基準電圧ＶＡに到達しないために、出力時間差Ｔｄｉｆｆが検出不可能となる。出力時間差Ｔｄｉｆｆを検出する限界が最大プリチャージ電圧であり、その時の出力時間差Ｔｄｉｆｆが、最大出力時間差である。

すなわち、出力時間差Ｔｄｉｆｆが最大となる点がもっとも検出感度が高くなるため、プリチャージ電圧Ｖｐｒｃは、出力時間差−プリチャージ電圧特性曲線の最適制御ポイントＰに対応する値となるように制御することが望ましい。

この具体的な制御方法としては、最初にプリチャージ電圧Ｖｐｒｃをプリチャージ電圧初期値に設定し、そこから徐々にプリチャージ電圧Ｖｐｒｃを増加させ、最終的に最大プリチャージ電圧に設定する方法が考えられる。

このようにプリチャージ電圧Ｖｐｒｃの大きさを設定することによって、センサ回路１２の検出感度を最大限に高くすることが可能となる。

尚、上記出力時間Ｔｏｕｔ１、出力時間Ｔｏｕｔ２、出力時間差はプリチャージ電圧Ｖｐｒｃ以外にもアンプソース線ＶＳに印加される電圧にも依存するため、併せてアンプソース線ＶＳに印加する電圧も予め所定の値に設定しておく。

図２２は、第２の実施の形態に係る表示装置において、プリチャージ電圧Ｖｐｒｃを短時間で最適な値に設定するための手順の一例を説明するためのフローチャートである。

まず、プリチャージ電圧初期値Ｖｐｒｃ（１）をプリチャージ線ＰＲＬに印加し（ステップＳＴ１）、続いて次のプリチャージ電圧Ｖｐｒｃ（２）（＝Ｖｐｒｃ（１）＋ΔＶｐｒｃ（１））を演算して値を設定する（ステップＳＴ２）。

次に、プリチャージ電圧Ｖｐｒｃ（２）を、プリチャージ線ＰＲＬに印加し、（ステップＳＴ３）、プリチャージ電圧Ｖｐｒｃ（２）に対する出力時間(指あり)Ｔｏｕｔ１と出力時間(指なし)Ｔｏｕｔ２とを計算し、これらと読み出し線出力期間Ｔｒｅａｄと比較して（ステップＳＴ４）、読み出し線出力期間Ｔｒｅａｄよりも大きければ出力時間差Ｔｄｉｆｆを検出できないので、プリチャージ電圧増加分ΔＶｐｒｃ（１）を小さく設定し直して（ステップＳＴ５）、再度プリチャージ電圧Ｖｐｒｃ（２）を計算し直す（ステップＳＴ２）。

一方、ステップＳＴ４において、出力時間(指あり)Ｔｏｕｔ１と出力時間(指なし)Ｔｏｕｔ２とが共に読み出し線出力期間Ｔｒｅａｄよりも小さければ、出力時間差Ｔｄｉｆｆを検出できるので、出力時間差Ｔｄｉｆｆのプリチャージ電圧Ｖｐｒｃ（２）に対する変化の割合を計算する（ステップＳＴ６）。

ここで最適制御ポイントＰでの出力時間差変化率Ｔａｒｇｅｔを予め見積もっておき、ステップＳＴ６で計算した値ΔＴｄｉｆｆ／ΔＶｐｒｃとこの見積もり値Ｔａｒｇｅｔとを比較し（ステップＳＴ７）、両者の差が所定値（第１値）より小さい場合は（ステップＳＴ８）プリチャージ電圧増加分ΔＶｐｒｃを小さく設定し直し（ステップＳＴ９）、両者の差が所定値（第２値）以上の場合は（ステップＳＴ８）プリチャージ電圧増加分ΔＶｐｒｃを大きく設定し直し（ステップＳＴ１０）、その後プリチャージ電圧Ｖｐｒｃを計算し直す（ステップＳＴ１１）。

ここで再度、ステップＳＴ６において出力時間差変化率を計算し直し、出力時間差変化率比較（ステップＳＴ７）から出力時間差変化率２次計算（ステップＳＴ６）までの一連の手順を何回か繰り返し、出力時間差変化率の計算値ΔＴｄｉｆｆ／ΔＶｐｒｃと最適制御ポイントＰでの出力時間差変化率の見積もり値Ｔａｒｇｅｔとの差がある所定の範囲（第１値以上第２値以下）となった場合、最大プリチャージ電圧に近づいた最終的なプリチャージ電圧Ｖｐｒｃを印加して設定を完了する。

なお、出力時間差変化率２次計算（ステップＳＴ６）の最初の数回については、出力時間差変化率比較（ステップＳＴ７）にいきなり進まず、出力時間比較（ステップＳＴ４）まで戻るように構成してもよい。

これは、プリチャージ電圧再設定の結果、出力時間(指あり)Ｔｏｕｔ１、或いは出力時間(指なし)Ｔｏｕｔ２が読み出し線出力期間Ｔｒｅａｄよりも大きくなってしまった場合、出力時間差変化率比較（ステップＳＴ７）において出力時間差変化率を計算できず、先の手順に進むことができなくなるためである。

しかしながら、このル−プを毎回繰り返すと出力時間(指あり)Ｔｏｕｔ１、或いは出力時間(指なし)Ｔｏｕｔ２が読み出し線出力期間Ｔｒｅａｄよりも大きくなった場合にプリチャージ電圧初期設定（ステップＳＴ２）から出力時間比較（ステップＳＴ４）までのル−プを繰り返すことになり、設定に時間がかかってしまう。

出力時間差変化率比較（ステップＳＴ７）から出力時間差変化率２次計算（ステップＳＴ６）までのル−プは、プリチャージ電圧初期設定（ステップＳＴ２）から出力時間比較（ステップＳＴ４）までのル−プを繰り返すことによる設定時間の無駄をできる限り短縮し、かつ出力時間差変化率比較（ステップＳＴ７）から出力時間差変化率２次計算（ステップＳＴ６）までのル−プ自身の繰り返し回数もできる限り少なくするために設けられたル−プであり、出力時間(指あり)Ｔｏｕｔ１、或いは出力時間(指なし)Ｔｏｕｔ２が読み出し線出力期間Ｔｒｅａｄよりも大きくならない範囲内でプリチャージ電圧を最大プリチャージ電圧になるべく近づけるようにプリチャージ電圧増加分の設定を調節できる。

従って、本実施形態に係る表示装置によれば、プリチャージ電圧の制御方法を用いることにより、検出感度を短時間において最大限に高くすることが可能となる。

［第３の実施の形態］
第３の実施の形態に係る表示装置は、第１及び第２の実施の形態に係る表示装置とその構成が異なっている。

図２３は、第３の実施の形態に係る表示装置の一構成例を示す図である。

図２３に示す場合では、アレイ基板１０へ信号を供給する回路基板６１が、回路基板６０と対向する側の端部にフレキシブル基板ＦＰＣを介して接続されている。回路基板６１には、タイミングコントローラＴＣＯＮが搭載されている。センサ回路１２の出力信号は、マルチプレクサＭＵＸを通してＡ／Ｄ変換部ＡＤＣに送信されてデジタル化された後、外部信号源へ出力される。外部信号源は、受信したデジタル信号から座標計算等を行なう。

図２４は、第３の実施の形態に係る表示装置の他の構成例を示す図である。

図２４に示す場合では、マルチプレクサＭＵＸ、Ｄ／Ａ変換部ＤＡＣ、比較器ＣＯＭＰ、メモリ、および、マイコンが１つのチップに搭載されて回路基板６０に配置されている。このように、センサ回路１２の出力処理に関する回路をワンチップにまとめてもよい。この場合、マイコンにて座標計算などをおこなって、外部信号源へ出力するように構成してもよい。

図２５は、第３の実施の形態に係る表示装置の他の構成例を示す図である。

図２５に示す場合では、回路基板６０にはマイコン、メモリ、および、タイミングコントローラＴＣＯＮが搭載され、センサ回路１２の出力信号をデジタル信号に変換するＡ／Ｄ変換回路（図示せず）および比較器がフレキシブル基板上のチップ（ＣＯＦ：Chip On Film）に搭載されている。センサ回路１２の出力信号は、フレキシブル基板上の比較器（コンパレータ）で基準電圧ＶＡと比較され、Ａ／Ｄ変換回路でデジタル信号に変換されて、マイコンへ送信される。マイコンは、受信したデジタル信号から座標計算を行い、検出された座標を外部信号源へ出力する。

図２６は、第３の実施の形態に係る表示装置の他の構成例を示す図である。

図２６に示す場合では、駆動回路と、センサ回路１２の出力信号をデジタル信号に変換するＡ／Ｄ変換回路および比較器と、が液晶表示パネルＰＮＬの透明絶縁性基板上に一体に形成されている（ＣＯＧ：Chip On Glass）。この場合、回路基板６０と外部信号源とはシリアルインタフェースにより接続され、センサ回路１２の出力信号のデジタル信号と映像信号とが通信される。

また、上記第１乃至第３の実施の形態に係る表示装置は、ＴＮ(Twisted Nematic)モード、ＶＭＷ（Versatile Mobile Window）モード、ＩＳＰモード、ＯＣＢ(Optically Compensated Bend)モード等のその他の表示モードを採用する液晶表示装置であってもよい。

また、上記第１乃至第３の実施の形態に係る表示装置では、カラー表示タイプの表示装置について説明したが、本発明は、白黒表示タイプの表示装置にも適用可能である。その場合には、着色層が省略され、センサ回路１２は例えば４行１２列の表示画素ＰＸ毎に１つ配置されることとなる。

また、センサ回路１２は、薄膜トランジスタの特性がばらついた場合でもキャンセルするように、スイッチが追加された構成であってもよい。なお、センサ回路１２は、読み出し用スイッチＳＷＣ、読み出しゲート線ＲＧ、および読出し用のプリチャージスイッチＳＷＤを省略してもよい。その場合には、増幅用スイッチＳＷＢのドレイン電極と読み出し線ＲＯＬとが電気的に接続し、所定の負荷を与えることで、指ありと指なしとで増幅用スイッチＳＢＷの出力電圧が定常的にそのオン抵抗に応じて異なる電圧となる。

読み出しスイッチＳＷＣが省略されることにより、そのゲート電極に印加される電圧を制御する読み出しゲート線ＲＧが不要となる。しかしながら、これでは、共通の読み出し線ＲＯＬから出力信号が取り出されるセンサ回路１２からの信号が同時に出力されてしまうことがある。

そこで、読み出しスイッチＳＷＣを省略する場合には、信号線駆動回路ＸＤは、プリチャージ線ＰＲＬに供給される電圧と、カップリングパルスとを同位相で振動させるように構成される。すなわち、信号線駆動回路ＸＤは、検知電極１２Ｅからの出力信号を読み出すタイミング以外は、指などが接触し容量結合の強弱が変化し検知電極１２Ｅの電位が変化しても、検知電極１２Ｅに接続された読み出しスイッチＳＷＣがオフ状態のままであるようなゲート電極電位になるようにカップリング容量Ｃ１に供給されるパルス電圧を制御する。

その結果、読み出しスイッチＳＷＣおよび読み出しゲート線ＲＧを省略した場合でも、センサ回路１２からの出力信号をその位置と関連付けた処理を行うことが可能となり、開口率の高い表示装置を提供することが可能となる。

センサ回路１２の検知電極１２Ｅはすべて同一でなくてもよい。例えば２つのセンサ回路１２にひとつの割合で検知電極１２Ｅのないセンサ（基準センサ）を設けてもよい。検知電極１２Ｅを備えたセンサと基準センサとのそれぞれの出力の差電圧を外部で演算し、所定の閾値を超えたか否かによりタッチ（接触）の有無を判別することができる。

また、センサ回路１２は上記以外にも、指の有無による検知電極１２Ｅの浮遊容量の有無による電位の相違を読み取るものであれば適用可能となる。

［効果］
以上説明した各実施の形態の表示装置では、対向電極の検知電極と対向する少なくとも一部分を含む開口部を対向電極に設ける。これによって、指など誘電体とアレイ電極側の検知電極との間に検知を行うに十分な電界を形成させる。そして、センサ駆動期間において、対向電極に付加される共通電圧を駆動して検知電圧を読出すためのカップリングパルスとして使用する。また、読み出される検知電圧の基準となる電圧を独立してセンサ回路に供給する。このように構成することで、高い読み取り性能を備えるとともに、低コスト化を実現する表示装置を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＰＮＬ…液晶表示パネル、ＬＱ…液晶層、ＤＹＰ…表示部、ＰＥ…画素電極、ＧＬ…走査線、ＰＧ…プリチャージゲート線、ＲＧ…読出しゲート線、ＳＬ…信号線、ＳＷＰ…画素スイッチ、ＣＥ…対向電極、ＴＣＯＮ…タイミングコントローラ、ＹＤ…走査線駆動回路、ＸＤ…信号線駆動回路、ＣＤ…対向電極駆動回路、Ｖｃｏｍ…共通電圧、ＰＲＬ…プリチャージ線、ＲＯＬ…読出し線、Ｖｓ…アンプソース線、ＳＷＡ…プリチャージスイッチ、ＳＷＢ…増幅用スイッチ、ＳＷＣ…読出し用スイッチ、Ｃ１…カップリング容量、Ｖｐｒｃ…プリチャージ電圧、Ｔｒｅａｄ…出力期間、ＰＸ…表示画素、ＰＸＵ…表示画素ユニット、１０…アレイ基板、２０…対向基板。

Claims (7)

1. 液晶層を挟持する対向基板とアレイ基板とを有する表示パネルと、
   前記対向基板に設けられる対向電極と、
   前記アレイ基板にマトリクス状に配置される画素電極と、
   前記複数の画素電極の行間に配置されて誘電体との間の容量結合の強弱を読み取るセンサ回路と、
   前記センサ回路を駆動する期間において前記対向電極に付加される共通電圧をパルス状に駆動する対向電極駆動回路と、を備え、
   前記センサ回路は、前記誘電体との間で第１の浮遊容量を形成するとともに、前記対向電極との間で第２の浮遊容量を形成する検知電極を有し、
   前記対向電極は、前記検知電極と対向する少なくとも一部分を含む開口部を有し、
   前記第１の浮遊容量は、前記開口部を介して前記誘電体と前記検知電極との間に形成され、
   前記共通電圧がパルス状に駆動されることによって前記第２の浮遊容量を介して前記検知電極の電位が変動し、
   前記センサ回路は、前記対向電極駆動回路が前記対向電極に付加される前記共通電圧をパルス状に駆動してから所定時間が経過した後の前記検知電極の電位により前記誘電体の有無を検出する、
   表示装置。
2. 前記検知電極に電圧を供給するためのプリチャージ線と、
   前記検知電極からの検知信号を読み出すための読出し線と、
   前記センサ回路を駆動するためのプリチャージゲート線、アンプソース線、及び読出しゲート線と、を備え、
   前記センサ回路は、
   ソース、ドレインの一方の電極がプリチャージ線に接続し、他方の電極が検知電極に接続し、ゲート電極がプリチャージゲート線に接続するプリチャージトランジスタと、
   ソース、ドレインの一方の電極がアンプソース線に接続し、ゲート電極が前記検知電極に接続する増幅トランジスタと、
   ソース、ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が読出し線に接続し、ゲート電極が読出しゲート線に接続する読出しトランジスタと、を備える、請求項１に記載の表示装置。
3. 前記センサ回路は、複数行及び複数列に複数の画素回路が並んで配置された単位領域に少なくとも一つ配置されている請求項１又は２に記載の表示装置。
4. 前記センサ回路を駆動する期間は、水平ブランキング期間に含まれている請求項１又は２に記載の表示装置。
5. 前記センサ回路を駆動する期間は、垂直ブランキング期間に含まれている請求項１又は２に記載の表示装置。
6. 前記センサ回路の出力信号が基準電圧に到達する時間を検出する時間検出手段を更に備える、請求項１又は２に記載の表示装置。
7. 前記プリチャージ電圧を制御して前記センサ回路の出力信号が前記基準電圧に到達する時間を調整する調整手段を更に備える、請求項６に記載の表示装置。

Images