JP2017009654A - 表示装置 - Google Patents

Abstract

【課題】表示品位に優れた表示装置を提供する。又は、低消費電力化を図ることのできる表示装置を提供する。【解決手段】表示装置は、走査線Ｇと、制御線ＬＣと、制御線ＬＣに電気的に接続された制御電極ＥＣと、信号線Ｓと、画素電極ＰＥと、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２と、を具備した第１基板ＳＵＢ１を備えている。第１スイッチング素子ＰＳＷ１は、第１半導体層ＳＣ１と、第１ゲート電極ＧＥ１と、第１絶縁膜と、を有する。第２スイッチング素子ＰＳＷ２は、第２半導体層ＳＣ２と、電気的にフローティング状態にある第２ゲート電極ＧＥ２と、第２絶縁膜と、を有する。制御電極ＥＣは、第２ゲート電極ＧＥ２に対向配置されている。【選択図】図９

Description

本発明の実施形態は、表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

特開平９−２４４０６７号公報 特開２００９−２４４９５８号公報

本実施形態は、表示品位に優れた表示装置を提供する。又は、本実施形態は、低消費電力化を図ることのできる表示装置を提供する。

一実施形態に係る表示装置は、走査線と、制御線と、前記制御線に電気的に接続された制御電極と、信号線と、画素電極と、前記信号線と前記画素電極との間にて直列に接続された第１スイッチング素子及び第２スイッチング素子と、を具備した第１基板を備え、前記第１スイッチング素子は、第１半導体層と、前記第１半導体層に対向配置され前記走査線に電気的に接続された第１ゲート電極と、前記第１半導体層と前記第１ゲート電極との間に設けられた第１絶縁膜と、を有し、前記第２スイッチング素子は、第２半導体層と、前記第２半導体層に対向配置され電気的にフローティング状態にある第２ゲート電極と、前記第２半導体層と前記第２ゲート電極との間に設けられた第２絶縁膜と、を有し、前記制御電極は、前記第２ゲート電極に対向配置されている。

また、一実施形態に係る表示装置は、走査線と、導電性を有する遮光層と、信号線と、画素電極と、前記信号線と前記画素電極との間にて直列に接続された第１スイッチング素子及び第２スイッチング素子と、を具備した第１基板を備え、前記第１スイッチング素子は、第１半導体層と、前記第１半導体層に対向配置され前記走査線に電気的に接続された第１ゲート電極と、前記第１半導体層と前記第１ゲート電極との間に設けられた第１絶縁膜と、を有し、前記第２スイッチング素子は、第２半導体層と、前記第２半導体層に対向配置され電気的にフローティング状態にある第２ゲート電極と、前記第２半導体層と前記第２ゲート電極との間に設けられた第２絶縁膜と、を有し、前記遮光層は、前記第１半導体層及び前記第２半導体層の下方に位置し、前記第１半導体層及び前記第２半導体層の両方と対向し、かつ前記第１半導体層及び前記第２半導体層の両方から外れた位置にて前記第１ゲート電極と対向している。

図１は、第１の実施形態に係る液晶表示装置の構成を示す斜視図である。 図２は、図１に示した液晶表示装置の構成及び等価回路を示す図である。 図３は、図２に示した画素を示す等価回路図である。 図４は、上記液晶表示装置の一部の構造を示す断面図である。 図５は、上記第１の実施形態におけるセンサの構成を示す平面図である。 図６は、上記センサの一部を含む液晶表示パネルの構造を示す断面図である。 図７は、センシング方法の一例の原理を説明するための図である。 図８は、上記液晶表示パネルの第１基板の一部を示す平面図であり、１個の画素の一部を示す図である。 図９は、図８の線ＩＸ−ＩＸに沿って示す上記液晶表示パネルの断面図である。 図１０は、上記第１の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートであり、任意のｉフレーム期間における、制御信号、映像信号、コモン駆動信号、書込み信号、及び読取り信号を示す図である。 図１１は、上記第１の実施形態の変形例に係る液晶表示装置の画素を示す等価回路図である。 図１２は、上記第１の実施形態の比較例に係る液晶表示装置の画素を示す等価回路図である。 図１３は、上記第１の実施形態、上記第１の実施形態の変形例及び上記第１の実施形態の比較例の各々に関する、第１スイッチング素子の第１ゲート電極の電圧値に対する第１スイッチング素子の第１半導体層の第１領域に流れる電流量の変化をグラフで示す図である。 図１４は、第２の実施形態に係る液晶表示装置の第１基板の一部を示す平面図であり、１個の画素の一部を示す図である。 図１５は、第３の実施形態に係る液晶表示装置の第１基板の一部を示す平面図であり、１個の画素の一部を示す図である。 図１６は、図１５の線ＸＶＩ−ＸＶＩに沿って示す上記第３の実施形態に係る液晶表示パネルの断面図である。 図１７は、上記第３の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートであり、任意のｉフレーム期間における、制御信号、映像信号、コモン駆動信号、画素電極の電位、書込み信号、及び読取り信号を示す図である。 図１８は、上記第３の実施形態の変形例に係る液晶表示パネルを示す断面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１の実施形態）
まず、第１の実施形態に係る表示装置及びその駆動方法について説明する。本実施形態において、表示装置が液晶表示装置である場合について説明する。なお、本実施形態に係る液晶表示装置は、センサ付き液晶表示装置である。図１は、第１の実施形態に係る液晶表示装置の構成を示す斜視図である。

図１に示すように、液晶表示装置ＤＳＰは、アクティブマトリクス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ１、静電容量型のセンサＳＥ、センサＳＥを駆動する駆動ＩＣチップＩＣ２、液晶表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２、ＦＰＣ３などを備えている。

液晶表示パネルＰＮＬは、平板状の第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された平板状の第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に挟持された液晶層（後述する液晶層ＬＱ）と、を備えている。なお、本実施形態において、第１基板ＳＵＢ１をアレイ基板と、第２基板ＳＵＢ２を対向基板と、それぞれ言い換えることができる。液晶表示パネルＰＮＬは、画像を表示する表示領域（アクティブエリア）ＤＡを備えている。液晶表示パネルＰＮＬは、バックライトユニットＢＬからのバックライトを選択的に透過させることで画像を表示する透過表示機能を備えた透過型である。なお、液晶表示パネルＰＮＬは、外光や補助光といった表示面からの光を選択的に反射することで画像を表示する反射表示機能を備えた反射型の液晶表示パネルであってもよい。また、液晶表示パネルＰＮＬは、これら透過型と反射型の両方の機能を備えた半透過型の液晶表示パネルであってもよい。

バックライトユニットＢＬは、第１基板ＳＵＢ１の背面側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したもの等が適用可能であり、詳細な構造については説明を省略する。なお、液晶表示パネルＰＮＬが反射表示機能のみを備えた反射型である場合には、バックライトユニットＢＬは省略される。

センサＳＥは、複数の検出電極Ｒｘを備えている。これらの検出電極Ｒｘは、例えば液晶表示パネルＰＮＬの画像を表示する画面側の外面の上方に設けられている。このため、検出電極Ｒｘは、外面に接していてもよく、又は外面から離れて位置していてもよい。後者の場合、外面と検出電極Ｒｘとの間には、絶縁膜等の部材が介在している。本実施形態において、検出電極Ｒｘは外面に接している。ここで、上記外面は、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する面とは反対側の面であり、画像を表示する表示面を含んでいる。また、図示した例では、各検出電極Ｒｘは、概ね第１方向Ｘに延出し、第１方向Ｘに交差する第２方向Ｙに並んでいる。なお、各検出電極Ｒｘは、第２方向Ｙに延出し第１方向Ｘに並んでいてもよいし、島状に形成され第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されていてもよい。ここでは、第１方向Ｘ及び第２方向Ｙは、互いに直交している。第３方向Ｚは、それぞれ第１方向Ｘ及び第２方向Ｙに直交しているが、９０°以外の角度で交差していてもよい。

駆動ＩＣチップＩＣ１は、液晶表示パネルＰＮＬの第１基板ＳＵＢ１上に搭載されている。フレキシブル配線基板ＦＰＣ１は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、センサＳＥの検出電極Ｒｘと制御モジュールＣＭとを接続している。第２駆動部としての駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ２上に搭載されている。フレキシブル配線基板ＦＰＣ３は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。ここで、制御モジュールＣＭをアプリケーションプロセッサと言い換えることができる。

駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ２等を介して接続されている。例えば、フレキシブル配線基板ＦＰＣ２が第１基板ＳＵＢ１上に接続された分岐部ＦＰＣＢを有している場合、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、分岐部ＦＰＣＢ及び第１基板ＳＵＢ１上の配線を介して接続されていてもよい。また、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ１及びＦＰＣ２を介して接続されていてもよい。

駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２の一方の駆動ＩＣチップは、センサＳＥの駆動時期を知らせるタイミング信号を生成し、上記タイミング信号を他方の駆動ＩＣチップに与えることができる。
又は、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２の一方の駆動ＩＣチップは、後述する共通電極ＣＥの駆動時期を知らせるタイミング信号を生成し、上記タイミング信号を他方の駆動ＩＣチップに与えることができる。
又は、制御モジュールＣＭは、駆動ＩＣチップＩＣ１及びＩＣ２にタイミング信号を与えることができる。上記タイミング信号により、駆動ＩＣチップＩＣ１の駆動と、駆動ＩＣチップＩＣ２の駆動との同期化を図ることができる。

図２は、図１に示した液晶表示装置ＤＳＰの構成及び等価回路を示す図である。
図２に示すように、液晶表示装置ＤＳＰは、液晶表示パネルＰＮＬなどに加えて、表示領域ＤＡの外側の非表示領域ＮＤＡに位置した駆動ＩＣチップＩＣ１、走査線駆動回路ＧＤ、第１駆動部としての共通電極駆動回路ＣＤなどを備えている。本実施形態において、駆動ＩＣチップＩＣ１は、信号線駆動回路ＳＤ及び制御線駆動回路ＬＤを備えている。なお、駆動ＩＣチップＩＣ１は、信号線駆動回路ＳＤ及び制御線駆動回路ＬＤの少なくとも一部を備えていてもよい。

本実施形態において、表示領域ＤＡの形状は矩形状であり、非表示領域ＮＤＡの形状は表示領域ＤＡを囲む額縁状（矩形枠状）である。非表示領域ＮＤＡは、第２方向Ｙに延在した帯状の第１非表示領域Ａ１、第２方向Ｙに延在した帯状の第２非表示領域Ａ２、第１方向Ｘに延在した帯状の第３非表示領域Ａ３、及び第１方向Ｘに延在した帯状の第４非表示領域Ａ４を有している。例えば、走査線駆動回路ＧＤは第２非表示領域Ａ２に位置し、駆動ＩＣチップＩＣ１は第３非表示領域Ａ３に位置し、共通電極駆動回路ＣＤは第４非表示領域Ａ４に位置している。

共通電極駆動回路ＣＤが上側、駆動ＩＣチップＩＣ１が下側となるＸ−Ｙ平面視において、第１非表示領域Ａ１は非表示領域ＮＤＡの右側の領域であり、第２非表示領域Ａ２は非表示領域ＮＤＡの左側の領域であり、第３非表示領域Ａ３は非表示領域ＮＤＡの下側の領域であり、第４非表示領域Ａ４は非表示領域ＮＤＡの上側の領域である。

液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に設けられ、ｍ×ｎ個配置されている。但し、ｍ及びｎは正の整数である。また、液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥ、複数本の制御線ＬＣなどを備えている。

走査線Ｇは、第１方向Ｘに略直線的に延出し、表示領域ＤＡの外側に引き出され、走査線駆動回路ＧＤに接続されている。また、走査線Ｇは、第２方向Ｙに間隔を置いて並べられている。信号線Ｓは、第２方向Ｙに略直線的に延出し、表示領域ＤＡの外側に引き出され、信号線駆動回路ＳＤに接続されている。また、信号線Ｓは、第１方向Ｘに間隔を置いて並べられ、走査線Ｇと交差している。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。

共通電極ＣＥは、表示領域ＤＡ内に設けられ、共通電極駆動回路ＣＤに電気的に接続されている。共通電極ＣＥは、複数の画素ＰＸで共用されている。共通電極ＣＥの詳細については後述する。

制御線ＬＣは、表示領域ＤＡ内に設けられ、制御線駆動回路ＬＤに電気的に接続されている。制御線ＬＣは、コントロールゲート線と称される場合がある。制御線ＬＣは、複数の画素ＰＸで共用されている。制御線ＬＣは、略第２方向Ｙに延在している。本実施形態において、第１方向Ｘに隣合う複数本の制御線ＬＣは、非表示領域ＮＤＡにて電気的に接続され、１本に束ねられた状態で制御線駆動回路ＬＤに接続されている。これにより、制御線駆動回路ＬＤは、電気的に接続された複数本の制御線ＬＣを一括して電気的に制御することができる。但し、第１方向Ｘに隣合う複数本の制御線ＬＣは、表示領域ＤＡにて電気的に接続されていたり、表示領域ＤＡ及び非表示領域ＮＤＡの双方にて電気的に接続されていたりしていてもよい。

なお、本実施形態では、制御線駆動回路ＬＤを第３非表示領域Ａ３に配置し、共通電極駆動回路ＣＤを第４非表示領域Ａ４に配置したが、これに限定されるものではなく、種々変形可能である。例えば、制御線駆動回路ＬＤを第４非表示領域Ａ４に配置し、共通電極駆動回路ＣＤを第３非表示領域Ａ３に配置してもよい。非表示領域ＮＤＡにおける共通電極ＣＥ及び制御線ＬＣの配線レイアウトを考慮すると、共通電極駆動回路ＣＤと制御線駆動回路ＬＤとを互いに異なる領域に配置した方が望ましい。但し、共通電極駆動回路ＣＤと制御線駆動回路ＬＤとは、第３非表示領域Ａ３などの同一の領域に配置されていてもよい。

図３は、図２に示した画素ＰＸを示す等価回路図である。
図３に示すように、各画素ＰＸは、画素スイッチ、画素電極ＰＥ、共通電極ＣＥ、制御電極ＥＣ、液晶層ＬＱ等を備えている。画素スイッチは、信号線Ｓと画素電極ＰＥとの間において、直列に接続された複数のスイッチング素子ＰＳＷを有している。

本実施形態において、画素スイッチは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２の２個のスイッチング素子を有している。ここでは、第１スイッチング素子ＰＳＷ１は信号線Ｓと画素電極ＰＥとの間に接続され、第２スイッチング素子ＰＳＷ２は第１スイッチング素子ＰＳＷ１と画素電極ＰＥとの間に接続されている。但し、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２の位置関係は、逆であってもよい。すなわち、第１スイッチング素子ＰＳＷ１は信号線Ｓと画素電極ＰＥとの間に接続され、第２スイッチング素子ＰＳＷ２は信号線Ｓと第１スイッチング素子ＰＳＷ１との間に接続されていてもよい。

第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２は、それぞれＮチャネル型の薄膜トランジスタで形成されている。但し、第２スイッチング素子ＰＳＷ２は、Ｐチャネル型の薄膜トランジスタで形成されていてもよい。また、本実施形態において、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２は、それぞれシングルゲート型の薄膜トランジスタで形成されている。第１スイッチング素子ＰＳＷ１は、走査線Ｇ及び信号線Ｓと電気的に接続されている。制御電極ＥＣは制御線ＬＣに電気的に接続されている。制御電極ＥＣは、コントロールゲート電極と称される場合がある。第２スイッチング素子ＰＳＷ２のゲート電極は、制御電極ＥＣと静電容量結合している。共通電極ＣＥ、画素電極ＰＥ、並びに共通電極ＣＥ及び画素電極ＰＥの間に介在した絶縁膜は、保持容量ＣＳを形成している。

図４は、液晶表示装置ＤＳＰの一部の構造を示す断面図である。
図４に示すように、液晶表示装置ＤＳＰは、上述した液晶表示パネルＰＮＬ及びバックライトユニットＢＬに加えて、第１光学素子ＯＤ１及び第２光学素子ＯＤ２等も備えている。なお、図示した液晶表示パネルＰＮＬは、表示モードとして、基板主面に略平行な横電界を利用するＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。又は、液晶表示パネルＰＮＬは、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モード等の主として基板主面に交差する向きに生じる縦電界を利用するモードに対応した構成を有していてもよい。縦電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥが備えられ、第２基板ＳＵＢ２に共通電極ＣＥが備えられた構成が適用可能である。なお、ここでの基板主面とは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面と平行な面である。

液晶表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２及び液晶層ＬＱを備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは所定の間隙を形成した状態で貼り合わされている。液晶層ＬＱは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持されている。

第１基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。第１基板ＳＵＢ１は、第１絶縁基板１０の第２基板ＳＵＢ２に対向する側に、信号線Ｓ、共通電極ＣＥ、画素電極ＰＥ、絶縁膜９、第４絶縁膜１４、第５絶縁膜１５、第１配向膜ＡＬ１などを備えている。なお、図４では図示を省略したが、第１基板ＳＵＢ１は、上述した走査線Ｇ、第１スイッチング素子ＰＳＷ１、第２スイッチング素子ＰＳＷ２などをさらに備えている。絶縁膜９の詳細については後述するが、絶縁膜９は、第３方向Ｚに積層された複数の絶縁膜を含んでいる。信号線Ｓは、絶縁膜９の上に形成されている。

第４絶縁膜１４は、信号線Ｓ及び絶縁膜９の上に配置されている。共通電極ＣＥは、第４絶縁膜１４の上に形成されている。このような共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成されている。なお、図示した例では、共通電極ＣＥは、それぞれ電気的に独立して制御可能な複数の分割電極Ｃを有している。各分割電極Ｃは、複数のセグメントＣａを有している。各分割電極Ｃの複数のセグメントＣａは、電気的に接続され、一括して電気的に制御可能である。各分割電極Ｃの複数のセグメントＣａは、非表示領域ＮＤＡにて電気的に接続されているが、これに限らず、表示領域ＤＡにて電気的に接続されていたり、表示領域ＤＡ及び非表示領域ＮＤＡの双方にて電気的に接続されていたりしてもよい。金属層ＭＬは、分割電極Ｃの上に形成され、分割電極Ｃを低抵抗化している。例えば、金属層ＭＬは、各セグメントＣａの上に形成され、各セグメントＣａを低抵抗化していてもよい。

制御線ＬＣは、導電材料を利用し、第４絶縁膜１４の上に形成されている。制御線ＬＣに利用する材料としては、金属材料として、金属層ＭＬに利用する材料を例示的に挙げることができる。本実施形態において、制御線ＬＣは、金属層ＭＬと同一の金属材料を利用して形成されている。例えば、制御線ＬＣ及び金属層ＭＬは、ＭＡＭを利用して形成されている。ここで、ＭＡＭは、Ｍｏ（モリブデン）／Ａｌ（アルミニウム）／Ｍｏの略称で３層構造の金属層である。なお、制御線ＬＣは、透明な導電材料として、共通電極ＣＥに利用する材料で形成されていてもよい。

制御線ＬＣは、信号線Ｓと対向し、信号線Ｓに沿って延在している。制御線ＬＣは、セグメントＣａと並行して延在している。制御線ＬＣとセグメントＣａとは、互いに絶縁距離を置いて配置されている。

第５絶縁膜１５は、共通電極ＣＥ、制御線ＬＣ及び第４絶縁膜１４の上に配置されている。画素電極ＰＥは、第５絶縁膜１５の上に形成されている。各画素電極ＰＥは、隣接する信号線Ｓの間にそれぞれ位置し、共通電極ＣＥと対向している。また、各画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第５絶縁膜１５を覆っている。

一方、第２基板ＳＵＢ２は、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。第２基板ＳＵＢ２は、第２絶縁基板２０の第１基板ＳＵＢ１に対向する側に、ブラックマトリクスＢＭ、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、第２絶縁基板２０の内面に形成され、各画素を区画している。カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、それぞれ第２絶縁基板２０の内面に形成され、それらの一部がブラックマトリクスＢＭに重なっている。カラーフィルタＣＦＲは、赤色画素に配置された赤色フィルタであり、赤色の樹脂材料によって形成されている。カラーフィルタＣＦＧは、緑色画素に配置された緑色フィルタであり、緑色の樹脂材料によって形成されている。カラーフィルタＣＦＢは、青色画素に配置された青色フィルタであり、青色の樹脂材料によって形成されている。

図示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素、及び、青色画素の３個の色画素によって構成された場合に相当する。但し、単位画素は、上記の３個の色画素の組み合わせによるものに限らない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の４個の色画素によって構成されてもよい。この場合、透明あるいは薄く色付いたフィルタが白色画素に配置されてもよいし、白色画素のフィルタそのものを省略しても良い。オーバーコート層ＯＣは、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢを覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

検出電極Ｒｘは、第２絶縁基板２０の表面（外面）の上方に形成されている。この検出電極Ｒｘの詳細な構造については後述する。この実施形態において、検出電極Ｒｘは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。なお、検出電極Ｒｘは、導電材料として、例えば金属線を配線することによって形成されていてもよい。検出電極Ｒｘの電気抵抗値を低くすることにより、検出に要する時間を短縮することができる。このため、検出電極Ｒｘを金属で形成することは、液晶表示パネルＰＮＬの大型化及び高精細化に対して有利になる。又は、検出電極Ｒｘは、金属（例えば、金属線）と透明な導電材料（例えば、透明な導電層）との組合せ（集合体）によって形成されていてもよい。各検出電極Ｒｘは、第５絶縁膜１５、第１配向膜ＡＬ１、液晶層ＬＱ、第２配向膜ＡＬ２、オーバーコート層ＯＣ、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢ、第２絶縁基板２０といった誘電体を介して共通電極ＣＥと対向している。

第１光学素子ＯＤ１は、第１絶縁基板１０とバックライトユニットＢＬとの間に配置されている。第２光学素子ＯＤ２は、検出電極Ｒｘの上方に配置されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。第１光学素子ＯＤ１に含まれる偏光板の吸収軸と、第２光学素子ＯＤ２に含まれる偏光板の吸収軸とは、互いに略直交している。また、この例では、液晶表示装置ＤＳＰの入力面ＩＳは第２光学素子ＯＤ２の表面である。液晶表示装置ＤＳＰは入力面ＩＳに指等が接触又は接近した個所の位置情報を検出することができる。

但し、入力面ＩＳは、第２光学素子ＯＤ２の表面に限定されるものではなく、種々変形可能である。例えば、液晶表示装置ＤＳＰの表面に、第１絶縁基板１０及び第２絶縁基板２０と異なる第３絶縁基板が位置している場合、入力面ＩＳは第３絶縁基板の表面である。第３絶縁基板は、ガラス基板や樹脂基板などの光透過性を有する基板である。第３絶縁基板がガラス基板である場合、第３絶縁基板はカバーガラスとして機能する。

次に、本実施形態の液晶表示装置ＤＳＰが備える静電容量型のセンサＳＥについて説明する。図５は、第１の実施形態におけるセンサＳＥの構成を示す平面図である。図５において、上記駆動ＩＣチップＩＣ１などの図示を省略している。
図５に示すように、センサＳＥは、第２基板ＳＵＢ２側の検出電極Ｒｘ及びリード線Ｌを備えている。センサＳＥは、第１基板ＳＵＢ１側の共通電極ＣＥ又は制御線ＬＣを利用している。本実施形態において、センサＳＥは、共通電極ＣＥを利用している。つまり、共通電極ＣＥは、表示用の電極として機能するとともに、センサ駆動電極として機能する。
共通電極ＣＥ及び検出電極Ｒｘは、表示領域ＤＡに配置されている。図示した例では、共通電極ＣＥは、表示領域ＤＡにおいて、それぞれ第１方向Ｘに間隔を置いて並び、第２方向Ｙに略直線的に延出し、帯状に形成された複数の分割電極Ｃを備えている。本実施形態において、共通電極ＣＥは、ｊ個の分割電極Ｃ（第１分割電極Ｃ１乃至第ｊ分割電極Ｃｊ）を備えている。

例えば、各分割電極Ｃは、８列分の画素ＰＸの画素電極ＰＥと対向している。但し、各分割電極Ｃは、７列以下の画素ＰＸの画素電極ＰＥと対向していてもよく、９列以上の画素ＰＸの画素電極ＰＥと対向していてもよい。一方、各検出電極Ｒｘは、４行分の画素ＰＸの画素電極ＰＥと対向している。但し、各検出電極Ｒｘは、３行以下の画素ＰＸの画素電極ＰＥと対向していてもよく、５行以上の画素ＰＸの画素電極ＰＥと対向していてもよい。

検出電極Ｒｘは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに間隔を置いて並び、第１方向Ｘに略直線的に延出している。つまり、ここでは、検出電極Ｒｘは、分割電極Ｃと交差する方向に延出している。本実施形態において、センサＳＥは、ｋ個の検出電極Ｒｘ（Ｒｘ１〜Ｒｘｋ）を備えている。共通電極ＣＥ（第２方向Ｙに延在する複数の分割電極Ｃ）と第１方向Ｘに延在する複数の検出電極Ｒｘとは、上記の通り、各種誘電体を挟んで対向している。

なお、分割電極Ｃの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。また、共通電極ＣＥは、第２方向Ｙに間隔を置いて並び、第１方向Ｘに略直線的に延出していてもよい。この場合、検出電極Ｒｘは、第１方向Ｘに間隔を置いて並び、第２方向Ｙに略直線的に延出していてもよい。

リード線Ｌは、非表示領域ＮＤＡに設けられている。リード線Ｌは、検出電極Ｒｘと一対一で電気的に接続されている。リード線Ｌの各々は、検出電極Ｒｘからのセンサ出力値を出力する。図示した例では、リード線Ｌは、第２基板ＳＵＢ２の第１領域Ａ１、又は第２領域Ａ２及び第３領域Ａ３に配置されている。例えば、リード線Ｌのうち、奇数番目の検出電極Ｒｘに接続されたリード線Ｌは第２領域Ａ２及び第３領域Ａ３に配置され、また、偶数番目の検出電極Ｒｘに接続されたリード線Ｌは第１領域Ａ１及び第３領域Ａ３に配置されている。上記のようなリード線Ｌのレイアウトは、第１領域Ａ１及び第２領域Ａ２の第１方向Ｘの幅の均一化、及び、液晶表示装置ＤＳＰの狭額縁化に対応したものである。

液晶表示装置ＤＳＰは、さらに、非表示領域ＮＤＡに配置された共通電極駆動回路（第１駆動部）ＣＤを備えている。分割電極Ｃのそれぞれは、共通電極駆動回路ＣＤに電気的に接続されている。共通電極駆動回路ＣＤは、共通電極ＣＥに対して、画像を表示する表示駆動時にコモン駆動信号を与え、センシングを行うセンシング駆動時にセンサ駆動信号を与える。

フレキシブル配線基板ＦＰＣ２は、非表示領域ＮＤＡにて、液晶表示パネルＰＮＬの外面の上方に配置されたＯＬＢ（Outer Lead Bonding）パッド群に接続されている。ＯＬＢパッド群の各パッドは、リード線Ｌを経由して検出電極Ｒｘに電気的に接続されている。この実施形態において、リード線Ｌは、導電材料としての金属によって形成されている。リード線Ｌを透明な導電材料より電気抵抗値の非常に低い金属材料で形成することにより、リード線Ｌの幅を小さくすることができる。上記ＯＬＢパッド群を第２基板ＳＵＢ２の第３領域Ａ３の１個所に密集させることができるため、フレキシブル配線基板ＦＰＣ２の小型化及び低コスト化を図ることができる。

検出回路ＲＣは、例えば、駆動ＩＣチップＩＣ２に内蔵されている。この検出回路ＲＣは、検出電極Ｒｘからのセンサ出力値に基づいて、液晶表示装置ＤＳＰの入力面ＩＳへの導体の接触あるいは接近を検出する。さらに、検出回路ＲＣは、導体が接触あるいは接近した個所の位置情報を検出することも可能である。なお、検出回路ＲＣは、制御モジュールＣＭに備えられていてもよい。

図６は、上記センサＳＥの一部を含む液晶表示パネルＰＮＬの構造を示す断面図である。なお、ここでは説明に必要な主要部のみを図示している。信号線などの各種配線や第１配向膜、第２配向膜などの図示は省略している。
図６に示すように、画素電極ＰＥは、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向する内面側に位置している。画素電極ＰＥは、第３絶縁膜１３の上に形成されている。なお、図示しない共通電極ＣＥは、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われ、画素電極ＰＥと対向している。

ブラックマトリクスＢＭ、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢ、オーバーコート層ＯＣ、及び周辺遮光層ＬＳは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する内面側に位置している。すなわち、表示領域ＤＡにおいては、各画素電極ＰＥと対向する位置にカラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢが形成されている。ブラックマトリクスＢＭは、これらのカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの境界に位置している。周辺遮光層ＬＳは、非表示領域ＮＤＡ内に設けられ、第２絶縁基板２０の内面に形成されている。周辺遮光層ＬＳは、枠状（矩形枠状）に形成されている。周辺遮光層ＬＳは、ブラックマトリクスＢＭと同様の材料によって形成されている。オーバーコート層ＯＣは、表示領域ＤＡ及び非表示領域ＮＤＡに亘って延在している。なお、リード線Ｌは、周辺遮光層ＬＳと重なる位置に配置されている。

検出電極Ｒｘ及びリード線Ｌは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する側とは反対の外面側に位置している。リード線Ｌは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料によって形成されている。本実施形態において、表示領域ＤＡに位置する検出電極Ｒｘは、上述したようにＩＴＯを利用し帯状に形成されている。

次に、上記したＦＦＳモードの液晶表示装置ＤＳＰにおいて画像を表示する表示駆動時の動作について説明する。
まず、液晶層ＬＱに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されていない状態に相当する。このようなオフ状態では、液晶層ＬＱに含まれる液晶分子は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向規制力によりＸ−Ｙ平面内において一方向に初期配向している。バックライトユニットＢＬからのバックライトの一部は、第１光学素子ＯＤ１の偏光板を透過し、液晶表示パネルＰＮＬに入射する。液晶表示パネルＰＮＬに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルＰＮＬを通過した際にほとんど変化しない。このため、液晶表示パネルＰＮＬを透過した直線偏光のほとんどが、第２光学素子ＯＤ２の偏光板によって吸収される（黒表示）。このようにオフ状態で液晶表示パネルＰＮＬが黒表示となるモードをノーマリーブラックモードという。

続いて、液晶層ＬＱに電圧が印加されたオン状態について説明する。オン状態は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態に相当する。つまり、共通電極ＣＥに対しては共通電極駆動回路ＣＤからコモン駆動信号（コモン電圧）が供給される。その一方で、画素電極ＰＥには、コモン電圧に対して電位差を形成するような映像信号（画像信号）が供給される。これにより、オン状態では、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。

このようなオン状態では、液晶分子は、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。オン状態では、第１光学素子ＯＤ１の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層ＬＱを通過した少なくとも一部の光は、第２光学素子ＯＤ２の偏光板を透過する（白表示）。

次に、上記した液晶表示装置ＤＳＰの入力面ＩＳへの導体の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時の動作について説明する。すなわち、共通電極ＣＥに対しては、共通電極駆動回路ＣＤからセンサ駆動信号が供給される。このような状態で、検出電極Ｒｘが共通電極ＣＥからのセンサ信号を受けることにより、センシングが行われる。

ここで、センシング方法の一例の原理について図７を参照しながら説明する。
図７に示すように、検出電極Ｒｘは、少なくとも表示領域ＤＡに設けられている。分割電極Ｃと検出電極Ｒｘとの間には、容量Ｃｃが存在する。すなわち、検出電極Ｒｘは分割電極Ｃ（共通電極ＣＥ）と静電容量結合する。分割電極Ｃの各々には、順次、所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗが供給される。この例では、利用者の指が特定の検出電極Ｒｘと分割電極Ｃとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接している利用者の指により、容量Ｃｘが生じる。分割電極Ｃにパルス状の書込信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスと異なる電圧レベルのパルス状の読取信号（センサ出力値）Ｖｒが得られる。すなわち、表示領域ＤＡにおける利用者の指の位置情報である入力位置情報を検出する際、第１駆動部としての共通電極駆動回路ＣＤは分割電極Ｃ（共通電極ＣＥ）に対して書込信号Ｖｗを供給し、分割電極Ｃと検出電極Ｒｘとの間にセンサ信号を発生させる。第２駆動部としての駆動ＩＣチップＩＣ２は、検出電極Ｒｘに接続されて上記センサ信号（例えば、検出電極Ｒｘに生じる静電容量）の変化を示す読取信号Ｖｒを読取る。

図５に示した検出回路ＲＣでは、書込信号Ｖｗが分割電極Ｃに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒと、に基づいて、センサＳＥのＸ−Ｙ平面内での指の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、指が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒの電圧レベルも指が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＲＣでは、読取信号Ｖｒの電圧レベルに基づいて、センサＳＥに対する指の近接度（センサＳＥの法線方向の距離）を検出することもできる。

上記の表示駆動及びセンシング駆動は、例えば１フレーム期間内に行われる。一例では、１フレーム期間は、第１期間と、第２期間とに分けられる。第１期間では、表示領域ＤＡの全ての画素に映像信号を書き込む表示駆動が時分割的に行われる（表示期間）。また、第１期間に続く第２期間では、表示領域ＤＡの全域において被検出物を検出するセンシング駆動が時分割的に行われる（タッチ検出期間、或いはセンシング期間）。

また、他の例では、１フレーム期間はさらに複数の期間に分けられる。また、表示領域ＤＡは複数のブロックに分けられ、ブロック毎に表示駆動及びセンシング駆動が行われる。すなわち、１フレーム期間の第１期間では、表示領域ＤＡのうちの第１表示ブロックの画素に映像信号を書き込む第１表示駆動が行われる。第１期間に続く第２期間では、表示領域ＤＡの第１センシングブロックにおいて被検出物（導体）を検出する第１センシング駆動が行われる。第１センシングブロックと第１表示ブロックとは同一の領域であってもよいし、異なる領域であってもよい。第２期間に続く第３期間では、第１表示ブロックとは異なる第２表示ブロックの画素に映像信号を書き込む第２表示駆動が行われる。第３期間に続く第４期間では、第１センシングブロックとは異なる第２センシングブロックにおいて被検出物を検出する第２センシング駆動が行われる。このように、１フレーム期間内に表示駆動とセンシング駆動とを交互に行い、表示領域ＤＡの全ての画素に映像信号を書き込む一方で、表示領域ＤＡの全域において被検出物を検出することも可能である。

次に、一画素ＰＸの構成について説明する。
図８は、上記液晶表示パネルＰＮＬの第１基板ＳＵＢ１の一部を示す平面図であり、１個の画素ＰＸの一部を示す図である。図８に示すように、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２は、信号線Ｓと画素電極ＰＥとの間にて直列に接続されている。

第１スイッチング素子ＰＳＷ１は、第１半導体層ＳＣ１と、第１ゲート電極ＧＥ１と、第１ゲート絶縁膜と、を有している。この第１ゲート絶縁膜は、第１層間絶縁膜、第１絶縁膜、又は第１絶縁層と称される場合がある。第１ゲート電極ＧＥ１は、第１半導体層ＳＣ１に対向配置され、走査線Ｇに電気的に接続されている。この実施形態において、第１ゲート電極ＧＥ１は、走査線Ｇの一部で形成されている。第１ゲート絶縁膜は、第１半導体層ＳＣ１と第１ゲート電極ＧＥ１との間に設けられている。本実施形態において、第１ゲート絶縁膜は、後述する第２絶縁膜１２で形成されている。
第２スイッチング素子ＰＳＷ２は、第２半導体層ＳＣ２と、第２ゲート電極ＧＥ２と、第２ゲート絶縁膜と、を有している。この第２ゲート絶縁膜は、第２層間絶縁膜、第２絶縁膜、又は第２絶縁層と称される場合がある。第２ゲート電極ＧＥ２は、第２半導体層ＳＣ２に対向配置され、電気的にフローティング状態にある。第２ゲート電極ＧＥ２は、フローティングゲート電極と称される場合がある。第２ゲート絶縁膜は、第２半導体層ＳＣ２と第２ゲート電極ＧＥ２との間に設けられている。本実施形態において、第２ゲート絶縁膜は、後述する第２絶縁膜１２で形成されている。
本実施形態において、第１半導体層ＳＣ１及び第２半導体層ＳＣ２は、一体に形成され、半導体層ＳＣを構成している。第１半導体層ＳＣ１は信号線Ｓに電気的に接続され、第２半導体層ＳＣ２は画素電極ＰＥに電気的に接続されている。また、第２スイッチング素子ＰＳＷ２が上側、第１スイッチング素子ＰＳＷ１が下側となるＸ−Ｙ平面視において、半導体層ＳＣはＬ字を左右反転した形状に形成されている。

第１遮光層ＳＨ１は、第１半導体層ＳＣ１のうち第１ゲート電極ＧＥ１と対向した第１チャネル領域と対向している。本実施形態において、第１遮光層ＳＨ１の面積は第１半導体層ＳＣ１の第１チャネル領域の面積より大きく、第１半導体層ＳＣ１の第１チャネル領域の全体が第１遮光層ＳＨ１と対向している。
第２遮光層ＳＨ２は、第２半導体層ＳＣ２のうち第２ゲート電極ＧＥ２と対向した第２チャネル領域と対向している。本実施形態において、第２遮光層ＳＨ２の面積は第２半導体層ＳＣ２の第２チャネル領域の面積より大きく、第２半導体層ＳＣ２の第２チャネル領域の全体が第２遮光層ＳＨ２と対向している。
本実施形態において、第１遮光層ＳＨ１及び第２遮光層ＳＨ２は、金属で形成され、互いに絶縁距離を置いて配置されている。但し、第１遮光層ＳＨ１及び第２遮光層ＳＨ２は、金属に限らず遮光性を有する材料で形成されていればよい。また、第１遮光層ＳＨ１及び第２遮光層ＳＨ２は必要に応じて設けられていればよい。

制御電極ＥＣは、第２ゲート電極ＧＥ２に対向配置されている。第２ゲート電極ＧＥ２は、制御電極ＥＣと静電容量結合している。本実施形態において、制御電極ＥＣの面積は第２ゲート電極ＧＥ２の面積より大きく、第２ゲート電極ＧＥ２の全体が制御電極ＥＣと対向している。

制御線ＬＣは、信号線Ｓと対向し、信号線Ｓに沿って延在している。制御線ＬＣは制御電極ＥＣに電気的に接続されている。制御線ＬＣは突出部を有し、上記突出部は制御電極ＥＣと対向し第４絶縁膜１４に形成されたコンタクトホールを通って制御電極ＥＣにコンタクトしている。

画素電極ＰＥは、導電層ＣＬを介して半導体層ＳＣに電気的に接続されている。但し、画素電極ＰＥは、半導体層ＳＣに電気的に接続されていればよい。画素電極ＰＥは、導電層ＣＬ以外の導電部材をさらに介して半導体層ＳＣに接続されていてもよく、導電層ＣＬを介すること無しに半導体層ＳＣに接続されていてもよい。

画素電極ＰＥは櫛歯電極Ｔを有している。櫛歯電極Ｔは、互いに平行に延出し、略第２方向Ｙに延出している。本実施形態において、櫛歯電極Ｔは、信号線Ｓに沿って第２方向Ｙに延在している。但し、櫛歯電極Ｔは、第２方向Ｙから傾斜した方向に延在していてもよい。例えば、信号線Ｓのうち櫛歯電極Ｔの近傍の部分が第２方向Ｙから傾斜した方向に延出している場合、信号線Ｓの上記部分と櫛歯電極Ｔとは、第２方向Ｙから傾斜した方向に互いに平行に延出していてもよい。

図９は、図８の線ＩＸ−ＩＸに沿って示す液晶表示パネルＰＮＬの断面図である。
図９に示すように、第１基板ＳＵＢ１は、第１絶縁基板１０を用いて形成されている。第１基板ＳＵＢ１は、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第１スイッチング素子ＰＳＷ１、第２スイッチング素子ＰＳＷ２、画素電極ＰＥ、共通電極ＣＥ、第１配向膜ＡＬ１などを備えている。本実施形態において、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２は、トップゲート構造の薄膜トランジスタで形成されている。

第１遮光層ＳＨ１及び第２遮光層ＳＨ２は、第１絶縁基板１０の上に形成されている。第１絶縁膜１１は、第１絶縁基板１０、第１遮光層ＳＨ１及び第２遮光層ＳＨ２の上に形成されている。第１絶縁膜１１は、アンダーコート絶縁膜と称さる場合がある。半導体層ＳＣは、第１絶縁膜１１の上に形成されている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、非晶質シリコンや、酸化物半導体などによって形成されていてもよい。半導体層ＳＣは、第１半導体層ＳＣ１及び第２半導体層ＳＣ２を有している。

第１半導体層ＳＣ１は、第１領域Ｒ１ａと、第２領域Ｒ１ｂと、第１領域Ｒ１ａと第２領域Ｒ１ｂとの間に位置した第３領域Ｒ１ｃと、を有している。ここで、第３領域Ｒ１ｃは上述した第１チャネル領域である。第２半導体層ＳＣ２は、第４領域Ｒ２ａと、第５領域Ｒ２ｂと、第４領域Ｒ２ａと第５領域Ｒ２ｂとの間に位置した第６領域Ｒ２ｃと、を有している。ここで、第６領域Ｒ２ｃは上述した第２チャネル領域である。第２領域Ｒ１ｂと第４領域Ｒ２ａとは、半導体層ＳＣの一部の領域を共用している。

第２絶縁膜１２は、第１絶縁膜１１及び半導体層ＳＣの上に形成されている。第２絶縁膜１２は、ゲート絶縁膜と称さる場合がある。本実施形態において、第２絶縁膜１２は、上述した第１ゲート絶縁膜と第２ゲート絶縁膜とを形成している。走査線Ｇ、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２は、第２絶縁膜１２の上に形成されている。第１ゲート電極ＧＥ１は第３領域Ｒ１ｃと対向し、第２ゲート電極ＧＥ２は第６領域Ｒ２ｃと対向している。

第３絶縁膜１３は、走査線Ｇ、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２及び第２絶縁膜１２の上に形成されている。第１絶縁膜１１、第２絶縁膜１２及び第３絶縁膜１３は、絶縁膜９を形成している。信号線Ｓ、導電層ＣＬ及び制御電極ＥＣは、第３絶縁膜１３の上に形成されている。信号線Ｓは、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールを通って第１半導体層ＳＣ１の第１領域Ｒ１ａにコンタクトしている。導電層ＣＬは、第２絶縁膜１２及び第３絶縁膜１３を貫通する他のコンタクトホールを通って第２半導体層ＳＣ２の第５領域Ｒ２ｂにコンタクトしている。制御電極ＥＣは、第２ゲート電極ＧＥ２と対向している。

第４絶縁膜１４は、第３絶縁膜１３、信号線Ｓ、導電層ＣＬ及び制御電極ＥＣの上に形成されている。セグメントＣａ（共通電極ＣＥ）及び制御線ＬＣは、第４絶縁膜１４の上に形成されている。セグメントＣａは、コンタクトホールＣＨに間隔を置いて形成されている。制御線ＬＣは、信号線Ｓと対向している。第５絶縁膜１５は、第４絶縁膜１４、共通電極ＣＥ及び制御線ＬＣの上に形成されている。第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び第５絶縁膜１５は、例えばシリコン窒化物（ＳｉＮ）やシリコン酸化物（ＳｉＯ）などの無機材料によって形成されている。第４絶縁膜１４は、例えばアクリル樹脂などの有機材料によって形成されている。

画素電極ＰＥは、第５絶縁膜１５の上に形成されている。画素電極ＰＥは、セグメントＣａと対向している。画素電極ＰＥは、第４絶縁膜１４及び第５絶縁膜１５を貫通するコンタクトホールＣＨを通って導電層ＣＬにコンタクトしている。共通電極ＣＥ、画素電極ＰＥ及び制御線ＬＣは、導電材料で形成されている。例えば、共通電極ＣＥ及び画素電極ＰＥは、インジウム・ジンク・オキサイド（ＩＺＯ）やインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料によって形成されている。制御線ＬＣは、上述した金属層ＭＬと同一の金属材料を利用して形成されている。第１配向膜ＡＬ１は、第５絶縁膜１５及び画素電極ＰＥの上に形成されている。第１配向膜ＡＬ１は、例えば、水平配向性を示す材料によって形成されている。

第２基板ＳＵＢ２は、第２絶縁基板２０を用いて形成されている。第２基板ＳＵＢ２は、ブラックマトリクスＢＭ、カラーフィルタＣＦＲ，ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。ブラックマトリクスＢＭは、信号線Ｓ及び走査線Ｇと対向する位置に形成されている。カラーフィルタＣＦＲ，ＣＦＢのそれぞれの端部は、ブラックマトリクスＢＭと重なっている。第２配向膜ＡＬ２は、オーバーコート層ＯＣの第１基板ＳＵＢ１と対向する側に形成されている。配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
なお、図示した例では、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、第２基板ＳＵＢ２に形成されたが、第１基板ＳＵＢ１に形成されていてもよい。

次に、上記第１の実施形態に係る液晶表示装置ＤＳＰの駆動方法について詳細に説明する。
図１０は、上記第１の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートであり、任意のｉフレーム期間における、制御信号ＳＧ、制御信号ＳＬＣ、映像信号Ｖｓｉｇ、コモン駆動信号Ｖｃｏｍ、書込み信号Ｖｗ、及び読取り信号Ｖｒを示す図である。

ここでは、任意のｉ番目の１フレーム（１Ｆ）期間であるｉフレーム期間における、液晶表示装置ＤＳＰの駆動方法について説明する。
図１０に示すように、この実施形態において、駆動ＩＣチップＩＣ１、駆動ＩＣチップＩＣ２、走査線駆動回路ＧＤ、共通電極駆動回路ＣＤ及び制御モジュールＣＭは、ｉフレーム期間に、表示駆動期間Ｐｄに行われる表示駆動と、表示駆動期間Ｐｄから外れたセンシング期間（入力位置情報検出期間）Ｐｓに行われるセンシング駆動と、を繰り返し行う。センシング期間Ｐｓは、例えば表示駆動を休止しているブランキング期間である。ブランキング期間としては、水平ブランキング期間や垂直ブランキング期間等を挙げることができる。また、各センシング期間においては、１又は複数の検出電極Ｒｘをセンシング駆動の対象とすることができる。

本実施形態において、表示領域ＤＡはｈ個の対象（ブロック）に分けられ、対象毎に表示駆動及びセンシング駆動が行われる。各対象は、１個の検出電極Ｒｘと対向している。すなわち、対象の個数であるｈと、検出電極Ｒｘの個数であるｋとは同数である（ｈ＝ｋ）。表示駆動が行われる対象の領域と、この表示駆動に続いてセンシング駆動が行われる対象の領域とは、同一である。

１フレーム期間の最初の表示駆動期間Ｐｄ（１）では、第１検出電極Ｒｘ１と対向している第１対象の画素ＰＸに映像信号Ｖｓｉｇを書き込む第１表示駆動が行われる。表示駆動期間Ｐｄ（１）に続く最初のセンシング期間Ｐｓ（１）では、１個の第１検出電極Ｒｘ１と全ての分割電極Ｃ１乃至Ｃｊとをセンシング駆動し、第１対象の領域において被検出物（導体）を検出する第１センシング駆動が行われる。
センシング期間Ｐｓ（１）に続く２番目の表示駆動期間Ｐｄ（２）では、第２検出電極Ｒｘ２と対向している第２対象の画素ＰＸに映像信号Ｖｓｉｇを書き込む第２表示駆動が行われる。表示駆動期間Ｐｄ（２）に続く２番目のセンシング期間Ｐｓ（２）では、１個の第２検出電極Ｒｘ２と全ての分割電極Ｃ１乃至Ｃｊとをセンシング駆動し、第２対象の領域において被検出物（導体）を検出する第２センシング駆動が行われる。

最終のｈ番目の表示駆動期間Ｐｄ（ｈ）では、第ｋ検出電極Ｒｘｋと対向している第ｈ対象の画素ＰＸに映像信号Ｖｓｉｇを書き込む第ｈ表示駆動が行われる。表示駆動期間Ｐｄ（ｈ）に続く最終のｈ番目のセンシング期間Ｐｓ（ｈ）では、１個の第ｋ検出電極Ｒｘｋと全ての分割電極Ｃ１乃至Ｃｊとをセンシング駆動し、第ｈ対象の領域において被検出物（導体）を検出する第ｈセンシング駆動が行われる。
このように、１フレーム期間内に表示駆動とセンシング駆動とを交互に行い、表示領域ＤＡの全ての画素に映像信号を書き込む一方で、表示領域ＤＡの全域において被検出物を検出することができる。

表示駆動期間Ｐｄには、走査線駆動回路ＧＤから走査線Ｇに制御信号ＳＧを与え、信号線駆動回路ＳＤから信号線Ｓに映像信号Ｖｓｉｇを与え、共通電極駆動回路ＣＤから共通電極ＣＥ（分割電極Ｃ）にコモン駆動信号Ｖｃｏｍを与え、制御線駆動回路ＬＤから制御線ＬＣに制御信号ＳＬＣを与え、液晶表示パネルＰＮＬを駆動する。例えば、第２スイッチング素子ＰＳＷ２を導通状態に切替えるための制御信号ＳＬＣのハイ（Ｈ）レベルの電圧値と、第１スイッチング素子ＰＳＷ１を導通状態に切替えるための制御信号ＳＧのハイレベルの電圧値とは、同一である。

詳しくは、ｉフレーム期間の表示駆動期間Ｐｄ（１）に、第１対象の走査線Ｇに制御信号ＳＧを与え、信号線Ｓ１乃至Ｓｍに映像信号Ｖｓｉｇを与え、全ての分割電極Ｃにコモン駆動信号Ｖｃｏｍを与え、制御線ＬＣを介して全ての制御電極ＥＣにハイレベルの制御信号ＳＬＣを与え、第１対象の複数の画素ＰＸを駆動する。ここで、本実施形態における配線レイアウトの都合上、ハイレベルの制御信号ＳＬＣを全ての制御電極ＥＣに与えたが、ハイレベルの制御信号ＳＬＣは第１対象の複数の画素ＰＸの制御電極ＥＣにのみ与えることができればよい。これにより、第１対象の複数の画素ＰＸの第２スイッチング素子ＰＳＷ２を導通状態に切替えることができる。

その後、表示駆動期間Ｐｄ（２）に、第２対象の走査線Ｇに制御信号ＳＧを与え、信号線Ｓ１乃至Ｓｍに映像信号Ｖｓｉｇを与え、全ての分割電極Ｃにコモン駆動信号Ｖｃｏｍを与え、制御線ＬＣを介して全ての制御電極ＥＣにハイレベルの制御信号ＳＬＣを与え、第２対象の複数の画素ＰＸを駆動する。ここでも、ハイレベルの制御信号ＳＬＣは第２対象の複数の画素ＰＸの制御電極ＥＣにのみ与え、第２対象の複数の画素ＰＸの第２スイッチング素子ＰＳＷ２を導通状態に切替えることができればよい。

そして、表示駆動期間Ｐｄ（ｈ）に、第ｈ対象の走査線Ｇに制御信号ＳＧを与え、信号線Ｓ１乃至Ｓｍに映像信号Ｖｓｉｇを与え、全ての分割電極Ｃにコモン駆動信号Ｖｃｏｍを与え、制御線ＬＣを介して全ての制御電極ＥＣにハイレベルの制御信号ＳＬＣを与え、第ｈ対象の複数の画素ＰＸを駆動する。ここでも、ハイレベルの制御信号ＳＬＣは第ｈ対象の複数の画素ＰＸの制御電極ＥＣにのみ与え、第ｈ対象の複数の画素ＰＸの第２スイッチング素子ＰＳＷ２を導通状態に切替えることができればよい。

センシング期間Ｐｓには、液晶表示パネルＰＮＬへの制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して全ての制御電極ＥＣにロー（Ｌ）レベルの制御信号ＳＬＣを与え、センサＳＥを駆動する。これにより、全ての画素ＰＸの第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を非導通状態に切替えることができる。

詳しくは、ｉフレーム期間のセンシング期間Ｐｓ（１）に、制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して全ての制御電極ＥＣにローレベルの制御信号ＳＬＣを与え、第１乃至第ｊ分割電極Ｃ１乃至Ｃｊに順に書込み信号Ｖｗを書込み、第１検出電極Ｒｘ１から読取り信号Ｖｒを読取る。例えば、書込み信号Ｖｗは、ＭＨｚオーダーの高周波数と２Ｖ程度の振幅とを有するパルス信号である。これにより、読取った読取り信号Ｖｒに基づいて、第１対象の領域における入力位置情報が判断される。

なお、書込み信号Ｖｗはパルス信号である。書込み信号Ｖｗのハイレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値より電圧Ｖ高い値であり、書込み信号Ｖｗのローレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値より電圧Ｖ低い値である。振幅が最大振幅の５０％となる点の書込み信号Ｖｗの電圧値は、コモン駆動信号Ｖｃｏｍの電圧値と等しい。このため、センシング期間において、分割電極Ｃの電位変動による画素電極ＰＥの電位のシフトを抑制することができる。

但し、振幅が最大振幅の５０％となる点の書込み信号Ｖｗの電圧値は、コモン駆動信号Ｖｃｏｍの電圧値より高くともよい。例えば、書込み信号Ｖｗのハイレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値より電圧Ｖ高い値であり、書込み信号Ｖｗのローレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値であってもよい。この場合、センシング期間において、画素電極ＰＥと分割電極Ｃとの容量結合により画素電極ＰＥの電位を高電位側にシフトすることができ、画素電極ＰＥと分割電極Ｃとの間の電位差の変動を抑制することができる。

一方、振幅が最大振幅の５０％となる点の書込み信号Ｖｗの電圧値は、コモン駆動信号Ｖｃｏｍの電圧値より低くともよい。例えば、書込み信号Ｖｗのハイレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値であり、書込み信号Ｖｗのローレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値より電圧Ｖ低い値であってもよい。この場合、センシング期間において、画素電極ＰＥと分割電極Ｃとの容量結合により画素電極ＰＥの電位を低電位側にシフトすることができ、画素電極ＰＥと分割電極Ｃとの間の電位差の変動を抑制することができる。

その後、センシング期間Ｐｓ（２）に、制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して全ての制御電極ＥＣにローレベルの制御信号ＳＬＣを与え、第１乃至第ｊ分割電極Ｃ１乃至Ｃｊに順に書込み信号Ｖｗを書込み、第２検出電極Ｒｘ２から読取り信号Ｖｒを読取る。これにより、読取った読取り信号Ｖｒに基づいて、第２対象の領域における入力位置情報が判断される。

そして、センシング期間Ｐｓ（ｈ）に、制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して全ての制御電極ＥＣにローレベルの制御信号ＳＬＣを与え、第１乃至第ｊ分割電極Ｃ１乃至Ｃｊに順に書込み信号Ｖｗを書込み、第ｋ検出電極Ｒｘｋから読取り信号Ｖｒを読取る。これにより、読取った読取り信号Ｖｒに基づいて、第ｈ対象の領域における入力位置情報が判断される。
また、各対象の範囲は、種々変形可能である。第１対象の領域は、上記のように第１検出電極Ｒｘ１と対向した領域ではなく、例えば、第１検出電極Ｒｘ１及び第２検出電極Ｒｘ２の両方と対向した領域であってもよい。

次に、上記第１の実施形態に係る液晶表示装置ＤＳＰのスイッチング素子のオフリーク特性について説明する。図１３は、上記第１の実施形態、上記第１の実施形態の変形例及び上記第１の実施形態の比較例の各々に関する、第１スイッチング素子ＰＳＷ１の第１ゲート電極ＧＥ１の電圧値に対する第１スイッチング素子ＰＳＷ１の第１半導体層ＳＣ１の第１領域Ｒ１ａに流れる電流量の変化をグラフで示す図である。なお、図１３にはシミュレーションした結果を例示したものであり、この結果は、画素スイッチの設計に応じて変動し得る。

図１３に示すように、上記第１の実施形態においては、制御電極ＥＣには第１ゲート電極と同じ電位を与えている。第１ゲート電極ＧＥ１の電圧値が０Ｖ以下となる範囲において、制御電極ＥＣはローレベルとなり、０Ｖ以上の範囲においては、制御電極ＥＣはハイレベルとなる。

上記第１の実施形態においては、スイッチング素子のオフリーク電流量が少ないことが分かる。この例では、第１ゲート電極ＧＥ１の電圧値が−１０．０Ｖの場合、上記第１の実施形態のオフリーク電流量は、後述する比較例のオフリーク電流量より１桁の半分くらい少ない。なぜなら、第６領域Ｒ２ｃから制御電極ＥＣまでの距離は第３領域Ｒ１ｃから第１ゲート電極ＧＥ１までの距離より長く、制御電極ＥＣの駆動により第２ゲート電極ＧＥ２を介して第６領域Ｒ２ｃにかかる電界が第１ゲート電極ＧＥ１の駆動により第３領域Ｒ１ｃにかかる電界より弱いためである。そのため、第２スイッチング素子ＰＳＷ２を非導通状態に切替える際に第６領域Ｒ２ｃに高い強度の電界がかからず、第２スイッチング素子ＰＳＷ２（画素スイッチ）のオフリーク電流の上昇を抑制することができる。

上記のように構成された第１の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法によれば、液晶表示装置ＤＳＰは、第１基板ＳＵＢ１を備えている。第１基板ＳＵＢ１は、走査線Ｇと、制御線ＬＣと、制御線ＬＣに電気的に接続された制御電極ＥＣと、信号線Ｓと、画素電極ＰＥと、画素スイッチと、を備えている。画素スイッチは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を備えている。

第１スイッチング素子ＰＳＷ１は、第１半導体層ＳＣ１と、第１半導体層ＳＣ１に対向配置され走査線Ｇに電気的に接続された第１ゲート電極ＧＥ１と、第１半導体層ＳＣ１と第１ゲート電極ＧＥ１との間に設けられた第２絶縁膜１２と、を有している。第２スイッチング素子ＰＳＷ２は、第２半導体層ＳＣ２と、第２半導体層ＳＣ２に対向配置され電気的にフローティング状態にある第２ゲート電極ＧＥ２と、第２半導体層ＳＣ２と第２ゲート電極ＧＥ２との間に設けられた第２絶縁膜１２と、を有している。制御電極ＥＣは、第２ゲート電極ＧＥ２に対向配置されている。

上記のように、画素スイッチは、第１スイッチング素子ＰＳＷ１だけではなく、直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２で形成されている。このため、画素スイッチをオフにした際に画素スイッチに生じるリーク電流を少なくすることができる。特に、非導通状態に切替える際に第２スイッチング素子ＰＳＷ２の第６領域（チャネル領域）Ｒ２ｃに高い強度の電界がかからないため、第２スイッチング素子ＰＳＷ２（画素スイッチ）のオフリーク電流の上昇を抑制することができる。画素電極ＰＥに映像信号Ｖｓｉｇが与えられた後、画素電極ＰＥは電圧を良好に保持することができ、画素電極ＰＥの電位の変動を抑制することができる。本実施形態において、表示駆動期間Ｐｄに続くセンシング期間Ｐｓにおいても、画素電極ＰＥの電位の変動を抑制することができる。

このため、表示品位の低下を抑制しつつ、フレーム周波数を６０Ｈｚより小さい値（例えば、１５Ｈｚ）に設定し、電力の消費を抑制することができる。なお、フレーム周波数を１５Ｈｚに設定した場合、１秒間に、表示駆動とセンシング駆動とを１５回ずつ交互に行うことができる。
また、上記のように画素スイッチに生じるリーク電流量が少ないことから、上記リーク電流に伴う分割電極Ｃの不所望な電位の変動を抑制することができる。これにより、センシング期間Ｐｓにおいて、センサＳＥが誤検出する事態を回避することができる。例えば、センシング期間Ｐｓにおいて、分割電極Ｃと検出電極Ｒｘとの容量の不所望な変動を被検出物と間違える事態を回避することができる。

第２スイッチング素子ＰＳＷ２は走査線Ｇを利用しないため、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２の両方が走査線Ｇを利用する場合と比較して、走査線Ｇに対する薄膜トランジスタの負荷容量を小さくすることができる。このため、同一の走査線Ｇに接続された複数の画素ＰＸにおいて、制御信号ＳＧが最初に入力される画素ＰＸの第１ゲート電極ＧＥ１の電圧値と、制御信号ＳＧが最後に入力される画素ＰＸの第１ゲート電極ＧＥ１の電圧値との差の拡大を抑制することができる。

制御線ＬＣは、第４絶縁膜（層間絶縁膜）１４を介して信号線Ｓと対向し、信号線Ｓに沿って延在している。このため、制御線ＬＣが信号線Ｓと対向していない場合と比べて画素ＰＸの開口率の低下を抑制することができる。
上記のことから、表示品位に優れた液晶表示装置ＤＳＰ及びその駆動方法を得ることができる。又は、本実施形態は、低消費電力化を図ることのできる液晶表示装置及びその駆動方法を得ることができる。

（第１の実施形態の変形例）
次に、上記第１の実施形態の変形例に係る液晶表示装置ＤＳＰについて説明する。図１１は、上記第１の実施形態の変形例に係る液晶表示装置ＤＳＰの画素ＰＸを示す等価回路図である。

図１１に示すように、本変形例において、上記第１の実施形態と比較すると、大まかに、第１基板ＳＵＢ１が閾値調整線ＬＴ及び閾値調整電極ＥＴをさらに備えている点で相違している。閾値調整電極ＥＴは閾値調整線ＬＴに電気的に接続されている。閾値調整電極ＥＴは、第２ゲート電極ＧＥ２と対向配置されている。閾値調整電極ＥＴと第２ゲート電極ＧＥ２との間には絶縁膜などの誘電体が介在している。閾値調整電極ＥＴは、第２ゲート電極ＧＥ２と静電容量結合している。閾値調整線ＬＴに閾値調整信号を与え、閾値調整電極ＥＴと第２ゲート電極ＧＥ２との静電容量結合により、第２ゲート電極ＧＥ２の電圧値を調整することができる。すなわち、第２スイッチング素子ＰＳＷ２の閾値電圧の値を調整することができる。

次に、上記変形例に係る液晶表示装置ＤＳＰの画素ＰＸのオフリーク特性について説明する。
図１３に示すように、上記変形例においても、上記第１の実施形態と同様、画素ＰＸのオフリーク電流量が少ないことが分かる。この例でも、第１ゲート電極ＧＥ１の電圧値が−１０．０Ｖの場合、上記変形例のオフリーク電流量は、後述する比較例のオフリーク電流量より１桁の半分くらい少ない。また、第２スイッチング素子ＰＳＷ２の閾値電圧の値を調整することにより、上記第１の実施形態と比較して、第１ゲート電極ＧＥ１の電圧値を０Ｖにした際の第１領域Ｒ１ａに流れる電流量を少なくすることができる。

上記のように構成された第１の実施形態の変形例に係る液晶表示装置ＤＳＰにおいても、液晶表示装置ＤＳＰは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を備えているため、上記第１の実施形態で得られる効果と同様の効果を得ることができる。

（第１の実施形態の比較例）
次に、上記第１の実施形態の比較例に係る液晶表示装置ＤＳＰについて説明する。図１２は、上記第１の実施形態の比較例に係る液晶表示装置ＤＳＰの画素ＰＸを示す等価回路図である。

図１２に示すように、本比較例において、上記第１の実施形態と比較すると、大まかに、画素スイッチは第１スイッチング素子ＰＳＷ１のみを備え、第２スイッチング素子ＰＳＷ２を備えていない点で相違している。また、比較例の液晶表示装置ＤＳＰは、制御線駆動回路ＬＤ、制御線ＬＣ及び制御電極ＥＣ無しに形成されている。

次に、上記比較例に係る液晶表示装置ＤＳＰの画素ＰＸのオフリーク特性について説明する。
図１３に示すように、上記比較例においては、画素ＰＸのオフリーク電流量が多いことが分かる。
上記のように構成された第１の実施形態の比較例に係る液晶表示装置ＤＳＰにおいて、液晶表示装置ＤＳＰは、第２スイッチング素子ＰＳＷ２を備えていないため、上記第１の実施形態で得られる効果と同様の効果を得ることはできない。

（第２の実施形態）
次に、第２の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法について詳細に説明する。図１４は、第２の実施形態に係る液晶表示装置の第１基板ＳＵＢ１の一部を示す平面図であり、１個の画素ＰＸの一部を示す図である。

図１４に示すように、第２の実施形態において、上記第１の実施形態と比較すると、大まかに、画素スイッチは第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２だけでなく第３スイッチング素子ＰＳＷ３も備えている点で相違している。画素スイッチは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された３個のスイッチング素子を有している。

ここでは、第１スイッチング素子ＰＳＷ１は信号線Ｓと画素電極ＰＥとの間に接続され、第２スイッチング素子ＰＳＷ２は第１スイッチング素子ＰＳＷ１と画素電極ＰＥとの間に接続され、第３スイッチング素子ＰＳＷ３は第２スイッチング素子ＰＳＷ２と画素電極ＰＥとの間に接続されている。但し、第１乃至第３スイッチング素子ＰＳＷ１乃至ＰＳＷ３の位置関係は特に限定されるものではなく種々変形可能であり、第１乃至第３スイッチング素子ＰＳＷ１乃至ＰＳＷ３は信号線Ｓと画素電極ＰＥとの間にて直列に接続されていればよい。

第１スイッチング素子ＰＳＷ１は、第１半導体層ＳＣ１と、第１ゲート電極ＧＥ１と、第１ゲート絶縁膜と、を有している。第１ゲート電極ＧＥ１は、第１半導体層ＳＣ１に対向配置され、走査線Ｇに電気的に接続されている。この実施形態において、第１ゲート電極ＧＥ１は、走査線Ｇの一部で形成されている。第１ゲート絶縁膜は、第１半導体層ＳＣ１と第１ゲート電極ＧＥ１との間に設けられている。本実施形態において、第１ゲート絶縁膜は、第２絶縁膜１２で形成されている。

第２スイッチング素子ＰＳＷ２は、第２半導体層ＳＣ２と、第２ゲート電極ＧＥ２と、第２ゲート絶縁膜と、を有している。第２ゲート電極ＧＥ２は、第２半導体層ＳＣ２に対向配置され、電気的にフローティング状態にある。第２ゲート電極ＧＥ２は、フローティングゲート電極と称される場合がある。第２ゲート絶縁膜は、第２半導体層ＳＣ２と第２ゲート電極ＧＥ２との間に設けられている。本実施形態において、第２ゲート絶縁膜は、第２絶縁膜１２で形成されている。

第３スイッチング素子ＰＳＷ３は、第３半導体層ＳＣ３と、第３ゲート電極ＧＥ３と、第３ゲート絶縁膜と、を有している。第３ゲート電極ＧＥ３は、第３半導体層ＳＣ３に対向配置され、走査線Ｇに電気的に接続されている。この実施形態において、第３ゲート電極ＧＥ３は、走査線Ｇの一部で形成されている。第３ゲート絶縁膜は、第３半導体層ＳＣ３と第３ゲート電極ＧＥ３との間に設けられている。本実施形態において、第３ゲート絶縁膜は、第２絶縁膜１２で形成されている。第１スイッチング素子ＰＳＷ１及び第３スイッチング素子ＰＳＷ３は、同一の走査線Ｇを利用している。

本実施形態において、第１半導体層ＳＣ１、第２半導体層ＳＣ２及び第３半導体層ＳＣ３は、一体に形成され、半導体層ＳＣを構成している。第３スイッチング素子ＰＳＷ３が上側、第２スイッチング素子ＰＳＷ２が下側となるＸ−Ｙ平面視において、半導体層ＳＣはＵ字の形状に形成されている。
第１半導体層ＳＣ１は、信号線Ｓに電気的に接続された第１領域Ｒ１ａと、第２領域Ｒ１ｂと、第１領域Ｒ１ａと第２領域Ｒ１ｂとの間に位置し第１ゲート電極ＧＥ１と対向した第１チャネル領域である第３領域Ｒ１ｃと、を有している。第１領域Ｒ１ａ及び第３領域Ｒ１ｃは、信号線Ｓと対向している。第２領域Ｒ１ｂの一部も信号線Ｓと対向している。

第２半導体層ＳＣ２は、第２領域Ｒ１ｂに電気的に接続された第４領域Ｒ２ａと、第５領域Ｒ２ｂと、第４領域Ｒ２ａと第５領域Ｒ２ｂとの間に位置し第２ゲート電極ＧＥ２と対向した第２チャネル領域である第６領域Ｒ２ｃと、を有している。第２領域Ｒ１ｂと第４領域Ｒ２ａとは、半導体層ＳＣの一部の領域を共用している。
第３半導体層ＳＣ３は、第５領域Ｒ２ｂに電気的に接続された第７領域Ｒ３ａと、画素電極ＰＥに電気的に接続された第８領域Ｒ３ｂと、第７領域Ｒ３ａと第８領域Ｒ３ｂとの間に位置し第３ゲート電極ＧＥ３と対向した第３チャネル領域である第９領域Ｒ３ｃと、を有している。第５領域Ｒ２ｂと第７領域Ｒ３ａとは、半導体層ＳＣの一部の領域を共用している。

第１遮光層ＳＨ１は、第１半導体層ＳＣ１のうち第１ゲート電極ＧＥ１と対向した第３領域Ｒ１ｃと対向している。本実施形態において、第１遮光層ＳＨ１の面積は第３領域Ｒ１ｃの面積より大きく、第３領域Ｒ１ｃの全体が第１遮光層ＳＨ１と対向している。
第２遮光層ＳＨ２は、第２半導体層ＳＣ２のうち第２ゲート電極ＧＥ２と対向した第６領域Ｒ２ｃと対向している。本実施形態において、第２遮光層ＳＨ２の面積は第６領域Ｒ２ｃの面積より大きく、第６領域Ｒ２ｃの全体が第２遮光層ＳＨ２と対向している。
第３遮光層ＳＨ３は、第３半導体層ＳＣ３のうち第３ゲート電極ＧＥ３と対向した第９領域Ｒ３ｃと対向している。本実施形態において、第３遮光層ＳＨ３の面積は第９領域Ｒ３ｃの面積より大きく、第９領域Ｒ３ｃの全体が第３遮光層ＳＨ３と対向している。

第２の実施形態において、第１乃至第３遮光層ＳＨ１乃至ＳＨ３は、金属で形成され、互いに絶縁距離を置いて配置されている。また、第１乃至第３遮光層ＳＨ１乃至ＳＨ３は必要に応じて設けられていればよい。

制御電極ＥＣは、第２ゲート電極ＧＥ２に対向配置されている。第２ゲート電極ＧＥ２は、制御電極ＥＣと静電容量結合している。本実施形態において、制御電極ＥＣの面積は第２ゲート電極ＧＥ２の面積より大きく、第２ゲート電極ＧＥ２の全体が制御電極ＥＣと対向している。

制御線ＬＣは、信号線Ｓと対向し、信号線Ｓに沿って延在している。制御線ＬＣは制御電極ＥＣに電気的に接続されている。制御線ＬＣは突出部を有し、上記突出部は制御電極ＥＣと対向し第４絶縁膜１４に形成されたコンタクトホールを通って制御電極ＥＣにコンタクトしている。
また、第２の実施形態に係る液晶表示装置ＤＳＰの駆動方法は、上記第１の実施形態に係る液晶表示装置ＤＳＰの駆動方法を利用することが可能である。

上記のように構成された第２の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法によれば、液晶表示装置ＤＳＰは、第１基板ＳＵＢ１を備えている。第１基板ＳＵＢ１は、走査線Ｇと、制御線ＬＣと、制御線ＬＣに電気的に接続された制御電極ＥＣと、信号線Ｓと、画素電極ＰＥと、画素スイッチと、を備えている。画素スイッチは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１、第２スイッチング素子ＰＳＷ２及び第３スイッチング素子ＰＳＷ３を備えている。このため、第２の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法は、上記第１の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法と同様の効果を得ることができる。

上記のことから、表示品位に優れた液晶表示装置ＤＳＰ及びその駆動方法を得ることができる。又は、本実施形態は、低消費電力化を図ることのできる液晶表示装置及びその駆動方法を得ることができる。

（第３の実施形態）
次に、第３の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法について詳細に説明する。第３の実施形態において、上記第１の実施形態と比較すると、大まかに、第１スイッチング素子ＰＳＷ１の遮光層と第２スイッチング素子ＰＳＷ２の遮光層とが電気的に接続されている点、及び制御電極ＥＣが分割電極Ｃに電気的に接続されている点で相違している。図１５は、第３の実施形態に係る液晶表示装置の第１基板ＳＵＢ１の一部を示す平面図であり、１個の画素ＰＸの一部を示す図である。図１６は、図１５の線ＸＶＩ−ＸＶＩに沿って示す第３の実施形態に係る液晶表示パネルＰＮＬの断面図である。

図１５に示すように、遮光層ＳＨは、第１半導体層ＳＣ１のうち第１ゲート電極ＧＥ１と対向した第１チャネル領域及び第２半導体層ＳＣ２のうち第２ゲート電極ＧＥ２と対向した第２チャネル領域と少なくとも対向している。遮光層ＳＨは、第１チャネル領域の全体及び第２チャネル領域の全体と対向している。遮光層ＳＨは、金属で形成されている。

図１６に示すように、分割電極Ｃは、帯状に形成され、対向する制御線ＬＣと電気的に接続されている。このため、電気的に接続され制御線ＬＣ及び分割電極Ｃは、一括して電気的に制御される。本実施形態において、液晶表示装置ＤＳＰは共通電極駆動回路ＣＤ無しに形成され、制御線駆動回路ＬＤが第１駆動部として機能し、制御線駆動回路ＬＤにて、制御線ＬＣを駆動し、分割電極Ｃを間接的に駆動している。但し、液晶表示装置ＤＳＰは制御線駆動回路ＬＤ無しに形成され、共通電極駆動回路ＣＤが第１駆動部として機能し、共通電極駆動回路ＣＤにて、分割電極Ｃを駆動し、制御線ＬＣを間接的に駆動してもよい。なお、本実施形態においても、制御線ＬＣは制御電極ＥＣに電気的に接続されている。

遮光層ＳＨは、第１半導体層ＳＣ１及び第２半導体層ＳＣ２の下方に位置している。遮光層ＳＨは、第１半導体層ＳＣ１及び第２半導体層ＳＣ２の両方と対向している。遮光層ＳＨは、第１半導体層ＳＣ１及び第２半導体層ＳＣ２の両方から外れた位置にて第１ゲート電極ＧＥ１及び走査線Ｇの少なくとも一方と対向している。遮光層ＳＨは、第１ゲート電極ＧＥ１及び走査線Ｇの少なくとも一方と容量結合している。

次に、上記第３の実施形態に係る液晶表示装置ＤＳＰの駆動方法について詳細に説明する。
図１７は、上記第３の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートであり、任意のｉフレーム期間における、制御信号ＳＧ、映像信号Ｖｓｉｇ、コモン駆動信号Ｖｃｏｍ、画素電極ＰＥの電位、書込み信号Ｖｗ、及び読取り信号Ｖｒを示す図である。
ここでは、任意のｉ番目の１フレーム（１Ｆ）期間であるｉフレーム期間における、液晶表示装置ＤＳＰの駆動方法について説明する。
図１７に示すように、この実施形態において、駆動ＩＣチップＩＣ１、駆動ＩＣチップＩＣ２、走査線駆動回路ＧＤ及び制御モジュールＣＭは、ｉフレーム期間に、表示駆動期間Ｐｄに行われる表示駆動と、センシング期間Ｐｓに行われるセンシング駆動と、を繰り返し行う。

本実施形態において、表示領域ＤＡはｈ個の対象（ブロック）に分けられ、対象毎に表示駆動及びセンシング駆動が行われる。各対象は、１個の検出電極Ｒｘと対向している。すなわち、本実施形態においても、対象の個数であるｈと、検出電極Ｒｘの個数であるｋとは同数である（ｈ＝ｋ）。また、表示駆動が行われる対象の領域と、この表示駆動に続いてセンシング駆動が行われる対象の領域とは、同一であるものとする。

１フレーム期間の最初の表示駆動期間Ｐｄ（１）では、第１検出電極Ｒｘ１と対向している第１対象の画素ＰＸに映像信号Ｖｓｉｇを書き込む第１表示駆動が行われる。表示駆動期間Ｐｄ（１）に続く最初のセンシング期間Ｐｓ（１）では、１個の第１検出電極Ｒｘ１と全ての分割電極Ｃ１乃至Ｃｊ（全ての制御線ＬＣ）とをセンシング駆動し、第１対象の領域において被検出物（導体）を検出する第１センシング駆動が行われる。
センシング期間Ｐｓ（１）に続く２番目の表示駆動期間Ｐｄ（２）では、第２検出電極Ｒｘ２と対向している第２対象の画素ＰＸに映像信号Ｖｓｉｇを書き込む第２表示駆動が行われる。表示駆動期間Ｐｄ（２）に続く２番目のセンシング期間Ｐｓ（２）では、１個の第２検出電極Ｒｘ２と全ての分割電極Ｃ１乃至Ｃｊ（全ての制御線ＬＣ）とをセンシング駆動し、第２対象の領域において被検出物（導体）を検出する第２センシング駆動が行われる。

最終のｈ番目の表示駆動期間Ｐｄ（ｈ）では、第ｋ検出電極Ｒｘｋと対向している第ｈ対象の画素ＰＸに映像信号Ｖｓｉｇを書き込む第ｈ表示駆動が行われる。表示駆動期間Ｐｄ（ｈ）に続く最終のｈ番目のセンシング期間Ｐｓ（ｈ）では、１個の第ｋ検出電極Ｒｘｋと全ての分割電極Ｃ１乃至Ｃｊ（全ての制御線ＬＣ）とをセンシング駆動し、第ｈ対象の領域において被検出物（導体）を検出する第ｈセンシング駆動が行われる。

表示駆動期間Ｐｄには、走査線駆動回路ＧＤから走査線Ｇに制御信号ＳＧを与え、信号線駆動回路ＳＤから信号線Ｓに映像信号Ｖｓｉｇを与え、制御線駆動回路ＬＤから制御線ＬＣに制御信号ＳＬＣを与え、液晶表示パネルＰＮＬを駆動する。ここで、表示駆動期間Ｐｄにおける制御信号ＳＬＣは、コモン駆動信号Ｖｃｏｍに相当している。第２スイッチング素子ＰＳＷ２に注目すると、制御電極ＥＣに例えば０Ｖの電圧値を有するコモン駆動信号Ｖｃｏｍが与えられても、第２スイッチング素子ＰＳＷ２は非導通状態のままである。しかしながら、第２半導体層ＳＣ２と対向する遮光層ＳＨは、ハイレベルの制御信号ＳＧが与えられている走査線Ｇ及び第１ゲート電極ＧＥ１の少なくとも一方と容量結合している。遮光層ＳＨが第２スイッチング素子ＰＳＷ２のゲート電極として機能するため、ハイレベルの制御信号ＳＧにより、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２の両方が導通状態に切替る。

詳しくは、ｉフレーム期間の表示駆動期間Ｐｄ（１）に、第１対象の走査線Ｇに制御信号ＳＧを与え、信号線Ｓ１乃至Ｓｍに映像信号Ｖｓｉｇを与え、全ての制御線ＬＣ及び全ての分割電極Ｃに制御信号ＳＬＣとしてのコモン駆動信号Ｖｃｏｍを与え、第１対象の複数の画素ＰＸを駆動する。
その後、表示駆動期間Ｐｄ（２）に、第２対象の走査線Ｇに制御信号ＳＧを与え、信号線Ｓ１乃至Ｓｍに映像信号Ｖｓｉｇを与え、全ての制御線ＬＣ及び全ての分割電極Ｃに制御信号ＳＬＣとしてのコモン駆動信号Ｖｃｏｍを与え、第２対象の複数の画素ＰＸを駆動する。
そして、表示駆動期間Ｐｄ（ｈ）に、第ｈ対象の走査線Ｇに制御信号ＳＧを与え、信号線Ｓ１乃至Ｓｍに映像信号Ｖｓｉｇを与え、全ての制御線ＬＣ及び全ての分割電極Ｃに制御信号ＳＬＣとしてのコモン駆動信号Ｖｃｏｍを与え、第ｈ対象の複数の画素ＰＸを駆動する。

センシング期間Ｐｓには、液晶表示パネルＰＮＬへの制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、センサＳＥを駆動する。これにより、全ての画素ＰＸの第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を非導通状態に切替えることができる。複数の分割電極Ｃには順に制御線ＬＣを介して制御信号ＳＬＣとしての書込み信号Ｖｗが与えられるが、書込み信号Ｖｗは第２スイッチング素子ＰＳＷ２を非導通状態に保持するように調整されている。書込み信号Ｖｗの電圧レベルは、コモン駆動信号Ｖｃｏｍより低い。このため、センシング期間Ｐｓに、書込み信号Ｖｗによって第２スイッチング素子ＰＳＷ２が導通状態に切替る事態を回避することができる。

詳しくは、ｉフレーム期間のセンシング期間Ｐｓ（１）に、制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して第１乃至第ｊ分割電極Ｃ１乃至Ｃｊに順に制御信号ＳＬＣとしての書込み信号Ｖｗを書込み、第１検出電極Ｒｘ１から読取り信号Ｖｒを読取る。例えば、書込み信号Ｖｗは、ＭＨｚオーダーの高周波数と２Ｖ程度の振幅とを有するパルス信号である。これにより、読取った読取り信号Ｖｒに基づいて、第１対象の領域における入力位置情報が判断される。センシング期間Ｐｓ（１）において、書込み信号Ｖｗを書き込む期間以外、分割電極Ｃには信号ＶＬが書き込まれる。

なお、書込み信号Ｖｗはパルス信号である。書込み信号Ｖｗのハイレベルの電圧値はコモン駆動信号Ｖｃｏｍの電圧値より低い。振幅が最大振幅の５０％となる点の書込み信号Ｖｗの電圧値は、信号ＶＬの電圧値であり、コモン駆動信号Ｖｃｏｍの電圧値より低い。表示駆動期間Ｐｄ（１）からセンシング期間Ｐｓ（１）に移行することにより、分割電極Ｃの電位は変動するが、上記変動により分割電極Ｃと対向する画素電極ＰＥの電位は低電位側にシフトする。センシング期間Ｐｓ（１）における画素電極ＰＥと分割電極Ｃとの間の電位差Ｄｓ１と、表示駆動期間Ｐｄ（１）における画素電極ＰＥと分割電極Ｃとの間の電位差Ｄｄ１との値の拡大を招くことはないため、センシング期間Ｐｓ（１）においても表示駆動期間Ｐｄ（１）と同等の階調レベルの画像を表示することができる。
但し、第２スイッチング素子ＰＳＷ２を非導通状態に保持することができるのであれば、書込み信号Ｖｗのハイレベルの電圧値を信号ＶＬの電圧値と同一に設定したり、書込み信号Ｖｗのローレベルの電圧値を信号ＶＬの電圧値と同一に設定したりしてもよい。

その後、センシング期間Ｐｓ（２）に、制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して第１乃至第ｊ分割電極Ｃ１乃至Ｃｊに順に制御信号ＳＬＣとしての書込み信号Ｖｗを書込み、第２検出電極Ｒｘ２から読取り信号Ｖｒを読取る。これにより、読取った読取り信号Ｖｒに基づいて、第２対象の領域における入力位置情報が判断される。ここでも、センシング期間Ｐｓ（２）における画素電極ＰＥと分割電極Ｃとの間の電位差Ｄｓ２と、表示駆動期間Ｐｄ（２）における画素電極ＰＥと分割電極Ｃとの間の電位差Ｄｄ２との値の拡大を招くことはない。

そして、センシング期間Ｐｓ（ｈ）に、制御信号ＳＧ及び映像信号Ｖｓｉｇの入力を休止し、制御線ＬＣを介して第１乃至第ｊ分割電極Ｃ１乃至Ｃｊに順に制御信号ＳＬＣとしての書込み信号Ｖｗを書込み、第ｋ検出電極Ｒｘｋから読取り信号Ｖｒを読取る。これにより、読取った読取り信号Ｖｒに基づいて、第ｈ対象の領域における入力位置情報が判断される。ここでも、センシング期間Ｐｓ（ｈ）における画素電極ＰＥと分割電極Ｃとの間の電位差Ｄｓｈと、表示駆動期間Ｐｄ（ｈ）における画素電極ＰＥと分割電極Ｃとの間の電位差Ｄｄｈとの値の拡大を招くことはない。
また、各対象の範囲は、種々変形可能である。第１対象の領域は、上記のように第１検出電極Ｒｘ１と対向した領域ではなく、例えば、第１検出電極Ｒｘ１及び第２検出電極Ｒｘ２の両方と対向した領域であってもよい。

上記のように構成された第３の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法によれば、液晶表示装置ＤＳＰは、第１基板ＳＵＢ１を備えている。第１基板ＳＵＢ１は、走査線Ｇと、信号線Ｓと、画素電極ＰＥと、分割電極Ｃと、分割電極Ｃに電気的に接続された制御電極ＥＣと、画素スイッチと、を備えている。画素スイッチは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を備えている。液晶表示装置ＤＳＰは遮光層ＳＨをさらに備え、第２スイッチング素子ＰＳＷ２は、表示駆動期間Ｐｄに導通状態に切替えられ、センシング期間Ｐｓに非導通状態に切替えられる。このため、第３の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法は、上記第１の実施形態に係る液晶表示装置ＤＳＰ及びその駆動方法と同様の効果を得ることができる。

また、第３の実施形態では、制御電極ＥＣと分割電極Ｃとを一括して電気的に制御することができるため、制御電極ＥＣと分割電極Ｃとを独立して電気的に制御する場合と比較し、例えば、低消費電力化を図ることができる。
上記のことから、表示品位に優れた液晶表示装置ＤＳＰ及びその駆動方法を得ることができる。又は、本実施形態は、低消費電力化を図ることのできる液晶表示装置及びその駆動方法を得ることができる。

（第３の実施形態の変形例）
次に、上記第３の実施形態の変形例に係る液晶表示装置ＤＳＰについて説明する。図１８は、上記第３の実施形態の変形例に係る液晶表示パネルＰＮＬを示す断面図である。
図１８に示すように、本変形例において、上記第３の実施形態と比較すると、大まかに、液晶表示パネルＰＮＬが、制御電極ＥＣ、制御線ＬＣ及び制御線駆動回路ＬＤ無しに形成され、一方で共通電極駆動回路ＣＤを付加して形成されている点で相違している。共通電極駆動回路ＣＤは、分割電極Ｃに、コモン駆動信号Ｖｃｏｍ、書込み信号Ｖｗ、信号ＶＬを与える。

上記のように構成された第３の実施形態の変形例に係る液晶表示装置ＤＳＰにおいても、液晶表示装置ＤＳＰは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を備えている。第２スイッチング素子ＰＳＷ２は、遮光層ＳＨなどを利用することにより、導通状態又は非導通状態に切替えられる。このため、本変形例においても、上記第３の実施形態で得られる効果と同様の効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、分割電極Ｃは第１方向Ｘに延在し第２方向Ｙに間隔を置いて並び、検出電極Ｒｘは第２方向Ｙに延出し第１方向Ｘに間隔を置いて並んでいてもよい。この場合、必要に応じて共通電極駆動回路ＣＤや制御線ＬＣのレイアウトを調整すればよい。例えば、制御線ＬＣは、走査線Ｇと対向し、走査線Ｇに沿って延在していてもよい。

上述した実施形態において、分割電極Ｃがセンサ駆動電極として機能したが、これに限定されるものではない。例えば、上述した実施形態のように隣合う複数本の制御線ＬＣが、１本に束ねられた状態で制御線駆動回路ＬＤに接続され、導体を挟むこと無しに検出電極Ｒｘと対向している場合、制御線ＬＣに書込信号（センサ駆動信号）Ｖｗを与え、制御線ＬＣをセンサ駆動電極として機能させてもよい。この場合、制御線ＬＣの配線レイアウトを調整することにより、共通電極ＣＥを上述した実施形態のように複数の分割電極Ｃに分断せずに、共通電極ＣＥを単個の電極で形成することもできる。

制御線ＬＣをセンサ駆動電極として利用しない場合、全ての制御線ＬＣは、電気的に接続され、１本に束ねられた状態で制御線駆動回路ＬＤに接続されていてもよい。これにより、制御線駆動回路ＬＤは、１つの出力信号で全ての制御線ＬＣを一括して電気的に制御することができる。

また、制御線ＬＣを設ける場合、制御線ＬＣは少なくとも制御電極ＥＣに電気的に接続されていればよく、制御線ＬＣの本数、制御線ＬＣの形状、制御線ＬＣのレイアウトなどは種々変形可能である。制御線ＬＣは、全ての信号線Ｓ若しくは全ての走査線Ｇと対向していなくともよく、又は共通電極ＣＥと異なる層に位置していてもよい。例えば、制御線ＬＣは、第３絶縁膜１３の上に形成され、第４絶縁膜１４で覆われ、信号線Ｓと並行して延在し、制御電極ＥＣと一体に形成されていてもよい。

上記液晶表示装置ＤＳＰは、センサＳＥ無しに形成されていてもよい。この場合、液晶表示装置ＤＳＰは、信号線Ｓと画素電極ＰＥとの間にて直列に接続された第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２の少なくとも２個のスイッチング素子を有することにより、表示品位の低下を抑制しつつ、フレーム周波数を６０Ｈｚより小さい値に設定し、低消費電力化を図ることができる。また、この場合も、共通電極ＣＥを単個の電極で形成してもよい。

上記セグメントＣａの低抵抗化のため、金属層ＭＬはセグメントＣａに電気的に接続されていればよく、金属層ＭＬを設ける位置、金属層ＭＬの形状などは種々変形可能である。例えば、金属層ＭＬは、第３絶縁膜１３の上に形成され、第４絶縁膜１４で覆われ、信号線Ｓと並行して延在し、分割電極Ｃ（共通電極ＣＥ）と電気的に接続されていてもよい。又は、金属層ＭＬは、第２絶縁膜１２の上に形成され、第３絶縁膜１３で覆われ、走査線Ｇと並行して延在し、分割電極Ｃ（共通電極ＣＥ）と電気的に接続されていてもよい。なお、金属層ＭＬは省略してもよい。

第１半導体層ＳＣ１と第２半導体層ＳＣ２とは、不純物がドープされた第３の半導体層で接続されていてもよい。
第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２は、それぞれシングルゲート型の薄膜トランジスタではなく、ダブルゲート型の薄膜トランジスタで形成されていてもよく、トリプルゲート型の薄膜トランジスタで形成されていてもよい。上記画素スイッチは、第１スイッチング素子ＰＳＷ１及び第２スイッチング素子ＰＳＷ２を含む、直列に接続された４以上のスイッチング素子で形成されていてもよい。

上述した第１駆動部は、共通電極駆動回路ＣＤ及び制御線駆動回路ＬＤの何れか一方に限定されるものではなく、種々変形可能であり、共通電極ＣＥにコモン駆動信号Ｖｃｏｍを与えたり、書込み信号Ｖｗを与えたりする駆動部であればよい。
上述した第２駆動部は、上記駆動ＩＣチップＩＣ２に限定されるものではなく、種々変形可能であり、検出電極Ｒｘから読取信号Ｖｒを読み取る駆動部であればよい。

上記リード線Ｌ及び検出電極Ｒｘは、第２絶縁基板２０の内面側（第２絶縁基板２０の第１基板ＳＵＢ１に対向する面側）に設けられていてもよい。又は、上記リード線Ｌ及び検出電極Ｒｘは、第１絶縁基板１０の内面（第２基板ＳＵＢ２に対向する面）の上方に設けられていてもよい。すなわち、これらリード線Ｌ及び検出電極Ｒｘは、液晶表示パネルＰＮＬ及びこの液晶表示パネルＰＮＬを覆うカバーを含めた層状構成のいずれかの層に設けられていればよい。
上記リード線Ｌ、検出電極Ｒｘ等が第１絶縁基板１０と第２絶縁基板２０との間に位置している場合、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、一体に形成されていてもよい。すなわち、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、単一の駆動ＩＣチップ（駆動部）に集約されていてもよい。この場合、上記単一の駆動ＩＣチップは、液晶表示パネルＰＮＬ及び制御モジュールＣＭに接続される。さらに、上記単一の駆動ＩＣチップは、液晶表示パネルＰＮＬに形成された配線や電極を介してセンサＳＥ（リード線Ｌ）に接続される。

上述した実施形態では、液晶表示装置ＤＳＰ及びその駆動方法を例示的に開示した。しかし、上述した実施形態は、他の液晶表示装置及びその駆動方法に適用可能である。さらに、上述した実施形態は、各種の表示装置及びその駆動方法に適用可能である。また、上述した実施形態は、中小型の表示装置から大型の表示装置まで、特に限定することなく適用が可能であることは言うまでもない。

ＤＳＰ…液晶表示装置、ＰＮＬ…液晶表示パネル、ＳＵＢ１…第１基板、１０…第１絶縁基板、ＰＸ…画素、Ｇ…走査線、Ｓ…信号線、ＬＣ…制御線、ＥＣ…制御電極、ＬＴ…閾値調整線、ＥＴ…閾値調整電極、ＣＥ…共通電極、Ｃ…分割電極、Ｃａ…セグメント、ＰＥ…画素電極、ＰＳＷ１，ＰＳＷ２，ＰＳＷ３…スイッチング素子、ＳＣ，ＳＣ１，ＳＣ２…半導体層、ＧＥ１，ＧＥ２，ＧＥ３…ゲート電極、９，１１，１２，１３，１４，１５…絶縁膜、ＳＵＢ２…第２基板、２０…第２絶縁基板、ＬＱ…液晶層、ＳＥ…センサ、Ｒｘ…検出電極、ＳＨ，ＳＨ１，ＳＨ２，ＳＨ３…遮光層、ＩＣ１，ＩＣ２…駆動ＩＣチップ、ＧＤ…走査線駆動回路、ＣＤ…共通電極駆動回路、ＳＤ…信号線駆動回路、ＬＤ…制御線駆動回路、ＣＭ…制御モジュール、ＤＡ…表示領域、ＮＤＡ…非表示領域、Ｘ…第１方向、Ｙ…第２方向、Ｐｄ…表示駆動期間、Ｐｓ…センシング期間、ＳＧ，ＳＬＣ…制御信号、Ｖｓｉｇ…映像信号、Ｖｃｏｍ…コモン駆動信号、Ｖｗ…書込み信号、Ｖｒ…読取り信号。

Claims (11)

1. 走査線と、制御線と、前記制御線に電気的に接続された制御電極と、信号線と、画素電極と、前記信号線と前記画素電極との間にて直列に接続された第１スイッチング素子及び第２スイッチング素子と、を具備した第１基板を備え、
   前記第１スイッチング素子は、第１半導体層と、前記第１半導体層に対向配置され前記走査線に電気的に接続された第１ゲート電極と、前記第１半導体層と前記第１ゲート電極との間に設けられた第１絶縁膜と、を有し、
   前記第２スイッチング素子は、第２半導体層と、前記第２半導体層に対向配置され電気的にフローティング状態にある第２ゲート電極と、前記第２半導体層と前記第２ゲート電極との間に設けられた第２絶縁膜と、を有し、
   前記制御電極は、前記第２ゲート電極に対向配置されている、表示装置。
2. 前記制御線は、前記信号線に沿って延在し、
   前記第１基板は、前記信号線と前記制御線との間に設けられた層間絶縁膜をさらに具備する、請求項１に記載の表示装置。
3. 前記第１基板に隙間を置いて対向配置された第２基板と、
   前記第１基板と前記第２基板との間に挟持された液晶層と、をさらに備え、
   前記第１基板は、前記画素電極に対向配置された共通電極をさらに具備する、請求項１に記載の表示装置。
4. 画像を表示する表示期間に前記共通電極にコモン電圧を与え、センシングを行うセンシング期間に前記共通電極及び前記制御線の何れか一方にセンサ駆動信号を与える第１駆動部と、
   検出電極と、
   前記センシング期間に前記共通電極及び前記制御線の何れか一方と前記検出電極との間に発生したセンサ信号の変化を示す読取り信号を前記検出電極から読取る第２駆動部と、をさらに備える、請求項３に記載の表示装置。
5. 前記第１駆動部は、前記制御線に制御信号を与え、前記第２スイッチング素子を、前記表示期間に導通状態に切替え、前記センシング期間に非導通状態に切替える、請求項４に記載の表示装置。
6. 前記共通電極は、前記信号線が延在する方向に延在し前記信号線が延在する方向に交差する方向に互いに間隔を置いて位置した第１分割電極及び第２分割電極を有する、請求項３に記載の表示装置。
7. 走査線と、導電性を有する遮光層と、信号線と、画素電極と、前記信号線と前記画素電極との間にて直列に接続された第１スイッチング素子及び第２スイッチング素子と、を具備した第１基板を備え、
   前記第１スイッチング素子は、第１半導体層と、前記第１半導体層に対向配置され前記走査線に電気的に接続された第１ゲート電極と、前記第１半導体層と前記第１ゲート電極との間に設けられた第１絶縁膜と、を有し、
   前記第２スイッチング素子は、第２半導体層と、前記第２半導体層に対向配置され電気的にフローティング状態にある第２ゲート電極と、前記第２半導体層と前記第２ゲート電極との間に設けられた第２絶縁膜と、を有し、
   前記遮光層は、前記第１半導体層及び前記第２半導体層の下方に位置し、前記第１半導体層及び前記第２半導体層の両方と対向し、かつ前記第１半導体層及び前記第２半導体層の両方から外れた位置にて前記第１ゲート電極及び前記走査線の少なくとも一方と対向している、表示装置。
8. 前記第１基板に隙間を置いて対向配置された第２基板と、
   前記第１基板と前記第２基板との間に挟持された液晶層と、をさらに備え、
   前記第１基板は、前記画素電極に対向配置された共通電極と、前記第２ゲート電極に対向配置され前記共通電極に電気的に接続された制御電極と、をさらに具備している、請求項７に記載の表示装置。
9. 画像を表示する表示期間に前記共通電極にコモン駆動信号を与え、センシングを行うセンシング期間に前記共通電極にセンサ駆動信号を与える第１駆動部と、
   検出電極と、
   前記センシング期間に前記共通電極と前記検出電極との間に発生したセンサ信号の変化を示す読取り信号を前記検出電極から読取る第２駆動部と、をさらに備える、請求項８に記載の表示装置。
10. 前記センサ駆動信号は、前記センシング期間に、前記第２スイッチング素子を非導通状態に保持するように調整されている、請求項９に記載の表示装置。
11. 前記第１半導体層と前記第２半導体層とは、不純物がドープされた第３の半導体層で接続されている、請求項１乃至１０の何れか１項に記載の表示装置。

Images