JP5283430B2 - 半導体装置、電気光学装置及び電子機器 - Google Patents

Description

本発明は、半導体装置、当該半導体装置を備える電気光学装置、及び当該電気光学装置を備える電子機器に関する。

近年、電気光学装置上、特に薄膜トランジスターを用いた液晶表示装置において、基板上に光センサー機能を搭載する技術の開発が進んでいる（例えば特許文献１）。光センサー機能を搭載する目的は（１）外光を測定して輝度等を調整することで消費電力低減・画質向上を図る、（２）バックライトを測定し輝度あるいは色度を調整する、（３）指やライトペンの位置を認識しタッチキーとして使用する、の３つがあげられる。基板上に形成する光センサー素子としては、薄膜トランジスター、ＰＩＮ（P-Intrinsic-N）ダイオード、ＰＮダイオードなどがあげられ、いずれの場合も受光部はシリコン薄膜であって、製造上のコストを増大させないため、表示画素及び周辺駆動回路のスイッチング素子を構成するシリコン薄膜と同一製造工程で製造されることが望ましい。

特開２００６−１１８９６５号公報

光センサーに対する要求の一つに検出時間（あるいは検出周期）がある。すなわち、検出を開始してから結果を出力するまでの時間は短ければ短いほどフィードバックが速やかに行われるため好ましい。検出時間を決定する主な要因は、光センサー素子の出力電流と光センサー素子内部および出力配線の容量の比であり、光センサー素子から出力する電流が大きいほど、また光センサー素子内部と出力配線の容量が小さいほど検出時間が短くなる。しかしながら、ガラス基板上に形成したシリコン薄膜を用いて形成された光センサー素子は、光電流を増大させることが難しい。また光センサー素子内部と出力配線の容量は、配線幅を狭くすれば小さくできるが、この手法は配線の電気抵抗と背反要因になる。電気抵抗が高くなると光センサー素子に流れる電流によって電位勾配が生じるので、特に高照度時に精度が低下するという問題点がある。

本発明に係る半導体装置は、導電層を備え、第１の導電領域と、第２の導電領域とを有する光センサー素子と、光センサー素子の第１の導電領域に接続される検出配線と、検出配線の電位または電流を検出する検出回路と、光センサー素子の第２の導電領域に接続され、電源電位を供給する電源配線と、光センサー素子の第１の導電領域および第２の導電領域と平面的に重なる全領域に亘って形成され、当該光センサー素子の一方の面側に絶縁層を介して配置される遮光のための遮光電極と、他方の面側に絶縁層を介して配置されるシールドのための透明電極と、を基板上に有し、光センサー素子は、第１の導電領域の面積が、第２の導電領域の面積より小さい。

このように構成すると、検出回路に接続された第１の導電領域の容量を小さくし、第２の導電領域の容量を大きくした構成とすることができるため、検出回路による検出時間を短くすることができる。なお、第１の導電領域の面積を小さくする分、第１の導電領域と検出回路の間の電気抵抗は上がるが、一方で第２の導電領域の面積は大きくなるので、電源配線側の電気抵抗は下げることができるから、全体として電気抵抗による電位勾配悪化を避けることができ、検出時間と精度を両立することができるのである。また、遮光電極の存在により、例えば、バックライトからの影響を受けずに外光を測定することができ、あるいは透明電極の存在により表示領域などからの電磁ノイズをシールドでき、より精度が高い測定をすることができる。なお、第１の導電領域と、遮光電極及び透明電極との間の容量によって検出速度が遅くなってしまうという構造上の問題は、容量は第１の導電領域の面積にほぼ比例することから、本発明を適用することで、発生を抑えることができ、効果が大きい。

本発明に係る半導体装置はさらに、第１の導電領域は複数の第１のサブ領域に分割されてなり、第２の導電領域は複数の第２のサブ領域に分割されてなり、複数の第１のサブ領域の個数は、複数の第２のサブ領域の個数より少ないことが、好ましい。

このように構成すると、第１の導電領域の面積と第２の導電領域の面積を容易に調整できる。特に、光センサー素子をダイオードやトランジスターで構成する場合、チャネル幅を一定にして櫛歯状に配置した第１のサブ領域と第２のサブ領域の間に受光部を配置することで、レイアウト面積を縮めつつ容易に第１の導電領域の面積を第２の導電領域の面積より小さくすることが可能になるのである。ここで受光部とは、例えばダイオードまたはトランジスターの空乏層が広がる領域のことである。

また光センサー素子は、ダイオードもしくはトランジスターからなり、第１の導電領域はｎ型シリコン薄膜であって、第２の導電領域はｐ型シリコン薄膜であることが好ましい。同じ膜厚・膜質であればｎ型シリコン薄膜はｐ型シリコン薄膜より抵抗を低くすることができるので、第１の導電領域の面積を第２の導電領域の面積より小さくしても電位勾配を小さくできる。

また本発明は、上記の半導体装置を用いた電気光学装置、また当該の電気光学装置を用いた電子機器を提案する。このように構成すると、輝度の調整・指などの検出・バックライトの検出などを光センサー素子で行う際により応答性がよく実現でき、精度も低下しない。

以下、本発明を具体化した実施形態について図面に基づいて説明する。

［第１の実施の形態］
図１は本実施形態に係る液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持してなる。アクティブマトリクス基板１０１上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが、画素に対応したカラーフィルタと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料９２２と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。

さらに対向基板９１２の外側平面には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７は、バックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施形態ではＬＥＤユニットであるが、冷陰極管（ＣＣＦＬ）であってもよい。バックライトユニット９２６は、コネクタ９２９を通じて電子機器１０００本体に接続され、ＰＷＭ波電源を供給されるが、本実施形態ではＰＷＭ波のデューティー比が適宜適切に調整されることでバックライトユニット９２６の光量が調整される機能を有する。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。

また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す、張り出し部１１０が設けられ、その張り出し部１１０には、ＦＰＣ（可撓性基板）９２８及び駆動ＩＣ９２１が実装され、張り出し部１１０上に設けられた端子を通じて電気的に接続されている。駆動ＩＣ９２１は、アクティブマトリクス基板１０１の駆動に必要な信号と電源を供給する。ＦＰＣ９２８は電子機器１０００本体に接続され、外部電源回路７８４及び映像処理回路７８０（図４参照）から必要な信号と電源を駆動ＩＣ９２１及びアクティブマトリクス基板１０１に供給する。なお、本実施形態では、張り出し部１１０上に駆動ＩＣ９２１を実装する、所謂、ＣＯＧ（Chip On Glass）実装としたが、これに限らず、張り出し部１１０には、ＦＰＣ９２８のみを実装し、駆動ＩＣ９２１は、ＦＰＣ９２８上に実装する、所謂、ＣＯＦ（Chip On Film）実装としてもよい。

液晶表示装置９１０上には、光センサー開口部１２０が設けられる。光センサー開口部１２０は表示領域の周縁部隅に設けられ、光センサー開口部１２０と平面的に重なる対向基板９１２上のブラックマトリクスは、除去され、開口が形成される。また、光センサー開口部１２０と平面的に重なるアクティブマトリクス基板１０１上には、光センサー素子５０１が設けられる（図２参照）。なお、本実施構成では光センサー開口部１２０は一箇所であるが複数設けてもよい。

図２はアクティブマトリクス基板１０１の構成図である。アクティブマトリクス基板１０１上には、４８０本の走査線２０１（２０１−１〜２０１−４８０）と１９２０本のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されている。走査線２０１−１〜２０１−４８０は、走査線駆動回路３０１に接続されて、適切に駆動される。データ線２０２−１〜２０２−１９２０は、データ線駆動回路３０２に接続されて、適切に駆動される。

またアクティブマトリクス基板１０１上には、光センサー素子５０１が図１の光センサー開口部１２０と重なる領域に形成されている（詳細は図６を用いて後に説明する）。光センサー素子５０１は、電源配線５２１と検出配線５２２に接続され、検出配線５２２は、検出回路５１０に接続されている。

走査線駆動回路３０１、データ線駆動回路３０２、検出回路５１０を構成する薄膜トランジスターは、ＳＯＧ（シリコン・オン・グラス）技術により、後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一の製造工程で製造されており、アクティブマトリクス基板１０１は、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。走査線駆動回路３０１、データ線駆動回路３０２、検出回路５１０、電源配線５２１は、複数の信号入力端子である実装端子３２０に接続される。実装端子３２０は、張り出し部１１０上に配置され、駆動ＩＣ９２１もしくはＦＰＣ（可撓性基板）９２８に接続されて必要な信号または電源電位を供給される。

図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点には、ｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２（４０２−ｎ−ｍ）に、接続されている。画素電極４０２−ｎ−ｍは、共通電極（ＣＯＭ）９３０と誘電体を挟んで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には、ネマティック相液晶材料９２２を挟んで共通電極（ＣＯＭ）９３０と、やはりコンデンサーを形成する。ここで共通電極（ＣＯＭ）９３０は、アクティブマトリクス基板１０１上の表示領域３１０全体に配置された透明な共通電極であって、各画素電極４０２−ｎ−ｍとアクティブマトリクス基板１０１上でコンデンサーを形成し、液晶に電界がアクティブマトリクス基板１０１と概略平行な方向に印加されるいわゆるＩＰＳ（In Plane Switching）モードの液晶表示装置となるように構成されている。共通電極（ＣＯＭ）９３０は、本実施形態では一定周期で反転するＡＣ駆動を行われるが、常に一定電位を保つＤＣ駆動であっても差し支えない。

図４は本実施形態での電子機器１０００の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置９１０であって、外部電源回路７８４、映像処理回路７８０がＦＰＣ（可撓性基板）９２８およびコネクタ９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は、外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは、例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は、外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は、中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。

また、液晶表示装置９１０上の光センサー素子５０１の検出信号は、検出配線５２２を介して接続された検出回路５１０に入力され、検出回路５１０は、照度に応じた出力信号を駆動ＩＣ９２１に出力する。駆動ＩＣ９２１では、前記出力信号を照度データに変換し、該照度データをＦＰＣ（可撓性基板）９２８を通じて中央演算回路７８１に出力する。中央演算回路７８１は、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）よりなる参照テーブル７８５にアクセスし、入力された照度データに基づいて、バックライトユニット９２６に供給ＰＷＭ波デューティーに対応する適切な値に再変換し、外部電源回路７８４に送信する。外部電源回路７８４は、この送信された値に対応したデューティーのＰＷＭ波を液晶表示装置９１０内のバックライトユニット９２６にコネクタ９２９を通じて供給する。バックライトユニット９２６の輝度は、外部電源回路７８４より供給される電圧によって変化するので、液晶表示装置９１０の全白表示時輝度も変化することになる。ここで電子機器１０００は、具体的には、モニター、ＴＶ、ノートパソコン、ＰＤＡ（Personal Digital（Data） Assistants）、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。

図５は、参照テーブル７８５によって設定される検出された外光の照度データとバックライトユニット９２６の出力の関係式を示した図である。このように、外光の照度があがるほどバックライトユニット９２６の出力を上げて表示領域の輝度を上げ、外光の照度が１５００ルクス程度でバックライトユニットの出力は最大になるように設定することで常に外光の照度に対して最適化された輝度で表示することができ、外光に関わらず視認性を良好に保つと共に、平均的な消費電力を低減できるのである。なお、ここでいうバックライトユニット９２６の出力とは、外部電源回路７８４からバックライトユニット９２６へ供給されるＰＷＭ波形の電源のデューティー比に対応する。

図６は光センサー素子５０１の平面構成図である。なお本図は見易さを優先し、縮尺は正確でない。光センサー素子５０１は、検出回路５１０からみて遠い順に第１のｎ型半導体領域５３３−１と、第１の真性半導体領域５３０−１と、第１の導電領域としての第１のｐ型半導体領域５３２−１と、第２の真性半導体領域５３０−２と、第２のｎ型半導体領域５３３−２と、第３の真性半導体領域５３０−３と、第１の導電領域としての第２のｐ型半導体領域５３２−２と、第４の真性半導体領域５３０−４と、第３のｎ型半導体領域５３３−３を櫛歯状に並べてなる。

ここで第１の真性半導体領域〜第４の真性半導体領域５３０−１〜５３０−４は、画素スイッチング素子４０１−ｎ−ｍの能動層を構成するのと同じ膜厚・膜質を有する薄膜ポリシリコンよりなり、製造工程においてリンイオンあるいはボロンイオンを全く、あるいは、ほとんど打ち込まれない真性半導体であり、それぞれＸ方向は２００μｍ、Ｙ方向は１０μｍのサイズである。なお、Ｘ方向とは、第１の真性半導体領域〜第４の真性半導体領域５３０−１〜５３０−４とｎ型半導体領域５３３としての第１のｎ型半導体領域〜第３のｎ型半導体領域５３３−１〜５３３−３（第２の導電領域）およびｐ型半導体領域５３２としての第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２との接合線方向を指し、Ｙ方向はそれとは直角な方向を指す。

また第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）は、画素スイッチング素子４０１−ｎ−ｍの能動層を構成するのと同じ膜厚・膜質を有する薄膜ポリシリコンよりなり、製造工程においてボロンイオンを注入され、１６００Ω／□のシート抵抗を有するオーミックなｐ型シリコン薄膜よりなるｐ＋型縮退半導体であり、それぞれＸ方向は２２０μｍ、Ｙ方向は４μｍのサイズである。

また第１のｎ型半導体領域〜第３のｎ型半導体領域５３３−１〜５３３−３（第２の導電領域）は、画素スイッチング素子４０１−ｎ−ｍの能動層を構成するのと同じ膜厚・膜質を有する薄膜ポリシリコンよりなり、製造工程においてリンイオンを注入され、１０００Ω／□のシート抵抗を有するオーミックなｎ型シリコン薄膜よりなるｎ＋型縮退半導体であり、それぞれＸ方向は２２０μｍ、Ｙ方向は４μｍのサイズである。このように構成することで、光センサー素子５０１はチャネル幅２００μｍ、チャネル長１０μｍのＰＩＮ接合型ダイオードが４個並列に繋がった素子となっている。

なお、縮退半導体とは、通常、伝導帯と価電子帯との間に介在するフェルミ準位がドーパントを添加することによって伝導帯の中に移った状態のものを称し、このような縮退状態においては異種導体との接触においてもオーミック接合を示すものである。

このとき、第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２は、アノード電極として機能し、全てコンタクトホールを通じて検出配線５２２に接続される。また第１のｎ型半導体領域〜第３のｎ型半導体領域５３３−１〜５３３−３は、カソード電極として機能し、電源配線５２１にコンタクトホールを通じて接続される。

本実施構成例では検出配線５２２および電源配線５２１はモリブデンとアルミネオジウム合金の積層構造で構成された金属配線である。

また、光センサー素子５０１と平面的に重なる領域には、バックライト光が光センサー素子５０１に照射されることを防ぐため厚さ２００ｎｍのクロム薄膜よりなる遮光電極５６０と、表示領域３１０（図２参照）等からの電磁ノイズを遮断するための厚さ１００ｎｍのＩＴＯ（Indium Tin Oxide）薄膜よりなる透明電極５７０が、平面的に重なっている。ここで遮光電極５６０と透明電極５７０はそれぞれモジュールＧＮＤに接地されている。

図１２は図６のＡ−Ａ’に沿った断面図である。このように、第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）と第１のｎ型半導体領域〜第３のｎ型半導体領域５３３−１〜５３３−３（第２の導電領域）と第１の真性半導体領域〜第４の真性半導体領域５３０−１〜５３０−４よりなるポリシリコン薄膜層は、厚さ３００ｎｍの酸化シリコン薄膜よりなる層間絶縁膜５８０を挟んで遮光電極５６０と平面的に重なっており、また厚さ６００ｎｍの酸化シリコン薄膜よりなる層間絶縁膜５９０を挟んで透明電極５７０とも平面的に重なっている。

このように光センサー素子５０１を遮光電極５６０と透明電極５７０で挟み込むことで確実にノイズをシールドしつつ、外光は光センサー素子５０１に照射されように構成される。図７は検出回路５１０の回路図である。光センサー素子５０１から繋がる検出配線５２２は、コンデンサーＣ１の一端とコンデンサーＣ３の一端とトランジスターＮＣのドレイン電極に接続され、コンデンサーＣ３の他端は電源ＶＳＬに接続される。トランジスターＮＣのソース電極は、電源ＶＳＬに接続され、ゲート電極は信号ＲＳＴに接続される。信号ＲＳＴは、コンデンサーＣ２の一端とトランジスターＮＲのゲート電極にも接続される。

コンデンサーＣ１の他端とコンデンサーＣ２の他端とトランジスターＮＲのソース電極とトランジスターＮ１のゲート電極とトランジスターＰ１のゲート電極は、ノードＡに接続され、トランジスターＮ１のドレイン電極とトランジスターＰ１のドレイン電極とトランジスターＮＲのドレイン電極とトランジスターＮ２のゲート電極とトランジスターＰ２のゲート電極は、ノードＢに接続され、トランジスターＮ２のドレイン電極とトランジスターＰ２のドレイン電極とトランジスターＮ３のゲート電極とトランジスターＰ３のゲート電極は、ノードＣに接続され、トランジスターＮ３のドレイン電極とトランジスターＰ３のドレイン電極とトランジスターＮ４のゲート電極とトランジスターＰ４のゲート電極は、ノードＤに接続され、トランジスターＮ４のドレイン電極とトランジスターＰ４のドレイン電極とトランジスターＮ５のドレイン電極は、信号ＯＵＴに接続され、トランジスターＰ４のソース電極とトランジスターＰ５のドレイン電極は、接続され、トランジスターＮ５のゲート電極とトランジスターＰ５のゲート電極は、信号ＲＳＴに接続される。

また、トランジスターＮ１、トランジスターＮ２、トランジスターＮ３、トランジスターＮ４、トランジスターＮ５の各ソース電極は、電源ＶＳＬに接続され、トランジスターＰ１、トランジスターＰ２、トランジスターＰ３、トランジスターＰ５の各ソース電極は、電源ＶＳＨに接続される。

トランジスターＮ１、トランジスターＮ２、トランジスターＮ３、トランジスターＮ４、トランジスターＮ５、トランジスターＮＲ、トランジスターＮＣは、ｎチャネル型薄膜トランジスターであり、トランジスターＰ１、トランジスターＰ２、トランジスターＰ３、トランジスターＰ４、トランジスターＰ５は、ｐチャネル型薄膜トランジスターである。

電源ＶＳＬ、電源ＶＳＨ、信号ＲＳＴ、信号ＯＵＴは、それぞれ実装端子３２０から引き出された信号線上の電位または信号であり、駆動ＩＣ９２１に実装されて駆動ＩＣ９２１からそれぞれ、電位または信号を与えられる。本実施例では、電源ＶＳＬは常に０Ｖ、電源ＶＳＨは常に５Ｖであり、電源配線５２１もまた常に５Ｖ電位が、実装端子３２０を介して駆動ＩＣ９２１から与えられる。

図８と図９は光センサー素子５０１と検出回路５１０による照度検出のシーケンスを示すタイミングチャートである。図８は光センサー素子５０１に低照度（１００ルクス）の光が当たった場合のチャートであり、図９は光センサー素子５０１に高照度（３５０ルクス）の光が当たった場合のチャートである。

信号ＲＳＴは、実装端子３２０を介して駆動ＩＣ９２１から入力される信号であって、照度にかかわらず常にＨｉｇｈ電位５Ｖ、Ｌｏｗ電位０Ｖ、パルス長（Ｈｉｇｈ電位期間）５０マイクロ秒、周期６０Ｈｚのパルス信号である。

信号ＲＳＴが、Ｈｉｇｈ電位（５Ｖ）になると、トランジスターＮＣおよびトランジスターＮＲがＯＮし、検出配線５２２及びそれに接続される光センサー素子５０１の第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）には電源ＶＳＬの電位（０Ｖ）が充電され、光センサー素子５０１を構成するＰＩＮダイオードには−５Ｖの逆バイアスが印加される。またノードＡとノードＢは短絡されてトランジスターＮ１とトランジスターＰ１の能力比によって決まる中間電位（本実施例では２．５Ｖ）が充電される。

５０μ秒後に信号ＲＳＴがＬｏｗ電位（０Ｖ）になると、トランジスターＮＣおよびトランジスターＮＲがＯＦＦし、検出配線５２２及びそれに接続される光センサー素子５０１の第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２は電源ＶＳＬから切り離される。またノードＡとノードＢも電気的に切り離され、ノードＡは電位供給のないフローティング状態となり、コンデンサーＣ２の容量結合によって、信号ＲＳＴの電位が下がるのと同時に約５×Ｃ２÷Ｃ１ボルト（本実施例では０．５ＶとなるようにコンデンサーＣ１とコンデンサーＣ２の容量を調整する）だけ中間電位（２．５Ｖ）より電位が下がる（従って信号ＲＳＴがＬＯＷになった瞬間にはノードＡは２．０Ｖ）である。このとき、ノードＢは約５Ｖ（本実施例では４．５Ｖ）となり、ノードＣは約０Ｖ（本実施例では０．１Ｖ）であり、ノードＤは約５Ｖ（本実施例では４．９９Ｖ）であり、信号ＯＵＴには０Ｖが出力される。

この後、検出配線５２２及びそれに接続される光センサー素子５０１の第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）の電位は光センサー素子５０１の光電流によって徐々に上昇していく。このときの上昇速度は光センサー素子５０１に照射される外光の照度に比例し、検出配線５２２、第１のｐ型半導体領域５３２−１、第２のｐ型半導体領域５３２−２の各負荷容量と、コンデンサーＣ３の容量の和に反比例する。すなわち、同じ回路構成・レイアウトであれば照度が高いほど検出配線５２２の電位上昇速度は速い。このとき、ノードＡはコンデンサーＣ１との容量結合によって同じく電位は上昇していく。本実施例ではコンデンサーＣ１の容量を１０ｐＦと大きくとっており、コンデンサーＣ２の容量１ｐＦや検出回路５１０を構成する各トランジスター・配線の負荷容量は無視できるので、ノードＡの電位上昇速度は検出配線５２２とほぼ同じである。ここでノードＡが中間電位２．５Ｖを超えると、ノードＢ、ノードＣ、ノードＤ、信号ＯＵＴの電位は反転する。

信号ＯＵＴの電位を駆動ＩＣ９２１が周期的にチェックし、反転するまでの時間ｔ１を測定することで照度に変換できる。光電流が十分大きく、熱電流やリーク電流が無視できる領域では、反転するまでの時間ｔ１は照度に反比例する。本実施例では図８のように照度１００ルクスでは反転までの時間ｔ１は３５０マイクロ秒、図９のように照度３５０ルクスでは反転までの時間ｔ１は１００マイクロ秒であり、この時間ｔ１を測定することで駆動ＩＣ９２１は光センサー素子５０１に照射されている照度を計算して、その情報を、ＦＰＣ９２８を介して中央演算回路７８１に送信する。あとは図５の説明で述べたように、照度に応じたバックライト輝度に設定することで液晶表示装置９１０は常に視認性のよい状態に保たれるのである。

ここで検出回路５１０の検出時間は、図８および図９で説明した時間ｔ１となる。前述のとおり、時間ｔ１は光電流に比例し、検出配線５２２、第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）の負荷容量と、コンデンサーＣ３の容量の和に反比例する。

光電流の増加は光センサー素子５０１の製造プロセスが画素スイッチング素子４０１−ｎ−ｍと同一であるために容易ではない。一方、検出配線５２２は、金属配線であり、また遮光電極や透明電極と重ねる必要がないので、製造プロセス限界まで、幅を細く形成する（本実施例では２μｍ）ことが可能であるので、その容量は容易に低減可能である。また、コンデンサーＣ３の容量も設計パラーメーターであるので０にすることもできる。

従って、検出時間を短くするためには、第１の導電領域の負荷容量が問題となる。薄膜導電層の容量は一般に面積に対して単調に増加する。本実施例では、重畳して形成された遮光電極あるいは透明電極と導電領域の間の層間絶縁膜がそれぞれ５００ｎｍ程度の比較的薄い膜厚であるので、容量はほぼ面積と比例すると考えてよい。従って、負荷容量を低減するには第１の導電領域の面積を減少させればよいことになる。なお、導電領域の面積とは、平面視で、Ｘ方向とＹ方向の長さの積で表される。

一方で、第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）の面積および第１のｎ型半導体領域〜第３のｎ型半導体領域５３３−１〜５３３−３（第２の導電領域）の面積は小さくするほど光電流の減少、もしくは電位変動の増大をまねく。

すなわち、各領域のＸ方向サイズを短くすると第１の真性半導体領域〜第４の真性半導体領域５３０−１〜５３０−４との接合長も短くなり、ＰＩＮダイオードの実効チャネル幅が小さくなってしまうために光電流が減少する。

一方、各領域のＹ方向サイズを短くする、あるいは領域の数を減らすと、それに反比例して各領域に流れる電流密度は増大する。この電流密度と抵抗の積だけ各導電領域内に電圧勾配が生じ、ＰＩＮダイオードの真性半導体領域に印加される逆バイアスが領域によって変化するために光電流に誤差が生じる。この電圧勾配は照度、すなわち光電流に比例するから、高照度になるほど誤差は拡大していく。このとき、電圧勾配は第１の導電領域、第２の導電領域で等しく抵抗と電流密度に応じて発生する。

ここで電源配線５２１に接続される第２の導電領域は、負荷容量が増大しても性能に変化はないので、第２の導電領域の面積を増やし、第２の導電領域の電流密度を下げるようにしてもトレードオフは生じない。従って、第２の導電領域の面積を増やすことで、誤差を抑えて、検出精度が悪化しないようにする。また、第１の導電領域では面積を増やすと負荷容量が増大し、検出時間が増大するから、電圧勾配が許容できるぎりぎりまで各領域の面積を減らすか、領域の本数を減らせば最適な設計となる。

本実施の構成によれば、光センサー素子５０１を構成するアノード電極、すなわち第１のｐ型半導体領域〜第２のｐ型半導体領域５３２−１〜５３２−２（第１の導電領域）は、カソード電極、すなわち第１のｎ型半導体領域〜第３のｎ型半導体領域５３３−１〜５３３−３（第２の導電領域）と比較すると、各領域のサイズは同一であるが、領域の数は一つ少なくなる。このように構成すると、ｐ型半導体領域とｎ型半導体領域の間に真性半導体を挟むだけで容易にＰＩＮダイオードを形成できるので余分な引き回しが存在せず、抵抗値と容量値を最小に出来る上に、第１の導電領域の面積を第２の導電領域の面積より小さく構成することができるため、上述のように検出速度が速く誤差の生じにくい光センサー素子を表示装置上に内蔵できる。なお、本実施例ではｐ型半導体領域を２個の領域、ｎ型半導体を３個の領域としたが、無論、任意の整数ｎでｐ型半導体領域をｎ個の領域、ｎ型半導体をｎ＋１個の領域となるように構成してもよい。

また、光センサー素子の構成として熱電流を除去するために遮光したリファレンス素子をおき、電流差分をとる、両者の検出時間の差を検出するなどの構成を用いてもよい。検出回路に繋がっている側の導電領域の面積を、電源に接続されている側の導電領域の面積に比べて小さくなるようにすれば同様の効果を得ることができる。

［第２の実施の形態］
図１０は第２の実施形態における光センサー素子５０２の平面構成図である。図の見易さを優先し、縮尺は正確でない。本実施例におけるアクティブマトリクス基板１０１は光センサー素子５０１を光センサー素子５０２に、また検出回路５１０を後述する検出回路５２０にそれぞれ置き換えるほかは第１の実施の形態で説明したアクティブマトリクス基板１０１と全く同一であるので説明は省略する。また、液晶表示装置や電子機器１０００の構成についても上記の点を除き、第１の実施の形態と差異はないので説明は省略する。

光センサー素子５０２は、検出回路５２０からみて遠い順に第３のｐ型半導体領域５４３−１と、第５の真性半導体領域５４０−１と、第１の導電領域としての第４のｎ型半導体領域５４２−１と、第６の真性半導体領域５４０−２と、第４のｐ型半導体領域５４３−２とを並べてなり、また順に第５のｐ型半導体領域５４３−３と、第７の真性半導体領域５４０−３と、第１の導電領域としての第５のｎ型半導体領域５４２−２と、第８の真性半導体領域５４０−４と、第６のｐ型半導体領域５４３−４とを並べてなる。第４のｐ型半導体領域５４３−２と第５のｐ型半導体領域５４３−３は互いに孤立した領域であり、間に空隙が５μｍ設けられている。

ここで真性半導体領域５４０としての第５の真性半導体領域〜第８の真性半導体領域５４０−１〜５４０−４は、画素スイッチング素子４０１−ｎ−ｍの能動層を構成するのと同じ膜厚・膜質を有する薄膜ポリシリコンよりなり、製造工程においてリンイオンあるいはボロンイオンを全くあるいはほとんど打ち込まれない真性半導体であり、それぞれＸ方向は２００μｍ、Ｙ方向は１０μｍのサイズである。なお、ここでＸ方向とは、第５の真性半導体領域〜第８の真性半導体領域５４０−１〜５４０−４のｎ型半導体領域５４２としての第４のｎ型半導体領域〜第５のｎ型半導体領域５４２−１〜５４２−２およびｐ型半導体領域５４３としての第３のｐ型半導体領域〜第６のｐ型半導体領域５４３−１〜５４３−４（第２の導電領域）との接合線方向を指し、Ｙ方向はそれとは直角な方向を指す。また第４のｎ型半導体領域〜第５のｎ型半導体領域５４２−１〜５４２−２（第１の導電領域）は画素スイッチング素子４０１−ｎ−ｍの能動層を構成するのと同じ膜厚・膜質を有する薄膜ポリシリコンよりなり、製造工程においてリンイオンを注入され、１０００Ω／□のシート抵抗を有するオーミックなｎ型縮退半導体であり、それぞれＸ方向は２２０μｍ、Ｙ方向は２．５μｍのサイズである。また第３のｐ型半導体領域〜第６のｐ型半導体領域５４３−１〜５４３−４（第２の導電領域）は画素スイッチング素子４０１−ｎ−ｍの能動層を構成するのと同じ膜厚・膜質を有する薄膜ポリシリコンよりなり、製造工程においてボロンイオンを注入され、１６００Ω／□のシート抵抗を有するオーミックなｐ型縮退半導体であり、それぞれＸ方向は２２０μｍ、Ｙ方向は１０μｍのサイズである。

このように構成することで、光センサー素子５０１はチャネル幅２００μｍ、チャネル長１０μｍのＰＩＮ接合型ダイオードが４個並列に繋がった素子となっているが、第１の実施の形態の光センサー素子５０１と比較するとその極性が反転している。このとき、第４のｎ型半導体領域〜第５のｎ型半導体領域５４２−１〜５４２−２は、カソード電極として機能し、全て検出配線５２２に接続される（第１の導電領域）。また第３のｐ型半導体領域〜第６のｐ型半導体領域５４３−１〜５４３−４は、カソード電極として機能し、電源配線５２１にコンタクトホールを通じて接続される（第２の導電領域）。なお、検出配線５２２および電源配線５２１は、第１の実施の形態と何ら変わるところがないので同じ番号を付与することで説明は省略する。また、光センサー素子５０２と平面的に重なる領域にはバックライト光が光センサー素子５０２に照射されることを防ぐため遮光電極５６０と、外部からのノイズを遮断するための透明電極５７０がそれぞれ平面的に重なっており、それぞれモジュールＧＮＤに接地されている点も第１の実施構成の光センサー素子５０１と同様である。

図１１は第２の実施形態における検出回路５２０の回路図である。第１の実施の形態における検出回路５１０と比較すると、信号ＲＳＴが信号ＸＲＳＴに置き換わり、信号ＯＵＴが信号ＸＯＵＴに置き換わり、トランジスターＮＣがトランジスターＰＣに置き換わり、そのソース電極は電源ＶＳＨに接続され、トランジスターＮＲがトランジスターＰＲに置き換わり、トランジスターＮ４とトランジスターＰ４がそれぞれトランジスターＮ６とトランジスターＰ６に置き換わり、トランジスターＮ５とトランジスターＰ５がそれぞれトランジスターＮ７とトランジスターＰ７に置き換わり、トランジスターＰ６のドレイン電極とトランジスターＰ７のドレイン電極とトランジスターＮ６のドレイン電極は信号ＸＯＵＴに接続され、トランジスターＰ６のソース電極とトランジスターＰ７のソース電極は、電源ＶＳＨに接続され、トランジスターＮ６のソース電極は、トランジスターＮ７のドレイン電極に接続され、トランジスターＮ７のソース電極は、電源ＶＳＬに接続されて構成される。

信号ＸＲＳＴおよび信号ＸＯＵＴは、第１の実施形態の図８および図９で説明した信号ＲＳＴおよび信号ＯＵＴの極性が反転した信号となる。その他の構成については第１の実施の形態における検出回路５１０と差異はないので説明は省略する。検出回路５２０と検出回路５１０の差異は、光センサー素子５０１と光センサー素子５０２でダイオードの極性が反転したことに対応し、その動作極性を全く反転させた回路構成になっており、個々の動作は極性が反転しただけで全く同じであるので説明は省略する。

本実施の構成でも、検出回路に接続される第１の導電領域（第４のｎ型半導体領域〜第５のｎ型半導体領域５４２−１〜５４２−２）の面積が第２の導電領域（第３のｐ型半導体領域〜第６のｐ型半導体領域５４３−１〜５４３−４）に比べ小さくなっており、第１の導電領域の容量が小さく回路の動作時間を短縮する効果があるのは第１の実施例と同じである。本実施例ではさらに、第２の導電領域を構成する第３のｐ型半導体領域〜第６のｐ型半導体領域５４３−１〜５４３−４の各孤立領域のサイズが、第１の導電領域を構成する第４のｎ型半導体領域〜第５のｎ型半導体領域５４２−１〜５４２−２の各孤立領域のサイズより大きくなっており、一層、第２の導電領域での電流密度を低減するような構成になっているために検出精度は第１の実施例より優れる。またさらに、本実施例においては第１の導電領域をｎ型縮退半導体薄膜、第２の導電領域をｐ型縮退半導体薄膜で構成している。一般的に同じ膜厚で通常の製造工程で製造するとｎ型縮退半導体薄膜のシート抵抗は、ｐ型縮退半導体薄膜のシート抵抗に比べ低いので、第１の導電領域をｎ型半導体薄膜で作成すると、ｐ型半導体薄膜で作成する場合より面積を小さくしても電位勾配は同等にできる。このため、本実施例では第１の導電領域の面積が第１の実施構成に比べ３７．５％低減している（従って、検出速度は第１の実施構成のおおむね２／３程度に高速化される）にもかかわらず、これに起因する精度低下はないのである。このように本実施の構成は第１の実施の構成より一層、検出速度および精度が向上しているが、一方で回路面積は増大する。どちらを採用するかは両者の長短所を勘案して総合的に判断すればよい。

なお、本実施例では光センサー素子として２つの分離された繰り返し領域（すなわち真性半導体領域として第５の真性半導体領域５４０−１、第６の真性半導体領域５４０−２が含まれる領域と第７の真性半導体領域５４０−３、第８の真性半導体領域５４０−４が含まれる領域）で構成したが、３あるいはそれ以上の繰り返し領域で構成してもよいことはもちろんである。

なお、本実施例では光センサー素子を、ＰＩＮ接合型ダイオードで構成したが、薄膜ダイオードまたはＰＮダイオードで構成してもよいことはもちろんである。

本発明は上記した実施形態に限定されるものではなく、ＩＰＳモードではなく垂直配向モード（ＶＡモード）やツイスティッド・ネマティック（ＴＮ）モード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わないし、有機ＥＬディスプレイ（ＯＬＥＤ）に用いてもよい。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。データ線駆動回路や光センサー素子の構成についても本実施形態の回路構成のみならず、既知のあらゆるデータ線駆動回路や光センサー素子を用いてさしつかえない。

また、光センサー素子の応用事例として外光の照度に応じてバックライトの輝度を変化させる構成としたが、例えば外光の照度に応じて表示ガンマ特性を変動させたり、バックライトや有機ＥＬの輝度を測定して経時変化をフィードバックしたり、指やスタイラスの影を検出することでキー入力機能を持たせたデバイスにするなどしてもよい。

液晶表示装置の斜視構成図。 アクティブマトリクス基板の構成図。 アクティブマトリクス基板の画素回路図。 電子機器１０００の実施形態を示すブロック図。 外光照度によるバックライト電圧の制御を示すグラフ。 第１の実施の構成での光センサー素子５０１の平面構成図。 第１の実施の構成での検出回路の回路図。 低照度時の動作を説明するタイミングチャート。 高照度時の動作を説明するタイミングチャート。 第２の実施の構成での光センサー素子５０２の平面構成図。 第２の実施の構成での検出回路の回路図。 図６のＡ−Ａ’に沿った断面図。

符号の説明

１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、５０１，５０２…光センサー素子、５１０，５２０…検出回路、５２１…電源配線、５２２…検出配線、５３２，５４３…ｐ型半導体領域、５３３，５４２…ｎ型半導体領域、５３０，５４０…真性半導体領域、４０１…画素スイッチング素子、４０２…画素電極、９１０…液晶表示装置、９２１…駆動ＩＣ、１０００…電子機器。

Claims (5)

1. 導電層を備え、第１の導電領域と、第２の導電領域とを有する光センサー素子と、
   前記光センサー素子の前記第１の導電領域に接続される検出配線と、
   前記検出配線の電位または電流を検出する検出回路と、
   前記光センサー素子の前記第２の導電領域に接続され、電源電位を供給する電源配線と、
   前記光センサー素子の前記第１の導電領域および前記第２の導電領域と平面的に重なる全領域に亘って形成され、当該光センサー素子の一方の面側に絶縁層を介して配置される遮光のための遮光電極と、他方の面側に絶縁層を介して配置されるシールドのための透明電極と、
   を基板上に有し、
   前記光センサー素子は、
   前記第１の導電領域の面積が、前記第２の導電領域の面積より小さい、
   半導体装置。
2. 前記第１の導電領域は複数の第１のサブ領域に分割されてなり、
   前記第２の導電領域は複数の第２のサブ領域に分割されてなり、
   前記複数の第１のサブ領域の個数は、
   前記複数の第２のサブ領域の個数より少ない、
   請求項１に記載の半導体装置。
3. 前記光センサー素子は、ダイオードもしくはトランジスターを備え、
   前記第１の導電領域はｎ型シリコン薄膜からなり、
   前記第２の導電領域はｐ型シリコン薄膜からなる、
   請求項１または請求項２に記載の半導体装置。
4. 請求項１乃至請求項３のいずれか一項に記載の半導体装置を用いる、電気光学装置。
5. 請求項４に記載の電気光学装置を用いる、電子機器。

Images