JP3021952B2 - 受光素子 - Google Patents
受光素子Info
- Publication number
- JP3021952B2 JP3021952B2 JP4117430A JP11743092A JP3021952B2 JP 3021952 B2 JP3021952 B2 JP 3021952B2 JP 4117430 A JP4117430 A JP 4117430A JP 11743092 A JP11743092 A JP 11743092A JP 3021952 B2 JP3021952 B2 JP 3021952B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- layer
- diffusion layer
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光リモコンに好適な受光
モジュールに用いられる受光素子に関する。
モジュールに用いられる受光素子に関する。
【０００２】
【従来の技術】近年、オーディオ装置、空調機器、テレ
ビジョン受信器など多くの室内機器においては、赤外光
が雑音に強くまた多くの情報量を伝達できるので、発光
ダイオードと受光素子を利用した光リモコンが使用され
ている。その光リモコンに用いられる受光モジュールは
例えば図４の様に特開平３−７２７３０号公報に示され
ている。この図において、受光素子４１と回路素子４２
がプリント基板４３上に載置され、シールドケース４４
に収納されている。
ビジョン受信器など多くの室内機器においては、赤外光
が雑音に強くまた多くの情報量を伝達できるので、発光
ダイオードと受光素子を利用した光リモコンが使用され
ている。その光リモコンに用いられる受光モジュールは
例えば図４の様に特開平３−７２７３０号公報に示され
ている。この図において、受光素子４１と回路素子４２
がプリント基板４３上に載置され、シールドケース４４
に収納されている。
【０００３】
【発明が解決しようとする課題】しかして上述の受光モ
ジュールを例えばテレビジョン受信器に内蔵した場合、
所定の入力光信号が受信器のフライバックトランスの雑
音（16.6kHZ近傍）を拾いやすい。そのためにシールド
ケース４４にメッシュ構造４５を設け、そしてフィルタ
４６を設けているが、これらの部品より入力光信号が減
衰する。さらに受光素子４１内の拡散層４７と絶縁膜４
８との境面で漏れ電流が流れやすく、所定の出力電流が
得られない。故に、本発明は上述の欠点を鑑みてなされ
たものであり、すなわち入力光信号を減衰させないで雑
音を拾いにくい、かつ所定の出力電流を得やすい受光素
子を提供するものである。
ジュールを例えばテレビジョン受信器に内蔵した場合、
所定の入力光信号が受信器のフライバックトランスの雑
音（16.6kHZ近傍）を拾いやすい。そのためにシールド
ケース４４にメッシュ構造４５を設け、そしてフィルタ
４６を設けているが、これらの部品より入力光信号が減
衰する。さらに受光素子４１内の拡散層４７と絶縁膜４
８との境面で漏れ電流が流れやすく、所定の出力電流が
得られない。故に、本発明は上述の欠点を鑑みてなされ
たものであり、すなわち入力光信号を減衰させないで雑
音を拾いにくい、かつ所定の出力電流を得やすい受光素
子を提供するものである。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するために、半導体基板上に形成された絶縁層と、そ
の絶縁層の略中央の表面内部に形成された拡散層と、そ
の拡散層の周辺に位置し前記絶縁層の表面内部に形成さ
れた高濃度層と、前記拡散層と接触して形成された表面
電極を設ける。そしてその表面電極を除いた前記絶縁層
上に形成された絶縁膜と、前記高濃度層と対応する位置
にある前記絶縁膜上に形成された周囲電極と、前記表面
電極を除いた前記絶縁膜上および前記周囲電極上に形成
された透明電導膜と、その透明電導膜と前記半導体基板
を電気的に接続する接続手段とを設けるものである。
決するために、半導体基板上に形成された絶縁層と、そ
の絶縁層の略中央の表面内部に形成された拡散層と、そ
の拡散層の周辺に位置し前記絶縁層の表面内部に形成さ
れた高濃度層と、前記拡散層と接触して形成された表面
電極を設ける。そしてその表面電極を除いた前記絶縁層
上に形成された絶縁膜と、前記高濃度層と対応する位置
にある前記絶縁膜上に形成された周囲電極と、前記表面
電極を除いた前記絶縁膜上および前記周囲電極上に形成
された透明電導膜と、その透明電導膜と前記半導体基板
を電気的に接続する接続手段とを設けるものである。
【０００５】
【作用】上述の様に受光素子の略表面全体を透明電導膜
で覆い、かつ受光素子の裏面となる半導体基板と透明電
導膜を電気的に接続する事により、受光素子は略全体の
周囲が同一電位となる。故にテレビジョン受信器のフラ
イバックトランス等による電磁場内に置かれた受光素子
は、この同一電位の保護表面により電磁シールドされ
る。さらに拡散層と絶縁膜の境面に流れる漏れ電流は拡
散層の周囲に形成された高濃度層によりブロックされる
ので、所定の出力電流が得られる。
で覆い、かつ受光素子の裏面となる半導体基板と透明電
導膜を電気的に接続する事により、受光素子は略全体の
周囲が同一電位となる。故にテレビジョン受信器のフラ
イバックトランス等による電磁場内に置かれた受光素子
は、この同一電位の保護表面により電磁シールドされ
る。さらに拡散層と絶縁膜の境面に流れる漏れ電流は拡
散層の周囲に形成された高濃度層によりブロックされる
ので、所定の出力電流が得られる。
【０００６】
【実施例】以下に本発明実施例を図１、図２に従って説
明する。図１は本実施例に係る受光素子を用いた受光モ
ジュールの断面図、図２は図１のＡＡ断面図である。こ
れらの図において、受光素子１は例えばシリコンＰＩＮ
ホトダイオードからなり、裏面電極２上に半導体基板３
が形成されている。半導体基板３はシリコンにボロン等
を拡散された、不純物濃度１×１０20ｃｍ-3程度、厚さ
約５μｍのＰ型基板である。絶縁層４は半導体基板３上
に形成されたものであり、その不純物濃度は約４×１０
12ｃｍ-3以下である。拡散層５は絶縁層４の略中央の表
面内部に選択拡散されたものであり、シリコンに不純物
濃度１×１０20ｃｍ-3程度、深さ１〜２μｍとして燐等
のＮ型不純物が添加されたものである。高濃度層６は拡
散層５と離れてその周辺に形成され、シリコンに不純物
濃度１×１０20ｃｍ-3程度、深さ２〜４μｍとしてボロ
ン等のＰ型不純物が添加されたものである。
明する。図１は本実施例に係る受光素子を用いた受光モ
ジュールの断面図、図２は図１のＡＡ断面図である。こ
れらの図において、受光素子１は例えばシリコンＰＩＮ
ホトダイオードからなり、裏面電極２上に半導体基板３
が形成されている。半導体基板３はシリコンにボロン等
を拡散された、不純物濃度１×１０20ｃｍ-3程度、厚さ
約５μｍのＰ型基板である。絶縁層４は半導体基板３上
に形成されたものであり、その不純物濃度は約４×１０
12ｃｍ-3以下である。拡散層５は絶縁層４の略中央の表
面内部に選択拡散されたものであり、シリコンに不純物
濃度１×１０20ｃｍ-3程度、深さ１〜２μｍとして燐等
のＮ型不純物が添加されたものである。高濃度層６は拡
散層５と離れてその周辺に形成され、シリコンに不純物
濃度１×１０20ｃｍ-3程度、深さ２〜４μｍとしてボロ
ン等のＰ型不純物が添加されたものである。
【０００７】表面電極７は拡散層５上の１部分に拡散層
５と接触して形成され、アルミニウム等の金属を蒸着さ
れたものである。絶縁膜８は表面電極７を除いた絶縁層
４の表面上に形成され、酸化シリコン（ＳｉＯ2）から
なり表面を保護するために設けられたものである。周囲
電極９は高濃度層６の上空に位置する絶縁膜８上に形成
され、その幅は高濃度層６の幅よりも少し広く設けら
れ、アルミニウム等の金属を蒸着されたものである。透
明電導膜１０は表面電極７を除いた絶縁膜８の表面上と
周囲電極９上に形成され、酸化インジウム錫（ＩＴＯ）
等をスパッタ、または電子ビーム法等で蒸着されたもの
である。そしてボンディングパッド１１は周囲電極９の
１部分が露出する様に、透明電導膜１０の１部分を除去
して設けられたものである。
５と接触して形成され、アルミニウム等の金属を蒸着さ
れたものである。絶縁膜８は表面電極７を除いた絶縁層
４の表面上に形成され、酸化シリコン（ＳｉＯ2）から
なり表面を保護するために設けられたものである。周囲
電極９は高濃度層６の上空に位置する絶縁膜８上に形成
され、その幅は高濃度層６の幅よりも少し広く設けら
れ、アルミニウム等の金属を蒸着されたものである。透
明電導膜１０は表面電極７を除いた絶縁膜８の表面上と
周囲電極９上に形成され、酸化インジウム錫（ＩＴＯ）
等をスパッタ、または電子ビーム法等で蒸着されたもの
である。そしてボンディングパッド１１は周囲電極９の
１部分が露出する様に、透明電導膜１０の１部分を除去
して設けられたものである。
【０００８】第１のフレーム１２は金属製の板からな
り、導電性接着剤１３を介して受光素子１を載置してい
る。金属細線１４は金等からなり、透明電導膜１０と半
導体基板３を電気的に接続する様に、ボンディングパッ
ド１１と第１のフレーム１２に接続されている。回路素
子１５は第１のフレーム１２上に導電性接着剤１６を介
して載置されている。回路素子１５は裏面電極１７とＰ
型半導体基板１８と複合層１９と表面電極２０、２１、
２２、２３から構成されている。金属細線２４は金等か
らなり、回路素子１５の表面電極２０と受光素子１の表
面電極７を接続している。第２のフレーム２５と第３の
フレーム２６は共に金属製板からなり、それぞれ表面電
極２１と２２に接続されている。樹脂２７はエポキシ樹
脂等よりなり、受光素子１と回路素子１５と第１、第
２、第３のフレーム１２、２５、２６の周辺を覆う様に
設けられている。また必要に応じて樹脂２７は受光素子
１の感度特性に合わせ赤外光を透過するが可視光を減衰
させるフィルタ染料が混入してある。これらの部品によ
り受光モジュール２８が構成されている。
り、導電性接着剤１３を介して受光素子１を載置してい
る。金属細線１４は金等からなり、透明電導膜１０と半
導体基板３を電気的に接続する様に、ボンディングパッ
ド１１と第１のフレーム１２に接続されている。回路素
子１５は第１のフレーム１２上に導電性接着剤１６を介
して載置されている。回路素子１５は裏面電極１７とＰ
型半導体基板１８と複合層１９と表面電極２０、２１、
２２、２３から構成されている。金属細線２４は金等か
らなり、回路素子１５の表面電極２０と受光素子１の表
面電極７を接続している。第２のフレーム２５と第３の
フレーム２６は共に金属製板からなり、それぞれ表面電
極２１と２２に接続されている。樹脂２７はエポキシ樹
脂等よりなり、受光素子１と回路素子１５と第１、第
２、第３のフレーム１２、２５、２６の周辺を覆う様に
設けられている。また必要に応じて樹脂２７は受光素子
１の感度特性に合わせ赤外光を透過するが可視光を減衰
させるフィルタ染料が混入してある。これらの部品によ
り受光モジュール２８が構成されている。
【０００９】次にこの受光モジュール２８の動作を図３
のブロック図に従い説明する。この図において回路素子
１５は、例えばＡＢＬＣ２９と増幅器３０とリミッタ３
１とフィルタ３２と検波回路３３と波形整形回路３４と
トランジスタ３５と抵抗３６の各回路からなる。受光素
子１のアノード側（裏面電極２）は第１のフレーム１２
を介してアノード共通タイプとして接地電位に接続さ
れ、カソード側（表面電極７）は回路素子１５の入力に
接続されている。ＡＢＬＣ２９はオートバイアスロジッ
クレベルコントローラであり、受光素子１に一定の逆バ
イアス電位を与える。第３のフレーム２６に印加される
電位Ｖｃｃは回路素子１５内の各回路に電圧を与える。
この様にして電気信号を変調された赤外光を受け取った
受光素子１からの入力光信号は、回路素子１５を経て第
２のフレーム２５に出力信号Ｖｓｓを与える。
のブロック図に従い説明する。この図において回路素子
１５は、例えばＡＢＬＣ２９と増幅器３０とリミッタ３
１とフィルタ３２と検波回路３３と波形整形回路３４と
トランジスタ３５と抵抗３６の各回路からなる。受光素
子１のアノード側（裏面電極２）は第１のフレーム１２
を介してアノード共通タイプとして接地電位に接続さ
れ、カソード側（表面電極７）は回路素子１５の入力に
接続されている。ＡＢＬＣ２９はオートバイアスロジッ
クレベルコントローラであり、受光素子１に一定の逆バ
イアス電位を与える。第３のフレーム２６に印加される
電位Ｖｃｃは回路素子１５内の各回路に電圧を与える。
この様にして電気信号を変調された赤外光を受け取った
受光素子１からの入力光信号は、回路素子１５を経て第
２のフレーム２５に出力信号Ｖｓｓを与える。
【００１０】なお上述の説明はＰＩＮホトダイオードを
例にとったがこれに限られるものではなく、一般のホト
ダイオード（受光素子）、または回路素子と同一基板上
に形成された受光素子、更には本実施例と逆極性の受光
素子についても適用できる。
例にとったがこれに限られるものではなく、一般のホト
ダイオード（受光素子）、または回路素子と同一基板上
に形成された受光素子、更には本実施例と逆極性の受光
素子についても適用できる。
【００１１】
【発明の効果】本発明は上述の様に、受光素子の略表面
全体を透明電導膜で覆い、かつ受光素子の裏面となる半
導体基板と透明電導膜を電気的に接続する事により、受
光素子は略全周囲が同一電位となる。故にテレビジョン
受信器のフライバックトランス等による電磁場内に置か
れた受光素子は、この同一電位の保護表面により電磁シ
ールドされる。そして透明導電膜は可視光ないし赤外領
域で８０％以上の透過率を示すため、入力光信号がほと
んど減衰しなくかつ雑音の影響を受けない。
全体を透明電導膜で覆い、かつ受光素子の裏面となる半
導体基板と透明電導膜を電気的に接続する事により、受
光素子は略全周囲が同一電位となる。故にテレビジョン
受信器のフライバックトランス等による電磁場内に置か
れた受光素子は、この同一電位の保護表面により電磁シ
ールドされる。そして透明導電膜は可視光ないし赤外領
域で８０％以上の透過率を示すため、入力光信号がほと
んど減衰しなくかつ雑音の影響を受けない。
【００１２】そして本発明は受光素子自体が電磁シール
ド性を有するため、従来の様な受光素子の外側にメッシ
ュ構造を有するシールドケースとフィルタを必要としな
いので、構造が簡単になり装置が小型となりかつコスト
も安くなる。さらに拡散層と絶縁膜の境面に流れる漏れ
電流は拡散層の周囲に形成された高濃度層によりブロッ
クされる。そして高濃度層の上に位置する周囲電極のブ
ロックにより、入射光が高濃度層にあたらないので高濃
度層周辺で電流が発生しなくなる。故に所定の出力電流
が得られ、所定のダイオード特性（印加するバイアス電
圧に対する出力電流）が得られる。
ド性を有するため、従来の様な受光素子の外側にメッシ
ュ構造を有するシールドケースとフィルタを必要としな
いので、構造が簡単になり装置が小型となりかつコスト
も安くなる。さらに拡散層と絶縁膜の境面に流れる漏れ
電流は拡散層の周囲に形成された高濃度層によりブロッ
クされる。そして高濃度層の上に位置する周囲電極のブ
ロックにより、入射光が高濃度層にあたらないので高濃
度層周辺で電流が発生しなくなる。故に所定の出力電流
が得られ、所定のダイオード特性（印加するバイアス電
圧に対する出力電流）が得られる。
【００１３】そして透明電導膜の１部にボンディングパ
ッドを設けて、金属細線を直接に周囲電極に接続させる
から、下の台が強固なのでボンディングの作業性が良
い。
ッドを設けて、金属細線を直接に周囲電極に接続させる
から、下の台が強固なのでボンディングの作業性が良
い。
【図１】本発明実施例に係る受光素子を用いた受光モジ
ュールの断面図である。
ュールの断面図である。
【図２】図１のＡＡ断面図である。
【図３】本発明実施例に係る受光素子を用いた受光モジ
ュールのブロック図である。
ュールのブロック図である。
【図４】従来の受光素子を用いた受光モジュールの断面
図である。
図である。
１ 受光素子 ３ 半導体基板 ４ 絶縁層 ５ 拡散層 ６ 高濃度層 ７ 表面電極 ８ 絶縁膜 ９ 周囲電極 １０ 透明電導膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｂ 10/28 (56)参考文献 特開 昭58−40870（ＪＰ，Ａ) 特開 昭61−23367（ＪＰ，Ａ) 特開 平２−102573（ＪＰ，Ａ) 特開 平３−72730（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/024 H01L 31/10 - 31/119
Claims (1)
- 【請求項１】 半導体基板上に形成された絶縁層と、そ
の絶縁層の略中央の表面内部に形成された拡散層と、そ
の拡散層の周辺に位置し前記絶縁層の表面内部に形成さ
れた高濃度層と、前記拡散層と接触して形成された表面
電極と、その表面電極を除いた前記絶縁層上に形成され
た絶縁膜と、前記高濃度層と対応する位置にある前記絶
縁膜上に形成された周囲電極と、前記表面電極を除いた
前記絶縁膜上および前記周囲電極上に形成された透明電
導膜と、その透明電導膜と前記半導体基板を電気的に接
続する接続手段とを具備した事を特徴とする受光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117430A JP3021952B2 (ja) | 1992-05-11 | 1992-05-11 | 受光素子 |
| US07/902,625 US5291054A (en) | 1991-06-24 | 1992-06-23 | Light receiving module for converting light signal to electric signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117430A JP3021952B2 (ja) | 1992-05-11 | 1992-05-11 | 受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315638A JPH05315638A (ja) | 1993-11-26 |
| JP3021952B2 true JP3021952B2 (ja) | 2000-03-15 |
Family
ID=14711455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4117430A Expired - Fee Related JP3021952B2 (ja) | 1991-06-24 | 1992-05-11 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021952B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283430B2 (ja) * | 2008-06-05 | 2013-09-04 | 株式会社ジャパンディスプレイウェスト | 半導体装置、電気光学装置及び電子機器 |
-
1992
- 1992-05-11 JP JP4117430A patent/JP3021952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315638A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796084A (en) | Semiconductor device having high resistance to electrostatic and electromagnetic induction using a complementary shield pattern | |
| JPH09152486A (ja) | 撮像装置 | |
| JPH11345994A (ja) | ２次元光センサ、それを用いた放射線検出装置及び放射線診断システム | |
| US5291054A (en) | Light receiving module for converting light signal to electric signal | |
| JP3021952B2 (ja) | 受光素子 | |
| JP3038772B2 (ja) | 赤外線センサ | |
| JP3583815B2 (ja) | 受光素子 | |
| JP3177287B2 (ja) | 受光モジュ−ル | |
| JP3516342B2 (ja) | 光リモコン用受光モジュ−ル | |
| US6649949B2 (en) | Photodiode with electrode for noise immunity | |
| JP3696094B2 (ja) | 受光モジュ−ル | |
| JP3696177B2 (ja) | 光リモコン用受光モジュール | |
| JP4036850B2 (ja) | 受光モジュール | |
| JP3696178B2 (ja) | 光リモコン用受光モジュール | |
| JPH0222872A (ja) | 光センサ装置 | |
| JPS60177685A (ja) | 半導体装置 | |
| JP2003318420A (ja) | 受光モジュ−ル | |
| JP2003332594A (ja) | リードフレーム及びそれを備える受光モジュ−ル | |
| JP2576383Y2 (ja) | 光半導体装置 | |
| JP2830177B2 (ja) | 画像読取装置 | |
| JP3594418B6 (ja) | 受光素子 | |
| JP3609544B6 (ja) | 受光装置 | |
| JP3609544B2 (ja) | 受光装置 | |
| JPH04179168A (ja) | 半導体装置 | |
| JPS6248077A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |