JP3696094B2 - 受光モジュ−ル - Google Patents

受光モジュ−ル Download PDF

Info

Publication number
JP3696094B2
JP3696094B2 JP2001010179A JP2001010179A JP3696094B2 JP 3696094 B2 JP3696094 B2 JP 3696094B2 JP 2001010179 A JP2001010179 A JP 2001010179A JP 2001010179 A JP2001010179 A JP 2001010179A JP 3696094 B2 JP3696094 B2 JP 3696094B2
Authority
JP
Japan
Prior art keywords
light receiving
circuit element
light
receiving element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001010179A
Other languages
English (en)
Other versions
JP2001281055A (ja
Inventor
正雄 田中
晋 西村
晋 前田
堅太郎 田中
幹仁 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26381454&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3696094(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP2001010179A priority Critical patent/JP3696094B2/ja
Publication of JP2001281055A publication Critical patent/JP2001281055A/ja
Application granted granted Critical
Publication of JP3696094B2 publication Critical patent/JP3696094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は光リモコンなどに好適な受光モジュ−ルに関する。
【0002】
【従来の技術】
近年、オ−ディオ装置、空調機器、テレビジョン受信器など多くの室内機器においては、赤外光が雑音に強くまた比較的多くの情報量を短時間に伝達できるので、発光ダイオ−ドと受光素子を利用した光リモコンが使用されている。その光リモコンに用いる受光モジュ−ルは例えば実開平1−102834号公報に示されるように、受光素子と回路素子をプリント基板上に載置し、シ−ルドケ−スに収納してこれを構成している。
【0003】
【発明が解決しようとする課題】
しかして上述の受光モジュ−ルでは、受光素子と回路素子との配線が複雑なため両者間で雑音を拾い易い。またプリント基板を用いるため占有体積が大きいという欠点が有る。そこで一つの半導体基板上に受光素子と回路素子を集積することが試みられるが、実用に至っていない。何故ならば受光素子の出力が低く、応答速度が遅く、あるいは回路素子に光が当ることにより誤動作を生じ易いからである。故に本発明は上述の欠点を鑑みてなされたものであり、すなわち雑音を拾いにくい受光モジュ−ルを提供するものである。また、小型の受光モジュ−ルを提供するものである。また、応答速度の早い受光モジュ−ルを提供するものである。また、誤動作を生じにくい受光モジュ−ルを提供するものである。
【0004】
【課題を解決するための手段】
本発明の光リモコン用受光モジュールは請求項1に記載のように、
・ 受光素子と、
・ 前記受光素子の出力信号を増幅して出力する回路素子と、
・ リード部と、前記受光素子及び回路素子が固着される素子固定部を有するとともに所定電位に接続される第1リードフレームと、
・ 前記回路素子の出力電極と配線を介して接続された信号出力用の第2リードフレームと、
を備えた光リモコン用受光モジュールであって、
前記素子固定部におけるリード部の前方に前記回路素子を、更に前記回路素子の前方に前記受光素子をそれぞれ固着し、前記受光素子の出力側電極と前記回路素子の入力側電極とを配線手段により直接接続し、前記素子固定部と前記受光素子と前記回路素子と前記第2リードフレームの配線の接続部を赤外光に対して透光性を有しかつ可視光に対して遮光性を有する樹脂で一体に覆っていることを特徴とする。
【0005】
本発明の光リモコン用受光モジュールは、リード部の前方に回路素子を配置し、回路素子の前方に受光素子を配置したので、微弱信号を扱う受光素子とこの信号に比べて非常に大きな信号が出力される第2のリードフレームを離間配置することができ、受光素子が回路素子の出力によって受ける影響を最小限に抑えることができる。さらに、前記受光素子と前記回路素子を所定電位に接続される第1リードフレームの素子固定部に固着しているので、この素子固定部がシールド板として機能し、耐雑音特性が良好な受光モジュールとすることができる。
また、前記素子固定部と前記受光素子と前記回路素子と前記第2リードフレームの配線の接続部を可視光に対して遮光性を有する樹脂によって一体に覆うという構成を備えることにより、外部の不要光に起因する誤動作を防止することができる。
【0008】
【発明の実施の形態】
以下に本発明の第1実施形態を図1、図2、図3に従って説明する。図1は本実施形態に係る受光モジュ−ルの平面断面図、図2は図1のAA断面図である。これらの図に於て、フレ−ム1は金属性の板からなり、複数のリードフレームからなる。リードフレームの1つは、幅の広い素子固定部11とリ−ド部12を有している。リ−ド部12に略平行に他のリ−ドフレ−ム13、14が2本配置されている。
【0009】
受光素子2は例えばシリコンPINホトダイオ−ドからなり、フレ−ム1の素子固定部11に導電性接着剤を介して固着されている。受光素子2は電極21、半導体基板(P層)22、I層23、空乏層24、拡散層(N層)25、他の電極26から構成されている。I層23はシリコンに濃度1014cm-3程度のP型不純物を添加されたものである。半導体基板22は、このI層23の下部に選択拡散され、濃度1019〜1020cm-3のP型不純物が添加されている。拡散層(n層)25はI層23の上部に部分的に選択拡散され、濃度1019〜1020cm-3のN型不純物が添加されている。空乏層24はN層25の表面からI層23の内部に部分的に延びて形成されたもので、キャリア濃度が非常に少ない領域である。
【0010】
回路素子3は素子固定部11上に導電性接着剤を介して固着されている。回路素子3は断面図で示す様に、電極301、半導体基板(P層)302、N+(埋込層)303、N層304、N+層305と306、P層307、SiO2層308、導電層309、導電層310、他の電極311、312、313、314から構成されている。この様に受光素子2と回路素子3はそれぞれフレ−ム1と接続される電極21と301上に同一導電型(P型)の半導体基板22と302を有している。
【0011】
金属細線41、42、43、44は金等からなる配線手段で、それぞれ受光素子2の他の電極26と回路素子3の他の電極311との間、素子固定部11と他の電極313との間、他のリ−ドフレ−ム13と他の電極312との間、他のリ−ドフレ−ム14と他の電極314との間に接続されている。そして好ましくは、この回路素子3の周辺をカ−ボン入りシリコ−ン等の遮光性樹脂5が覆う様に設けられている。
【0012】
フレ−ム1の素子固定部11と受光素子2と回路素子3又は遮光性樹脂5は、エポキシ樹脂等からなりかつ受光素子2の必要な波長の光(概ね赤外光)に対して透光性を有しかつ他の波長の光(特に可視光)に対して遮光性を有する黒色の樹脂6で一体に覆われている。
【0013】
次にこの受光モジュ−ルの動作を図3のブロック図に従い説明する。この図に於て回路素子3は、例えばABLC315と増幅器316とリミッタ317とフィルタ318と検波回路319と波形整形回路320とトランジスタ321と抵抗322の各回路からなる。受光素子2のアノ−ド側(電極21)はフレ−ム1を介してアノ−ド共通タイプとして接地電位に接続され、カソ−ド側(他の電極26)は回路素子3の入力に接続されている。ABLC315はオ−トバイアスロジックレベルコントロ−ルであり、受光素子2に一定の逆バイアス電位を与える。他のリ−ドフレ−ム14に印加される電位Vccは回路素子3内の各回路に電圧を与える。リ−ド部12は電源電位、すなわち接地電位に接続されている。この様にして電気信号を変調された赤外光を受けとった受光素子2からの信号は回路素子3を経て、他のリ−ドフレ−ム13に出力信号Vssを与える。
【0014】
ここで、図1、図2に示すように、受光素子2と回路素子3はそれぞれの裏側の電極がリードフレームの素子固定部11に導電性接着剤を介して共通に接続され、前記リードフレームのリード部12が電源電位(接地電位)に接続されているので、リードフレームがシールド板として機能し、受光素子2や回路素子3に侵入する雑音を低減することができる。また、リードフレーム13の前方に回路素子3を配置し、回路素子3の前方に受光素子2を配置し、受光素子2、配線41、回路素子3、配線43、リードフレーム13を直線的に配列しているので、微弱信号が出力される配線41を、大きな信号が出力される配線43、リードフレーム13と離間して配置することができる。その結果、配線41に配線43やリードフレーム13などの出力が与える影響を最小限に抑制することができ、受光モジュールの動作の安定化を図ることができる。
【0015】
次に、カソ−ド共通タイプとして、本発明の第2実施形態を図4に従って説明する。図4は本実施形態に係る受光モジュ−ルのブロック図である。図4で示した番号の内、図1ないし図3と同じ番号は同じ部品である事を示す。受光素子2aは第1実施形態で示した受光素子2のP層とN層を逆転させたものである。すなわちI層23aはシリコンにN型不純物を添加され、半導体基板22aはN型不純物が添加され、拡散層(P層)25aはP型不純物が添加されたものである。
【0016】
回路素子3aは概ね第1実施形態で示した回路素子3のP層とN層を逆転させたものであり、半導体基板302aはN型である。但しトランジスタ321は第1実施形態と同じNPN型を用いる。受光素子2aのカソ−ド側(電極21)はフレ−ム1を介してカソ−ド共通タイプとしてプラス電位に接続され、アノ−ド側(他の電極26)は回路素子3aの入力に接続されている。リ−ド部12に印加される電源電位Vccは回路素子3a内の各回路にその電位を与える。他のリ−ドフレ−ム14は接地電位に接続されている。この様にして変調された赤外光は受光素子2aを経て、回路素子3aにより、他のリ−ドフレ−ム13に出力信号Vssを与える。このカソ−ド共通タイプの実施形態もアノード共通タイプの実施形態と同様の作用効果を奏することができる。
【0017】
さらに本実施形態の受光モジュ−ルに用いた受光素子2aの光吸収効率特性を図5に従い説明する。この図に於て横軸は空乏層24aの厚さ(μm)であり、縦軸は光吸収効率(%)、すなわち発生フォトン数を入射フォトン数で割ったものの百分率である。この中で特性B、C、D、E、Fは受光素子2aが受ける光の波長であり、それぞれ700、780、900、940、1000nmである。赤外光(930〜950nm)を効率よく(90%以上)受けるには空乏層の厚さが110μm以上必要な事が判かる。
【0018】
従来の様に半導体基板上に受光素子を一体化して製造すると、その受光素子内のI層はエピタキシャル法で製造されるため、I層の不純物濃度は十分小さくならない。(1016cm-3程度)故にI層の比抵抗が小さいので空乏層の厚さを厚くする事ができない。これに対して本実施形態では、受光素子2aは回路素子3aと独立して製造されるので、受光素子2aのI層23aの不純物濃度を1014cm-3程度と小さく設定することができる。故にI層23aの比抵抗が(500〜3000Ωcmと)大きくなるので、空乏層の厚さは例えば110μm以上と厚く製造することができる。従って赤外光を効率よく(90%以上)受光することができ、受光素子2aの感度が高くなり、応答速度が早くなる。
【0019】
次にシ−ルドケ−スを用いた本発明の第3実施形態を図6に従って説明する。以下の説明に於て第1実施形態又は第2実施形態と同じ番号のものは同じ物であることを示す。図6は、本実施形態に係る受光モジュ−ルの斜視図であり、図1のフレ−ムの素子固定部11の延長上にコ字状の舌片部を設けこれを折り曲げたものである。すなわちフレ−ム71の先端に設けた舌片部72に透孔73を設け、その透孔73が受光素子2又は2aの位置に対応するように、そして素子固定部と舌片部72の主表面が略平行になるように折り曲げ加工して舌片部72で樹脂60の表面を覆う。透孔73は受光素子2又は2aの光導入孔となり、受光素子2又は2aと回路素子3又は3aはフレ−ム71が少なくとも3面、図の例では5面であるが、舌片部を箱型に加工しておけば6面を覆うことができる。またフレ−ムの薄い場合や、折り曲げをしてもフレ−ムが少し元に戻り樹脂60とフレ−ムの間隔が大きくなるような場合には、樹脂60の側面に小さな突起を設け、舌片部72の側面折曲部に孔もしくは爪を設け、これらを係止させればフレ−ムは所定の箱状に形成できる。このように、受光素子2と回路素子3を共通に配置したフレームの一部を折り曲げてシールド用の舌片部72を形成したので、この舌片部72も受光素子2及び回路素子3の下面を覆うフレームと同電位に保つことができ、受光素子2及び回路素子3の周囲を広範囲にシールドすることができる。
【0020】
なおシ−ルドを設ける他の方法としては、フレ−ムの上に素子が載置されこのフレ−ムが所定電位に接続されることを利用して、このフレ−ムの一部を樹脂から突出させ、樹脂全体を導電性熱収縮チュ−ブで覆い、そのチュ−ブが突出したフレ−ムと電気的に接触するように構成することでも構成できる。なお以上の説明に於て、受光素子2、2aとしてPINホトダイオ−ドを例示したが、その他にホトトランジスタやホトダイオ−ドなどにも適用可能である。
【0021】
上述の実施形態によれば、同一導電型の半導体基板を有する受光素子と回路素子をそれぞれ電極を介して同一フレ−ムに載置する。故に受光素子と回路素子の電位が一定電位に固定されることで、いわゆるフロ−ティングによる出力変動がない。そして、両素子を直接接続するので微弱信号を扱う部分が十分近接し、関係する面積も小さくなる。故に耐雑音特性が良好となる。更に受光素子を回路素子と独立して設けるので、受光素子のI層の不純物濃度を小さくすることにより、I層の比抵抗が大きくなる。故に空乏層の厚みが大きくなり、光吸収効率が高くなるので受光素子の感度が高くなり、応答速度も早くなる。また、プリント基板を用いないでフレ−ムに直接素子を載置するのでモジュ−ルが小型となる。
【0022】
さらに、受光素子及び回路素子を配置したフレームと同電位の舌片部によって樹脂を覆うことでシ−ルド効果を簡単にかつ確実に得ることができる。その場合、透孔によって受光素子には光が導かれるが同じ平面内にある回路素子はフレ−ムにより光が遮られるので、回路素子が光エネルギ−によって誤動作することはない。また本発明は回路素子の周辺を遮光性樹脂で覆う事により、光が遮ぎられるので、回路素子が光エネルギ−によって誤動作しない。そして受光素子を透光性樹脂で覆うので、受光素子には適正な光が導かれる。以上のように上記実施形態によれば、耐雑音特性が良好な受光モジュールを提供することができる。また、受光素子の感度が高く、応答速度も早い受光モジュールを提供することができる。また、小型で誤動作が少ない受光モジュールを提供することができる。
【0023】
【発明の効果】
請求項1記載の発明によれば、リードの前方に回路素子を配置し、回路素子の前方に受光素子を配置したので、微弱信号を扱う受光素子とこの信号に比べて非常に大きな信号が出力されるリードを離間配置することができ、受光素子が回路素子の出力によって受ける影響を最小限に抑えることができる。さらに、前記受光素子と前記回路素子を電源電位に接続されるリードの素子固定部に固着しているので、このフレームがシールド板として機能し、耐雑音特性が良好な受光モジュールとすることができる。
【0024】
請求項2記載の発明によれば、請求項1記載の発明の構成に加えて、前記素子固定部と前記受光素子と前記回路素子を可視光に対して遮光性を有する樹脂によって一体に覆うという構成を備えることにより、請求項1記載の発明の作用効果に加えて、外部の不要光に起因する誤動作を防止することができるという作用効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る受光モジュ−ルの平面断面図である。
【図2】図1のAA断面図である。
【図3】本発明の第1実施形態に係る受光モジュ−ルのブロック図である。
【図4】本発明の第2実施形態に係る受光モジュ−ルのブロック図である。
【図5】本発明の第2実施形態に係る受光モジュ−ルの光吸収効率特性図である。
【図6】本発明の第3実施形態に係る受光モジュ−ルの斜視図である。
【符号の説明】
1 フレ−ム
2、2a 受光素子
3、3a 回路素子
5 遮光性樹脂
6 樹脂

Claims (1)

  1. ・ 受光素子と、
    ・ 前記受光素子の出力信号を増幅して出力する回路素子と、
    ・ リード部と、前記受光素子及び回路素子が固着される素子固定部を有するとともに所定電位に接続される第1リードフレームと、
    ・ 前記回路素子の出力電極と配線を介して接続された信号出力用の第2リードフレームと、
    を備えた光リモコン用受光モジュールであって、
    前記素子固定部におけるリード部の前方に前記回路素子を、更に前記回路素子の前方に前記受光素子をそれぞれ固着し、前記受光素子の出力側電極と前記回路素子の入力側電極とを配線手段により直接接続し、前記素子固定部と前記受光素子と前記回路素子と前記第2リードフレームの配線の接続部を赤外光に対して透光性を有しかつ可視光に対して遮光性を有する樹脂で一体に覆っていることを特徴とする光リモコン用受光モジュ−ル。
JP2001010179A 1991-03-07 2001-01-18 受光モジュ−ル Expired - Lifetime JP3696094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010179A JP3696094B2 (ja) 1991-03-07 2001-01-18 受光モジュ−ル

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4178991 1991-03-07
JP3-41789 1991-03-07
JP2001010179A JP3696094B2 (ja) 1991-03-07 2001-01-18 受光モジュ−ル

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4965692A Division JP3177287B2 (ja) 1991-03-07 1992-03-06 受光モジュ−ル

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2002141228A Division JP3696177B2 (ja) 1991-03-07 2002-05-16 光リモコン用受光モジュール
JP2002141227A Division JP3516342B2 (ja) 1991-03-07 2002-05-16 光リモコン用受光モジュ−ル
JP2002141229A Division JP3696178B2 (ja) 1991-03-07 2002-05-16 光リモコン用受光モジュール

Publications (2)

Publication Number Publication Date
JP2001281055A JP2001281055A (ja) 2001-10-10
JP3696094B2 true JP3696094B2 (ja) 2005-09-14

Family

ID=26381454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010179A Expired - Lifetime JP3696094B2 (ja) 1991-03-07 2001-01-18 受光モジュ−ル

Country Status (1)

Country Link
JP (1) JP3696094B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701055B (zh) * 2020-12-22 2022-04-22 杰群电子科技(东莞)有限公司 一种埋置元件的封装方法及封装结构

Also Published As

Publication number Publication date
JP2001281055A (ja) 2001-10-10

Similar Documents

Publication Publication Date Title
US4318115A (en) Dual junction photoelectric semiconductor device
US5291054A (en) Light receiving module for converting light signal to electric signal
JP3696094B2 (ja) 受光モジュ−ル
JP3696177B2 (ja) 光リモコン用受光モジュール
JP3696178B2 (ja) 光リモコン用受光モジュール
JP3177287B2 (ja) 受光モジュ−ル
JP3516342B2 (ja) 光リモコン用受光モジュ−ル
US6989522B2 (en) Light-receiving module and light-receiving device having malfunction preventing structure
JP2998646B2 (ja) 受光演算素子
JP3583815B2 (ja) 受光素子
JPH06163977A (ja) フォトカプラ
JP3497977B2 (ja) 受光素子およびこれを用いた光結合装置
JP2003318420A (ja) 受光モジュ−ル
JPH02137275A (ja) ホトカプラ
JP2003332594A (ja) リードフレーム及びそれを備える受光モジュ−ル
JP4036850B2 (ja) 受光モジュール
JP3021952B2 (ja) 受光素子
JP2770810B2 (ja) 受光素子
JP3594418B6 (ja) 受光素子
JPS60177685A (ja) 半導体装置
JP3609544B6 (ja) 受光装置
JP2661629B2 (ja) 集積化受光素子
JP3594418B2 (ja) 受光素子
JP3609544B2 (ja) 受光装置
JP3086514B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050628

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RVTR Cancellation due to determination of trial for invalidation
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5