JP3497977B2 - 受光素子およびこれを用いた光結合装置 - Google Patents
受光素子およびこれを用いた光結合装置Info
- Publication number
- JP3497977B2 JP3497977B2 JP29390497A JP29390497A JP3497977B2 JP 3497977 B2 JP3497977 B2 JP 3497977B2 JP 29390497 A JP29390497 A JP 29390497A JP 29390497 A JP29390497 A JP 29390497A JP 3497977 B2 JP3497977 B2 JP 3497977B2
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- light
- layer
- light receiving
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フォトカプラ等の
光結合装置における受光素子の構造に関する。
光結合装置における受光素子の構造に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来
より、光結合装置（例えば、フォトカプラ）において、
受光素子と発光素子との間に急峻なパルス電圧が印加さ
れると、受光素子が誤動作する現象はよく知られてい
る。
より、光結合装置（例えば、フォトカプラ）において、
受光素子と発光素子との間に急峻なパルス電圧が印加さ
れると、受光素子が誤動作する現象はよく知られてい
る。
【０００３】図１０は、フォトカプラ１において、発光
素子２と受光素子３との間に急峻なパルス電圧Ｖ（傾き
ｄＶ／ｄｔ）が印加された場合の等価回路を示す図であ
る。このようなパルス電圧Ｖの印加により、 ｉ＝（ｄＶ／ｄｔ）・Ｃf で表される変位電流ｉが発生する。上式右辺にあるＣf
は、発光素子２、受光素子３間の浮遊容量による静電カ
ップリングを示し、これが変位電流ｉに対して大きく影
響し、受光素子３の誤動作の原因となっている。なお、
図中、Ｖccは電源電圧、Ｒは負荷抵抗、Ｖnpは受光素子
の出力を示す。
素子２と受光素子３との間に急峻なパルス電圧Ｖ（傾き
ｄＶ／ｄｔ）が印加された場合の等価回路を示す図であ
る。このようなパルス電圧Ｖの印加により、 ｉ＝（ｄＶ／ｄｔ）・Ｃf で表される変位電流ｉが発生する。上式右辺にあるＣf
は、発光素子２、受光素子３間の浮遊容量による静電カ
ップリングを示し、これが変位電流ｉに対して大きく影
響し、受光素子３の誤動作の原因となっている。なお、
図中、Ｖccは電源電圧、Ｒは負荷抵抗、Ｖnpは受光素子
の出力を示す。
【０００４】受光素子３として、フォトダイオード部と
光電流の増幅および信号処理用のバイポーラＩＣ部（集
積回路）とを一体化した光学的ＩＣにおいては、上記の
静電カップリングＣfによる影響はフォトダイオード部
において特に大きい。
光電流の増幅および信号処理用のバイポーラＩＣ部（集
積回路）とを一体化した光学的ＩＣにおいては、上記の
静電カップリングＣfによる影響はフォトダイオード部
において特に大きい。
【０００５】そこで、本願出願人は、特公昭６３−２９
４２６号公報において、受光素子の構造に改良を加え、
上記静電カップリングＣfの影響を低減する技術を提案
している。
４２６号公報において、受光素子の構造に改良を加え、
上記静電カップリングＣfの影響を低減する技術を提案
している。
【０００６】図１１は、上記公報に開示された受光素子
３の断面構造を示す図である。簡単に説明すると、この
受光素子３は、Ｐ型基板４およびＰ+型アイソレーショ
ン領域５とＰ型基板４の上に形成されたＮ型エピタキシ
ャル層６とからなる第１のＰ−Ｎ接合、およびＮ型エピ
タキシャル層６とこの上に形成された拡散層としてのＰ
型延在領域７とからなる第２のＰ−Ｎ接合を有してい
る。
３の断面構造を示す図である。簡単に説明すると、この
受光素子３は、Ｐ型基板４およびＰ+型アイソレーショ
ン領域５とＰ型基板４の上に形成されたＮ型エピタキシ
ャル層６とからなる第１のＰ−Ｎ接合、およびＮ型エピ
タキシャル層６とこの上に形成された拡散層としてのＰ
型延在領域７とからなる第２のＰ−Ｎ接合を有してい
る。
【０００７】Ｐ型延在領域７およびＰ+型アイソレーシ
ョン領域５の上には、それらを跨ぐようにアノード電極
８が形成されている。Ｐ型延在領域７の一部は、アノー
ド電極８と接続されている。アノード電極８は、このフ
ォトダイオード部に接続された図示しないバイポーラＩ
Ｃ部のグランドとつながれている。また、Ｎ型エピタキ
シャル層６の上には、Ｎ型エピタキシャル層６の電極取
り出し部分であるＮ+型コンタクト部９が形成され、こ
のＮ+型コンタクト部９の上にカソード電極１０が形成
されている。
ョン領域５の上には、それらを跨ぐようにアノード電極
８が形成されている。Ｐ型延在領域７の一部は、アノー
ド電極８と接続されている。アノード電極８は、このフ
ォトダイオード部に接続された図示しないバイポーラＩ
Ｃ部のグランドとつながれている。また、Ｎ型エピタキ
シャル層６の上には、Ｎ型エピタキシャル層６の電極取
り出し部分であるＮ+型コンタクト部９が形成され、こ
のＮ+型コンタクト部９の上にカソード電極１０が形成
されている。
【０００８】なお、図中、１１は反射防止用のＳiＯ2膜
を示し、１２はポリイミド樹脂、ＳiＯ2、リンガラス等
からなる絶縁層を示す。また、１３はアルミニウム等か
らなる金属配線層であり、この金属配線層１３はグラン
ドあるいは電源等に接続され、フォトダイオード部にお
ける静電シールドを果たしている。
を示し、１２はポリイミド樹脂、ＳiＯ2、リンガラス等
からなる絶縁層を示す。また、１３はアルミニウム等か
らなる金属配線層であり、この金属配線層１３はグラン
ドあるいは電源等に接続され、フォトダイオード部にお
ける静電シールドを果たしている。
【０００９】この構造によれば、Ｎ型エピタキシャル層
６の上面はグランドに接続されたＰ型延在領域７によっ
てほとんど覆われている。そのため、急峻なパルス電圧
の印加によるノイズ信号がこのＰ型延在領域７によって
シールドされることになり、フォトダイオード部に対す
る静電カップリングＣfの影響を低減することができ
る。したがって、上述した変位電流ｉの発生を抑えるこ
とができ、受光素子３の誤動作を防止することができ
る。
６の上面はグランドに接続されたＰ型延在領域７によっ
てほとんど覆われている。そのため、急峻なパルス電圧
の印加によるノイズ信号がこのＰ型延在領域７によって
シールドされることになり、フォトダイオード部に対す
る静電カップリングＣfの影響を低減することができ
る。したがって、上述した変位電流ｉの発生を抑えるこ
とができ、受光素子３の誤動作を防止することができ
る。
【００１０】このフォトダイオード部では、通常、ノイ
ズ信号はＰ型延在領域７でシールドされ、Ｐ型延在領域
７からグランドに接続されたアノード電極８に流れる。
しかし、このＰ型延在領域７は左右方向に細長い構造で
あるので、そのインピーダンスは大きい。そのため、ノ
イズ信号は、Ｐ型延在領域７からアノード電極８に流れ
るよりは、むしろインピーダンスの小さい経路である、
Ｐ型延在領域７からＮ型エピタキシャル層６、Ｎ+型コ
ンタクト部９を経てカソード電極１０に至る経路を通じ
て流れる場合がある。その結果、バイポーラＩＣ部でノ
イズ信号が増幅、処理され、受光素子３の出力Ｖnpにノ
イズ信号の影響が現れることがある。
ズ信号はＰ型延在領域７でシールドされ、Ｐ型延在領域
７からグランドに接続されたアノード電極８に流れる。
しかし、このＰ型延在領域７は左右方向に細長い構造で
あるので、そのインピーダンスは大きい。そのため、ノ
イズ信号は、Ｐ型延在領域７からアノード電極８に流れ
るよりは、むしろインピーダンスの小さい経路である、
Ｐ型延在領域７からＮ型エピタキシャル層６、Ｎ+型コ
ンタクト部９を経てカソード電極１０に至る経路を通じ
て流れる場合がある。その結果、バイポーラＩＣ部でノ
イズ信号が増幅、処理され、受光素子３の出力Ｖnpにノ
イズ信号の影響が現れることがある。
【００１１】図１２は、フォトダイオード部のインピー
ダンスに関する等価回路（分布定数回路）である。ここ
で、アノード電極８に接続されるＰ型延在領域７のイン
ピーダンスをＺ、Ｐ型延在領域７とＮ型エピタキシャル
層６との間の静電容量をＣ6-7、角周波数をωとすれ
ば、インピーダンスＺは、Ｐ型延在領域７からＮ型エピ
タキシャル層６を経てカソード電極１０に達する経路の
インピーダンス１／（ωＣ6-7）より大きい。そのた
め、ノイズ信号は、アノード電極８に流れずにＰ型延在
領域７からＮ型エピタキシャル層６を通りカソード電極
１０へ流れることになる。
ダンスに関する等価回路（分布定数回路）である。ここ
で、アノード電極８に接続されるＰ型延在領域７のイン
ピーダンスをＺ、Ｐ型延在領域７とＮ型エピタキシャル
層６との間の静電容量をＣ6-7、角周波数をωとすれ
ば、インピーダンスＺは、Ｐ型延在領域７からＮ型エピ
タキシャル層６を経てカソード電極１０に達する経路の
インピーダンス１／（ωＣ6-7）より大きい。そのた
め、ノイズ信号は、アノード電極８に流れずにＰ型延在
領域７からＮ型エピタキシャル層６を通りカソード電極
１０へ流れることになる。
【００１２】そこで、Ｐ型延在領域７の面積を減らし拡
散経路を短かくすることで、Ｐ型延在領域７のインピー
ダンスＺを小さくすることが考えられる。しかし、そう
すると、フォトダイオード部の入光面の面積も減るので
入光量が低減し、バイポーラＩＣ部へ入力される信号の
大きさが低下してしまうという問題を生じる。
散経路を短かくすることで、Ｐ型延在領域７のインピー
ダンスＺを小さくすることが考えられる。しかし、そう
すると、フォトダイオード部の入光面の面積も減るので
入光量が低減し、バイポーラＩＣ部へ入力される信号の
大きさが低下してしまうという問題を生じる。
【００１３】本発明は、上記問題点に鑑み、入光量を低
減させることなく、急峻なパルス電圧の印加によるノイ
ズ信号の影響を抑えた受光素子の提供を目的とする。
減させることなく、急峻なパルス電圧の印加によるノイ
ズ信号の影響を抑えた受光素子の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明による課題解決手
段は、基板とこの上に形成されたエピタキシャル層とか
らなる第１のＰ−Ｎ接合、およびエピタキシャル層とこ
の上に形成されかつグランドに接続された延在領域とか
らなる第２のＰ−Ｎ接合を有し、延在領域の上面にこれ
と電気的に接続されノイズ信号をシールドするための導
電層が形成され、導電層はグランドに接続されたもので
ある。
段は、基板とこの上に形成されたエピタキシャル層とか
らなる第１のＰ−Ｎ接合、およびエピタキシャル層とこ
の上に形成されかつグランドに接続された延在領域とか
らなる第２のＰ−Ｎ接合を有し、延在領域の上面にこれ
と電気的に接続されノイズ信号をシールドするための導
電層が形成され、導電層はグランドに接続されたもので
ある。
【００１５】上記構成によれば、従来のように延在領域
のインピーダンスが大であっても、延在領域の上面にこ
れと電気的に接続された導電層によって、延在領域のイ
ンピーダンスを細分化することができ、急峻なパルス電
圧の印加によって生じたノイズ信号は、導電層を通じて
グランドに流れるので、受光素子に対するノイズ信号の
影響を抑えることができる。
のインピーダンスが大であっても、延在領域の上面にこ
れと電気的に接続された導電層によって、延在領域のイ
ンピーダンスを細分化することができ、急峻なパルス電
圧の印加によって生じたノイズ信号は、導電層を通じて
グランドに流れるので、受光素子に対するノイズ信号の
影響を抑えることができる。
【００１６】また、導電層がメッシュ状に形成されてお
れば、入光量は極端に低減されることなく、シールド効
果を得ることができる。
れば、入光量は極端に低減されることなく、シールド効
果を得ることができる。
【００１７】また、延在領域の上面に電極層が形成さ
れ、導電層が電極層と一体的に形成されておれば、一連
の製造工程において、導電層を電極層と同時に作製する
ことができる。そのため、導電層の作製のためだけの別
の工程を増やさなくてもよい。
れ、導電層が電極層と一体的に形成されておれば、一連
の製造工程において、導電層を電極層と同時に作製する
ことができる。そのため、導電層の作製のためだけの別
の工程を増やさなくてもよい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１９】図１は、本発明の一実施形態に係る受光素
子のフォトダイオード部の断面図である。受光素子３
は、フォトダイオード部と増幅、信号処理用のバイポー
ラＩＣ部とを一体化した光学的ＩＣとして用いられる場
合があるが、図１では、そのような場合のフォトダイオ
ード部の構造を示している。なお、同図においては、
「従来の技術」の欄で説明した図１１に示す構成と同じ
機能部分については同符号で示す。
子のフォトダイオード部の断面図である。受光素子３
は、フォトダイオード部と増幅、信号処理用のバイポー
ラＩＣ部とを一体化した光学的ＩＣとして用いられる場
合があるが、図１では、そのような場合のフォトダイオ
ード部の構造を示している。なお、同図においては、
「従来の技術」の欄で説明した図１１に示す構成と同じ
機能部分については同符号で示す。
【００２０】このフォトダイオード部では、Ｐ型基板４
の上にＮ型エピタキシャル層６が成長して形成されてい
る。Ｐ型基板４の上には、他の回路（例えば、バイポー
ラＩＣ部）と電気的に絶縁するためのＰ+型アイソレー
ション領域５が形成されている。Ｐ+型アイソレーショ
ン領域５は、Ｎ型エピタキシャル層６を覆うようにして
形成されている。このＰ型基板４およびＰ+型アイソレ
ーション領域５とＮ型エピタキシャル層６とで第１のＰ
−Ｎ接合を形成している。
の上にＮ型エピタキシャル層６が成長して形成されてい
る。Ｐ型基板４の上には、他の回路（例えば、バイポー
ラＩＣ部）と電気的に絶縁するためのＰ+型アイソレー
ション領域５が形成されている。Ｐ+型アイソレーショ
ン領域５は、Ｎ型エピタキシャル層６を覆うようにして
形成されている。このＰ型基板４およびＰ+型アイソレ
ーション領域５とＮ型エピタキシャル層６とで第１のＰ
−Ｎ接合を形成している。
【００２１】Ｎ型エピタキシャル層６の上には、Ｐ型延
在領域７が形成され、Ｎ型エピタキシャル層６とこのＰ
型延在領域７とで第２のＰ−Ｎ接合を形成している。
在領域７が形成され、Ｎ型エピタキシャル層６とこのＰ
型延在領域７とで第２のＰ−Ｎ接合を形成している。
【００２２】Ｐ型延在領域７およびＰ+型アイソレーシ
ョン領域５の上には、それらを跨ぐようにアルミニウム
等からなるアノード電極８が形成されている。Ｐ型延在
領域７の一部は、アノード電極８と接続されている。ア
ノード電極８は、バイポーラＩＣ部のグランドと接続さ
れている。したがって、Ｐ型延在領域７もグランドにつ
ながることになる。
ョン領域５の上には、それらを跨ぐようにアルミニウム
等からなるアノード電極８が形成されている。Ｐ型延在
領域７の一部は、アノード電極８と接続されている。ア
ノード電極８は、バイポーラＩＣ部のグランドと接続さ
れている。したがって、Ｐ型延在領域７もグランドにつ
ながることになる。
【００２３】また、Ｎ型エピタキシャル層６の上には、
この電極取り出し部分であるＮ+型コンタクト部９が形
成され、このＮ+型コンタクト部９の上にアルミニウム
等からなるカソード電極１０が形成されている。
この電極取り出し部分であるＮ+型コンタクト部９が形
成され、このＮ+型コンタクト部９の上にアルミニウム
等からなるカソード電極１０が形成されている。
【００２４】図２は、フォトダイオード部の等価回路で
ある。上記構成により、第１のＰ−Ｎ接合からなる第１
のフォトダイオード２１と、第２のＰ−Ｎ接合からなる
第２のフォトダイオード２２とは並列に接続される。こ
のように、Ｐ−Ｎ接合、すなわちフォトダイオード２
１，２２を並列に接続すると、フォトダイオード部の光
の感度を増加させる上で有用であるという利点がある。
ある。上記構成により、第１のＰ−Ｎ接合からなる第１
のフォトダイオード２１と、第２のＰ−Ｎ接合からなる
第２のフォトダイオード２２とは並列に接続される。こ
のように、Ｐ−Ｎ接合、すなわちフォトダイオード２
１，２２を並列に接続すると、フォトダイオード部の光
の感度を増加させる上で有用であるという利点がある。
【００２５】そして、Ｐ型延在領域７の上面に、ノイズ
信号をシールドするための導電層２３が形成されてい
る。導電層２３は、抵抗の小さい材料、例えば、アルミ
ニウムからなる。図３は、上記導電層２３の配線パター
ンを示す図である。図３に示すように、導電層２３はメ
ッシュ状に形成され、アノード電極８に接続されてい
る。このように、メッシュ状に形成されれば、受光素子
３の入光量が極端に減じることを防止できる。なお、導
電層２３は、アルミニウムに限らず、銅、銀等の導電性
金属であればよい。
信号をシールドするための導電層２３が形成されてい
る。導電層２３は、抵抗の小さい材料、例えば、アルミ
ニウムからなる。図３は、上記導電層２３の配線パター
ンを示す図である。図３に示すように、導電層２３はメ
ッシュ状に形成され、アノード電極８に接続されてい
る。このように、メッシュ状に形成されれば、受光素子
３の入光量が極端に減じることを防止できる。なお、導
電層２３は、アルミニウムに限らず、銅、銀等の導電性
金属であればよい。
【００２６】図４は、フォトダイオード部のインピーダ
ンスに関する等価回路（分布定数回路）である。ここ
で、図１２（「発明が解決しようとする課題」の欄参
照）で示したＰ型延在領域７のインピーダンスＺは、導
電層２３がＰ型延在領域７の上面に形成されることによ
って細分化される。そのため、Ｐ型延在領域７の細分化
されたインピーダンスＺ′は、Ｐ型延在領域７からＮ型
エピタキシャル層６を経てカソード電極１０に通じる経
路のインピーダンス１／（ωＣ6-7）より小さい。した
がって、ノイズ信号は、Ｐ型延在領域７からＮ型エピタ
キシャル層６を経てカソード電極１０に通じる経路より
もインピーダンスのより小さい、Ｐ型延在領域７から導
電層２３を通りグランドに至る経路を流れることにな
る。
ンスに関する等価回路（分布定数回路）である。ここ
で、図１２（「発明が解決しようとする課題」の欄参
照）で示したＰ型延在領域７のインピーダンスＺは、導
電層２３がＰ型延在領域７の上面に形成されることによ
って細分化される。そのため、Ｐ型延在領域７の細分化
されたインピーダンスＺ′は、Ｐ型延在領域７からＮ型
エピタキシャル層６を経てカソード電極１０に通じる経
路のインピーダンス１／（ωＣ6-7）より小さい。した
がって、ノイズ信号は、Ｐ型延在領域７からＮ型エピタ
キシャル層６を経てカソード電極１０に通じる経路より
もインピーダンスのより小さい、Ｐ型延在領域７から導
電層２３を通りグランドに至る経路を流れることにな
る。
【００２７】このように、導電層２３によって、ノイズ
信号をシールドすることができ、ノイズ信号を実用上問
題ないレベルまで低減できる。そのため、静電カップリ
ングＣfのフォトダイオード部に対する影響を低減し、
受光素子３の誤動作を防止することができる。
信号をシールドすることができ、ノイズ信号を実用上問
題ないレベルまで低減できる。そのため、静電カップリ
ングＣfのフォトダイオード部に対する影響を低減し、
受光素子３の誤動作を防止することができる。
【００２８】また、上記導電層２３を形成することによ
り、導電層２３と発光素子２との間の電気力線Ｐは、図
５に示すように広がり、静電シールド効果が得られる。
り、導電層２３と発光素子２との間の電気力線Ｐは、図
５に示すように広がり、静電シールド効果が得られる。
【００２９】また、図３に示す導電層２３の配線パター
ンは、図６に示すように、より細かなメッシュ状に形成
することもできる。このようにすれば、光の入光量をほ
ぼ維持したままで、より高いシールド効果を得ることが
できる。また、メッシュを構成する配線パターンは等間
隔に配されるだけでなく、図７に示すように、カソード
電極１０側が密になるように配されてもよい。このよう
にすれば、ノイズ信号はカソード電極１０側に一層流れ
にくくなるという利点がある。
ンは、図６に示すように、より細かなメッシュ状に形成
することもできる。このようにすれば、光の入光量をほ
ぼ維持したままで、より高いシールド効果を得ることが
できる。また、メッシュを構成する配線パターンは等間
隔に配されるだけでなく、図７に示すように、カソード
電極１０側が密になるように配されてもよい。このよう
にすれば、ノイズ信号はカソード電極１０側に一層流れ
にくくなるという利点がある。
【００３０】また、図３，６，７に示す配線パターンに
よると、導電層２３はアノード電極８に接続されている
ので、導電層２３はアノード電極８と一体的に形成する
ことができる。すなわち、一連の製造工程において、導
電層２３はアノード電極８と同時に作製することができ
る。したがって、従来、用いられていたマスクパターン
を変更するだけで、容易に導電層２３を作製でき、新た
に工程を増やす必要がない。
よると、導電層２３はアノード電極８に接続されている
ので、導電層２３はアノード電極８と一体的に形成する
ことができる。すなわち、一連の製造工程において、導
電層２３はアノード電極８と同時に作製することができ
る。したがって、従来、用いられていたマスクパターン
を変更するだけで、容易に導電層２３を作製でき、新た
に工程を増やす必要がない。
【００３１】図８は、上述したようなフォトダイオード
部を有する受光素子３を光結合装置１に適用した場合の
その断面図である。これによると、搭載用リードフレー
ム３１上にペースト等で搭載された受光素子３は、搭載
用リードフレーム３２上に搭載された発光素子２と対向
して配置されている。受光素子３および発光素子２は、
図示しない結線用リードフレームに金線３３によりそれ
ぞれワイヤボンディングされる。そして、各素子２，３
の間に透明シリコーン樹脂等のポッティング体３４によ
る光路体が設けられている。各素子２，３およびポッテ
ィング体３４の周囲は、遮光性エポキシ樹脂等からなる
遮光性モールド体３５で覆われている。このように、受
発光素子２，３は、１つのパッケージに封入されること
により、高い絶縁耐圧を有する光結合装置、例えば、フ
ォトカプラとして製品化される。
部を有する受光素子３を光結合装置１に適用した場合の
その断面図である。これによると、搭載用リードフレー
ム３１上にペースト等で搭載された受光素子３は、搭載
用リードフレーム３２上に搭載された発光素子２と対向
して配置されている。受光素子３および発光素子２は、
図示しない結線用リードフレームに金線３３によりそれ
ぞれワイヤボンディングされる。そして、各素子２，３
の間に透明シリコーン樹脂等のポッティング体３４によ
る光路体が設けられている。各素子２，３およびポッテ
ィング体３４の周囲は、遮光性エポキシ樹脂等からなる
遮光性モールド体３５で覆われている。このように、受
発光素子２，３は、１つのパッケージに封入されること
により、高い絶縁耐圧を有する光結合装置、例えば、フ
ォトカプラとして製品化される。
【００３２】また、図９に示すように、受発光素子２，
３は、図８の説明と同様にして各リードフレーム３１，
３２上に搭載されて対向して配置され、各素子２，３を
封止する透光性エポキシ樹脂等からなる透光性モールド
体３６によって光路体が設けられていてもよい。そし
て、透光性モールド体３６の周囲は、遮光性エポキシ樹
脂等からなる遮光性モールド体３７で覆われる。
３は、図８の説明と同様にして各リードフレーム３１，
３２上に搭載されて対向して配置され、各素子２，３を
封止する透光性エポキシ樹脂等からなる透光性モールド
体３６によって光路体が設けられていてもよい。そし
て、透光性モールド体３６の周囲は、遮光性エポキシ樹
脂等からなる遮光性モールド体３７で覆われる。
【００３３】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることができる。例えば、延
在領域の上に形成される導電層はメッシュ状に限らず、
入光量を減らさない程度で種々の模様に形成されてもよ
い。
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることができる。例えば、延
在領域の上に形成される導電層はメッシュ状に限らず、
入光量を減らさない程度で種々の模様に形成されてもよ
い。
【００３４】また、上記実施形態では、フォトダイオー
ド部とバイポーラＩＣ部とを一体化した受光素子につい
て説明したが、フォトダイオード部に代わり、フォトト
ランジスタまたはフォトサイリスタ等が用いられてもよ
い。
ド部とバイポーラＩＣ部とを一体化した受光素子につい
て説明したが、フォトダイオード部に代わり、フォトト
ランジスタまたはフォトサイリスタ等が用いられてもよ
い。
【００３５】また、受光素子は一体化されたものに限ら
ず、フォトダイオード部と、バイポーラＩＣ部とを別々
に２チップにして構成されたものであってもよい。さら
に、上述した受光素子の構造をフォトカプラに適用する
だけでなく、例えば、フォトインタラプタのように発光
素子および受光素子の間に遮蔽物を通過させるようにし
た構造のものに適用してもよい。
ず、フォトダイオード部と、バイポーラＩＣ部とを別々
に２チップにして構成されたものであってもよい。さら
に、上述した受光素子の構造をフォトカプラに適用する
だけでなく、例えば、フォトインタラプタのように発光
素子および受光素子の間に遮蔽物を通過させるようにし
た構造のものに適用してもよい。
【００３６】
【発明の効果】以上のように、この発明によると、グラ
ンドに接続された導電層が延在領域の上面に形成されて
いるので、急峻なパルス電圧の印加によって生じるノイ
ズ信号は、導電層を通じてグランドに流れる。そのた
め、静電カップリングの影響を抑制でき、誤動作をなく
した信頼性の高い受光素子を提供することができる。
ンドに接続された導電層が延在領域の上面に形成されて
いるので、急峻なパルス電圧の印加によって生じるノイ
ズ信号は、導電層を通じてグランドに流れる。そのた
め、静電カップリングの影響を抑制でき、誤動作をなく
した信頼性の高い受光素子を提供することができる。
【００３７】また、導電層が、メッシュ状に形成されて
おれば、入光量が極端に低減されることなくシールド効
果を得ることができる。
おれば、入光量が極端に低減されることなくシールド効
果を得ることができる。
【００３８】また、導電層が、電極層と一体的に形成さ
れておれば、導電層を電極層と同時に形成することがで
きるので、導電層のためだけの作業工程を増やさずに、
受光素子を製造することができる。そのため、作業時間
の短縮化を図ることができる。
れておれば、導電層を電極層と同時に形成することがで
きるので、導電層のためだけの作業工程を増やさずに、
受光素子を製造することができる。そのため、作業時間
の短縮化を図ることができる。
【図１】本発明の一実施形態に係る受光素子の断面図
【図２】同じく受光素子の等価回路を示す図
【図３】導電層の平面図
【図４】受光素子の等価回路を示す図
【図５】発光素子と受光素子との間の電気力線を示す図
【図６】導電層の変形例を示す平面図
【図７】導電層の他の変形例を示す平面図
【図８】受光素子を用いた光結合装置の断面図
【図９】受光素子を用いた他の光結合装置の断面図
【図１０】受発光素子の間に急峻なパルス電圧が印加さ
れた場合の等価回路を示す図
れた場合の等価回路を示す図
【図１１】従来の受光素子の断面図
【図１２】従来の受光素子の等価回路を示す図
１ 光結合装置
３ 受光素子
４ Ｐ型基板
６ Ｎ型エピタキシャル層
７ Ｐ型延在領域
８ アノード電極
２３ 導電層
３４ ポッティング体
３５，３７ 遮光性モールド体
３６ 透光性モールド体
フロントページの続き
(56)参考文献 特開 平７−30143（ＪＰ，Ａ)
特開 昭59−92581（ＪＰ，Ａ)
特開 昭64−37061（ＪＰ，Ａ)
特開 平３−180077（ＪＰ，Ａ)
特開 昭59−96784（ＪＰ，Ａ)
特開 昭59−94476（ＪＰ，Ａ)
特開 平８−236804（ＪＰ，Ａ)
特開 昭57−128082（ＪＰ，Ａ)
実開 昭64−11557（ＪＰ，Ｕ)
実開 平５−13070（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 31/10 - 31/12
Claims (5)
- 【請求項１】 基板とこの上に形成されたエピタキシャ
ル層とからなる第１のＰ−Ｎ接合、および前記エピタキ
シャル層とこの上に形成されかつグランドに接続された
延在領域とからなる第２のＰ−Ｎ接合を有し、前記延在
領域の上面にこれと電気的に接続され前記延在領域のイ
ンピーダンスを細分化するための導電層が形成され、該
導電層は、グランドに接続され、前記延在領域からのノ
イズ信号をグランドに流すことを特徴とする受光素子。 - 【請求項２】 前記導電層は、メッシュ状に形成された
ことを特徴とする請求項１記載の受光素子。 - 【請求項３】 基板とこの上に形成されたエピタキシャ
ル層とからなる第１のＰ−Ｎ接合、および前記エピタキ
シャル層とこの上に形成されかつグランドに接続された
延在領域とからなる第２のＰ−Ｎ接合を有し、前記延在
領域の上面にグランドに接続されたアノード電極層が形
成され、前記エピタキシャル層の上にカソード電極が形
成され、前記延在領域の上面にこれと電気的に接続され
前記延在領域のインピーダンスを細分化するための導電
層が形成され、メッシュ状に形成された前記導電層は、
前記アノード電極層に接続され、前記メッシュを構成す
る配線パターンの間隔は、前記カソード電極側が密とさ
れたことを特徴とする受光素子。 - 【請求項４】 前記導電層は前記電極層と一体的に形成
されたことを特徴とする請求項１、２または３記載の受
光素子。 - 【請求項５】 請求項１〜４のいずれかに記載の受光素
子は、発光素子と対向して配置され、前記各素子の間に
透光体が設けられ、前記各素子および透光体が遮光体で
覆われたことを特徴とする光結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29390497A JP3497977B2 (ja) | 1997-10-27 | 1997-10-27 | 受光素子およびこれを用いた光結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29390497A JP3497977B2 (ja) | 1997-10-27 | 1997-10-27 | 受光素子およびこれを用いた光結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135824A JPH11135824A (ja) | 1999-05-21 |
| JP3497977B2 true JP3497977B2 (ja) | 2004-02-16 |
Family
ID=17800664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29390497A Expired - Fee Related JP3497977B2 (ja) | 1997-10-27 | 1997-10-27 | 受光素子およびこれを用いた光結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3497977B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318437A (ja) * | 2002-04-25 | 2003-11-07 | Sharp Corp | 半導体受光装置およびそれを用いた電子機器装置 |
| JP2009033378A (ja) * | 2007-07-26 | 2009-02-12 | Panasonic Corp | 光受信装置 |
| JP5956968B2 (ja) | 2013-09-13 | 2016-07-27 | 株式会社東芝 | 受光素子および光結合型信号絶縁装置 |
| CN114784131B (zh) * | 2022-04-11 | 2023-05-16 | 西安微电子技术研究所 | 一种光敏二极管、一种光敏运放电路及一种光敏芯片 |
-
1997
- 1997-10-27 JP JP29390497A patent/JP3497977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135824A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318115A (en) | Dual junction photoelectric semiconductor device | |
| JPH05110048A (ja) | 光−電子集積回路 | |
| JP3497977B2 (ja) | 受光素子およびこれを用いた光結合装置 | |
| JP7206489B2 (ja) | 光学モジュール及び光学式エンコーダ | |
| KR100698350B1 (ko) | 수광소자 및 그것을 구비한 광반도체장치 | |
| US6989522B2 (en) | Light-receiving module and light-receiving device having malfunction preventing structure | |
| JPH06163977A (ja) | フォトカプラ | |
| JPH07120761B2 (ja) | 受光素子内蔵型半導体集積回路 | |
| JPH10270742A (ja) | フォトダイオード | |
| JP2002217448A (ja) | 半導体光照度センサ | |
| JPH02137275A (ja) | ホトカプラ | |
| JP3831639B2 (ja) | 受光素子及び受光モジュール | |
| US20220208824A1 (en) | Optoelectronic device, photonic detector and method of producing an optoelectronic device | |
| JPS5996784A (ja) | 光結合半導体装置 | |
| JP3696177B2 (ja) | 光リモコン用受光モジュール | |
| JPH04106985A (ja) | ホトカプラ | |
| JP3696094B2 (ja) | 受光モジュ−ル | |
| JP3177287B2 (ja) | 受光モジュ−ル | |
| JPS5992581A (ja) | 光結合半導体装置 | |
| JPH0369173A (ja) | ホトカプラ | |
| JP3696178B2 (ja) | 光リモコン用受光モジュール | |
| JPH07335932A (ja) | 光学装置 | |
| JPH0730143A (ja) | 光結合半導体装置 | |
| JP2023124978A (ja) | 光センサ | |
| JPH05259501A (ja) | 光結合デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |