JPH11271712A - 液晶表示装置および位置検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 高画質で低消費電力かつ軽量薄型の座標入力
機能付き液晶表示装置を提供する。 【解決手段】液晶表示装置において、液晶層を挟持する
アレイ基板１１と対向基板１２とのギャップを保つため
のスペーサ１４と、圧電体２３などの圧力検出素子を重
なるように配設する。液晶パネルに印加された圧力によ
り、圧力検出素子が信号を出力し、この信号に基づいて
座標検出を行う。このような構成を採用することにより
従来問題となっていた表示品質の低下、位置検出精度の
低さ、または重量の増大などの問題を生ずることなく、
液晶表示装置に位置検出機能を付加することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示画面に位置検出
機能を内蔵した表示装置に関し、特に表示画面に位置検
出機能を内蔵した液晶表示装置に関する。また本発明は
位置検出装置に関し、特に表示装置との整合性の高い位
置検出装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置は高画質化、高精細
化が進められており、パーソナルコンピュータ用ディス
プレイなどの中小型ディスプレイとしてはブラウン管に
代わり主流になりつつある。また、最近は移動通信技術
の進歩により、液晶表示装置の携帯端末としての展開が
期待されている。

【０００３】携帯端末には、書込み用入力ペンまたは指
からの加圧点の座標の検出機能を備えることか望まし
い。現在このような入力方式として、透明な抵抗膜を２
枚対向させ、圧力印加により抵抗膜がショートすること
を利用した抵抗膜抵抗膜感圧方式が主流であり、この位
置検出デバイスを液晶表示装置における観測側に外付け
して用いている。

【０００４】このような位置検出デバイスの外付け方式
においては、以下のような問題点がある。まず、（１）
外付けした位置検出デバイスによる反射／吸収に由来す
る光ロスにより表示品質が低下したり、（２）外付した
位置検出デバイスでの反射により表示画像が２重像とな
るという問題がある。抵抗膜感圧方式における透明電極
／空気界面での反射は界面あたり５［％］程度であり、
基板および透明電極での吸収は５［％］程度である。し
たがって、光ロスは透過型液晶表示装置で（１−０．９
² ＝）２０［％］程度、反射型液晶表示装置では光路が
倍になるため（１−０．９⁴ ＝）３５［％］程度とな
る。このような光ロスをバックライトの輝度で補償する
ことも可能だが、その場合消費電力が増大してしまう。
反射型液晶表示では表示画面上に外付けした位置検出デ
バイスに起因する反射率不足により、画質が低下してし
まう。特に反射型液晶表示装置の場合もともと表示輝度
に制約があるため、この光ロスによる画質低下は大きな
問題となる。

【０００５】また位置検出デバイスを外付けした場合、
（３）位置検出デバイスと表示装置との張り合わせ精度
が十分に得ることが困難で、入力位置と液晶表示装置の
表示座標とにずれが生じてしまうという問題がある。外
付け方式においては、座標入力等を行う位置検出デバイ
スを表示装置に貼り合わせる工程を必要とするが、両装
置を精度良く貼りあわせることは難しく、表示位置と座
標入力位置とのズレを生じる原因となる。この位置ズレ
を解決するためには、個々の製品に対して回路的な補正
を施す必要があり、コストアップの原因となる。

【０００６】また、（４）位置検出デバイスの厚さに由
来する、入力位置・表示位置の視差ズレの問題もある。

【０００７】表示装置の表示画面と位置検出デバイスと
を互いに接して貼り合わせると、ギャップムラによる干
渉縞が発生して表示品質を著しく低下させてしまう。そ
のため、表示装置の表示画面と位置検出デバイスとの間
には１［ｍｍ］程度のギャップを設ける必要がある。そ
の結果、位置検出デバイスの座標検出面と表示装置の表
示画面との間には、位置検出デバイスの厚さにさらにギ
ャップの厚さを加えた分の距離が存在し、装置のユーザ
ー（観測者）の視線の方向によって表示位置と座標入力
位置とのズレ（パララックス）が生じてしまうという問
題がある。

【０００８】さらに、（５）外付けした位置検出デバイ
スにより、表示装置全体の厚さ、重量が大きくなってし
まうという問題もある。外付け抵抗膜感圧方式において
は、外付け部材の重量・厚さに加え、上述のギャップ分
の厚さか加わり、モジュールの軽量・薄膜化が困難にな
るという問題点がある。特に携帯型電子機器の場合に
は、重量、大きさの増大は可搬性を低下させてしまう。

【０００９】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、従来の外付け位置検出機能付き表示装置におけ
る上述の問題点を解決し、位置検出機能を付加すること
による画質低下のない、高い表示品質を備えた表示装置
を提供することを目的とする。また本発明は、位置ずれ
やパララックスのない、入力位置精度の高い位置検出機
能を備えた表示装置を提供することを目的とする。また
本発明は位置検出機能の付加による重量、大きさの増大
の少ない、軽量薄型で携帯用途にも適した表示装置を提
供することを目的とする。

【００１０】また本発明は消費電力の小さな位置検出機
能つき表示装置を提供することを目的とする。さらに本
発明は、生産性の高い構造を備えた位置検出機能つき表
示装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記した問題点は、いず
れも座標入力機能を例えば液晶セルのような表示装置自
体に内蔵させることにより解決することができる。しか
しながら、液晶表示装置はセルギャップ両端の電極の電
位差により表示状態をするため、従来の抵抗膜感圧（接
触）方式を単純に液晶セルに内蔵させることはできなか
った。本発明は以下に説明するような構成を採用するこ
とにより、座標入力機能を表示装置に内蔵させたもので
ある。

【００１２】前述のような課題を解決するため、本発明
は以下のような構成を備えている。本発明の液晶表示装
置は、第１の電極が配設された第１の基板と、第２の電
極が配設された第２の基板と、前記第１の基板と前記第
２の基板との間にマトリクス状に配設された柱状のスペ
ーサーと、前記スペーサーにより保持された前記第１の
基板と前記第２の基板との間隙に挟持された液晶層と、
前記第１の電極または前記第２の電極に表示信号電圧を
印加する手段と、前記第１の基板または前記第２の基板
の前記スペーサーと対向する領域に配設された圧力検出
素子と、前記圧力検出素子に圧力が加わった時、前記圧
力検出素子の出力信号に基づいて、前記圧力が加わった
圧力検出素子の位置を検出する手段、とを具備したこと
を特徴とする。

【００１３】また、第１の電極が配設された第１の基板
と、第２の電極が配設された第２の基板と、前記第１の
基板と前記第２の基板との間にマトリクス状に配設され
たスペーサと、前記第１の基板と前記第２の基板との間
に挟持された液晶層と、前記第１の電極と前記第２の電
極との間に表示信号に対応した電圧を印加する手段と、
前記第１の基板または前記第２の基板の前記スペーサー
と対向する領域に配設された圧力検出素子と、前記圧力
検出素子に圧力が加わった時、前記圧力検出素子の抵抗
変化または誘起電位に基づいて、前記圧力が加わった圧
力検出素子の位置を検出する手段、とを具備するように
してもよい。

【００１４】また、第１の領域と第２の領域とを有し、
前記第１の領域に第１の電極が配設された第１の基板
と、第１の領域と第２の領域とを有し、前記第１の領域
に第２の電極が配設された第２の基板と、前記第１の基
板の前記第２の領域および前記第２の基板の前記第２の
領域と対向するように、前記第１の基板と前記第２の基
板との間にマトリクス状に配設された柱状のスペーサ
と、前記スペーサにより保持された前記第１の基板と前
記第２の基板との間隙に挟持された液晶層と、前記第１
の電極または前記第２の電極に表示信号電圧を印加する
手段と、前記第１の基板の前記第２の領域または前記第
２の基板の前記第２の領域に配設された圧力検出素子
と、前記圧力検出素子に圧力が加わった時、前記圧力検
出素子の出力信号に基づいて、前記圧力が加わった圧力
検出素子の位置を検出する手段、とを具備するようにし
てもよい。

【００１５】液晶表示装置の表示領域の一部に圧力がか
かった場合、その圧力のほとんどはその領域に配設され
たスペーサが支えることか知られている。本発明は、こ
のスペーサ部への圧力集中を利用して、スペーサ部に設
けられた圧力検出素子により位置座標を検出するもので
ある。

【００１６】本発明は、アクティブマトリクス型の液晶
表示装置に適用するようにしてもよいし、単純マトリク
ス型の液晶表示装置に適用するようにしてもよい。

【００１７】またアクティブマトリクス型液晶表示装置
の場合、走査線駆動回路から走査線へ走査信号が、信号
線駆動回路から信号線へは表示信号が印加される。そし
て、各画素電極ごとに配設された例えば薄膜トランジス
タ、ＭＩＭなどの非線形スイッチング素子は走査信号に
よりオン、オフしオン状態のときに信号線に印加された
表示信号を選択して画素電極に印加する。

【００１８】また、柱状スペーサの高さを調整すること
により、液晶層の厚さ（セルギャップ）を、スペーサの
密度を調整することにより、スペーサ１個あたりにかか
る圧力範囲を最適化することが可能となる。スペーサー
を画素と重複しないようなかつ圧力検出素子と対応する
ような適切な位置に配設することができれば、柱状スペ
ーサ以外の例えば球状スペーサ等を用いるようにしても
よい。また、前記スペーサの少なくとも一部は圧電性材
料により構成されていてもよい。

【００１９】また、前記第１の基板または前記第２の基
板の前記圧力検出素子が配設された面に配設された抵抗
膜をさらに具備し、前記圧力検出素子の前記出力信号は
前記抵抗膜を介して検出するようにしてもよい。この場
合抵抗膜は、液晶表示素子の画素領域と重ならないよう
にパターニングするようにしてもよい。またいわゆるブ
ラックマトリクスと呼ばれる遮光膜と共用するようにし
てもよい。このような構成を採用することにより、抵抗
膜の吸収による光ロスや抵抗膜の電位の液晶表示への影
響を回避することができる。また抵抗膜として、液晶表
示装置にもともと存在するブラックマトリクスを用いる
ことにより、抵抗膜を別に形成する場合に比べ工程数が
削減し、生産性を向上することができる。

【００２０】圧力検出素子からの出力信号を抵抗膜を通
して出力することにより、抵抗または容量の加圧部から
の距離依存性を利用して、例えば画素領域の外周部など
基板の端部から出力される信号の比から位置座標を検出
するようにしてもよい。

【００２１】本発明の位置検出装置は、第１の基板と、
第２の基板と、前記第１の基板と前記第２の基板との間
にマトリクス状に配設された柱状のスペーサと、前記第
１の基板または前記第２の基板の前記スペーサーと対向
する領域に配設された圧力検出素子と、前記圧力検出素
子に圧力が加わった時、前記圧力検出素子の出力信号に
基づいて、前記圧力が加わった圧力検出素子の位置を検
出する手段とを具備したことを特徴とする。このような
構成を採用することにより本発明の位置検出装置は表示
装置との整合性を高めることができる。例えばスペーサ
により保持された第１の基板と第２の基板との間隙に液
晶組成物を配設し、第１の基板または第２の基板に電極
を配設して液晶層の電気−光学応答を制御するようにす
れば、表示品質を損ねることなく、かつ表示装置の大き
さをコンパクトに保ちながら位置検出機能と表示機能と
を両立することができる。また例えば、スペーサにより
保持された第１の基板と第２の基板との間隙に電界効果
型冷陰極をアレイ状に配設してフィールドエミッション
ディスプレイを構成するようにしてもよい。またプラズ
マアドレス型液晶表示装置に本発明を適用するようにし
てもよい。

【００２２】すなわち本発明の液晶表示装置は、圧力検
出素子をスペーサとが対向するように配設した液晶表示
装置である。

【００２３】第１の電極パターンが配設された第１の基
板と、第２の電極パターン配設された第２の基板と、前
記第１の基板と第２の基板との間に挟持された液晶層
と、前記第１の電極または前記第２の電極に表示信号電
圧を印加する手段と、前記第１の基板と前記第２の基板
との間に前記液晶層の厚さを保持するように挟持された
スペーサとを有する液晶表示装置において、前記第１の
基板あるいは前記第２の基板のいずれか一方または前記
第１の基板と前記第２の基板間に配設された圧力検出素
子とを具備し、前記圧力検出素子と前記スペーサが対向
させたものである。また前記スペーサの一部が圧力検出
素子からなり、前記液晶表示装置の観測側から前記液晶
表示装置の表示領域の一部に圧力を加えることにより、
前記表示領域における前記圧力を加えた位置近傍の前記
圧力検出素子に圧力が印加され、前記圧力検出素子から
の出力信号に基づいて圧力が印加された位置を検出する
手段を備えたものである。 また、前記第１の基板ある
いは前記第２の基板の少なくとも一方に配設された抵抗
膜を具備し、前記抵抗膜の一部と前記圧力検出素子が対
向しており、前記抵抗膜と前記第１の電極および第２の
電極の少なくとも一方が電気的に絶縁されており）、前
記圧力検出素子からの出力信号が、前記抵抗膜を介して
前記液晶表示装置の非表示領域で電気信号として出力さ
れるようにしてもよい。

【００２４】このような圧力検出素子としては、例え
ば、圧力により表面電荷を発生する圧電体を用い、前記
電気信号として電流または電荷量を用いて位置を検出す
るようにしてもよい。圧電体とは、圧力を加えたときに
表面電荷を発生するものである。圧電定数（ｄ₃₃）と発
生する電荷（Ｑ）には圧電体に加わる力をＦとすると、
以下の関係がある。 Ｑ＝ｄ₃₃×Ｆ ［Ｃ］ したがって、この電荷を利用して位置検出を行うことが
できる。例えば、電荷は電流の時間積分により検出する
ようにしてもよい。圧電体の面積は、上式にもとづき、
適切な電荷量が得られるように調節するようにすればよ
い。

【００２５】また、圧力検出素子として、例えば圧力に
より電気抵抗が変化する感圧体を用い、前記電気信号と
して電流または電圧を用いて位置を検出するようにして
もよい。 感圧体とは、ここでは圧力を加えたときに抵
抗が変化する素子をいう。感圧体としては、例えば絶縁
性材料に導電性の微粒子を分散したものを用いるように
してもよい。圧力により導電性の微粒子同士か接触する
ことにより、抵抗か大きく変化する。すなわち、理想的
には圧力印加により絶縁状態から導通状態への変化か起
こる。したがって、この感圧体に圧力を印加することに
よる抵抗変化（ＯＮ／ＯＦＦ）を利用して位置検出を行
うようにすればよい。また感圧体の面積・厚さは、適切
なＯＮ／ＯＦＦ比が得られる圧力が加わるように調節す
るようにすればよい。

【００２６】さらに前記圧力検出素子を、圧電体がゲー
トに電気的に接続されたトランジスタから構成し、前記
電気信号として電流または電圧を用いて位置を検出する
ようにすればよい。例えばＴＦＴのゲート電極に接続さ
れた圧電体に圧力を印加することにより、ゲート電圧を
変化させて、ソース・ドレイン間の抵抗のＯＮ／ＯＦＦ
制御を行い、位置検出を行うようにしてもよい。適切な
ＯＮ／ＯＦＦマージンを確保するために、圧電体の面積
・厚さ、およひ圧電ゲートに印加するバイアス電圧を調
整するようにしてもよい。

【００２７】また第１の電極（画素電極）がマトリクス
状に配設されたスイッチング素子に電気的に結合されて
おり、前記第２の電極が液晶駆動用の共通（コモン）電
極であり、前記圧力検出素子を介して前記抵抗膜に電気
的に結合された位置検出用の対向電極を具備し、前記液
晶駆動用の共通電極と前記位置検出用の対向電極とを電
気的に導通させるようにしてもよい。例えば液晶表示装
置にもともと存在する共通（コモン）電極と、表面分割
型の位置検出素子のバイアス電極とを同電位とすること
により、両者のカップリングに由来するノイズを低減す
ることができる。またバイアス電極を別に形成する場合
に比べ工程数を削減し、生産性を向上することもでき
る。

【００２８】ここで本発明の液晶表示装置および位置検
出装置におけるスペーサの設計方法について説明する。

【００２９】液晶セルに加圧した場合、圧力のほとんど
はスペーサが支える。スペーサ密度ｎ［個／ｃｍ² ］の
セルに、Ｎ［Ｎ／ｃｍ² ］の力を加えた場合、スペーサ
１個あたりに加わる力はＮ／ｎ［Ｎ／個］となる。

【００３０】柱状のスペーサは、例えばレジストの塗
布、露光、現像、ベーク等の一連のフォトエッチングプ
ロセスにより形成することができる。また、露光の際の
マスクパターンにより、スペーサの２次的な形状・密度
・位置を制御するようにしてもよい。スペーサの配設密
度により、スペーサ１個あたりにかかる圧力範囲を最適
化することができる。

【００３１】スペーサの配設位置と圧電体の配設位置を
重複させるか、スペーサ自体を圧電体により構成する場
合、スペーサー１個の両端に発生する電荷量（Ｑ）は以
下のように計算される。 Ｑ＝ｄ₃₃×Ｎ÷ｎ ［Ｃ］ 書込み用入力ペンまたは指を用いて加圧を行う場合、常
識的な圧力はＮ＝０．１〜１［ｋｇ／ｃｍ² ］＝９．８
〜９８［Ｎ／ｃｍ² ］である。この値と、用いる圧電材
料の圧電定数（ｄ₃₃）、出力信号の検出方法や、そのＳ
／Ｎ設定等により、最適なスペーサ密度を設定するよう
にしればよい。

【００３２】スペーサ位置に感圧体があるか、スペーサ
自体が感圧体の場合も、感圧体の抵抗の圧力依存性から
同様に最適なスペーサの配設密度を設定するようにすれ
ばよい。

【００３３】次に、本発明の液晶表示装置または表示装
置における抵抗膜の設計方法について説明する。

【００３４】本発明においては、圧電体または感圧体と
抵抗膜とが接触するように配設されている。図９は液晶
セルと抵抗膜との関係を説明するための図である。抵抗
膜１は圧電体または感圧体が配設された第１の基板と第
２の基板とからなる液晶セル２の片面（図９（ａ））に
形成されていてもよいし、両面（図９（ｂ））に形成さ
れていてもよい。片面に形成する場合には、もう一方を
抵抗膜１に比べ十分抵抗の低いバイアス印加用電極とす
ることが有効である（図９（ａ））。ベタの抵抗膜を用
いる場合、周辺部に抵抗膜に比べ十分抵抗の低い信号取
り出し電極３を設け、そこから出力信号を得ることが有
効である（図９（ａ）、図９（ｂ））。表面分割型の場
合は抵抗膜の４辺に（図９（ａ））、両面分割型の抵抗
膜あたり２辺づつに（図９（ｂ））信号取り出し電極３
を設けることが有効である。さらに、信号取り出し電極
３間の干渉を低減する目的で、信号取り出し電極３の形
状を変形するようにしてもよい。

【００３５】また、例えば画素領域と相補的なパターン
等にパターニングされた抵抗膜を用いる場合について
も、抵抗膜２は液晶セルの片面（図１１（ａ））に形成
されていても両面（図１１（ｂ））に形成されていても
よい。片面に形成する場合には、もう一方を抵抗膜に比
べ十分抵抗の低いバイアス印加用電極とすることが有効
である（図１１（ａ））。バイアス印加用の電極もパタ
ーニングされていても構わない。ただしこの場合には、
圧電体または感圧体のある部分にバイアス印加用の電極
が残っていることが必要である。抵抗膜を両面に形成す
る場合も、両面がストライプ上に互いに直交するように
パターニングされていても（図１１（ｂ））、片面のみ
がパターニングされ、残る片面がベタ膜であっても構わ
ない。両面がストライプ上に互いに直交するようにパタ
ーニングされている場合には、その交点の部分に圧電体
または感圧体を配設するようにすればよい。抵抗膜をス
トライプ上にパターニングする場合は、ストライプ電極
からの出力をそのまま出力信号として用いても、周辺部
に抵抗膜に比べ十分抵抗の低い信号取り出し用電極を設
け、そこから出力信号を得ても構わない。出力信号処理
回路のコスト低減のためには、周辺部に信号取り出し用
極３を設け、一括信号処理を行うことが望ましい（図１
１（ａ）、図１１（ｂ））。信号取り出し電極３は、表
面分割型の場合は抵抗膜の４辺に（図１１（ａ））、両
面分割型の抵抗膜あたり２辺づつに（図１１（ｂ））配
設される。抵抗膜の抵抗は、出力信号の検出方法・出力
範囲、Ｓ／Ｎ設定等により、最適設計するようにすれば
よい。

【００３６】また、抵抗膜２を液晶表示装置の非開口部
にのみ設置することにより、抵抗膜の吸収による光ロス
や、抵抗膜の電位の液晶表示への影響を回避することが
でき、表示品質を向上することができる。

【００３７】図１０は抵抗膜のパターンの例を概略的に
示す図である。抵抗膜３を黒色の遮光膜として、抵抗膜
３を液晶表示装置のブラックマトリクスとして形成する
ことにより、プロセスを削減してコスト低下を図る上で
有効である。

【００３８】また、表面分割型のバイアス電極をＴＦＴ
液晶表示装置のコモン電極電位とすることにより、コモ
ン電極とのカップリング容量に由来するノイズを低減す
ると共に、バイアス電極形成プロセスを削減してコスト
低下を図る上で有効てある。次に、本発明の位置検出機
能内蔵液晶表示装置おける座標算出方法について述べ
る。

【００３９】図１２は、圧力検出素子が圧電体からな
り、電荷量を検出する場合の座標算出方法の例を説明す
るための図である。圧電体に圧力を加えると、圧力が加
わった位置に表面電荷が誘起される。この電荷は抵抗膜
による抵抗Ｒと、容量Ｃとの積に比例した時定数で減衰
しつつ、両端の引き出し線から電流として出力される。
両端から出力される電流の積分値すなわち電荷量の比
は、加圧点で分断された容量に比例する。すなわち、Ｑ
とＱｘ（１）、Ｑｘ（２）、Ｑｙ（１）、Ｑｙ（２）と
の間にそれぞれ形成される容量は、圧力Ｆが加わった点
と、引き出し電極との距離の２乗に比例する。したがっ
て、位置座標は以下のように算出される。 （２ｘ／Ｌx ）² ＝｛Ｑｘ（２）−Ｑｘ（１）｝／｛Ｑ
ｘ（２）＋Ｑｘ（１）｝ （２ｙ／Ｌx ）² ＝｛Ｑｙ（２）−Ｑｙ（１）｝／｛Ｑ
ｙ（２）＋Ｑｙ（１）｝ また、引き出し線近傍でのゆがみが生じる場合には、こ
の分は補正するようにしればよい。

【００４０】図１２の例においては、抵抗膜の抵抗とし
て、表面分割型を用いているが、両面分割型を用いても
構わない。図１４は、表面分割型を用い、バイアス電位
ＶB を設定したときの等価回路の例であり、図１６は表
面分割型を用い対向をフローティングとしたときの等価
回路の例であり、図１７は両面分割型を用いたときの等
価回路の例である。

【００４１】表面分割型を用いた場合の等価回路におい
ては、簡略のためＸ座標側のみ記し、Ｙ座標側について
は同様のため省略している。（表面分割型については以
下同様にＹ座標側の等価回路を省略する。）圧電体を用
い電荷量を検出する場合、圧力が変化したときのみ電流
が流れ、電荷量のピーク値を用いて位置座標を検出す
る。このため、圧力が変化した瞬間の電流を精度良く検
出することが必要となる。抵抗膜の抵抗Ｒは、電流出力
の時定数を調節し、電前検出回路の帯域を落としてＳ／
Ｎ比を上げるよう貨定される。ペンまたは指からの加圧
で入力する場合、帯域は１［ｋＨｚ］〜数［Ｈｚ］の間
に設定するようにすればよい。これは、１［ｋＨｚ］以
上の速さで人か入力するのは困難であり、数［Ｈｚ］以
下だと遅いと感じることが主たる理由である。特に、液
晶の駆動周波数である６０［Ｈｚ］周期で検出すること
が、駆動周期由来のノイズを効果的に低減する上で望ま
しい。

【００４２】図２１、図２３は圧電体を用いたときの座
標検出回路の構成の例を示す図である。図２２、図２４
は感圧体をゲートに接続した薄膜トランジスタを用いた
時の座標検出回路の構成の例を示す図である。図２１に
おいては、Ｑ−Ｖアンプからの出力をＡ／Ｄ変換して、
その後デジタル演算により座標演算・ピーク検出を行
う。このとき、液晶表示のクロックと同期させることに
より、たとえばコモン反転時のコモン電極とのカップリ
ングノイズ等を除去することがＳ／Ｎ比向上の点で有効
である。さらに、デジタル演算により引き出し線近傍の
ゆがみ補正を行うことが、位置精度向上の点で有効であ
る。図２３においては、加算、減算、割り算、ピークホ
ールドまでアナロク処理し、最後にＡ／Ｄ変換をするよ
うにすればよい。この場合もＡ／Ｄ変換後のデジタル演
算において、駆動周期依存のノイズ除去、引き出し線近
傍のゆがみ補正等を行うことが好ましい。

【００４３】図１３は圧力検出素子が感圧体からなり、
電流または電圧を検出する場合の座標算出方法の例を説
明するための図である。感圧体に圧力を加えると、圧力
が加わった位置の抵抗が低下し、理想的にはバイアス電
極とショートする。バイアス電圧は抵抗膜により抵抗分
割されて、両端の引き出し線から電流または電圧として
出力される。両端から出力される電流の比は抵抗に反比
例する。抵抗は引き出し線からの距離に比例するため、
位置座標は以下のように算出される。 （２ｘ／Ｌx ）² ＝｛Ｉｘ（２）−Ｉｘ（１）｝／｛Ｉ
ｘ（２）＋Ｉｘ（１）｝ （２ｙ／Ｌx ）² ＝｛Ｉｙ（２）−Ｉｙ（１）｝／｛Ｉ
ｙ（２）＋Ｉｙ（１）｝ 図１３においては、抵抗膜の構造として表面分割型を用
いているが、両面分割型を用いても構わない。

【００４４】図１５は表面分割型を用いバイアス電位を
設定したときの等価回路の例であり、図１８は、両面分
割型を用いたときの等価回路の例である。また、感圧体
を用いたときの座標検出回路構成例を図２２、図２４に
示している。図２２の例では、Ｉ−Ｖアンプからの出力
をＡ／Ｄ変換して、その後デシタル演算により座標演算
を行う。このとき、液晶表示のクロックと同期させるこ
とにより、たとえばコモン反転時のコモン電極とのカッ
プリングノイズ等を除去することがＳ／Ｎ比向上の点で
有効である。さらに、デシタル演算により引き出し線近
傍のゆがみの補正を行うことが、位置精度向上の点で有
効である。図２４の例においては、加算、減算、割り算
までアナロダ処理し、最後にＡ／Ｄ変換をする。この場
合もＡ／Ｄ変換後のデジタル演算において、駈動周期依
存のノイズ除去、引き出し線近傍のゆがみ補正を行うこ
とが有効である。

【００４５】圧力検出素子が圧電ゲートトランジスタか
らなり、電流または電圧を検出する場合の座標算出方去
こついては、感圧体と同様である。図１９は圧電ゲート
トランジスタを用いた表面分割型の等価回路の例を示す
図であり、図２０は両面分割型の等価回路の例を示す図
である。図１９においては、圧電ゲートトランジスタの
ソースはすべて共通電位（図中ＣＯＭで表示）に設定さ
れる。圧電ゲートにはＴＦＴのＯＮ／ＯＦＦマージンを
見込んだバイアス電圧が印加される（図中の電池記
号）。圧電体を圧縮したときに発生する電圧の極性は圧
電体の分極方向によって決められる。

【００４６】図２０においては、圧電ゲートトランジス
タのソース・ドレイン電極がそれぞれＸ軸座標・Ｙ軸座
標出用の抵抗配線につながれている。圧電ゲートにはＴ
ＦＴのＯＮ／ＯＦＦマージンを見込んだバイアス電圧
（図中Ｖ_B ）が印加される。圧電体を圧縮したときに発
生する電圧の極性は圧電体の分極方向によって決められ
る。図１９、図２０いずれの場合も圧電体に圧力を加え
ると、圧力が加わった位置のＴＦＴがＯＮ状態となり、
抵抗膜により抵抗分割されて、両端の引き出し線から電
流または電圧として出力される。

【００４７】次に表示装置に用いる圧電材料およびその
分極処理方法について説明する。

【００４８】圧電材料としては、代表的な圧電体である
ＰＺＴの他、例えばＢａＴｉＯ₃ 、ＰｂＴｉＯ₃ 、Ｂｉ
₂ ＳｒＴａ₂ Ｏ₉ 、Ｂｉ₃ Ｔｉ₄ Ｏ₁₂、ＢａＭｇＦ₄ 、
Ｇｄ₂ （ＭｏＯ₄ ）₃ などを用いることができる。圧電
性を示すためには、分極方向がそろっている必要があ
る。分極方向を揃えるには、圧電材料に電圧を印加して
分極反転させることが有効である。表面分割型でバイア
ス電極が形成されている場合には、信号取り出し用電極
とバイアス電極との間に、圧電体分極反転電圧より大き
い電圧を与えることにより分極方向を揃えることが可能
である。両面分割型の場合も同様に、両側の対向電極間
に圧電体より大きい電圧を与えることにより分極方向を
揃えることが可能である。

【００４９】また、表面分割型で対向電立がフローティ
ングの場合には、フローティング側を空気側として、イ
オナイザーを照射しつつ、信号取り出し用し電極にグラ
ンド電位を基準として圧電体の分極反転電圧より大きい
電圧を与えることにより分極方向を揃えるようにしても
よい。

【００５０】なお圧力検出素子として圧電体を用いた場
合、圧電体の少なくとも一方の電極がフローティングの
場合には偏加重がかかって高電圧が発生し短絡する恐れ
がある。例えば圧力検出素子としてゲート電極に圧電体
を用いた圧電ゲート薄膜トランジスタを用いるような場
合には、このような短絡を回避する構成を備えておくこ
とが好ましい。例えば、過大電圧が発生した場合の保護
のための保護回路を圧電体の一方のフローティング電極
に接続しておくようにしてもよい。このような例として
は例えば図８に例示した構成をあげることができる。い
ずれも薄膜トランジスタで構成することができるので、
画素選択用の薄膜トランジスタと同時に形成することが
できる。このため保護回路の形成による液晶表示装置の
生産性の低下を回避することができる。

【００５１】

【発明の実施の形態】以下に本発明についてさらに詳細
に説明する。 （実施形態１）図１は本発明の液晶表示装置の構成の例
を概略的に示す図である。図１の液晶表示装置は、座標
入力機能を内蔵した液晶表示装置であり、液晶表示方式
として、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌ
ｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリ
クス方式が用いられている。また、液晶表示モードとし
ては、透過型のＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉ
ｃ）方式が用いられている。圧力検出のための感圧素子
としては圧電体が用いられている、また、感圧素子の電
極構造は表面分割型であり、バイアス電極が液晶表示用
のコモン電極としての機能を兼ねており、さらに抵抗膜
がブラックマトリクスとしての機能を兼ねている（図１
１（ａ）参照）。この液晶表示装置は、アレイ基板１１
と対向基板１２との間に液晶層１３を挟持したものであ
る。アレイ基板１１と対向基板１２との間隙は柱状のス
ペーサ１４により保持されている。アレイ基板１１は、
ガラス基板などの絶縁性基板１５と、この絶縁性基板１
５上にマトリクス状に配設された画素電極１６と、この
画素電極１６に表示信号に対応した電圧を印加するため
の薄膜トランジスタ１７とを備えている。なおアレイ基
板１１と対向基板１２の液晶層１３挟持面には図示しな
い配向膜が配設されている。薄膜トランジスタ１７は、
絶縁性基板１５上に配設されたゲート電極１７ｇと、ゲ
ート電極１７ｇを覆うように配設されたゲート絶縁膜と
１８、ゲート絶縁膜１８を介してゲート電極１７ｇと対
向した例えばａ−Ｓｉ、ｐ−Ｓｉなどの半導体膜１７ｉ
と、半導体膜１７ｉと接合したソース電極１７ｓ、ドレ
イン電極１７ｄと、チャネル保護膜１７ｅと、薄膜トラ
ンジスタを覆うように配設されたパッシベーション膜１
９とを備えている。なお、半導体膜１７ｉのソース・ド
レイン電極との接合面には、ソース・ドレイン電極と半
導体膜とがオーミック接合するように図示しない例えば
ｎ⁺ ａ−Ｓｉなどのコンタクト層が配設されている。

【００５２】対向基板１２は、例えばガラス基板などの
絶縁性基板２１と、この絶縁性基板２１上に画素電極と
相補的な所定のパターンで配設された抵抗膜２２と、抵
抗膜２２とスペーサ１４との間に配設された感圧素子２
３と、抵抗膜２２および感圧素子２３を覆うように配設
されたカラーフィルタ２４と、液晶層挟持面に配設され
たコモン電極（対向電極）２５とを備えている。なおこ
の例では抵抗膜２２は遮光性を有する材料から構成され
ており、隣接する画素領域間を遮光するブラックマトリ
クスとしても機能するように構成されている。またカラ
ーフィルタ２４は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の加
法混色の３原色に着色した絶縁材料を、各画素領域を覆
うように配設されている。

【００５３】この構造における座標座標算出方法は図１
２に、等価回路は図１４に示したとおりである。また、
座標検出回路の構成例は図２１、図２３で説明したとお
りであり、図２３の座標検出回路の構成例を用いたとき
の座標検出回路は図２５に示した通りである。すなわ
ち、対向基板１２に圧力が加わると、感圧素子が加圧さ
れて例えば誘起電荷、電流、電圧などの電気信号を出力
する。そして前述したようにこの電気信号に基づいて、
圧力が加わった表示画面上の位置を検出する。本発明の
液晶表示装置では、位置検出機能の付加を、表示に寄与
する各画素領域と相補的に配設することができる。また
従来の液晶表示装置のように、表示に寄与する領域に位
置検出のための電極を配設する必要もない。さらに視差
等による検出位置のずれもなく高精度な位置検出を行う
ことができる。

【００５４】次に、上述した液晶表示装置の製造方法の
例について説明する。まず、アレイ基板１１の製造方法
について述べる。

【００５５】まず、絶縁性基板１５上にＭｏ−Ｔａ合金
を厚さ３００［ｎｍ］堆積し、パターニングすることに
よりゲート線およびゲート線と連続したゲート電極１７
ｇ、および図示しない補助容量線を同時に形成する。次
いで、シリコン酸化膜を厚さ４００［ｎｍ］、ＳｉＮx
を厚さ５０［ｎｍ］、ａ−Ｓｉを厚さ５０［ｎｍ］、エ
ッチングストッパ層用ＳｉＮx を厚さ２００［ｎｍ］を
堆積する。そしてレジスト塗布後に裏面露光および通常
露光することによりゲート線上のみに自己整合的にＳｉ
Ｎx からなるストッパ層１７ｅを残し、他はエッチング
する。次にオーミックなコンタクト層となるｎ⁺ ａ−Ｓ
ｉを５０［ｎｍ］堆積し、ｎ⁺ ａ−Ｓｉ層／ａ−Ｓｉ層
／ＳｉＮx 層を一括パターニングすることにより、半導
体膜１７ｉ、コンタクト層を形成する。

【００５６】ついで、ＩＴＯ（酸化インジウム錫）を厚
さ１００［ｎｍ］堆積し、パターニングすることにより
画素電極１６を形成する。さらに、図示しない引き出し
線上の酸化膜をパターニングし、スルーホールを形成す
る。

【００５７】次に、Ｃｒ８０［ｎｍ］、Ａｌ３０［ｎ
ｍ］、Ｃｒ８０［ｎｍ］を堆積し、パターニングするこ
とにより信号線、薄膜トランジスタのソース電極１７
ｓ、ドレイン電極１７ｄを形成する。そして、Ｃｒ／Ａ
ｌ／ＣｒをマスクにしてＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉ
ｏｎ Ｅｔｃｈｉｎｇ）を行うことにより、コンタクト
領域以外のいらない部分のｎ⁺ ａ−Ｓｉ層を除去する。

【００５８】そして、ＳｉＮx を厚さ２０［ｎｍ］堆積
し、パターニングすることにより、アレイ基板の画素電
極以外の部分にパッシベーション膜１９を成膜する。

【００５９】次に、対向基板の製造方法について説明す
る。

【００６０】まず、ガラスなどの絶縁性基板２１上にＣ
ｒを３０［ｎｍ］堆積し、パターニングすることによ
り、ブラックマトリクスと兼ねた抵抗膜２２を形成す
る。次に、圧電体であるＰＺＴをスパッタリング法等に
より厚さ１［μｍ］堆積し、レジストのマスク露光・ド
ライエッチングにより、画素領域と相補的な形状にパタ
ーニングする。

【００６１】その後、顔料分散レジストを２［μｍ］塗
布しパターニングすることを、赤、緑、青の三色につい
て繰り返すことにより、カラーフィルタを形成する。次
に、透明電極であるＩＴＯをマスクスパッタで厚さ１５
０［ｎｍ］堆積することにより、抵抗膜へのバイアス電
極を兼ねたコモン電極２５を形成する。

【００６２】次に、液晶セルの製造方法について述べ
る。

【００６３】まず、対向基板１２に、ポリイミド等から
なる、液晶分子の配向を制御する配向膜を印刷法により
厚さ７０［ｎｍ］形成し、焼成する。この配向膜に、液
晶の配向方向を規定するためのラビング処理を行う。

【００６４】その後、スペーサ１４形成のために、例え
ばアクリル系レジストを塗布、マスク露光、現像、ベー
クすることにより、圧電体からなる感圧素子２３と対応
する領域に選択的に絶縁性のスペーサ１４を形成する。

【００６５】一方、アレイ基板１１も、対向基板１２と
同様に配向膜の印刷、焼成、ラビング処理を行う。その
後、対向基板１２にシール剤を塗布、乾燥する。シール
剤は、信号線側基板と走査線側基板を接着し液晶だめを
作る役割を担う。次に封着時の合わせズレをおさえる役
割を担う紫外線硬化樹脂（仮止め剤）を対向基板１２の
シールの外側に塗布し、アレイ基板１１と対向基板１２
の配向膜形成面を対向させるように組み立てる。次にア
レイ基板と対向基板の位置合わせ（目ズレ修正）を行
い、仮止め位置に紫外線を照射することにより、仮止め
剤を硬化させる。そして、セル全面を荷重しつつオーブ
ンで加熱することにより、シール剤を硬化させる。

【００６６】その後、真空状態でシール剤のオープンに
なっている部分（注入口）に液晶組成物を浸すことによ
り、液晶組成物の注入を行う。次に注入口に紫外線硬化
剤を付け、紫外線を照射することにより、注入口を封止
する。

【００６７】次に、この液晶セルをオーブンで加熱し、
冷却することにより、液晶の配向を均一化する。最後
に、この液晶セルの両側の基板の表面にそれそれのラビ
ング方向と平行または垂直となるように偏光板を接着す
る。

【００６８】（実施形態２）図１に例示した液晶表示装
置の感圧素子２３として、圧電性材料に換えて、感圧素
子として圧力により抵抗値が変化する感圧体を用いて液
晶表示装置を構成した。この構造における座標座標算出
方法を図１３に、等価回路を図１５に示す。また、座標
検出回路の構成例を図２２、図２４に、図２４の座標検
出回路の構成例を用いたときの、座標検出回路の実施形
態を図２６に示す。

【００６９】製造方法についても、圧電体形成プロセス
の代わりに、感圧体である金属微粒子分散レジストを塗
布、露光・現像によりパターニングすることを除いては
実施形態１と同様であるので説明を省略する。

【００７０】（実施形態３）図２は本発明の液晶表示装
置の構成の別の例を概略的に示す図である。

【００７１】図２に例示した液晶表示装置の構造と機能
について図面を参照しながら説明する。図２の液晶表示
装置においては、液晶表示方式として、薄膜トランジス
タ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ）を用いたアクディブマトリクス方式が用いられてい
る。また、液晶表示モードとしては、透過型のＴＮ（Ｔ
ｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式が用いられてい
る。感圧素子２３としては、圧電体が用いられ、その構
造は表面分割型であり、ブラックマトリクス３１はバイ
アス電極としての機能を兼ねている。ブラックマトリク
ス３１とコモン電極２５とは接触することにより導通し
ている。ここで、ブラックマトリクス３１はパターニン
グされることによるコモン電極２５の抵抗アップ分を補
償する役割を担っている。また、抵抗膜２２（図１０参
照）はコモン電極２５と同じ層で構成され、両者はパタ
ーニングされることにより絶縁されている。抵抗膜２２
のパターンは、ブラックマトリクス３１に対向する非開
口部に形成されている。この構造における座標座標算出
方法、等価回路、座標検出回路の構成例については実施
形態１と同様であるのでここでは説明を省略する。

【００７２】次に、図２に例示した本発明の液晶表示装
置の製造方法の例について説明する。 アレイ基板１１
の製造方法については、実施形態１で説明した製造方法
と同様に製造することができる。

【００７３】対向基板の製造方法については、まず、絶
縁性基板２１上にＣｒを５００［ｎｍ］堆積し、パター
ニングすることにより、ブラックマトリクス３１を形成
する。次に、圧電体であるＰＺＴをスパッタリングによ
り厚さ１［μｍ］堆積し、レジストのマスク露光・ドラ
イエッチングにより圧電体２３をパターニングする。次
に、顔料分散レジストを２１［μｍ］塗布しパターニン
グすることを、赤、緑、青の色について繰り返すことに
より、カラーフィルタ２４を形成する。次に、透明電極
であるＩＴＯをスパッタ法等で厚さ１５０［ｎｍ］堆積
し、レジストのマスク露光・ウェットエッチングにより
ＩＴＯをパターニングすることにより、コモン電極２５
と抵抗膜２２とを同時形成する。

【００７４】液晶セルの製造方法については、実施形態
１と同様であるので、ここでは省略する。

【００７５】（実施形態４）図２に例示した液晶表示装
置の感圧素子２３として、圧電性材料に換えて、感圧素
子として圧力により抵抗値が変化する感圧体を用いて液
晶表示装置を構成した。この構造における座標座標算出
方法は実施形態２と同様である。また製造方法について
も、圧電体形成プロセスの代わりに、感圧体である金属
微粒子分散レジストを塗布、露光・現像によりパターニ
ングすることを除いては実施形態１と同様であるので説
明を省略する。

【００７６】（実施形態５）図３は本発明の液晶表示装
置の構成の別の例を概略的に示す図である。図３に例示
した液晶表示装置の構造と機能について図面を参照しな
がら説明する。

【００７７】図３の座標入力機能内蔵液晶表示装置にお
いては、液晶表示方式として、薄膜トランジスタ（ＴＦ
Ｔ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用
いたアクディブマトリクス方式が用いられている。ま
た、液晶表示モードとしては、透過型のＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）方式が用いられている。感圧
素子としては、圧電体が用いられ、その構造は表面分割
型であり、バイアス電極が画素電極とともに液晶層に電
界を形成するためのコモン電極としての機能を兼ねてい
る（図１１（ａ）参照）。また、抵抗膜２２（図１０参
照）はアレイ基板１５側に画素電極１６と同層で構成さ
れ、両者は絶縁するように分離してパターニングされて
いる。抵抗膜２２のパターンは、ブラックマトリクス３
１に対向する領域に、画素電極１６と重ならないような
非開口部に形成されている（図１０参照）。

【００７８】すなわちこの例では、抵抗膜２２はアレイ
基板１１側に配設され、例えば圧電材料からなる感圧素
子２３の電気信号をこの抵抗膜２２を介して検出するこ
とにより、圧力が加わった位置の座標を検出する。

【００７９】また、この例ではアレイ基板１１と対向基
板１２との間隙を保持するスペーサの一部は、カラーフ
ィルタにより構成されている。すなわち、ＲＧＢのカラ
ーフィルタ２４Ｒ、２４Ｇ、２４Ｂは、順次形成される
が、このときにカラーフィルタ２４Ｒと、カラーフィル
タ２４Ｂとを一部重なるように配設し、さらにカラーフ
ィルタ２４Ｂと、カラーフィルタ２４Ｇとを一部重なる
ように配設することにより、重なるり部分のロフトを高
くしたものである。このような構成を採用することによ
り、スペーサを個別に形成する工程を省くことができ、
生産性を向上することができる。

【００８０】図３に例示した液晶表示装置においても、
座標算出方法、等価回路、座標検出回路の構成例につい
ては実施形態１と同様てあるのでここでは省略する。

【００８１】ここで、図３に例示した液晶表示装置の製
造方法の例について説明する。アレイ基板１１の製造方
法こついては、画素電極１６と同時に抵抗膜パターンを
形成することを除いては実施形態１と同様であるのでこ
こでは省略する。

【００８２】次に、対向基板の製造方法について説明す
る。まず、絶縁性基板２１上にＣｒを５０［ｎｍ］堆積
し、パターニングすることにより、ブラックマトリクス
３１を形成する。次に、顔料分散レジストを２［μｍ］
塗布しパターニングすることを、赤、緑、青の三色につ
いて繰り返すことにより、カラーフィルタ２４Ｒ、２４
Ｂ、２４Ｇを形成する。このとき、スペーサに対応する
部分のレジストを重ねて残しておくことにより、スペー
サの一部をカラーフィルタレジストに分担させる。

【００８３】この後、透明電極であるＩＴＯをスパッタ
法などにより厚さ１５［ｎｍ］堆積し、コモン電極２５
を形成する。

【００８４】液晶セルの製造方法については、スペーサ
材料として、圧電体微粒子を分散したレジストを用いる
ことを除いては前述と同様であるので、ここでは説明を
省略する。

【００８５】（実施形態６）図３に例示した液晶表示装
置の感圧素子２３として、圧電性材料に換えて、感圧素
子として圧力により抵抗値が変化する感圧体を用いて液
晶表示装置を構成した。この構造における座標座標算出
方法は前述と同様である。また製造方法についても、圧
電体形成プロセスの代わりに、感圧体である金属微粒子
分散レジストを塗布、露光・現像によりパターニングす
ることを除いては前述の実施形態と同様であるのでここ
では説明を省略する。

【００８６】（実施形態７）図４は本発明の液晶表示装
置の構成の別の例を概略的に示す図である。図４に例示
した本発明の液晶表示装置の構造と機能について図面を
参照しながら説明する。図４の座標入力機能内蔵液晶表
示装置においては、液晶表示方式として、薄膜トランジ
スタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ
ｏｒ）を用いたアクディブマトリクス方式が用いられて
いる。また、液晶表示モードとしては、透過型のＴＮ
（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式が用いられて
いる。感圧素子としては、圧電体が用いられ、その構造
は表面分割型であり、バイアス電極２６が薄膜トランジ
スタのゲート電極１７ｉと同じ層で構成され、両者はパ
ターニングされることにより絶縁されている。また、抵
抗膜２２（図１０参照）は画素電極１６と同一材料から
同層で構成され、両者はパターニングされることにより
絶縁されている。抵抗膜２２パターンは、ブラックマト
リクス３１に対向する非開口部に形成されている（図１
０参照）。

【００８７】すなわち、図４に例示した本発明の液晶表
示装置においては、アレイ基板１１のスペーサ１４と対
向する領域に感圧素子２３配設されている。スペーサ１
４と感圧素子２３との間には抵抗膜２２が挟持されてい
る。また感圧素子２３の抵抗膜２２と反対側の面にはバ
イアス電極２６が配設されている。

【００８８】このような構成の液晶表示装置における座
標座標算出方法、等価回路、座標検出回路の構成例につ
いても前述の実施形態と同様であるのでここでは説明を
省略する。

【００８９】ここで、図４に例示した本発明の液晶表示
装置の製造方法の例について説明する。まず、アレイ基
板１１の製造方法について説明する。

【００９０】まず、ガラス、無アルカリガラス、石英、
樹脂等からなる絶縁性基板１５上にＭｏ−Ｔａ合金を厚
さ３００［ｎｍ］堆積し、パターニングすることにより
ゲート電極１７ｇ、ゲート線、バイアス電極２６、およ
び図示しない補助容量線を同時に形成する。

【００９１】次いで、圧電材料であるＰＺＴをスパッタ
リングにより厚さ１１［μｍ］堆積し、レジストのマス
ク露光・ドライエッチングにより圧電体２３をパターニ
ングする。

【００９２】次いで、シリコン酸化膜ＳｉＮx を厚さ４
００［ｎｍ］、シリコン窒化膜ＳｉＮx を厚さ５０［ｎ
ｍ］、ａ−Ｓｉ半導体膜を厚さ５０［ｎｍ］、エッチン
グストッパ用ＳｉＮx を厚さ２００［ｎｍ］を堆積す
る。

【００９３】次にレジスト塗布後に裏面露光および通常
露光することによりゲート線上のみにＳｉＮx ストッパ
層１７ｅを残し、他はエッチングする。次にコンタクト
層となるｎ⁺ ａ−Ｓｉを［ｎｍ］堆積し、ｎ⁺ ａ−Ｓｉ
層／ａ−Ｓｉ層／ＳｉＮx 層を一括パターニングするこ
とによりａ−Ｓｉの島を形成する。

【００９４】次にＣｒ８０［ｎｍ］、Ａｌ［ｎｍ］、Ｃ
ｒ８０［ｎｍ］を堆積し、パターニングすることにより
信号線、薄膜トランジスタのソース電極１７ｓ、ドレイ
ン電極１７ｄを形成する。

【００９５】次に、Ｃｒ／Ａｌ／ＣｒをマスクにしてＲ
ＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）する
ことにより、コンタクト領域以外のｎ⁺ ａ−Ｓｉ層を除
去する。

【００９６】次に、圧電体２３上の酸化膜、および図示
しない引き出し線上の酸化膜をパターニングしスルーホ
ールを形成する。次に、アクリル系レジストを厚さ２
［μｍ］塗布し、パターニングすることにより、ソース
電極との間にコンタクトホールの空いたパッシベーショ
ン膜１９を作成する。

【００９７】そして、ＩＴＯをスパッタ法などにより厚
さ１００［ｎｍ］堆積し、パターニングすることにより
画素電極１６を形成する。

【００９８】次に、対向基板の製造方法について説明す
る。

【００９９】まず、ガラス等の透光性を有する絶縁性基
坂２１上にＣｒを５００［ｎｍ］堆積し、パターニング
することにより、ブラックマトリクス３１を形成する。

【０１００】次に、透明導電性材料であるＩＴＯをスパ
ッタ法等で厚さ１５０［ｎｍ］堆積し、コモン電極２５
を形成する。

【０１０１】液晶セルの製造方法については、実施形態
１と同様であるので、ここでは省略する。

【０１０２】（実施形態８）図４に例示した液晶表示装
置の感圧素子２３として、圧電性材料に換えて、感圧素
子として圧力により抵抗値が変化する感圧体を用いて液
晶表示装置を構成した。この構造における座標座標算出
方法は前述と同様である。また製造方法についても、圧
電体形成プロセスの代わりに、感圧体である金属微粒子
分散レジストを塗布、露光・現像によりパターニングす
ることを除いては前述の実施形態と同様であるのでここ
では説明を省略する。

【０１０３】（実施形態９）図５は本発明の液晶表示装
置の構成の別の例を概略的に示す図である。図５に例示
した液晶表示装置の構造と機能について図面を参照しな
がら説明する。図５の座標入力機能内蔵液晶表示装置に
おいては、液晶表示方式として、ストライプ電極を対向
させた単純マトリクス方式が用いられている。また、液
晶表示モードとしては、透過型のＳＴＮ（Ｓｕｐｅｒ
Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式が用いられてい
る。感圧素子２３としては、圧電体が用いられ、感圧素
子の電極構造は表面分割型であり（図９（ａ）参照）、
抵抗膜２２がブラックマトリクスとしての機能を兼ねて
いる。この構造における座標座標算出方法は図１２に、
等価回路は図１６に、また、座標検出回路の構成例は図
２１、図２３に示したとおりである。さらに図２３の座
標検出回路の構成例を用いたときの、座標検出回路の実
施形態を図２５に示している。

【０１０４】図５に例示した液晶表示装置は単純マトリ
クス型の液晶表示装置であり、走査電極４１が配設され
た基板１５と、信号電極４２が配設された基板２１との
間に液晶層１３を挟持したものである。ＩＴＯなどの透
明絶縁性材料からなる走査電極４１は、ガラスなどの絶
縁性材料からなる基板１５上に、例えばストライプ状に
配設されている。また、基板２１上には上述したような
ブラックマトリクスを兼ねた抵抗膜２２のパターンが配
設されている。そして抵抗膜２２とスペーサ１４との間
には圧電体２３が挟持されており、液晶セルに圧力が加
わると、この圧力に応じてその表面に誘起電荷を生じる
ように構成されている。誘起電荷は抵抗膜２２を通じて
表示領域の外側等で取り出されて位置検出のための信号
処理がなされる。また抵抗膜２２の上側からカラーフィ
ルタ２４が配設されており、信号電極４２はこのカラー
フィルター２４の上側に配設されている。

【０１０５】このように本発明はアクティブマトリクス
型の液晶表示装置に限ることなく、単純マトリクス型の
液晶表示装置にも適用することができる。

【０１０６】ここで、図５に例示した本発明の液晶表示
装置の製造方法について説明する。まず、基板２１の製
造方法について述べる。

【０１０７】まず、絶縁性を有する基板２１上にＣｒを
３００［ｎｍ］堆積し、パターニングすることにより、
ブラックマトリクスを兼ねた抵抗膜２２を形成する。次
に、圧電体２３としてＰＺＴをスパッタリングにより厚
さ１１［μｍ］にわたって堆積し、レジストのマスク露
光・ドライエッチングによりパターニングする。

【０１０８】さらに、顔料分散レジストを２１［μｍ］
塗布しパターニングすることを、赤、緑、青の三色につ
いて繰り返すことにより、カラーフィルタ２４を形成す
る。

【０１０９】この後、透明導電性膜として例えばＩＴＯ
を１５０［ｎｍ］堆積し、パターニングすることによ
り、液晶駆動用の信号電極４２を形成する。

【０１１０】次に、基板１５の製造方法について説明す
る。まず、ガラス基板上に、透明電極であるＩＴＯを１
５０［ｎｍ］堆積し、パターニングすることにより、液
晶駆動用の走査電極４１を形成する。

【０１１１】液晶セルの製造方法については、前述した
実施形態と同様にであるので、ここでは説明を省略す
る。

【０１１２】（実施形態１０）図６は本発明の液晶表示
装置の構成の別の例を概略的に示す図である。図６に例
示した本発明の液晶表示装置の構造と機能について図面
を参照しながら説明する。

【０１１３】図６に例示した座標入力機能を内蔵した本
発明の液晶表示装置においては、液晶表示方式として、
ストライプ電極を対向させた単純マトリクス方式が用い
られている。また、液晶表示モードとしては、透過型の
ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉ
ｃ）方式が用いられている。図６に例示した液晶表示装
置も単純マトリクス型の液晶表示装置であり、図示しな
い走査電極４１が配設された基板１５と、信号電極４２
が配設された基板２１との間に液晶層１３を挟持したも
のである。ＩＴＯなどの透明絶縁性材料からなる走査電
極４１は、ガラスなどの絶縁性材料からなる基板１５上
に、例えばストライプ状に配設されている。また抵抗膜
２２ｂは走査電極４１と平行に、走査電極４１と絶縁さ
れて配設されている。また、基板２１上には上述したよ
うなブラックマトリクス３１のパターンが配設されてい
る。さらにこの例では、スペーサが圧電体２３から構成
されており、抵抗膜２２と圧電体２３からなるスペーサ
との間には抵抗膜２２が挟持されている。液晶セルに圧
力が加わると、この圧力に応じて圧電体の表面に誘起電
荷を生じるように構成されている。誘起電荷は抵抗膜２
２を通じて表示領域の外側等で取り出されて位置検出の
ための信号処理がなされる。また基板２１の上側からカ
ラーフィルタ２４が配設されており、信号電極４２はこ
のカラーフィルター２４の上側に配設されている。

【０１１４】上述のようにこの例ではスペーサーと圧力
検出素子を兼ねており、その構成材料としては圧電体２
３が用いられており、さらに圧力検出素子の電極構造は
両面分割型である（図１１（ｂ）参照）。抵抗膜２２
は、信号電極４２と同一材料から同層で形成され、両者
はパターニングされることにより絶縁されている。同様
に、走査電極４１と抵抗膜２２ｂは同じ層で構成され、
両者はパターニングされることにより絶縁されている。
さらに、抵抗膜２２、抵抗膜２２ｂともに、ブラックマ
トリクス３１で遮光されている部分にのみ選択的に形成
されている。

【０１１５】この構造における座標座標算出方法を図１
２に（図１２では表面分割型の模式図を示しているが、
計算方法については同じである。）、等価回路を図１７
に示す。また、座標検出回路の構成例を図２１、２３
に、図２３の座標検出回路の構成例を用いたときの、座
標検出回路の実施形態を図２５に示す。

【０１１６】次に、図６に例示した本発明の液晶表示装
置の製造方法について説明する。

【０１１７】まず、基板２１の製造方法について説明す
る。

【０１１８】まず、ガラスなどからなる基板２１上に、
顔料分散レジストを２［μｍ］塗布しパターニングする
ことを、黒、赤、緑、青の４色について繰り返すことに
より、ブラックマトリクス３１とカラーフィルタ２４を
形成する。そして透明電極であるＩＴＯを１５０［ｎ
ｍ］堆積し、パターニングすることにより、液晶駆動用
の信号電極４２と抵抗膜２２を同時形成する。

【０１１９】次に、基板１５の製造方法について説明す
る。

【０１２０】まず、ガラスなどからなる基板上１５に、
透明電極であるＩＴＯを１５０［ｎｍ］堆積し、パター
ニングすることにより、走査電極４１と抵抗膜２２ｂと
を同時形成する。液晶セルの製造方法については、前述
の実施形態と同様てあるので、ここでは説明を省略す
る。

【０１２１】（実施形態１１）次に、本発明の液晶表示
装置の別の例について説明する。

【０１２２】図６に例示した液晶表示装置では圧力検出
を行う感圧素子として圧電体を採用したが、この例では
感圧体を採用している。この構造における座標算出方法
を図１３に（図１３では表面分割型の模式図を示してい
るが、計算方法については同じである。）、等価回路を
図１８に示す。また、座標検出回路の構成例を図２２、
２４に、図２４の座標検出回路の構成例を用いたとき
の、座標検出回路の実施形態を図２６に示す。

【０１２３】（実施形態１２）図７は本発明の液晶表示
装置の構成の別の例を概略的に示す図である。まず、本
発明の第１２の実施形態にかかわる座標入力機能内蔵液
晶表示装置の構造と機能について図面を参照しながら説
明する。図７の液晶表示装置においては、液晶表示方式
として、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ Ｍｅ
ｔａｌ）素子４０を用いたアクティブマトリクス方式が
用いられている。すなわち、信号線４３に印加される電
位に応じてオン・オフが制御され、オンのときにその表
示信号が画素電極１６に印加される。

【０１２４】また、液晶表示モードとしては、透過型の
ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式が用いら
れている。圧力検出素子としては、圧電体２３が用いら
れ、圧力検出素子の電極構造は表面分割型であり、抵抗
膜２２がブラックマトリクスとしての機能を兼ねている
（図１１（ａ）、図１０参照）。また、バイアス電極２
６は画素電極１６と同じ層およびＭＩＭ４０の上部電極
４０ａと同じ層を重ねた構造で構成され、バイアス電極
２６と画素電極１６、バイアス電極２６とＭＩＭ上部電
極４０ａはパターニングされることにより絶縁されてい
る。

【０１２５】この構造における座標算出方法を図１２
に、等価回路を図１４に示す。また、座標検出回路の構
成例を図２１、２３に、図２３の座標検出回路の構成例
を用いたときの、座標検出回路の実施形態を図２５に示
す。

【０１２６】次に、本発明の第１２の実施形態にかかわ
る座標入力機能内蔵液晶表示装置の製造方法について説
明する。まず、ＭＩＭを形成したアレイ基板１１ｂの製
造方法について説明する。

【０１２７】まず、ガラスなどの絶縁性基板１５上にＴ
ａを厚さ５００［ｎｍ］堆積し、パターニングすること
により信号線４３を形成する。つづいて、タンタル酸化
膜を厚さ３００［ｎｍ］堆積する。次に、Ｃｒを厚さ４
００［ｎｍ］堆積し、パターニングすることにより、Ｍ
ＩＭ上部電極４０ａおよびバイアス電極２６を同時形成
する。次に、ＩＴＯを厚さ１００［ｎｍ］堆積し、パタ
ーニングすることにより画素電極１６およびバイアス電
極を同時形成する。

【０１２８】次に、圧電体微粒子分散レジストを２［μ
ｍ］塗布し、露光・現像によりパターニングすることに
より、圧電体２３を成膜、パターニングする。次に、顔
料分散レジストを２［μｍ］塗布しパターニンダするこ
とを、赤、緑、青の三色について繰り返すことにより、
カラーフィルタ２４を形成する。この後、Ｃｒを厚さ３
００［ｎｍ］堆積し、パターニンダすることによりブラ
ックマトリックスを兼ねた抵抗膜２２のパターンを作成
する。

【０１２９】次に、対向基板１２ｂの製造方法について
説明する。ガラス基板２１上に透明電極であるＩＴＯを
厚さ１５０［ｎｍ］堆積し、パターニングすることによ
り、走査電極４１を形成する。

【０１３０】液晶セルの製造方法については、前述した
実施形態と同様であるためここでは説明を省略する。

【０１３１】（実施形態１３）次に図７に例示した本発
明の液晶表示装置の変形例について説明する。この例で
は、圧力検出素子として圧電体２３の代わりに、圧力に
応じて抵抗値が変化する感圧体が用いられていることを
除いては、図７に例示した本発明の液晶表示装置と同様
の構造を有している。この構造における座標算出方法を
図１３に、等価回路を図１５に示す。また、座標検出回
路の構成例を図２２、２４に、図２４の座標検出回路の
構成例を用いたときの、座標検出回路の実施形態を図２
６に示す。

【０１３２】製造方法についても、圧電体形成プロセス
の代わりに、感圧体である金属微粒子分散レジストを塗
布、露光・現像によりパターニングすることを除いては
実施形態１２と同様である。

【０１３３】（実施形態１４）図８は本発明の液晶表示
装置の構成の別の例を概略的に示す図である。図８に例
示した本発明の座標入力機能を内蔵した液晶表示装置の
構成と櫟能について図面を参照しながら説明する。

【０１３４】図８に例示した本発明の液晶表示装置おい
ては、液晶表示方式として、薄膜トランジスタ（ＴＦ
Ｔ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用
いたアクティブマトリクス方式が用いられている。ま
た、液晶表示モードとしては、透過型のＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）方式が用いられている。圧力
検出素子としては、圧電ゲートトランジスタが用いら
れ、圧力検出素子の電極構造は表面分割型である。この
構造の等価回路を図１９に示す。図８において液晶駆動
用の薄膜トランジスタ１７のゲート線１７ｇと圧電ゲー
トＴＦＴ５０のゲートバイアス線５１、バイアス電極２
６は同じ層で構成され、その三者はパターニングされる
ことによりそれぞれ絶縁されている。また、液晶駆動用
のＴＦＴ１７のチャンネル半導体膜１７ｉ（例えばａ−
Ｓｉ）と圧電ゲートＴＦＴのチャンネル半導体膜５０ｉ
（ａ−Ｓｉ）は同じ層で構成され、両者はパターニング
されることにより絶縁されている。また、抵抗膜２２は
画素電極１６と同じ層で構成され、両者はパターニング
されることにより絶縁されている。そして圧力が加わる
と、スペーサ１４により圧電体２３が加圧され、薄膜ト
ランジスタ５０のチャネル半導体膜５０ｉが導通状態に
なる。このとき、バイアス電極２６と抵抗膜２２とはド
レイン電極５０ｄを通じて同電位となる。したがって、
図１９に例示した等価回路では、導通状態になった点で
Ｉx(1)、Ｉx(2)、Ｉy(1)、Ｉy(2)が分割され、したがっ
て圧力がかかった座標を検出することができる。なお、
ゲートバイアス電極５１により圧電体２３に適当なバイ
アスを印加することにより、加わった力に対する圧力検
出素子の感度を調節することができる。

【０１３５】また、この構造における座標算出方法を図
１３に、圧電ゲートトランシスタをスイッチとして表し
た等価回路を図１５に示す。また、座標検出回路の構成
例を図２２、２４に、図２４の座標検出回路の構成例を
用いたときの、座標検出回路の実施形態を図２６に示
す。

【０１３６】ここで図８に例示した本発明の液晶表示装
置の製造方法について説明する。まず、アレイ基板の製
造方法について説明する。

【０１３７】まず、ガラス基板上にＭｏ−Ｔａ合金を厚
さ３００［ｎｍ］堆積し、パターニンダすることにより
ゲート電極１７ｇ、ゲー卜線、圧電ゲートＴＦＴのゲー
トバイアス線５１、圧電ゲートＴＦＴのバイアス電極２
６および図示しない補助容量線を同時に形成する。

【０１３８】次いで、圧電体２３としてＰＺＴをスパッ
タリングにより厚さ１［μｍ］堆積し、レジストのマス
ク露光・ドライエッチングによりパターニングする。次
いで、シリコン酸化膜ＳｉＯx を厚さ４００［ｎｍ］堆
積し、パターニングすることにより圧電体２３上および
図示しない引き出し線上の酸化膜をパターニングし、ス
ルーホールを形成する。

【０１３９】次いで、ＳｉＮx を厚さ５０［ｎｍ］、ａ
−Ｓｉ半導体膜を厚さ５０［ｎｍ］、ｉストッパ用Ｓｉ
Ｎx を厚さ２００［ｎｍ］を堆積する。次にレジスト塗
布後に裏面露光および通常露光することにより薄膜トラ
ンジスタ１７のゲート電極１７ｇ上のみに自己整合的に
ＳｉＮx からなるストッパ層１７ｅを残し、他はエッチ
ングにより除去する。次に、ｎ⁺ ａ−Ｓｉを５０［ｎ
ｍ］堆積し、ｎ⁺ ａ−Ｓｉ層／ａ−Ｓｉ層／ＳｉＮｘ層
を一括パターニングすることにより、薄膜トランジスタ
１７のｐ半導体膜１７ｉおよび圧電ゲートＴＦＴの半導
体膜５０ｉの島を同時に形成する。

【０１４０】次にＣｒを８０［ｎｍ］、Ａｌを３５０
［ｎｍ］、Ｃｒを８０［ｎｍ］を堆積し、パターニング
することにより信号線、薄膜トランジスタ１７のソース
電極１７ｓ、ドレイン電極１７ｄ、圧電ゲートＴＦＴ５
０のドレイン電極５０ｄを同時形成する。

【０１４１】次に、Ｃｒ／Ａｌ／ＣｒをマスクにしてＲ
ＩＥ （Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）す
ることにより、コンタクト領域以外の部分のｎ⁺ ａ−Ｓ
ｉ層を除去する。次に顔料分散レジストを２［μｍ］塗
布し・露光・現像を赤・緑・青について繰り返すことに
よりカラーフィルタ２４を形成する。その後、ＩＴＯを
厚さ１００［ｎｍ］堆積し、パターニングすることによ
り画素電極１６および抵抗膜３３を同時に形成する。

【０１４２】次に、対向基板１２の製造方法について説
明する。まず、ガラス基板２１上にＣｒを３００［ｎ
ｍ］堆槓し、パターニングすることにより、ブラックマ
トリクス３１を形成する。

【０１４３】次に、透明導電性材料としてＩＴＯをマス
クスパッタで厚さ１５０［ｎｍ］堆積することにより、
コモン電極２５を形成する。液晶セルの製造方法につい
ては、アレイ基板上にスペーサを形成することを除いて
は前述の実施形態と同様である。

【０１４４】（実施形態１５）実施形態１４では、圧力
検出素子の電極構造を表面分割型にした例について説明
したが、前述したように両面分割型にするようにしても
よい。

【０１４５】図２０は圧力検出素子の電極構造を両面型
にした場合の等価回路の例である。この場合、図８に例
示した液晶表示装置において、液晶駆動用の薄膜トラン
ジスタ１７のゲート電極１７ｇと圧電ゲート薄膜トラン
ジスタのゲートバイアス線５１とは同じ層で構成され、
両者はパターニングされることによりそれぞれ絶縁され
る。また、液晶駆動用の薄膜トランジスタ１７のチャン
ネル半導体膜１７ｉ（ａ−Ｓｉ）と圧電ゲート薄膜トラ
ンジスタのチャンネル半導体膜５０ｉ（ａ−Ｓｉ）およ
び抵抗膜パターン２２ｂは同じ層で構成され、三者はそ
れぞれパターニングされることにより絶縁されている。

【０１４６】また、抵抗膜２２は画素電極１６と同層で
構成され、両者はパターニングされることにより絶縁さ
れている（図１０参照）。

【０１４７】また、この構造における座標算出方法を図
１３に、圧電ゲートトランジスタをスイッチとして表し
た等価回路を図１５に示す。また、座標検出回路の構成
例を図２２、２４に、図２４の座標検出回路の構成例を
用いたときの、座標検出回路の実施形態を図２６に示
す。

【０１４８】次に、圧力検出素子の電極構造を両面型に
した場合の液晶表示装置の製造方法について説明する。
アレイ基坂１１の製造方法については、ゲート線および
ゲート電極１７ｇとゲートバイアス線５１、図示しない
補助容量線が同時形成されること、薄膜トランジスタ１
７の半導体膜１７ｉ、圧電ゲート薄膜トランジスタ５０
の半導体膜５０ｉＴＦＴのａ−Ｓｉの島、抵抗膜２２ｂ
が同時形成されることを除いては実施形態１４と同様で
ある。対向基板の製造方法、液晶セルの製造方法につい
ても実施形態１４と同様に行うことができる。

【０１４９】なお上述の実施形態では、液晶表示装置を
例にとって説明したが、本発明は液晶表示装置に限るこ
となく、例えばフィールドエミッションディスプレイ
や、プラズマアドレス型液晶表示装置など、他のタイプ
の平面型表示装置にも適用することができる。

【０１５０】（実施形態１６）上述の例では、位置検出
の手法として例えば圧力検出素子が出力した電流を検出
して位置検出を行う例を説明したが、本発明の液晶表示
装置に適用可能な位置検出の手法はこれに限ることはな
い。ここで位置検出の手法の別の例について説明する。

【０１５１】図２７は、ペン入力機能を備えた表示装置
の構成の例を示す図である。図２７において、１９５は
抵抗膜を示し、１９６は抵抗膜を示し、１９７は抵抗膜
１９５上に配設された導電層を示し、１９８は抵抗膜１
９６上に配設された導電層を示し、５は抵抗膜１９６上
に配置された導電層を示し、２００は抵抗膜１９６上に
配設された導電層を示し、ＳＷ１およびＳＷ２はＣＮＴ
１で制御されるスイッチであり、ＳＷ３およびＳＷ４は
ＣＮＴ２で制御されるスイッチであり、２０４は一定電
圧を各抵抗膜に供給する電圧源でありここでは５Ｖを供
給している。インピーダンス変換部２０２は導電層１９
８及び導電層６からアナログの電気信号で検出ペン２０
５の表示装置１０´上での位置を示しているＸ方向信号
とＹ方向信号を、インピーダンス変換した後Ｘ´、Ｙ´
として出力するインピーダンス変換部であり、２０３は
アナログ信号であるＸ´、Ｙ´をそれぞれＤＸ、ＤＹの
ディジタル信号に変換するＡ／Ｄ変換部である。以上説
明した各構成要素の動作は後述するが、これらの参考文
献として例えば「東芝レビュー、１９９４、Ｖｏｌ．４
９、Ｎｏ．１２」等がある。なお移動ベクトル方向（Ｘ
方向、Ｙ方向）の定義は図２７に示すとおりである。

【０１５２】図２８はペン座標検出装置の原理を説明す
るための図である。図２８（ａ）は１９５と１９６の抵
抗膜で形成されるタブレットの断面図を示しており、１
１３は非ペン入力時に抵抗膜１９５と１９６とを接触さ
せておくためのスペーサである。このように、抵抗膜１
９５と１９６とに検出ペン圧力を加えていないと抵抗膜
１９５と１９６は非接触状態を保っている。

【０１５３】図２８（ｂ）は、抵抗膜１９５と１９６に
検出ペン２０５が圧力を加えている状態を示す図であ
り、このように検出ペンからの圧力が加えられると抵抗
膜１９５と１９６とは接触状態になる。また検出ペン２
０５から圧力を加えられている箇所を対向電極２０７と
し、図２８（ｃ）に示すように導電層１９７と対向電極
２０７との間の抵抗をＲ１５とし、導電層１９８と対向
電極２０７との間の抵抗をＲ１６とし、２００と検出ペ
ン２０５との間の抵抗をＲ２０とする。なお、１９５と
１９６の抵抗膜にはある一定のシート抵抗が存在する
が、導電層１９７、１９８、１９９、２００ではこのシ
ート抵抗が無視できるほど小さい。

【０１５４】図２９に、インピーダンス変換部２０２の
構成を示す。図２９の２０８および２０９はオペアンプ
であり、いわゆるボルテージフォロワーとして用いられ
ており、入力信号をインピーダンス変換して出力する。

【０１５５】図３０にＳＷ１〜ＳＷ４の制御を示す。Ｃ
ＮＴ１がＨｉｇｈレベルのとき、ＳＷ１、ＳＷ２はオン
状態であり、ＣＮＴ１がＬｏｗレベル時はＳＷ１、ＳＷ
２はオフ状態である。ＣＮＴ２がＨｉｇｈレベル時には
ＳＷ３、ＳＷ４はオン状態であり、ＣＮＴ２がＬｏｗレ
ベルのときにはＳＷ３、ＳＷ４はオフ状態である。ＣＮ
Ｔ１及びＣＮＴ２は常に両方が逆位相で駆動されてい
る。

【０１５６】図３１に図２８（ｃ）の場合の等価回路を
示す。図３１（ａ）はＣＮＴ１＝Ｈｉｇｈ、ＣＮＴ２＝
Ｌｏｗの場合の等価回路を示しており、導電層１９９お
よび６に電圧が印加されておらず導電層１９７に０Ｖが
１９８に５Ｖが印加されている。したがって、６の電圧
は（５×Ｒ１５）／（Ｒ１５＋Ｒ１６）となるためＸ´
＝（５×Ｒ１５）／（Ｒ１５＋Ｒ１６）である。つま
り、検出ペンのＸ方向の位置１４がアナログ信号Ｘ´と
して検出された。

【０１５７】図３１（ｂ）はＣＮＴ１＝Ｌｏｗ、ＣＮＴ
２＝Ｈｉｇｈの場合の等価回路を示しており、導電層１
９７および導電層１９８には電圧が印加されておらず導
電層１９９に０Ｖが、６に５Ｖが印加されている。した
がって、２００の電圧は５ＶとなるためＸ´＝５Ｖであ
る。本実施例では、Ｘ´＝５Ｖの場合には、これをペン
のＸ方向の位置を示すアナログ信号として取り扱わな
い。

【０１５８】図３２に図２８（ｃ）の場合の等価回路図
を示す。図３２（ａ）はＣＮＴ１＝Ｈｉｇｈ、ＣＮＴ２
＝Ｌｏｗの場合の等価回路を示しており、導電層１９９
および６に電圧が印加されておらず導電層１９７に０Ｖ
が１９８に５Ｖが印加されている。したがって、１９８
の電圧は５Ｖであり、Ｙ´＝５Ｖとなる。本実施例では
Ｙ´＝５Ｖの場合これをペンのＹ方向の位置を示すアナ
ログ信号として取り扱わない。

【０１５９】図３２（ｂ）はＣＮＴ１＝Ｌｏｗ、ＣＮＴ
２＝Ｈｉｇｈの場合の等価回路を示しており、導電層１
９７及び導電層１９８に電圧が印加されておらず、導電
層１９９に０Ｖが導電層２００に５Ｖが印加されてい
る。したがって、６の電圧は５Ｖとなるため、Ｙ´＝
（５×Ｒ１９）／（Ｒ１９＋Ｒ２０）である。つまり、
検出ペンのＹ方向の位置１４がアナログ信号Ｙ´として
検出された。

【０１６０】図２７に例示した表示装置では以上のよう
にペンの位置を検出する。すなわち、ＣＮＴ１＝Ｈｉｇ
ｈ、ＣＮＴ２＝Ｌｏｗの場合には検出ペンのＸ方向の位
置をアナログ信号として検出し、一方、ＣＮＴ１９６＝
Ｈｉｇｈ、ＣＮＴ１＝Ｌｏｗの場合には検出ペンのＹ方
向の位置をアナログ信号として検出する。そして、得ら
れたアナログ信号をＡ／Ｄ変換部２０３によりディジタ
ル信号ＤＸ、ＤＹに変換する。ディジタル信号ＤＸ、Ｄ
Ｙに変換する。ディジタル信号ＤＸ、ＤＹは図２７のペ
ンスピード検出部１７０、ベクトル変化検出部１７１お
よび補正部１７２に出力されて補正される。

【０１６１】この例で説明したような構成、手法により
本発明の液晶表示装置において位置検出を行うようにし
てもよい。

【０１６２】

【発明の効果】以上説明したように本発明の液晶表示装
置によれば、二重像、視差ズレ（パララックス）などの
画質低下、厚さ・重量アップの問題を、製造コストを増
加させることなく、液晶表示装置等の表示装置に位置検
出機能を付加することができる。したがって本発明によ
れば、高画質で消費電力が小さく、かつ軽量薄型の座標
入力機能付き液晶表示装置を提供することができる。ま
た本発明の表示装置を例えば携帯型情報端末に適用する
ことにより、可搬性が高く、表示品質が良好で、かつ入
力精度の高い位置検出機能内蔵型表示装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図２】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図３】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図４】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図５】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図６】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図７】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図８】本発明の液晶表示装置の構成の別の例を概略的
に示す図。

【図９】液晶セルと抵抗膜との関係を説明するための
図。

【図１０】本発明の液晶表示装置が備える抵抗膜のパタ
ーンの例を概略的に示す図。

【図１１】本発明の液晶表示装置が備える抵抗膜のパタ
ーンの例を概略的に示す図。

【図１２】圧力検出素子が圧電体からなる場合の座標算
出方法の例を説明するための図。

【図１３】圧力検出素子が感圧体からなる場合の座標算
出方法の例を説明するための図。

【図１４】表面分割型を用いバイアス電位ＶB を設定し
たときの等価回路。

【図１５】圧力検出素子として感圧体または圧電ゲート
薄膜トランジスタを用いた場合の等価回路。

【図１６】圧力検出素子が圧電体からなり、表面分割型
を用い対向をフローティングとしたときの等価回路。

【図１７】圧力検出素子が圧電体からなり、両面分割型
を用いたときの等価回路。

【図１８】圧力検出素子として感圧体または圧電ゲート
薄膜トランジスタを用い、両面分割型を用いたときの等
価回路。。

【図１９】圧力検出素子として圧電ゲート薄膜トランジ
スタを用いた場合の等価回路（表面分割型）。

【図２０】圧力検出素子として圧電ゲート薄膜トランジ
スタを用いた場合の等価回路（両面分割型）。

【図２１】圧電体を用いたときの座標検出回路の構成の
例を示す図。

【図２２】感圧体をゲートに接続した薄膜トランジスタ
を用いた時の座標検出回路の構成の例を示す図。

【図２３】圧電体を用いたときの座標検出回路の構成の
例を示す図。

【図２４】感圧体をゲートに接続した薄膜トランジスタ
を用いた時の座標検出回路の構成の例を示す図。

【図２５】圧電体を用いたときの座標検出回路の構成の
例を示す図。

【図２６】圧力検出素子として感圧体または圧電ゲート
薄膜トランジスタを用いた場合の座標検出回路の構成の
例を示す図。

【図２７】ペン入力機能を備えた表示装置の構成の例を
示す図。

【図２８】ペン座標検出装置の原理を説明するための
図。

【図２９】インピーダンスの構成の例を説明するための
図。

【図３０】ＳＷ１〜ＳＷ４の制御を説明するための図。

【図３１】図２８（ｃ）に対応する等価回路。

【図３２】図２８（ｃ）に対応する等価回路。

【図３３】図２８（ｃ）に対応する等価回路。

【符号の説明】

１１………アレイ基板 １２………対向基板 １３………液晶層 １４………スペーサ １５………絶縁性基板 １６………画素電極 １７………薄膜トランジスタ １７ｇ………ゲート電極 １７ｓ………ソース電極 １７ｄ………ドレイン電極 １７ｉ………半導体膜 １８…………ゲート絶縁膜 １９…………パッシベーション膜 ２１…………絶縁性基板 ２２…………抵抗膜 ２３…………圧電体 ２４…………カラーフィルタ ２５…………コモン電極 ２６…………バイアス電極 ３１…………ブラックマトリクス ４０…………ＭＩＭ ５０…………感圧ゲート薄膜トランジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の電極が配設された第１の基板と、 第２の電極が配設された第２の基板と、 前記第１の基板と前記第２の基板との間にマトリクス状
   に配設された柱状のスペーサーと、 前記スペーサーにより保持された前記第１の基板と前記
   第２の基板との間隙に挟持された液晶層と、 前記第１の電極または前記第２の電極に表示信号電圧を
   印加する手段と、 前記第１の基板または前記第２の基板の前記スペーサー
   と対向する領域に配設された感圧素子と、 前記感圧素子に圧力が加わった時、前記感圧素子の出力
   信号に基づいて、前記圧力が加わった感圧素子の位置を
   検出する手段とを具備したことを特徴とする液晶表示装
   置。
2. 【請求項２】 前記スペーサの少なくとも一部は圧電性
   材料により構成されていることを特徴とする請求項１に
   記載の液晶表示装置。
3. 【請求項３】 前記第１の基板または前記第２の基板の
   前記感圧素子が配設された面に配設された抵抗膜をさら
   に具備し、前記感圧素子の前記出力信号は前記抵抗膜を
   介して検出されることを特徴とする請求項１に記載の液
   晶表示装置。
4. 【請求項４】 第１の基板と、 第２の基板と、 前記第１の基板と前記第２の基板との間にマトリクス状
   に配設された柱状のスペーサーと、 前記第１の基板または前記第２の基板の前記スペーサー
   と対向する領域に配設された感圧素子と前記感圧素子に
   圧力が加わった時、前記感圧素子の出力信号に基づい
   て、前記圧力が加わった感圧素子の位置を検出する手段
   とを具備したことを特徴とする位置検出装置。