KR20050046163A - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR20050046163A
KR20050046163A KR1020030080178A KR20030080178A KR20050046163A KR 20050046163 A KR20050046163 A KR 20050046163A KR 1020030080178 A KR1020030080178 A KR 1020030080178A KR 20030080178 A KR20030080178 A KR 20030080178A KR 20050046163 A KR20050046163 A KR 20050046163A
Authority
KR
South Korea
Prior art keywords
common
liquid crystal
conductive
common voltage
common electrode
Prior art date
Application number
KR1020030080178A
Other languages
English (en)
Other versions
KR101024642B1 (ko
Inventor
김병구
김홍수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030080178A priority Critical patent/KR101024642B1/ko
Publication of KR20050046163A publication Critical patent/KR20050046163A/ko
Application granted granted Critical
Publication of KR101024642B1 publication Critical patent/KR101024642B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 패널의 위치별 화상차를 방지함으로써 화질을 향상시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명은 제1 기판 상에 형성되는 공통전극과; 상기 제1 기판과 실재에 의해 합착되는 제2 기판 상에 띠 형태로 형성되어 상기 공통전극에 공통전압을 공급하는 공통전압공급라인과; 상기 제1 및 제2 기판 중 어느 하나의 기판 상에 형성되어 상기 공통전극과 공통전압공급라인을 전기적으로 연결시키는 하나 이상의 도전성 스페이서를 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel and Method of Fabricating the same}
본 발명은 액정표시패널에 관한 것으로, 특히 패널의 위치별 화상차를 방지함으로써 화질을 향상시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로들을 포함하게 된다.
도 1은 종래의 액정표시패널을 나타내는 단면도이다.
도 1 및 도 2에 도시된 액정표시패널의 상판은 상부기판(2)의 표시영역(P2)에 순차적으로 형성된 블랙 매트릭스(4), 컬러필터(6), 공통전극(10), 컬럼스페이서(18), 상부 배향막(도시하지 않음)과 비표시영역(P1)에 순차적으로 형성된 블랙 매트릭스(4), 공통전극(10), 은(Ag)도트(22)로 구성된다. 하판은 하부기판(32)의 표시영역(P2)에 화소단위의 전계형성을 위한 게이트 라인, 데이터 라인, 화소전극, 박막 트랜지스터 및 하부 배향막과 비표시영역(P1)에 표시영역(P2)의 게이트 라인 및 데이터 라인에 구동신호를 공급하는 패드부(47)와, 상판의 공통전극(10)에 공통전압(Vcom)을 공급하는 공통라인(45)으로 구성된다. 상판 및 하판 사이의 내부공간에는 액정(도시되지 않음)이 주입된다.
상판에 있어서, 블랙 매트릭스(4)는 하판의 TFT 영역과 도시하지 않은 게이트라인들 및 데이터라인들 영역에 대응되어 상부기판(2) 상에 형성되며, 컬러필터(6)가 형성될 셀영역을 마련한다. 블랙 매트릭스(4)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(6)는 블랙 매트릭스(4)에 의해 분리된 셀영역 및 블랙 매트릭스(4)에 걸쳐 형성된다. 이 컬러필터(6)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 공통전극(10)에는 액정구동시 기준이 되기 위한 공통전압이 공급된다. 은도트(18)는 도전성이 강한 금속 예를 들어, 은(Ag)으로 형성되어 하판에 형성된 공통라인(45)과 접속되어 공통라인(45)에서 인가되는 공통전압(Vcom)을 공통전극(10)에 공급한다. 컬럼 스페이서(18)는 상판과 하판 사이의 셀 갭을 유지하는 역할을 한다.
하판에 있어서, TFT는 게이트전극, 반도체층, 소스/드레인전극을 구비하고 게이트라인으로 부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극에 공급한다. 패드부(47)에는 게이트 라인과 접속되는 게이트 패드, 데이터 패드와 접속되는 데이터 패드, 공통라인(45)과 접속되는 공통패드를 포함한다. 공통패드는 공통전압생성부(도시하지 않음)로 부터 생성된 공통전압(Vcom)을 공통라인(45)에 공급한다. 여기서 공통전압(Vcom)은 액정셀을 구동시 기준이 되는 기준전압이다. 공통라인(45)은 공통패드로부터 인가되는 공통전압(Vcom)을 상판에 형성된 은토트(22)를 통해 공통전극(10)에 공급한다.
도 3a 내지 도 3e는 종래 액정표시패널의 상판의 제조방법을 단계적으로 나타내는 단면도이다.
먼저, 상부기판(2)에 불투명 금속 또는 불투명 수지 등의 불투명 물질이 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 유기물질이 패터닝됨으로써 도 3a에 도시된 바와 같이 표시영역(P2) 및 비표시영역(P1) 상에 블랙 매트릭스(4)가 형성된다. 불투명 금속으로는 일반적으로 크롬(Cr)이 이용되고, 불투명 수지로는 유기물질이 이용된다.
블랙 매트릭스(4)가 형성된 상부기판(2) 상에 적색수지(R)가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 적색수지가 패터닝됨으로써 표시영역(P2) 상에 적색 컬러필터(R)가 형성된다. 적색 컬러필터(R)가 형성된 상부기판(2)상에 녹색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 녹색수지가 패터닝됨으로써 표시영역(P2) 상에 녹색 컬러필터(G)가 형성된다. 녹색 컬러필터(G)가 형성된 상부기판(2)상에 청색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 청색 컬러필터(B)가 형성된다. 이에 따라, 도 3b에 도시된 바와 같이 표시영역(P2) 상에 컬러필터(6)가 형성된다.
컬러필터(6)가 형성된 상부기판(2)상에 투명도전성 물질이 전면증착된 후 패터닝됨으로써 도 3c에 도시된 바와 같이 공통전극(10)이 형성된다. 공통전극(10)이 형성된 상부기판(2)상에 스페이서 물질이 증착된 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 스페이서 물질이 패터닝됨으로써 도 3d에 도시된 바와 같이 표시영역(P2)상에 컬럼 스페이서(16)가 형성된다. 컬럼 스페이서(16)가 형성된 상부기판(2) 상에 도 3e에 도시된 바와 같이 은도트(22)가 형성된다.
이렇게 형성된 상판은 하판과 실재(18)에 의해 합착된다.
이러한 종래의 액정표시패널의 공통라인(45)은 공통전압생성부로부터 생성된 공통전압(Vcom)을 상부기판(2)의 일측의 양 끝에 형성된 각각의 은도트(22)를 통해 공통전극(10)에 공급한다. 여기서, 은도트(22)를 통해 공급되는 공통전압(Vcom)이 은토트(22)로부터 먼거리에 위치하는 공통전극(10)으로 인가될수록 공통전극(10) 내의 저항에 의해 전압강하가 일어나게 된다. 그 결과, 도 4에 도시된 바와 같이 은도트(20)로부터 인접한 공통전극(10)에 인가되는 공통전압(A)과 은도트(22)로부터 먼 공통전극(10)에 인가되는 공통전압(B)과의 차이(d)가 발생된다.
이에 따라, 은도트(22)와 인접한 화소에 걸리는 실효전압과 은도트(22)와 먼 화소에 걸리는 실효전압의 차이가 발생됨으로써 패널의 위치별 화상차가 발생됨으로써 휘도 불균일 및 플리커를 포함하는 화상불량의 문제가 발생된다.
따라서, 본 발명의 목적은 패널의 위치별 화상차를 방지함으로써 화질을 향상시킬 수 있는 액정표시패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시패널은 제1 기판 상에 형성되는 공통전극과; 상기 제1 기판과 실재에 의해 합착되는 제2 기판 상에 띠 형태로 형성되어 상기 공통전극에 공통전압을 공급하는 공통전압공급라인과; 상기 제1 및 제2 기판 중 어느 하나의 기판 상에 형성되어 상기 공통전극과 공통전압공급라인을 전기적으로 연결시키는 하나 이상의 도전성 스페이서를 구비하는 것을 특징으로 한다.
상기 하나 이상의 도전성 스페이서는 서로 일체화된 것을 특징으로 한다.
상기 도전성 스페이서는 상기 실재를 감싸도록 상기 실재의 바깥쪽에서 소정거리를 두고 이격된 것을 특징으로 한다.
상기 실재는 제1 실재와 제2 실재를 포함하고, 상기 도전성 스페이서는 상기 제1 실재와 제2 실재 사이에 형성된 것을 특징으로 한다.
상기 제1 및 제2 실재는 서로 분리되는 것을 특징으로 한다.
상기 제1 및 제2 실재는 서로 연결되는 것을 특징으로 한다.
상기 도전성 스페이서는 상기 제1 기판 상에 형성된 컬럼스페이서와; 상기 공통전압공급라인과 대응되는 컬럼스페이서 상에 형성된 도전성금속층을 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시패널의 제조방법은 제1 기판 상에 공통전극을 형성하는 단계와; 상기 제1 기판과 실재에 의해 합착되는 제2 기판 상에 띠 형태로 형성되어 상기 공통전극에 공통전압을 공급하는 공통전압공급라인을 형성하는 단계와; 상기 제1 및 제2 기판 중 어느 하나의 기판 상에 형성되어 상기 공통전극과 공통전압공급라인을 전기적으로 연결시키는 하나 이상의 도전성 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 하나 이상의 도전성 스페이서는 서로 일체화되는 것을 특징으로 한다.
상기 도전성 스페이서는 상기 실재를 감싸도록 상기 실재의 바깥쪽에서 소정거리를 두고 이격되게 형성되는 것을 특징으로 한다.
상기 실재는 제1 실재와 제2 실재를 포함하고, 상기 도전성 스페이서는 상기 제1 실재와 제2 실재 사이에 형성되는 것을 특징으로 한다.
상기 도전성 스페이서를 형성하는 단계는 상기 제1 기판 상에 컬럼스페이서를 형성하는 단계와; 상기 공통전압공급라인과 대응되는 컬럼스페이서 상에 도전성금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 제1 실시예에 따른 액정표시패널을 나타내는 평면도이고, 도 6은 도 5에 도시된 Ⅱ-Ⅱ' 선을 절단하여 나타내는 단면도이다.
도 5 및 도 6에 도시된 액정표시패널의 상판은 상부기판(102) 상의 표시영역(P2)에 순차적으로 형성된 블랙 매트릭스(104), 컬러필터(106), 공통전극(110), 컬럼스페이서(118), 상부 배향막(도시하지 않음)과 비표시영역(P1)에 순차적으로 형성된 블랙 매트릭스(104), 컬러필터(106), 공통전극(110), 도전성금속막(119)이 형성된 다수의 도전성 컬럼스페이서(122)로 구성된다.
하판은 하부기판(132)의 표시영역(P2)에 화소단위의 전계형성을 위한 게이트 라인, 데이터 라인, 화소전극, 박막 트랜지스터 및 하부 배향막과 비표시영역(P1)에 표시영역(P2)의 게이트 라인 및 데이터 라인에 구동신호를 공급하는 패드부(147)와, 공통전극(110)에 공통전압(Vcom)을 공급하는 공통라인(145)으로 구성된다. 상판 및 하판 사이의 내부공간에는 액정이 주입된다.
상판에 있어서, 블랙 매트릭스(104)는 하판의 TFT 영역과 도시하지 않은 게이트라인들 및 데이터라인들 영역에 대응되어 상부기판(102) 상에 형성되며, 컬러필터(106)가 형성될 셀영역을 마련한다. 블랙 매트릭스(104)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(106)는 블랙 매트릭스(4)에 의해 분리된 셀영역 및 블랙 매트릭스(104)에 걸쳐 형성된다. 이 컬러필터(106)는 R,G,B 별로 형성되어 R,G,B 색상을 구현한다. 공통전극(110)에는 액정구동시 기준이 되기 위한 공통전압(Vcom)이 공급된다. 컬럼 스페이서(18)는 상판과 하판 사이의 셀 갭을 유지하는 역할을 한다.
다수의 도전성 스페이서(122)는 표시영역(P2)의 컬럼 스페이서(116)에 도전성금속막(119)이 형성된 구조로써 실재(118)을 감싸도록 실재(118) 외곽영역에 형성됨으로써 하판의 외곽영역에 띠 형태로 형성된 공통라인(145)과 상판의 공통전극(110)을 병렬로 접촉시킨다. 이에 따라, 공통전압생성부(도시하지 않음)로부터 발생되어 공통라인(45)에 인가되는 공통전압(Vcom)이 다수의 도전성 스페이서(122)를 통해 공통전극(10) 전면에 동시에 공급된다. 그 결과, 도 7에 도시된 바와 같이 공통전극(110)의 위치에 관계없이 일정한 공통전압(Vcom)이 공통전극(110)에 공급된다.
이에 따라, 공통전극(110)의 위치별 인가되는 공통전압(Vcom)의 차이가 발생되지 않으므로 화소에 걸리는 실효전압 또한 차이가 발생되지 않게되어 패널의 위치별 화상차가 발생하지 않게 된다. 이에 따라, 휘도 불균일 및 플리커 등의 화상불량이 방지됨으로써 화질이 향상된다.
하판에 있어서, TFT는 게이트전극, 반도체층, 소스/드레인전극을 구비하고 게이트라인으로 부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극에 공급한다. 패드부(147)에는 게이트 라인과 접속되는 게이트 패드, 데이터 패드와 접속되는 데이터 패드, 공통라인(145)과 접속되는 공통패드를 포함한다. 공통패드는 공통전압생성부로부터 생성된 공통전압(Vcom)을 공통라인(145)에 공급한다. 여기서 공통전압(Vcom)은 액정셀을 구동시 기준이 되는 기준전압이다.
공통라인(45)은 상판에 형성되는 도전성 스페이서(122)와 대응됨과 아울러 실재(118)를 감싸도록 실재(118) 외곽영역에 형성됨으로써 공통전압생성부로부터 생성된 공통전압(Vcom)을 상판에 형성된 다수의 도전성 스페이서(122)를 통해 공통전극(110) 전면에 동시에 공급한다.
이러한 액정표시패널의 상판 제조방법을 도 8a 내지 도 8e를 참조하여 설명하면 다음가 같다.
먼저, 상부기판(102)에 불투명 금속 또는 불투명 수지 등의 불투명 물질이 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 유기물질이 패터닝됨으로써 도 8a에 도시된 바와 같이 표시영역(P2) 및 비표시영역(P1) 상에 블랙 매트릭스(104)가 형성된다. 불투명 금속으로는 일반적으로 크롬(Cr)이 이용되고, 불투명 수지로는 유기물질이 이용된다.
블랙 매트릭스(104)가 형성된 상부기판(102) 상에 적색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 적색수지가 패터닝됨으로써 적색 컬러필터(R)가 형성된다. 적색 컬러필터(R)가 형성된 상부기판(2)상에 녹색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 녹색수지가 패터닝됨으로써 녹색 컬러필터(G)가 형성된다. 녹색 컬러필터(G)가 형성된 상부기판(2)상에 청색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 청색 컬러필터(B)가 형성된다. 이에 따라, 도 8b에 도시된 바와 같이 비표시영역(P1)의 도전성 스페이서(122)가 형성될 영역 및 표시영역(P2) 상에 컬러필터(106)가 형성된다.
컬러필터(106)가 형성된 상부기판(102)상에 투명도전성 물질이 전면증착된 후 패터닝됨으로써 도 8c에 도시된 바와 같이 표시영역(P2) 및 비 표시영역(P1)에 공통전극(110)이 형성된다.
공통전극(110)이 형성된 상부기판(102)상에 스페이서 물질이 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 스페이서 물질이 패터닝됨으로써 도 8d에 도시된 바와 같이 표시영역(P2) 및 비표시영역(P1) 상에 컬럼 스페이서(116)가 형성된다.
컬럼 스페이서(116)가 형성된 상부기판(2) 상에 도전성금속물질이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 도전성금속물질이 패터닝된다. 이에 따라, 도 8e에 도시된 바와 같이 비표시영역(P1) 상의 컬럼 스페이서(116)에 도전성금속막(119)이 형성됨으로써 도전성 스페이서(122)가 형성된다.
이렇게 형성된 상판은 하판과 실재(118)에 의해 합착된다.
이와 같이, 본 발명의 제1 실시예에 따른 액정표시패널 및 그 제조방법은 종래의 은토드 대신 실재(118)를 감싸도록 실재(118) 외곽영역에 형성됨과 아울러 컬럼 스페이서(116)에 도전성금속막(119)이 형성된 구조를 갖는 다수의 도전성 스페이서(122)를 구비하고, 그 다수의 도전성 스페이서(122)와 정합되도록 하판의 외곽영역에 띠 형태로 형성되어 상판의 공통전극(110)과 도전성 스페이서(122)를 통해 병렬로 연결되는 공통라인(145)을 구비한다. 이에 따라, 공통라인(145)에 인가되는 공통전압(Vcom)이 다수의 도전성 스페이서(122)를 통해 공통전극(10) 전면에 동시에 공급된다. 그 결과, 공통전극(110)의 위치별 인가되는 공통전압(Vcom)의 차이가 발생되지 않게 됨으로써 패널의 위치별 화상차가 발생되지 않는다. 이로써, 휘도 불균일 및 플리커 등의 화상불량이 방지됨으로써 화질이 향상된다.
도 9는 본 발명의 제2 실시예에 따른 액정표시패널을 나타내는 평면도이다. 도 9에 도시된 액정표시패널은 도 5 및 도 6에 도시된 액정표시패널과 대비하여 도전성 스페이서(122)가 폐곡선 형태로 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 5 및 도 6와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
도 9에 도시된 액정표시패널은 도전성 스페이서(122)가 폐곡선 형태로 형성됨으로써 공통라인(145)과 전면 접촉되게 된다. 이에 따라, 공통라인(45)에 인가되는 공통전압(Vcom)이 폐곡선 형태의 도전성 스페이서(122)를 통해 공통전극(110) 전면에 동시에 공급되게 된다. 그 결과, 공통전극(110)의 위치별 인가되는 공통전압(Vcom)의 차이가 발생되지 않게 됨으로써 패널의 위치별 화상차가 발생되지 않는다. 이로써, 휘도 불균일 및 플리커 등의 화상불량이 방지됨으로써 화질이 향상된다.
한편, 도 9에 도시된 액정표시패널은 도 8a 내지 도 8e에 도시된 액정표시패널의 제조방법과 대비하여 도전성 스페이서(122)가 실재(118) 외곽 영역에 페곡선 형태로 형성되는 것을 제외하고 동일한 방법으로 형성됨으로 상세한 설명은 생략하기로 한다.
도 10은 본 발명의 제3 실시예에 따른 액정표시패널을 나타내는 평면도이다. 도 10에 도시된 액정표시패널은 도 5 및 도 6에 도시된 액정표시패널과 대비하여 도전성 스페이서(122)가 실재(118)의 내부영역에 형성되며, 도전성 스페이서(122)와 표시영역(P2) 사이에 더미실재(123)가 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 5 및 도 6와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
도 10에 도시된 액정표시패널은 도전성 스페이서(122)가 실재(118) 내부 영역에 형성되며 도전성 스페이서(122)와 정합되도록 띠 형태로 형성된 공통라인(145)과 병렬로 접촉되게 된다. 이에 따라, 공통라인(145)에 인가되는 공통전압(Vcom)이 도전성 스페이서(122)를 통해 공통전극(110) 전면에 동시에 공급된다. 그 결과, 공통전극(110)의 위치별 인가되는 공통전압(Vcom)의 차이가 발생되지 않게 됨으로써 패널의 위치별 화상차가 발생되지 않는다. 이로써, 휘도 불균일 및 플리커 등의 화상불량이 방지됨으로써 화질이 향상된다.
또한, 도전성 스페이서(122)가 실재(118) 내부영역에 띠 형태로 형성되고, 도전성 스페이서(122)와 표시영역(P2) 사이에 더미실재(123)가 형성된다. 여기서, 더미실재(123)는 도전성 스페이서(122)에 의해 패널 내부의 액정이 오염되는 것을 방지하는 역할을 하게 된다. 한편, 도 11에 도시된 바와 같이, 도전성 스페이서(122)가 상판의 양측에만 형성되고, 이러한 도전성 스페이서(122)에 의한 액정의 오염을 방지하기 위한 더미실재(123) 또한 액정패널의 도전성 스페이서(122)와 표시영역(P2) 사이에 형성된다. 이와 같이, 도전성 스페이서(122)가 실재 내부에 형성됨으로써 패널 크기를 소형화 할 수 있게 된다.
한편, 도 10 및 11에 도시된 액정표시패널은 도 8a 내지 도 8e에 도시된 액정표시패널의 제조방법과 대비하여 도전성 스페이서(122)가 실재(118) 내부영역에 형성되고, 그 도전성 스페이서(122)와 표시영역(P2) 사이에 더미실재(123)가 형성되는 것을 제외하고 동일한 방법으로 형성됨으로 상세한 설명은 생략하기로 한다.
이와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 종래의 은도트 대신 컬럼스페이서(116)에 도전성금속막(119)이 형성된 구조를 갖는 도전성 스페이서(112)를 구비하고, 도전성 스페이서(112)와 정합되도록 띠 형태로 형성되어 상판의 공통전극(110)과 도전성 스페이서(112)를 통해 병렬로 연결되는 공통라인(145)을 구비한다. 이에 따라, 공통라인(145)에 인가되는 공통전압(Vcom)이 다수의 도전성 스페이서(122)를 통해 공통라인과 병렬로 연결된 공통전극(10) 전면에 동시에 공급된다. 그 결과, 공통전극(110)의 위치별 인가되는 공통전압(Vcom)의 차이가 발생되지 않게 됨으로써 패널의 위치별 화상차가 발생되지 않는다. 이로써, 휘도 불균일 및 플리커 등의 화상불량이 방지됨으로써 화질이 향상된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 종래의 은도트 대신 컬럼스페이서에 도전성금속막이 형성된 구조를 갖는 도전성 스페이서를 구비하고, 도전성 스페이서와 정합되도록 띠 형태로 형성되어 상판의 공통전극과 병렬로 연결되는 공통라인을 구비한다. 이에 따라, 공통전압이 다수의 도전성 스페이서를 통해 공통전극 전면에 동시에 공급됨으로써 패널의 위치별 화상차가 발생되지 않게된다. 이로써, 휘도 불균일 및 플리커 등의 화상불량이 방지됨으로써 화질이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1는 종래 액정표시패널을 나타내는 평면도이다.
도 2는 도 1에 도시된 액정표시패널의 Ⅰ-Ⅰ' 선을 절단하여 도시한 단면도이다.
도 3a 내지 도 3e는 도 2에 도시된 액정표시패널의 상판의 제조방법을 나타내는 단면도이다.
도 4는 도 1에 도시된 액정표시패널에 공급되는 공통전압과 데이터 전압을 나타내는 파형도이다.
도 5는 본 발명의 제1 실시예에 따른 액정표시패널을 나타내는 평면도이다.
도 6는 도 5에 도시된 액정표시패널의 Ⅱ-Ⅱ' 선을 절단하여 도시한 단면도이다.
도 7은 본 발명에 따른 액정표시패널에 공급되는 공통전압과 데이터 전압을 나타내는 파형도이다.
도 8a 내지 도 8e는 도 6에 도시된 액정표시패널의 상판의 제조방법을 나타내는 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 액정표시패널을 나타내는 평면도이다.
도 10 및 도 11은 본 발명의 제3 실시예에 따른 액정표시패널을 나타내는 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
2,102:상부기판 4,104:블랙 매트릭스
10,110:공통전극 32,132:하부기판
6,106:컬러필터 18,118:실재
22,122:은도트 45,145:공통라인
123:더미실재

Claims (14)

  1. 제1 기판 상에 형성되는 공통전극과;
    상기 제1 기판과 실재에 의해 합착되는 제2 기판 상에 띠 형태로 형성되어 상기 공통전극에 공통전압을 공급하는 공통전압공급라인과;
    상기 제1 및 제2 기판 중 어느 하나의 기판 상에 형성되어 상기 공통전극과 공통전압공급라인을 전기적으로 연결시키는 하나 이상의 도전성 스페이서를 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 하나 이상의 도전성 스페이서는 서로 일체화된 것을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 도전성 스페이서는 상기 실재를 감싸도록 상기 실재의 바깥쪽에서 소정거리를 두고 이격된 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 실재는 제1 실재와 제2 실재를 포함하고,
    상기 도전성 스페이서는 상기 제1 실재와 제2 실재 사이에 형성된 것을 특징으로 하는 액정표시패널.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 실재는 서로 분리되는 것을 특징으로 하는 액정표시패널.
  6. 제 4 항에 있어서,
    상기 제1 및 제2 실재는 서로 연결되는 것을 특징으로 하는 액정표시패널.
  7. 제 1 항에 있어서,
    상기 도전성 스페이서는
    상기 제1 기판 상에 형성된 컬럼스페이서와;
    상기 공통전압공급라인과 대응되는 컬럼스페이서 상에 형성된 도전성금속층을 포함하는 것을 특징으로 하는 액정표시패널.
  8. 제1 기판 상에 공통전극을 형성하는 단계와;
    상기 제1 기판과 실재에 의해 합착되는 제2 기판 상에 띠 형태로 형성되어 상기 공통전극에 공통전압을 공급하는 공통전압공급라인을 형성하는 단계와;
    상기 제1 및 제2 기판 중 어느 하나의 기판 상에 형성되어 상기 공통전극과 공통전압공급라인을 전기적으로 연결시키는 하나 이상의 도전성 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 하나 이상의 도전성 스페이서는 서로 일체화되는 것을 특징으로 하는 액정표시패널의 제조방법.
  10. 제 8 항에 있어서,
    상기 도전성 스페이서는 상기 실재를 감싸도록 상기 실재의 바깥쪽에서 소정거리를 두고 이격되게 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 제 8 항에 있어서,
    상기 실재는 제1 실재와 제2 실재를 포함하고,
    상기 도전성 스페이서는 상기 제1 실재와 제2 실재 사이에 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  12. 제 11 항에 있어서,
    상기 제1 및 제2 실재는 서로 분리되는 것을 특징으로 하는 액정표시패널의 제조방법.
  13. 제 11 항에 있어서,
    상기 제1 및 제2 실재는 서로 연결되는 것을 특징으로 하는 액정표시패널의 제조방법.
  14. 제 8 항에 있어서,
    상기 도전성 스페이서를 형성하는 단계는
    상기 제1 기판 상에 컬럼스페이서를 형성하는 단계와;
    상기 공통전압공급라인과 대응되는 컬럼스페이서 상에 도전성금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030080178A 2003-11-13 2003-11-13 액정표시패널 및 그 제조방법 KR101024642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030080178A KR101024642B1 (ko) 2003-11-13 2003-11-13 액정표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030080178A KR101024642B1 (ko) 2003-11-13 2003-11-13 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050046163A true KR20050046163A (ko) 2005-05-18
KR101024642B1 KR101024642B1 (ko) 2011-03-25

Family

ID=37245581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080178A KR101024642B1 (ko) 2003-11-13 2003-11-13 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101024642B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939221B1 (ko) * 2006-06-05 2010-01-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101303940B1 (ko) * 2006-10-16 2013-09-05 삼성디스플레이 주식회사 표시패널
CN107561749A (zh) * 2016-06-30 2018-01-09 三星显示有限公司 具有提高的静电放电容限的液晶显示设备
US20190187502A1 (en) * 2017-05-05 2019-06-20 Chongqing Boe Optoelectronics Technology Co., Ltd. Display substrate, production method for display substrate, and display panel
CN112285978A (zh) * 2020-12-09 2021-01-29 深圳市容大彩晶科技有限公司 液晶显示面板的制作方法2

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482469B1 (ko) * 2000-11-25 2005-04-14 비오이 하이디스 테크놀로지 주식회사 크로스 토크 방지용 액정표시장치 제조방법
JP2002365661A (ja) * 2001-06-06 2002-12-18 Matsushita Electric Ind Co Ltd 液晶表示パネル及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939221B1 (ko) * 2006-06-05 2010-01-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101303940B1 (ko) * 2006-10-16 2013-09-05 삼성디스플레이 주식회사 표시패널
CN107561749A (zh) * 2016-06-30 2018-01-09 三星显示有限公司 具有提高的静电放电容限的液晶显示设备
CN107561749B (zh) * 2016-06-30 2022-07-26 三星显示有限公司 具有提高的静电放电容限的液晶显示设备
US20190187502A1 (en) * 2017-05-05 2019-06-20 Chongqing Boe Optoelectronics Technology Co., Ltd. Display substrate, production method for display substrate, and display panel
CN112285978A (zh) * 2020-12-09 2021-01-29 深圳市容大彩晶科技有限公司 液晶显示面板的制作方法2
CN112285978B (zh) * 2020-12-09 2021-06-18 深圳市容大彩晶科技有限公司 液晶显示面板的制作方法2

Also Published As

Publication number Publication date
KR101024642B1 (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
US9281320B2 (en) Array substrate and liquid crystal display apparatus having the same
US7375790B2 (en) Upper substrate, liquid crystal display apparatus having the same and method of fabricating the same
JP5571759B2 (ja) 液晶表示素子及びその製造方法
KR100563466B1 (ko) 컬러필터 어레이 기판 및 그 제조방법
US20060221027A1 (en) Liquid crystal display device
JPH10153785A (ja) 液晶表示装置
KR100989339B1 (ko) 액정표시장치 및 이의 제조 방법
KR101650197B1 (ko) 액정 표시 장치 및 제조방법
KR20060128272A (ko) 액정표시장치 및 그 제조방법
KR100669377B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20160091497A (ko) Gip 타입 액정표시장치 및 이의 제조방법
JP2007240542A (ja) 液晶表示素子
KR101024642B1 (ko) 액정표시패널 및 그 제조방법
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
KR100874646B1 (ko) 액정표시장치 및 그 제조방법
JP4876470B2 (ja) 表示素子
KR100566818B1 (ko) 모 기판 및 이를 이용한 액정표시패널의 제조방법
KR20100060380A (ko) 액정표시장치
KR101233729B1 (ko) 액정표시장치 및 그 제조방법
JP2005134904A (ja) 薄膜ダイオード表示板及びその製造方法
JP2002258264A (ja) 液晶表示装置
JP2002006328A (ja) 液晶表示装置
JP2004077861A (ja) 液晶表示装置
JP2005017886A (ja) 液晶表示装置
KR101001028B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10