JP5313028B2 - 画像表示装置およびその製造方法 - Google Patents
画像表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP5313028B2 JP5313028B2 JP2009105311A JP2009105311A JP5313028B2 JP 5313028 B2 JP5313028 B2 JP 5313028B2 JP 2009105311 A JP2009105311 A JP 2009105311A JP 2009105311 A JP2009105311 A JP 2009105311A JP 5313028 B2 JP5313028 B2 JP 5313028B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- signal line
- image display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記第1電極は、前記第1透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第1透光性導電膜が前記コモン信号線の形成領域から延在されて形成されるものであって、面状の電極から構成されており、
前記ゲート絶縁膜は、前記ゲート電極、前記ゲート信号線および前記コモン信号線を覆い、実質的な画素領域において除去されて形成されており、
前記第2電極は、前記ゲート絶縁膜の上方であり、前記第1薄膜トランジスタをも被って形成される保護膜の上面において、前記第1電極に重畳されて形成された第2透光性導電膜によって形成されるものであって、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されており、
前記保持容量は、前記実質的な画素領域における前記第1電極の上面であり、前記第1電極と前記第2電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする。
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする。
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第2透光性導電膜を介して電気的に接続されていることを特徴とする。
図2は、本発明による液晶表示装置の等価回路を示した図である。図2は、液晶を挟持して対向配置される一対の基板のうちの一方の基板の液晶側の面に形成される回路を示している。また、図2は、等価回路であるが、実際の液晶表示装置の回路と幾何学的にほぼ同様となっている。
図3は、前記画素の領域(図1の点線枠内の領域)における構成を示した平面図である。また、図3のA−A'線における断面図を図1のA−A'部に示している。
図4は、前記ゲートドライバGDRの一部を構成するブートストラップ回路の平面図である。図4は、図2に示したブートストラップ回路(等価回路)と幾何学的に対応して示されている。また、図4のB−B'線における断面図を図1のB−B'部に示している。
図5(a)ないし(c)は、本発明の実施例1の画像表示装置の製造方法を示す説明図で、図1に対応する箇所における行程を示した図である。以下、行程順に説明をする。
基板SUB1の表面に、たとえばITO(Indium Tin Oxide)からなる透光性導電膜とたとえばモリブデン(Mo)からなる金属膜を順次成膜する。透光性導電膜はたとえば80nmの厚さで、金属膜はたとえば150nmの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTを形成する。
基板SBU1の表面に、前記ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTをも被って、たとえば窒化シリコン膜からなるゲート絶縁膜GIを形成する。このゲート絶縁膜GIは、たとえばCVD(Chemical Vapor Deposition)法により形成し、たとえば300nmの厚さで形成する。その後、たとえばウェットエッチングによって前記ゲート絶縁膜GIを選択的にエッチングし、実質的に画素領域となる部分において前記対向電極CTの一部を露出させる孔OP、およびゲート信号線GLの一部を露出させるコンタクトホールCH1を形成する。
たとえばCVD法により、アモルファスシリコンからなる半導体層ASと高濃度のアモルファスシリコンからなるコンタクト層CNLを連続成膜する。半導体層ASはたとえば200nmの厚さで、コンタクト層CNLはたとえば25nmの厚さで形成する。このように形成された半導体層ASとコンタクト層CNLをたとえばドライエッチング法によって島状に形成する。島状に残存された半導体層ASとコンタクト層CNLは、前記ゲート電極GTに重畳して形成される。さらに、たとえば、モリブデン(Mo)、アルミニュウム(Al)、およびモリブデン(Mo)の順次積層膜からなる金属膜を形成し、この金属膜を選択エッチングすることにより、ドレイン信号線DL、ドレイン電極DT、およびソース電極STを形成する。その後、ドレイン電極DT、およびソース電極STをマスクとし、これらドレイン電極DT、およびソース電極STから露出されたコンタクト層CNLをその下層の半導体層ASが充分に露出する間でエッチングする。ドレイン電極DTとソース電極STが前記コンタクト層CNLによって電気的に短絡してしまうのを回避するためである。なお、ドレイン電極DTおよびソース電極STを上述した3層構造とすることにより、前記コンタクト層CNLおよび後述の画素電極PXとのコンタクト抵抗を低減でき、アルミニュウム(Al)のアモルファスシリコンへの拡散をモリブデン(Mo)によって防止できる効果を奏する。
図6は、本発明の画像表示装置の実施例2の構成を示す図である。図6はゲートドライバの一部の構成を示しており、図4と対応した図となっている。
図8(a)ないし(c)、図9(a)、(b)は、本発明の実施例2の画像表示装置の製造方法を示す説明図で、図7に対応する箇所における行程を示した図である。以下、行程順に説明をする。
基板SUB1の表面に、たとえばITO(Indium Tin Oxide)からなる透光性導電膜とたとえばモリブデン(Mo)からなる金属膜を順次成膜する。透光性導電膜はたとえば80nmの厚さで、金属膜はたとえば150nmの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTを形成する。
基板SUB1の表面に、前記ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTをも被って、たとえばCVD法により、窒化シリコンからなるゲート絶縁膜GI、アモルファスシリコンからなる半導体層AS、高濃度のアモルファスシリコンからなるコンタクト層CNLを連続して順次成膜する。ゲート絶縁膜GIはたとえば300nmの厚さで、半導体層ASはたとえば200nmの厚さで、コンタクト層CNLはたとえば25nmの厚さで形成する。
モリブデン(Mo)、アルミニュウム(Al)、モリブデン(Mo)を順次成膜し、これらの積層体からなる金属膜をフォトリソグラフィ技術による選択エッチングを施し、ドレイン信号線DL、ドレイン電極DT、ソース電極STを形成する。この場合、ゲート信号線GLの一部を露出させる必要のある箇所(後述のコンタクトホールCH1を形成する箇所)において、前記ドレイン信号線DLに孔HLを形成しておく。
前記半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STをマスクとしてゲート絶縁膜GIをエッチングする。マスクとしては、ドレイン信号線DL、ドレイン電極DT、ソース電極STをパターンニング形成する際のレジストを除去することなく、そのまま用いても良い。図6のD−D'線における断面図、E−E'線における断面図を、図10のD−D'部、E−E'部にそれぞれ示している。このことから明らかとなるように、ゲート絶縁膜GIは、半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STのそれぞれの下層にのみ存在することになり、実質的に画素領域となる部分には前記ゲート絶縁膜GIは存在しないことになる。
基板SUB1の表面に、たとえばCVD法により窒化シリコンからなる保護膜PASをたとえば150nmの厚さで形成する。次に、ソース電極STの一部を露出させるコンタクトホールCH2、ゲート信号線GLの一部を露出させた箇所にコンタクトホールCH1を形成する。
Claims (9)
- 基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記第1電極は、前記第1透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第1透光性導電膜が前記コモン信号線の形成領域から延在されて形成されるものであって、面状の電極から構成されており、
前記ゲート絶縁膜は、前記ゲート電極、前記ゲート信号線および前記コモン信号線を覆い、実質的な画素領域において除去されて形成されており、
前記第2電極は、前記ゲート絶縁膜の上方であり、前記第1薄膜トランジスタをも被って形成される保護膜の上面において、前記第1電極に重畳されて形成された第2透光性導電膜によって形成されるものであって、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されており、
前記保持容量は、前記実質的な画素領域における前記第1電極の上面であり、前記第1電極と前記第2電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする画像表示装置。 - 前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする請求項1に記載の画像表示装置。
- 前記第2電極は前記第1薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
- 前記半導体層はアモルファスシリコンからなることを特徴とする請求項1に記載の画像表示装置。
- 前記請求項1に記載の画像表示装置において、前記第1電極および前記コモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする画像表示装置の製造方法。
- 前記請求項1に記載の画像表示装置において、前記ドレイン電極、前記ドレイン電極に接続された前記ドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える画像表示装置の製造方法。
- 基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。 - 基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第2透光性導電膜を介して電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。 - 請求項8に記載の画像表示装置において、前記一方の電極に孔を形成する行程と、前記ドレイン電極、前記ドレイン電極に接続された前記ドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第2透光性導電膜を形成する行程とを備えることを特徴とする画像表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105311A JP5313028B2 (ja) | 2009-04-23 | 2009-04-23 | 画像表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105311A JP5313028B2 (ja) | 2009-04-23 | 2009-04-23 | 画像表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010256556A JP2010256556A (ja) | 2010-11-11 |
JP5313028B2 true JP5313028B2 (ja) | 2013-10-09 |
Family
ID=43317556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105311A Expired - Fee Related JP5313028B2 (ja) | 2009-04-23 | 2009-04-23 | 画像表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5313028B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5917127B2 (ja) | 2011-12-19 | 2016-05-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
WO2014021249A1 (ja) * | 2012-08-02 | 2014-02-06 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4390991B2 (ja) * | 1999-08-31 | 2009-12-24 | シャープ株式会社 | 液晶表示装置 |
KR100325079B1 (ko) * | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
JP4984369B2 (ja) * | 2002-12-10 | 2012-07-25 | 株式会社ジャパンディスプレイイースト | 画像表示装置及びその製造方法 |
JP2005072053A (ja) * | 2003-08-27 | 2005-03-17 | Sharp Corp | 有機半導体装置およびその製造方法 |
JP2007293073A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
JP2009020199A (ja) * | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 表示パネル及びその製造方法 |
KR101308534B1 (ko) * | 2007-07-18 | 2013-09-23 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
-
2009
- 2009-04-23 JP JP2009105311A patent/JP5313028B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010256556A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108206192B (zh) | 用于显示装置的基板以及包括该基板的显示装置 | |
JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
US7916229B2 (en) | Liquid crystal display device and method for fabricating the same | |
KR20180076661A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
US20120057106A1 (en) | Polarizer and liquid crystal display | |
JP2010206154A (ja) | 表示装置 | |
JP5384088B2 (ja) | 表示装置 | |
WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
JP2008129314A (ja) | 画像表示装置およびその製造方法 | |
JP5638833B2 (ja) | 画像表示装置及びその製造方法 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
JP2015049426A (ja) | 液晶表示装置 | |
JP2005091962A (ja) | 電極配線基板および表示装置 | |
WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
US8187929B2 (en) | Mask level reduction for MOSFET | |
JP2007171314A (ja) | 液晶表示装置とその製造方法 | |
JP2018049919A (ja) | 表示装置 | |
WO2019119714A1 (zh) | 阵列基板、液晶面板以及液晶显示装置 | |
KR20110130854A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
JP2009193797A (ja) | 表示装置およびその製造方法 | |
KR20110113040A (ko) | 어레이 기판 | |
CN110660813A (zh) | 一种oled面板及制作方法 | |
KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
JP2009265662A (ja) | 高開口率アレイ基板、液晶表示装置およびこれらの製造方法 | |
JPWO2016021319A1 (ja) | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130703 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5313028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |