KR101820713B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101820713B1
KR101820713B1 KR1020100031909A KR20100031909A KR101820713B1 KR 101820713 B1 KR101820713 B1 KR 101820713B1 KR 1020100031909 A KR1020100031909 A KR 1020100031909A KR 20100031909 A KR20100031909 A KR 20100031909A KR 101820713 B1 KR101820713 B1 KR 101820713B1
Authority
KR
South Korea
Prior art keywords
slit
electrode
forming
region
insulating layer
Prior art date
Application number
KR1020100031909A
Other languages
English (en)
Other versions
KR20110112666A (ko
Inventor
정보영
박대림
한국진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100031909A priority Critical patent/KR101820713B1/ko
Publication of KR20110112666A publication Critical patent/KR20110112666A/ko
Application granted granted Critical
Publication of KR101820713B1 publication Critical patent/KR101820713B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 상에 서로 교차하도록 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터; 상기 화소 영역 내에 형성되며, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되는 화소 전극; 및 절연층을 사이에 두고 상기 화소 전극과 절연되어 있으며, 상기 화소 전극과 함께 액정구동을 위한 전계를 형성하는 공통 전극을 포함하여 이루어지고, 상기 화소 전극 및 공통 전극 중 어느 하나의 전극에는 프린지 필드 형성을 위해서 그 내부에 적어도 하나의 슬릿이 구비되어 있고, 상기 슬릿은 소정 방향으로 형성된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치, 및 그 제조방법에 관한 것으로서,
본 발명에 따르면, 공통 전극 또는 화소 전극에 구비된 슬릿의 일단 및 타단이 소정의 각으로 굽어진 형태로 형성되어 있기 때문에 전계 인가 상태에서 사용자 등에 의해 패널 면에 터치가 가해진다 하더라도 터치된 영역에서 전경선(disclination)이 발생하는 문제가 해소될 수 있어 화상품질이 향상된다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and Method for manufacturing the same}
본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 프린지 필드 스위칭(Fringe Field Switching: FFS) 모드 액정표시장치에 관한 것이다.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 화소 전극과 공통 전극을 배치하여 상기 화소 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다. 특히, 상기 IPS 모드는 상기 화소 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식인데, 이와 같은 IPS 모드는 상기 화소 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 화소 전극과 상기 공통 전극을 절연층을 사이에 두고 이격 형성시키되 하나의 전극은 판(plate) 형상으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
이하, 도면을 참조로 종래의 FFS 모드 액정표시장치에 대해서 설명하기로 한다.
도 1a는 종래의 FFS 모드 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다.
도 1a에서 알 수 있듯이, 종래의 FFS 모드 액정표시장치의 하부 기판(1)은, 게이트 라인(10), 데이터 라인(20), 박막 트랜지스터(T), 화소 전극(30), 및 공통 전극(40)을 포함하여 이루어진다.
상기 게이트 라인(10)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(20)은 세로 방향으로 배열되어 있으며, 이와 같이 상기 게이트 라인(10)과 상기 데이터 라인(20)이 교차되도록 배열되어 화소 영역이 정의된다.
상기 박막 트랜지스터(T)는 상기 게이트 라인(10)과 상기 데이터 라인(20)이 교차하는 영역에 형성되며, 게이트 전극(12), 반도체층(15), 소스 전극(22), 및 드레인 전극(24)을 포함하여 이루어진다.
상기 게이트 전극(12)은 상기 게이트 라인(10)에서 연장형성되어 있고, 상기 반도체층(15)은 상기 게이트 전극(12)의 상부 및 상기 소스/드레인 전극(22, 24)의 하부에 형성된다. 상기 소스 전극(22)은 상기 데이터 라인(20)에서 연장형성되어 있고, 상기 드레인 전극(24)은 상기 소스 전극(22)과 소정 간격으로 이격되어 서로 마주하고 있다.
상기 화소 전극(30)은 상기 화소 영역 내에 형성되며, 상기 박막 트랜지스터의 드레인 전극(24)과 연결되어 있다. 상기 화소 전극(30)은 상기 화소 영역 내에서 판(plate) 형상으로 형성되어 있다.
상기 공통 전극(40)은 하부 기판의 전면(全面)에 형성되며, 상기 화소 영역 내에 복수 개의 슬릿(45)을 구비하여 핑거(finger) 형상으로 형성되어 있다.
도 1b에서 알 수 있듯이, 종래의 FFS 모드 액정표시장치의 하부 기판(1)은, 기판(1) 상에 게이트 전극(12)이 형성되어 있고, 상기 게이트 전극(12)을 포함한 기판(1) 전면(全面)에 게이트 절연막(14)이 형성되어 있다.
상기 게이트 절연막(14) 상에는 반도체층(15)이 형성되어 있고, 상기 반도체층(15) 상에는 소스 전극(22)과 드레인 전극(24)이 서로 마주하면서 이격 형성되어 있다.
또한, 상기 게이트 절연막(14) 상에는 화소 전극(30)이 형성되어 있는데, 상기 화소 전극(30)은 상기 드레인 전극(24)과 직접 연결되어 있다.
상기 소스/드레인 전극(22, 24) 및 상기 화소 전극(30)을 포함한 기판 전면에는 보호막(35)이 형성되어 있고, 상기 보호막(35) 상에는 공통 전극(40)이 형성되어 있다. 상기 공통 전극(40)은 화소 영역 내에서 복수 개의 슬릿(45)을 구비하고 있다.
이와 같은 하부기판을 구비한 종래의 FFS 모드 액정표시장치는 상기 슬릿(45)를 구비하여 핑거 형상으로 형성된 공통 전극(40)과 상기 판 형상으로 형성된 화소 전극(30) 간에 생성되는 프린지 필드(Fringe Field)에 의해 액정의 배열상태를 조절하여 화상을 표시하게 된다.
그러나, 이와 같은 종래의 FFS 모드 액정표시장치는 전계 인가 상태에서 사용자 등에 의해 패널 면에 터치가 가해질 경우, 그 터치된 영역에서 전경선(disclination)이 형성되고, 그와 같은 전경선이 터치가 해제된 후에도 상당한 시간 동안 유지됨으로써 결국 화질이 떨어지는 문제점이 있다.
이에 대해서 보다 구체적으로 설명하면 다음과 같다.
도 1a를 참조하면, 화소 전극(30)과 공통 전극(40) 사이에서 전계가 형성될 때, 일반적으로 슬릿(45)과 슬릿(45) 사이의 영역(A 영역)에서는 강한 전계가 형성되고, 슬릿(45)이 형성된 영역(B 영역)에서는 상대적으로 약한 전계가 형성되고, 게이트 라인(10)에 인접한 영역(C 영역 및 D 영역)에서는 전계가 거의 형성되지 않게 된다.
이와 같은 전계 인가 상태에서 사용자 등이 패널 면에 터치를 가하게 되면 그 압력에 의해서 액정의 배열상태가 일시적으로 뒤틀려지는데, 이때, 전계가 형성된 영역의 액정의 경우는 일시적으로 뒤틀려진 배열상태가 전계의 영향에 의해 쉽게 원상태로 회복되지만, 전계가 형성되지 않은 영역의 액정의 경우는 일시적으로 뒤틀려진 배열상태가 쉽게 원상태로 회복되지 못하고 그와 더불어 그와 같은 뒤틀려진 배열상태가 동일한 선상의 다른 액정으로 확산 전이되어 전경선이 발생하게 된다.
보다 구체적으로 설명하면, 만약, 게이트 라인(10)에 인접한 영역(C 영역 및 D 영역) 중에서 상기 슬릿(45)들 사이 영역(A 영역)의 상측 영역(C 영역)에 터치가 가해질 경우, 터치된 영역의 액정의 배열상태가 뒤틀리게 되지만 그와 동일한 선상의 다른 액정들은 전계가 강한 영역(A 영역)에 있기 때문에 그와 같은 뒤틀려진 배열상태가 동일한 선상의 다른 액정으로 확산 전이되지 않게 되어 전경선이 발생하지는 않게 된다.
그러나, 만약, 게이트 라인(10)에 인접한 영역(C 영역 및 D 영역) 중에서 상기 슬릿(45)이 형성된 영역(B 영역)의 상측 영역(D 영역)에 터치가 가해질 경우, 터치된 영역의 액정의 배열상태가 뒤틀리게 되고 또한 그와 동일한 선상의 다른 액정들은 전계가 상대적으로 약한 영역(B 영역)에 있기 때문에 그와 같은 뒤틀려진 배열상태가 동일한 선상의 다른 액정으로 확산 전이되어 전경선이 발생하게 된다.
이와 같이, 종래의 경우 사용자 등이 패널 면에 터치를 가하게 될 때, 상기 슬릿(45)이 형성된 영역(B 영역)에서 위아래로 길게 전경선이 발생하고 그와 같은 전경선이 상당기간 유지되어 화질이 저하되는 문제점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 사용자 등에 의해 패널 면에 터치가 가해질 경우, 특정 영역, 특히 슬릿이 형성된 영역에서 전경선이 발생하지 않도록 하여 화상품질이 우수한 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 서로 교차하도록 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터; 상기 화소 영역 내에 형성되며, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되는 화소 전극; 및 절연층을 사이에 두고 상기 화소 전극과 절연되어 있으며, 상기 화소 전극과 함께 액정구동을 위한 전계를 형성하는 공통 전극을 포함하여 이루어지고, 상기 화소 전극 및 공통 전극 중 어느 하나의 전극에는 프린지 필드 형성을 위해서 그 내부에 적어도 하나의 슬릿이 구비되어 있고, 상기 슬릿은 소정 방향으로 형성된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치를 제공한다.
본 발명은 또한, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 공정; 상기 드레인 전극과 연결되는 화소 전극을 형성하는 공정; 상기 화소 전극을 포함한 기판 전면에 보호막을 형성하는 공정; 및 상기 보호막 상에서, 그 내부에 적어도 하나의 슬릿이 구비된 공통 전극을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 공통 전극에 구비된 슬릿은 소정 방향으로 형성된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
본 발명은 또한, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 공정; 상기 드레인 전극을 포함한 기판 전면에 제1 절연층을 형성하는 공정; 상기 제1 절연층 상에 공통 전극을 형성하는 공정; 상기 공통 전극 상에 제2 절연층을 형성하는 공정; 상기 드레인 전극이 노출되도록 상기 제1 절연층 및 제2 절연층의 소정 영역에 콘택홀을 형성하는 공정; 및 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되며, 그 내부에 적어도 하나의 슬릿이 구비된 화소 전극을 상기 제2 절연층 상에 형성하는 공정을 포함하여 이루어지고, 이때, 상기 화소 전극에 구비된 슬릿은 소정 방향으로 형성된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 공통 전극 또는 화소 전극에 구비된 슬릿이 종래와 같이 일직선 형태가 아니고, 그 일단 및 타단이 소정의 각으로 굽어진 형태로 형성되어 있기 때문에 전계 인가 상태에서 사용자 등에 의해 패널 면에 터치가 가해진다 하더라도 터치된 영역에서 전경선(disclination)이 발생하는 문제가 해소될 수 있어 화상품질이 향상된다.
또한, 본 발명의 실시예에 따르면, 화소 전극을 데이터 라인과 동일한 층에 형성하지 않고 기판의 최상층에 화소 전극을 형성함으로써, 화소 전극과 데이터 라인 사이에서 기생 커패시턴스(Parasitic Capacitance)의 발생이 방지될 수 있어 플리커(flicker) 현상이 줄어드는 효과가 있다.
도 1a는 종래의 FFS 모드 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치용 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면도이다.
도 3a는 본 발명은 다른 실시예에 따른 액정표시장치용 기판의 개략적인 평면도이고, 도 3b는 도 3a의 I-I라인의 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도이다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도이다.
도 6은 본 발명의 일 실시예에 따른 슬릿 형성용 마스크를 도시한 개략도이다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
<액정표시장치>
도 2a는 본 발명의 일 실시예에 따른 액정표시장치용 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면도이다.
도 2a에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 기판(100), 게이트 라인(200), 데이터 라인(300), 박막 트랜지스터(T), 화소 전극(400) 및 공통 전극(500)을 포함하여 이루어진다.
상기 게이트 라인(200)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(300)은 세로 방향으로 배열되어 있다. 이와 같이 상기 게이트 라인(200)과 상기 데이터 라인(300)이 서로 교차되도록 배열되어 하나의 화소 영역이 정의된다.
상기 박막 트랜지스터(T)는 상기 게이트 라인(200)과 상기 데이터 라인(300)이 교차하는 영역에 형성된다. 상기 박막 트랜지스터(T)는 게이트 전극(210), 반도체층(250), 소스 전극(320) 및 드레인 전극(340)을 포함하여 이루어진다.
상기 게이트 전극(210)은 상기 게이트 라인(200)에서 연장형성되어 있다.
상기 반도체층(250)은 상기 게이트 전극(210)과 상기 소스/드레인 전극(320, 340) 사이의 중간층에 형성되어 박막 트랜지스터가 동작할 때 전자가 이동하는 채널 역할을 한다.
상기 소스 전극(320)은 상기 데이터 라인(300)에서 연장형성되어 있고, 상기 드레인 전극(340)은 상기 소스 전극(320)과 소정 간격으로 이격되어 서로 마주하고 있다.
이와 같은 박막 트랜지스터(T)는 도시된 바와 같은 구조로 한정되는 것은 아니고, 예로서 상기 소스 전극(320)이 U자 형태로 구성되는 구조 등과 같이 당업계에 공지된 다양한 형태로 변경형성될 수 있다.
상기 화소 전극(400)은 상기 화소 영역 내에 형성되며, 상기 박막 트랜지스터(T)의 드레인 전극(340)과 전기적으로 연결되어 있다. 특히, 상기 화소 전극(400)은 별도의 콘택홀을 통하지 않고 상기 드레인 전극(340)과 직접 연결되어 있다.
상기 공통 전극(500)은 상기 화소 영역을 포함하여 기판(100)의 전면(全面)에 형성되며, 절연층을 사이에 두고 상기 화소 전극(400)과 절연되어 있다.
상기 공통 전극(500)은 상기 화소 전극(400)과 함께 프린지 필드(Fringe Field)를 형성하기 위해서, 그 내부에 적어도 하나의 슬릿(550)을 구비하고 있다.
상기 공통 전극(500)에 구비된 슬릿(550)은 제1 슬릿(551), 제2 슬릿(553), 및 제3 슬릿(555)을 포함하여 이루어진다.
상기 제1 슬릿(551)은 상기 데이터 라인(300)과 평행하게 형성되어 있고, 상기 제2 슬릿(553)은 상기 제1 슬릿(551)의 일단에서 소정의 각(θ1)으로 소정의 길이만큼(L1) 연장되어 있고, 상기 제3 슬릿(555)은 상기 제1 슬릿(551)의 타단에서 소정의 각(θ2)으로 소정의 길이만큼(L2) 연장되어 있다.
이와 같이, 본 발명에 따르면, 상기 공통 전극(500)에 구비된 슬릿(550)이 종래와 같이 일직선 형태가 아니고, 그 일단 및 타단이 소정의 각으로 굽어진 형태로 형성되어 있기 때문에 전계 인가 상태에서 사용자 등에 의해 패널 면에 터치가 가해진다 하더라도 터치된 영역에서 전경선(disclination)이 발생하는 문제가 해소될 수 있다.
보다 구체적으로 설명하면, 만약, 게이트 라인(200)에 인접한 영역(C 영역 및 D 영역) 중에서 상기 제1 슬릿(551)들 사이 영역(A 영역)의 상측 영역(C 영역)에 터치가 가해질 경우, 터치된 영역의 액정의 배열상태가 뒤틀리게 되지만 그와 동일한 선상의 다른 액정들은 전계가 강한 영역(A 영역)에 있기 때문에 그와 같은 뒤틀려진 배열상태가 동일한 선상의 다른 액정으로 확산 전이되지 않게 되어 전경선이 발생하지 않게 된다.
또한, 만약, 게이트 라인(10)에 인접한 영역(C 영역 및 D 영역) 중에서 상기 제1 슬릿(551)이 형성된 영역(B 영역)의 상측 영역(D 영역)에 터치가 가해질 경우, 터치된 영역의 액정의 배열상태가 뒤틀리게 되지만 그와 동일한 선상의 액정들 중 일부가 전계가 강한 영역(E 영역), 즉, 제2 슬릿(553)들 사이의 영역(E 영역)에 있기 때문에 그와 같은 뒤틀려진 배열상태가 동일한 선상의 다른 액정으로 확산 전이되지 않게 되어 전경선이 발생하지 않게 된다.
이상과 같이 본 발명은 프린지 필드 형성을 위한 슬릿(550)의 양단을 굽은 형태로 형성함으로써 전경선 발생을 방지한 것으로서, 이와 같은 전경선 방지 효과를 증대시키기 위해서, 상기 제2 슬릿(553)이 상기 제1 슬릿(551)의 길이방향과 이루는 각인 θ1 및 상기 제3 슬릿(555)이 상기 제1 슬릿(551)의 길이방향과 이루는 각인 θ2는 각각 30°내지 60°범위 내인 것이 바람직하다.
상기 θ1 또는 θ2가 30°보다 작을 경우에는 상기 슬릿(550)의 양단의 굽은 각도가 너무 작게 되어 전경선 방지효과를 얻지 못할 수 있고, 상기 θ1 또는 θ2가 60°보다 클 경우에 상기 슬릿(550)의 양단의 굽은 각도가 너무 크게 되어 복수 개의 슬릿(550)이 서로 중첩될 가능성이 있다. 즉, 복수 개의 슬릿(550) 사이의 간격은 소정 거리 이하로 유지해야 하는데, 상기 슬릿(550)의 양단의 굽은 각도를 너무 크게 할 경우 공정상 오차에 의해서 상기 복수 개의 슬릿(550)이 서로 중첩될 가능성이 있다.
또한, 상기 제2 슬릿(553)의 길이인 L1 및 상기 제3 슬릿(555)의 길이인 L2는 각각 5㎛ 내지 10㎛ 범위 내인 것이 바람직하다. 상기 L1 또는 L2가 5㎛ 보다 작을 경우에는 상기 슬릿(550)의 양단의 굽은 형태가 미미하여 전경선 방지효과를 얻지 못할 수 있고, 상기 L1 또는 L2가 10㎛보다 클 경우에 제조 공정상 오차에 의해서 상기 복수 개의 슬릿(550)이 서로 중첩될 가능성이 있기 때문이다.
여기서, 상기 L1 또는 L2는 상기 제2 슬릿(553) 또는 제3 슬릿(555)의 중앙부를 지나는 선의 길이를 의미한다.
한편, 도면에는 상기 제1 슬릿(551)이 상기 데이터 라인(300)과 평행하게 세로 방향으로 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 경우에 따라서 상기 제1 슬릿(551)이 상기 게이트 라인(200)과 평행하게 가로 방향으로 형성되고 이와 같은 가로 방향으로 형성된 제1 슬릿(551)의 양단에 각각 제2 슬릿(553) 및 제3 슬릿(555)이 연장형성될 수도 있다.
또한, 도면에는 상기 제2 슬릿(553)이 제1 슬릿(551)의 길이방향을 중심으로 우측으로 굽은 형태로 형성되고 상기 제3 슬릿(555)은 제1 슬릿(551)의 길이방향을 중심으로 좌측으로 굽은 형태로 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 제2 슬릿(553)이 좌측으로 굽은 형태로 형성되고 제3 슬릿(555)이 우측으로 굽은 형태로 형성될 수도 있고, 경우에 따라서, 제2 슬릿(553) 및 제3 슬릿(555)이 서로 동일한 방향으로 굽은 형태로 형성될 수도 있다.
이하에서는, 도 2b를 참조하여 본 발명의 일 실시예에 따른 액정표시장치의 단면 구조에 대해서 보다 상세히 설명하기로 한다.
도 2b에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)이 형성되어 있고, 상기 게이트 전극(210)을 포함한 기판(100)의 전면(全面)에는 게이트 절연막(220)이 형성되어 있다.
상기 게이트 절연막(220) 상에는 반도체층(250)이 형성되어 있고, 상기 반도체층(250) 상에는 데이터 라인(300)에서 연장된 소스 전극(320) 및 상기 소스 전극(320)과 마주하면서 소정 간격으로 이격되는 드레인 전극(340)이 형성되어 있다.
상기 반도체층(250)은 전자가 이동하는 채널을 구성하는 액티브층 및 상기 액티브층과 상기 소스/드레인 전극(320, 340) 사이에 형성되어 전자의 이동장벽을 낮추는 역할을 하는 오믹콘택층을 포함하여 이루어진다.
또한, 상기 게이트 절연막(220) 상에는 화소 전극(400)이 형성되어 있는데, 상기 화소 전극(400)은 상기 드레인 전극(340)과 직접 연결되어 있다. 보다 구체적으로는, 상기 화소 전극(400)은 상기 드레인 전극(340) 상면까지 연장되어 상기 드레인 전극(340)과 직접 연결된다. 다만, 상기 드레인 전극(340)이 상기 화소 전극(400)의 상면까지 연장되도록 구성될 수도 있다.
상기 소스/드레인 전극(320, 340) 및 화소 전극(400)을 포함한 기판(100) 전면에는 보호막(420)이 형성되어 있고, 상기 보호막(420) 상에는 공통 전극(500)이 형성되어 있다.
상기 공통 전극(500)은 기판의 전면에 형성되며, 프린지 필드 형성을 위해서 상기 화소 전극(400)과 대응하는 영역, 즉, 화소영역에 적어도 하나의 슬릿(550)이 형성되어 있다.
또한, 상기 공통 전극(500)은 상기 슬릿(550) 이외에 소정의 개구부(570)를 추가로 구비할 수 있다. 상기 개구부(570)는 박막 트랜지스터 형성 영역, 보다 구체적으로는, 소스 전극(320) 및 드레인 전극(340) 사이의 이격된 영역, 즉, 전자가 이동하는 채널 영역에 대응하는 영역에 형성되어 있다. 이와 같이 상기 공통 전극(500)에 개구부(570)를 추가로 형성할 경우, 상기 반도체층(250)의 채널 영역에서 이동하는 전자가 상기 공통 전극(500)에 의해 간섭받을 우려가 해소될 수 있는 장점이 있다.
도 3a는 본 발명은 다른 실시예에 따른 액정표시장치용 기판의 개략적인 평면도이고, 도 3b는 도 3a의 I-I라인의 단면도이다.
본 발명의 다른 실시예에 따른 액정표시장치용 기판은 화소 전극(400) 및 공통 전극(500)의 구성을 제외하고 전술한 실시예에 따른 액정표시장치용 기판과 유사하며, 따라서 동일한 구성에 대해서는 동일한 도면부호를 부여하였고 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 3a에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 액정표시장치는, 기판(100), 게이트 라인(200), 데이터 라인(300), 박막 트랜지스터(T), 화소 전극(400), 및 공통 전극(500)을 포함하여 이루어진다.
상기 게이트 라인(200)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(300)은 세로 방향으로 배열되어 있다.
상기 박막 트랜지스터(T)는 상기 게이트 라인(200)과 상기 데이터 라인(300)이 교차하는 영역에 형성되며, 게이트 전극(210), 반도체층(250), 소스 전극(320) 및 드레인 전극(340)을 포함하여 이루어진다.
상기 화소 전극(400)과 공통 전극(500)은 절연층을 사이에 두고 형성되는데, 상기 화소 전극(400)은 절연층 위에 형성되고, 상기 공통 전극(500)은 절연층 아래에 형성된다.
상기 화소 전극(400)은 화소 영역 내에 형성되며 콘택홀(401)을 통해서 상기 박막 트랜지스터(T)의 드레인 전극(340)과 전기적으로 연결되어 있다. 또한, 상기 화소 전극(400)은 프린지 필드(Fringe Field)를 형성하기 위해서, 그 내부에 적어도 하나의 슬릿(450)을 구비하고 있다.
상기 화소 전극(400)에 구비된 슬릿(450)은 제1 슬릿(451), 제2 슬릿(453), 및 제3 슬릿(455)을 포함하여 이루어진다. 이와 같은 화소 전극(400)에 구비된 슬릿(450)은 전술한 실시예에서 공통 전극(500)에 구비된 슬릿(550)과 그 구성이 동일하다.
즉, 상기 제1 슬릿(451)은 상기 데이터 라인(300)과 평행하게 형성되어 있고, 상기 제2 슬릿(453)은 상기 제1 슬릿(451)의 일단에서 소정의 각(θ1)으로 소정의 길이만큼(L1) 연장되어 있고, 상기 제3 슬릿(455)은 상기 제1 슬릿(451)의 타단에서 소정의 각(θ2)으로 소정의 길이만큼(L2) 연장되어 있다.
또한, 상기 제2 슬릿(453)이 상기 제1 슬릿(451)의 길이방향과 이루는 각인 θ1 및 상기 제3 슬릿(455)이 상기 제1 슬릿(451)의 길이방향과 이루는 각인 θ2는 각각 30°내지 60°범위 내인 것이 바람직하다. 또한, 상기 제2 슬릿(453)의 길이인 L1 및 상기 제3 슬릿(455)의 길이인 L2는 각각 5㎛ 내지 10㎛ 범위 내인 것이 바람직하다.
상기 공통 전극(500)은 기판(100)의 전면에 판(plate) 형상으로 형성되어 있다.
이하에서는, 도 3b를 참조로 하여 본 발명은 다른 실시예에 따른 액정표시장치용 기판에 대해서 보다 상세히 설명하기로 한다.
도 3b에서 알 수 있듯이, 기판(100) 상에는 게이트 전극(210)이 형성되어 있고, 상기 게이트 전극(210) 상에는 게이트 절연막(220)이 형성되어 있다.
상기 게이트 절연막(220) 상에는 반도체층(250)이 형성되어 있고, 상기 반도체층(250) 상에는 데이터 라인(300)에서 연장된 소스 전극(320) 및 상기 소스 전극(320)과 마주하면서 소정 간격으로 이격되는 드레인 전극(340)이 형성되어 있다.
상기 소스/드레인 전극(320, 340)을 포함한 기판 전면에는 제1 절연층(350)이 형성되어 있고, 상기 제1 절연층(350) 상에는 공통 전극(500)이 형성되어 있다.
상기 공통 전극(500)은 화소 영역 내에 제1 개구부(510) 및 제2 개구부(570)를 구비한다.
상기 공통 전극(500)에 구비된 제1 개구부(510)는 상기 콘택홀(401) 영역에 형성되는데, 이는 상기 콘택홀(401)을 통해 상기 드레인 전극(340)과 후술하는 화소 전극(400) 간의 전기적 연결시 쇼트(short)가 발생하는 것을 방지하기 위함이다. 즉, 상기 공통 전극(500)이 상기 제1 개구부(510)를 구비하지 않게 되면, 화소 전극(400)과 상기 드레인 전극(340) 사이의 전기적 연결시 상기 공통 전극(500)과 상기 화소 전극(400) 사이에 쇼트가 발생하기 때문에, 이를 방지하기 위해서 상기 공통 전극(500)은 상기 콘택홀(401) 영역에 제1 개구부(510)를 구비하며, 이때, 상기 제1 개구부(510)는 상기 콘택홀(401) 보다 크게 형성된다.
상기 공통 전극(500)에 구비된 제2 개구부(570)는 박막 트랜지스터 형성 영역, 보다 구체적으로는, 소스 전극(320) 및 드레인 전극(340) 사이의 이격된 영역, 즉, 전자가 이동하는 채널 영역에 대응하는 영역에 형성되어, 전자의 이동시 상기 공통 전극(500)에 의한 간섭이 방지될 수 있도록 한다.
상기 공통 전극(500) 상에는 제2 절연층(520)이 형성되어 있고, 상기 제2 절연층(520) 상에는 화소 전극(400)이 형성되어 있다.
상기 화소 전극(400)은 상기 콘택홀(401)을 통해 상기 드레인 전극(340)과 연결된다. 상기 콘택홀(401)은 상기 드레인 전극(340)이 노출되도록 상기 제1 절연층(350) 및 제2 절연층(520)의 소정 영역에 형성된다.
상기 화소 전극(400)은 적어도 하나의 슬릿(450)이 구비되어 있어, 상기 공통 전극(500)과 더불어 프린지 필드(Fringe Field)를 형성하게 된다.
이상과 같이 본 발명의 다른 실시예에 따르면 화소 전극(400)에 그 양단이 굽은 형태의 슬릿(450)을 형성함으로써 전술한 실시예에서와 마찬가지로 전경선 발생이 방지된다. 또한, 본 발명의 다른 실시예에 따르면, 전술한 실시예에 비하여 데이터 라인(300)과 화소 전극(400) 사이에 발생하는 기생 커패시턴스로 인한 플리커 문제가 방지될 수 있는 추가적인 이점이 있다.
즉, 전술한 도 2a 및 도 2b에 따른 구조에서는 화소 전극(400)이 게이트 절연막(220) 상에 형성되어 있고, 데이터 라인(300) 또한 상기 게이트 절연막(220) 상에 형성되어 있어, 상기 화소 전극(400)과 상기 데이터 라인(300)이 서로 동일한 층에 형성되어 있다. 이와 같이, 상기 화소 전극(400)과 상기 데이터 라인(300)이 서로 동일한 층에 형성되어 있기 때문에 양자 사이에서 기생 커패시턴스(Parasitic Capacitance)가 발생할 수 있고, 이와 같은 기생 커패시턴스로 인해서 플리커(flicker) 현상이 생길 수 있다. 특히, 개구율을 향상시키기 위해서는 상기 화소 전극(400)의 면적을 크게 형성하는 것이 바람직한데, 그 경우에 상기 화소 전극(400)과 상기 데이터 라인(300) 사이의 간격이 줄어들게 되므로 기생 커패시턴스에 의한 플리커 현상이 증폭되는 문제가 있다.
그에 반하여, 도 3a 및 도 3b에 따른 구조에서는, 데이터 라인(300) 상부에 제1 절연층(350), 공통 전극(500), 제2 절연층(520) 및 화소 전극(400)이 차례로 형성되어 있기 때문에, 도 2a 및 도 2b에 따른 구조와 같이 데이터 라인(300)과 화소 전극(400) 사이에서 발생하는 기생 커패시턴스로 인한 플리커 문제가 방지될 수 있는 장점이 있다.
또한, 도 3a 및 도 3b에 따른 구조에서는, 상기 공통 전극(500)도 상기 제1 절연층(350)을 사이에 두고 상기 데이터 라인(300)과 이격되어 있기 때문에 상기 공통 전극(500)에 의한 전기적 간섭도 줄어들 수 있다.
한편, 상기 공통 전극(500)에 의한 전기적 간섭을 최소화하기 위해서는 상기 제1 절연층(350)의 두께는 상대적으로 크게 형성하는 것이 바람직하고, 상기 공통 전극(500)과 상기 화소 전극(400) 사이의 전계세기를 증가시키기 위해서는 제2 절연층(520)의 두께는 상대적으로 얇게 형성하는 것이 바람직하다. 그 일 예로서, 상기 제1 절연층(350)은 3500 ~ 4500Å의 두께로 형성하고 상기 제2 절연층(520)은 1500 ~ 2500Å의 두께로 형성할 수 있다.
이상 설명한 각각의 구성들은 당업계에 공지된 다양한 재료를 이용하여 형성할 수 있다. 이하에서는 각각의 구성들의 재료에 대한 예를 설명하지만, 반드시 그에 한정되는 것은 아니다.
상기 게이트 라인(200), 상기 게이트 전극(210), 상기 데이터 라인(300), 상기 소스 전극(320) 및 상기 드레인 전극(340)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
상기 게이트 절연막(220), 보호막(420), 제1 절연층(350) 및 제2 절연층(520)은 실리콘 산화막(SiOx)과 실리콘 질화막(SiNx) 등과 같은 무기계 물질, 또는 벤조사이클로부텐(BCB)과 포토아크릴(photo acryl) 등과 같은 유기계 물질로 이루어질 수 있다.
상기 반도체층(250)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있다.
상기 화소 전극(400) 및 공통 전극(500)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명 도전물로 이루어질 수 있다.
이상은, 본 발명에 따른 액정표시장치의 일 기판, 즉, 박막 트랜지스터가 형성되는 어레이 기판에 대해서 상세히 설명하였다. 본 발명에 따른 액정표시장치는 상기 어레이 기판과 더불어 컬러 필터 기판 및 양 기판 사이에 형성되는 액정층을 포함하여 이루어진다.
상기 컬러 필터 기판은, 기판 상에 형성되어 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위한 차광층, 상기 차광층 사이에 형성된 적색(R), 녹색(G) 및 청색(B)의 컬러필터층, 상기 컬러필터층 상에 형성된 오버코트층을 포함하여 이루어진다.
<액정표시장치의 제조방법>
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 2a 및 도 2b에 도시한 액정표시장치의 제조공정에 관한 것이다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)을 형성한다.
상기 게이트 전극(210)은 상기 기판(100) 상에 소정의 금속물질을 적층하고, 소정의 금속물질 상에 포토 레지스트를 적층한 후, 마스크를 이용하여 노광, 현상 및 식각 공정을 차례로 수행하는 소위 마스크 공정을 이용하여 패턴 형성할 수 있으며, 이하에서 설명하는 각각의 구성에 대한 패턴 형성도 상기와 같은 마스크 공정을 이용하여 수행할 수 있다.
한편, 도시하지는 않았지만, 상기 게이트 전극(210)을 형성하는 공정 시에 상기 게이트 전극(210)과 연결되는 게이트 라인을 동시에 형성하게 된다.
다음, 도 4b에서 알 수 있듯이, 상기 게이트 전극(210)을 포함한 기판(100) 전면에 게이트 절연막(220)을 형성한다.
상기 게이트 절연막(220)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다.
다음, 도 4c에서 알 수 있듯이, 상기 게이트 절연막(220) 상에 반도체층(250)을 형성하고, 상기 반도체층(250) 상에 데이터 라인(300)에서 연장되는 소스 전극(320) 및 상기 소스 전극(320)과 마주하는 드레인 전극(340)을 형성한다.
상기 반도체층(250)을 마스크 공정을 이용하여 형성한 후, 이어서 상기 소스 전극(320) 및 드레인 전극(340)을 마스크 공정을 이용하여 형성할 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 하프톤 마스크를 이용하여 한 번의 마스크 공정을 이용하여 상기 반도체층(250)과 상기 소스/드레인 전극(320, 340)을 동시에 형성할 수도 있으며, 이 경우에는 상기 반도체층(250)과 상기 소스/드레인 전극(320, 340)의 패턴모습이 서로 유사하게 형성된다.
다음, 도 4d에서 알 수 있듯이, 상기 드레인 전극(340)과 연결되는 화소 전극(400)을 형성한다. 상기 화소 전극(400)도 마스크 공정을 이용하여 형성한다.
다음, 도 4e에서 알 수 있듯이, 상기 화소 전극(400)을 포함한 기판 전면에 보호막(420)을 형성한다. 상기 보호막(420)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다.
다음, 도 4f에서 알 수 있듯이, 상기 보호막(420) 상에 공통 전극(500)을 형성한다.
상기 공통 전극(500)은 상기 화소 전극(400)과 대응하는 영역에 적어도 하나의 슬릿(550)을 구비하도록 형성한다. 상기 슬릿(550)은 도 2a에서와 같이 제1 슬릿(551), 제2 슬릿(553), 및 제3 슬릿(555)을 포함하여 이루어지며, 그에 대한 구체적인 설명은 생략한다.
이와 같은 적어도 하나의 슬릿(550)을 구비한 공통 전극(500)은 마스크 공정을 이용하여 형성하는데, 이때, 상기 제1 슬릿(551), 제2 슬릿(553), 및 제3 슬릿(555)을 포함하여 양단이 굽은 형태의 슬릿(550)을 형성하기 위해서는 별도의 마스크를 이용하는 것이 바람직하다.
즉, 상기 슬릿(550)은 ITO와 같은 소정의 전극물질 상에 포토 레지스트층을 적층하고, 소정의 마스크를 이용하여 노광 및 현상하여 소정의 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 이용하여 상기 소정의 전극물질의 소정 영역을 식각하는 공정을 통해 얻을 수 있는데, 이때, 상기 소정의 마스크가 상기 슬릿(550)과 동일한 형상의 패턴부를 구비할 경우 공정상 오차에 의해서 원하는 형태의 슬릿(550)을 형성하지 못하게 되며, 따라서, 본 발명은 공정상 오차를 감안하여 상기 슬릿(550)과 동일하지 않은 형상의 패턴부를 구비한 마스크를 이용함으로써 최종적으로 원하는 형태의 슬릿(550)을 형성할 수 있도록 한 것이다.
도 6은 본 발명의 일 실시예에 따른 슬릿(550) 형성용 마스크(600)를 도시한 개략도이다.
도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 마스크(600)는 슬릿 패턴부(610) 및 전극 패턴부(620)를 구비하여 이루어진다.
상기 슬릿 패턴부(610)는 상기 공통 전극(500)에 구비된 슬릿(550) 영역에 대응하고, 상기 전극 패턴부(620)는 상기 공통 전극(500) 영역에 대응한다.
상기 슬릿 패턴부(610)는 제1 패턴(611), 제2 패턴(613), 및 제3 패턴(615)을 포함하여 이루어진다. 여기서, 상기 제1 패턴(611)은 상기 슬릿의 제1 슬릿(도 2a의 551 참조)에 대응하고, 상기 제2 패턴(613)은 상기 슬릿의 제2 슬릿(도 2a의 553 참조)에 대응하고, 상기 제3 패턴(615)은 상기 슬릿의 제3 슬릿(도 2a의 555 참조)에 대응한다.
보다 구체적으로, 상기 제1 패턴(611)은 상기 제1 슬릿(도 2a의 551 참조)에 대응하도록 세로 방향으로 연장되어 있고, 상기 제2 패턴(613)은 상기 제2 슬릿(도 2a의 553 참조)에 대응하도록 상기 제1 패턴(611)에서 전체적으로 소정의 각으로 굽은 구조로 형성되어 있고, 상기 제3 패턴(615)은 상기 제3 슬릿(도 2a의 555 참조)에 대응하도록 상기 제1 패턴(611)에서 전체적으로 소정의 각으로 굽은 구조로 형성되어 있다. 다만, 상기 제2 패턴(613) 및 제3 패턴(615)은 상기 제2 슬릿(도 2a의 553 참조) 및 제3 슬릿(도 2a의 555 참조)과 동일한 형태로 형성되지 않고 계단 형태로 형성되어 있다.
즉, 상기 제2 패턴(613) 및 제3 패턴(615)을 상기 제2 슬릿(도 2a의 553 참조) 및 제3 슬릿(도 2a의 555 참조)과 동일한 형태로 형성하게 되면, 노광 및 현상 공정 상의 오차로 인해서, 최종적으로 복수 개의 슬릿(도 2a의 550)들이 서로 중첩되는 문제가 발생할 수 있기 때문에, 본 발명에서는 노광 및 현상 공정 상의 오차를 감안하여 상기 제2 패턴(613) 및 제3 패턴(615)을 계단 형태로 형성함으로써 최종적으로는 도 2a에 도시된 바와 같은 원하는 형태의 슬릿(550)이 형성될 수 있도록 한 것이다.
한편, 도 6에는 슬릿 패턴부(610)를 두 개만 도시하였지만, 상기 슬릿 패턴부(610)는 상기 공통 전극(500)에 형성되는 슬릿(550)의 개수에 따라 적절히 변경될 수 있다.
다시 도 4f를 참조하면, 상기 공통 전극(500) 형성 시에 상기 소스 전극(320)과 상기 드레인 전극(340) 사이의 이격된 영역에 대응하는 영역에 개구부(570)를 추가로 형성함으로써, 상기 반도체층(250)의 채널 영역에서 이동하는 전자가 간섭받지 않도록 할 수 있다. 이와 같이, 상기 공통 전극(500)에 개구부(570)를 추가로 형성할 경우에는, 상기 마스크(도 6의 600)에 슬릿 패턴부(도 6의 610) 이외에 상기 개구부(570)에 대응하는 추가적인 패턴부를 형성하면 된다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 3a 및 도 3b에 도시한 액정표시장치의 제조공정에 관한 것이다. 이하, 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)을 형성한다.
다음, 도 5b에서 알 수 있듯이, 상기 게이트 전극(210) 상에 게이트 절연막(220)을 형성한다.
다음, 도 5c에서 알 수 있듯이, 상기 게이트 절연막(220) 상에 반도체층(250), 데이터 라인(300)에서 연장되는 소스 전극(320) 및 드레인 전극(340)을 형성한다.
다음, 도 5d에서 알 수 있듯이, 상기 소스 전극(320) 및 드레인 전극(340)을 포함한 기판 전면에 제1 절연층(350)을 형성한다. 상기 제1 절연층(350)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다.
다음, 도 5e에서 알 수 있듯이, 상기 제1 절연층(350) 상에 공통 전극(500)을 형성한다.
상기 공통 전극(500)은 소정 영역에 제1 개구부(510) 및 제2 개구부(570)가 구비되도록 패턴 형성한다.
상기 제1 개구부(510)는 추후 공정에서 상기 드레인 전극(340)이 노출되도록 하기 위한 콘택홀(도 5g의 401 참조) 영역에 형성하며, 특히, 상기 콘택홀(도 5g의 401 참조) 보다 크게 형성한다.
상기 제2 개구부(570)는 박막 트랜지스터 형성 영역, 보다 구체적으로는, 소스 전극(320) 및 드레인 전극(340) 사이의 이격된 영역, 즉, 전자가 이동하는 채널 영역에 대응하는 영역에 형성한다.
다음, 도 5f에서 알 수 있듯이, 상기 공통 전극(500) 상에 제2 절연층(520)을 형성한다. 상기 제2 절연층(520)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다.
다음, 도 5g에서 알 수 있듯이, 콘택홀(401)을 형성한다.
상기 콘택홀(401)은 상기 드레인 전극(340)이 노출되도록 상기 제1 절연층(350) 및 제2 절연층(520)의 소정 영역에 형성한다. 상기 콘택홀(401)은 마스크 공정을 통해 형성한다.
다음, 도 5h에서 알 수 있듯이, 상기 제2 절연층(520) 상에 화소 전극(400)을 형성한다.
상기 화소 전극(400)은 상기 콘택홀(401)을 통해 상기 드레인 전극(340)과 연결되며 소정 영역에 적어도 하나의 슬릿(450)이 구비되도록 패턴 형성한다.
상기 화소 전극(400)에 구비되는 슬릿(450)은 전술한 도 3a에서와 같이 제1 슬릿(451), 제2 슬릿(453), 및 제3 슬릿(455)을 포함하여 이루어지고, 이와 같은 적어도 하나의 슬릿(450)은 전술한 도 6에 도시한 마스크를 이용한 마스크 공정을 통해 형성할 수 있으며, 그에 대한 구체적인 설명은 생략하기로 한다.
한편, 본 발명에 따른 액정표시장치는 상술한 도 4a 내지 도 4f에 따른 어레이 기판 또는 도 5a 내지 도 5h에 따른 어레이 기판을 형성하는 공정과 더불어, 기판 상에 차광층, 컬러필터층 및 오버코트층을 차례로 형성하여 컬러필터 기판을 형성하는 공정, 및 상기 양 기판 사이에 액정층을 형성하는 공정을 통해 그 제조가 완성된다.
100: 기판 200: 게이트 라인
210: 게이트 전극 220: 게이트 절연막
250: 반도체층 300: 데이터 라인
320: 소스 전극 340: 드레인 전극
350: 제1 절연층 400: 화소 전극
420: 보호막 450: 슬릿
451, 453, 455: 제1 슬릿, 제2 슬릿, 제3 슬릿
500: 공통 전극 510: 제1 개구부
520: 제2 절연층 550: 슬릿
551, 553, 555: 제1 슬릿, 제2 슬릿, 제3 슬릿
570: 개구부, 제2 개구부 600: 마스크
610: 슬릿 패턴부 611: 제1 패턴
613: 제2 패턴 615: 제3 패턴
620: 전극 패턴부

Claims (12)

  1. 기판 상에 서로 교차하도록 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인 및 데이터 라인이 교차하는 영역에 배치되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터;
    상기 화소 영역 내에 배치되며, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되는 화소 전극; 및
    절연층을 사이에 두고 상기 화소 전극과 절연되어 있으며, 상기 화소 전극과 함께 액정구동을 위한 전계를 형성하는 공통 전극을 포함하여 이루어지고,
    상기 공통 전극은 상기 소스 전극과 상기 드레인 전극 사이의 이격된 영역에 대응하는 영역에 개구부가 구비되며,
    상기 화소 전극 및 공통 전극 중 어느 하나의 전극에는 프린지 필드 형성을 위해서 그 내부에 적어도 하나의 슬릿이 구비되어 있고,
    상기 슬릿은 소정 방향으로 마련된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하며,
    상기 제2 슬릿 및 제3 슬릿은 서로 동일한 방향으로 굽은 형태로 마련되고, 각각 상기 제1 슬릿과 30 ~ 60°의 각을 이루면서 5㎛ 내지 10㎛ 범위로 연장되어 있는 액정표시장치.
  2. 제1항에 있어서,
    상기 제1 슬릿은 상기 게이트 라인 또는 데이터 라인과 평행하게 배열되어 있는 액정표시장치.
  3. 제1항에 있어서,
    상기 화소 전극은 상기 드레인 전극과 직접 연결되어 있고, 상기 화소 전극 및 드레인 전극 상에는 보호막이 배치되어 있고, 상기 보호막 상에는 공통 전극이 배치되어 있으며, 상기 공통 전극에 상기 슬릿이 구비되어 있는 액정표시장치.
  4. 제1항에 있어서,
    상기 드레인 전극 상에는 제1 절연층이 배치되어 있고, 상기 제1 절연층 상에는 공통 전극이 배치되어 있고, 상기 공통 전극 상에는 제2 절연층이 배치되어 있고, 상기 제2 절연층 상에는 상기 화소 전극이 배치되어 있으며,
    상기 화소 전극은 상기 제1 절연층 및 제2 절연층에 마련된 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 있고, 그 내부에 상기 슬릿이 구비되어 있는 액정표시장치.
  5. 제4항에 있어서,
    상기 화소 전극과 상기 드레인 전극 사이의 전기적 연결시 쇼트 발생을 방지하기 위해서, 상기 공통 전극은 상기 콘택홀에 대응하는 영역에 상기 콘택홀 보다 큰 개구부가 구비되어 있는 액정표시장치.
  6. 삭제
  7. 기판 상에 게이트 전극을 형성하는 공정;
    상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;
    상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 공정;
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 공정;
    상기 화소 전극을 포함한 기판 전면에 보호막을 형성하는 공정; 및
    상기 보호막 상에서, 그 내부에 적어도 하나의 슬릿이 구비된 공통 전극을 형성하는 공정을 포함하여 이루어지고,
    상기 공통 전극은 상기 소스 전극과 상기 드레인 전극 사이의 이격된 영역에 대응하는 영역에 개구부가 구비되며,
    이때, 상기 공통 전극에 구비된 슬릿은 소정 방향으로 형성된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하며,
    상기 제2 슬릿 및 제3 슬릿은 서로 동일한 방향으로 굽은 형태로 마련되고, 각각 상기 제1 슬릿과 30 ~ 60°의 각을 이루면서 5㎛ 내지 10㎛ 범위로 연장되어 있는 액정표시장치의 제조방법.
  8. 기판 상에 게이트 전극을 형성하는 공정;
    상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;
    상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 공정;
    상기 드레인 전극을 포함한 기판 전면에 제1 절연층을 형성하는 공정;
    상기 제1 절연층 상에 공통 전극을 형성하는 공정;
    상기 소스 전극과 상기 드레인 전극 사이의 이격된 영역에 대응하는 영역에 상기 공통 전극의 개구부를 형성하는 공정;
    상기 공통 전극 상에 제2 절연층을 형성하는 공정;
    상기 드레인 전극이 노출되도록 상기 제1 절연층 및 제2 절연층의 소정 영역에 콘택홀을 형성하는 공정; 및
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되며, 그 내부에 적어도 하나의 슬릿이 구비된 화소 전극을 상기 제2 절연층 상에 형성하는 공정을 포함하여 이루어지고,
    이때, 상기 화소 전극에 구비된 슬릿은 소정 방향으로 형성된 제1 슬릿, 상기 제1 슬릿의 일단에서 소정의 각을 이루면서 연장된 제2 슬릿, 및 상기 제1 슬릿의 타단에서 소정의 각을 이루면서 연장된 제3 슬릿을 포함하며,
    상기 제2 슬릿 및 제3 슬릿은 서로 동일한 방향으로 굽은 형태로 마련되고, 각각 상기 제1 슬릿과 30 ~ 60°의 각을 이루면서 5㎛ 내지 10㎛ 범위로 연장되어 있는 액정표시장치의 제조방법.
  9. 제7항 또는 제8항에 있어서,
    상기 슬릿은 전극물질 상에 포토 레지스트층을 적층하고, 소정의 마스크를 이용하여 노광 및 현상하여 소정의 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 이용하여 상기 전극물질의 소정 영역을 식각하는 공정을 통해 형성하며,
    이때, 상기 소정의 마스크는 상기 제1 슬릿에 대응하는 제1 패턴, 상기 제2 슬릿에 대응하는 제2 패턴 및 상기 제3 슬릿에 대응하는 제3 패턴으로 이루어진 적어도 하나의 슬릿 패턴부를 포함하고,
    상기 제2 패턴 및 상기 제3 패턴은 상기 제1 패턴에서 계단형태로 연장되어 있는 액정표시장치의 제조방법.
  10. 삭제
  11. 제8항에 있어서,
    상기 화소 전극과 상기 드레인 전극 사이의 전기적 연결시 쇼트 발생을 방지하기 위해서, 상기 공통 전극은 상기 콘택홀에 대응하는 영역에 상기 콘택홀 보다 큰 개구부가 구비되도록 형성된 액정표시장치의 제조방법.
  12. 삭제
KR1020100031909A 2010-04-07 2010-04-07 액정표시장치 및 그 제조방법 KR101820713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100031909A KR101820713B1 (ko) 2010-04-07 2010-04-07 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100031909A KR101820713B1 (ko) 2010-04-07 2010-04-07 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110112666A KR20110112666A (ko) 2011-10-13
KR101820713B1 true KR101820713B1 (ko) 2018-01-23

Family

ID=45028278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100031909A KR101820713B1 (ko) 2010-04-07 2010-04-07 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101820713B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970801B1 (ko) * 2013-01-25 2019-04-22 엘지디스플레이 주식회사 액정표시장치 어레이 기판
CN103364987B (zh) * 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及显示面板
KR102082409B1 (ko) * 2013-08-28 2020-02-28 삼성디스플레이 주식회사 표시 장치
CN104749835A (zh) * 2015-04-21 2015-07-01 深圳市华星光电技术有限公司 用于ffs模式的液晶显示面板及其制作方法
CN112987416A (zh) * 2021-04-14 2021-06-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288604A (ja) * 2008-05-30 2009-12-10 Epson Imaging Devices Corp 液晶表示装置、電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288604A (ja) * 2008-05-30 2009-12-10 Epson Imaging Devices Corp 液晶表示装置、電子機器

Also Published As

Publication number Publication date
KR20110112666A (ko) 2011-10-13

Similar Documents

Publication Publication Date Title
KR101385190B1 (ko) 액정 표시 패널 및 이의 제조 방법
KR101981279B1 (ko) 액정표시장치 및 그 제조방법
KR101720524B1 (ko) 액정표시장치 및 그 제조방법
TWI633473B (zh) 內嵌式觸控液晶顯示裝置及其製作方法
KR20100007075A (ko) 액정표시장치 및 그 제조방법
KR20110071313A (ko) Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법
US8885128B2 (en) Liquid crystal display device and method for fabricating the same
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101881277B1 (ko) 액정표시장치 및 그 제조방법
JP5069270B2 (ja) 液晶表示装置のアレイ基板およびその製造方法
KR101820713B1 (ko) 액정표시장치 및 그 제조방법
KR20080100692A (ko) 액정표시장치와 그 제조방법
KR20110035531A (ko) 액정표시장치 및 그 제조 방법
KR20100059508A (ko) 액정표시장치의 패드부
KR101795766B1 (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
JP2009300891A (ja) 液晶表示装置
KR101969429B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20110109047A (ko) 액정표시장치 및 그 제조방법
US20240028145A1 (en) Touch display panel and display device
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
JP2007272255A (ja) 液晶表示装置
KR20120125823A (ko) 액정표시장치 및 그 제조방법
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
KR101260666B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정 표시장치와 그 제조방법
KR20150046893A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
GRNT Written decision to grant