CN104749835A - 用于ffs模式的液晶显示面板及其制作方法 - Google Patents

用于ffs模式的液晶显示面板及其制作方法 Download PDF

Info

Publication number
CN104749835A
CN104749835A CN201510190355.6A CN201510190355A CN104749835A CN 104749835 A CN104749835 A CN 104749835A CN 201510190355 A CN201510190355 A CN 201510190355A CN 104749835 A CN104749835 A CN 104749835A
Authority
CN
China
Prior art keywords
passivation layer
public electrode
film transistor
thin film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510190355.6A
Other languages
English (en)
Inventor
赵国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510190355.6A priority Critical patent/CN104749835A/zh
Publication of CN104749835A publication Critical patent/CN104749835A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种用于FFS模式的液晶显示面板及其制作方法，该面板包括：基板；栅线，其设置于基板上；栅绝缘层，其设置于栅线及裸露的基板上；数据线，其设置于栅绝缘层上并与栅线交叉；薄膜晶体管，其设置于栅绝缘层上并与数据线连接；公共电极线，其设置于栅绝缘层上；第一钝化层，其设置于薄膜晶体管、数据线、公共电极线和裸露的栅绝缘层上；像素电极，其设置于第一钝化层上并呈面状且与薄膜晶体管连接；第二钝化层，其设置于像素电极上；公共电极，其设置于第二钝化层上并呈条状且与公共电极线连接。本发明可以降低FFS液晶显示面板的能耗，并能提高FFS液晶显示面板的生产效率。

Description

用于FFS模式的液晶显示面板及其制作方法
技术领域
本发明涉及液晶显示技术领域，具体地说，涉及一种用于FFS模式的液晶显示面板及其制作方法。
背景技术
在现有的改善LCD(Liquid Crystal Display，液晶显示器)画质的技术中，FFS(Fringe Field Switching，边界电场切换)技术能同时实现液晶显示面板的高穿透性与大视角，因此备受相关业者的高度重视。
但是，如何降低FFS液晶显示面板的能耗及提高FFS液晶显示面板的生产率一直是业内人士关心的问题。
发明内容
为解决以上问题，本发明提供了一种用于FFS模式的液晶显示面板及其制作方法。
根据本发明的一个方面，提供了一种用于FFS模式的液晶显示面板，包括：
基板；
栅线，其设置于所述基板上；
栅绝缘层，其设置于所述栅线及裸露的基板上；
数据线，其设置于所述栅绝缘层上并与所述栅线交叉；
薄膜晶体管，其设置于所述栅绝缘层上并与所述数据线连接；
公共电极线，其设置于所述栅绝缘层上；
第一钝化层，其设置于所述薄膜晶体管、所述数据线、所述公共电极线和裸露的栅绝缘层上；
像素电极，其设置于所述第一钝化层上并与所述薄膜晶体管连接；
第二钝化层，其设置于所述像素电极上；
公共电极，其设置于所述第二钝化层上并与所述公共电极线连接。
根据本发明的一个实施例，所述像素电极设置有分别对应所述薄膜晶体管和所述公共电极线的开口。
根据本发明的一个实施例，所述像素电极上对应所述公共电极线的开口处设置有经由所述第一钝化层和所述第二钝化层的第二接触孔，以使得所述公共电极通过所述第二接触孔与所述公共电极线连接。
根据本发明的一个实施例，在所述第一钝化层上设置有第一接触孔，以使得所述像素电极经由所述第一接触孔与所述薄膜晶体管连接。
根据本发明的一个实施例，所述第二钝化层的厚度为1500-2000埃，所述第一钝化层的厚度为2000-4000埃。
根据本发明的另一个方面，还提供了一种用于制作FFS模式的液晶显示面板的方法，包括：
在基板上形成栅线；
在所述栅线及裸露的基板上形成栅绝缘层；
在所述栅绝缘层上形成数据线、公共电极线及对应所述栅线的薄膜晶体管，其中，在形成所述薄膜晶体管的源漏极时，在所述栅绝缘层上同时形成所述公共电极线及与所述薄膜晶体管连接的所述数据线；
在所述薄膜晶体管、所述数据线、所述公共电极线及裸露的栅绝缘层上形成第一钝化层；
在所述第一钝化层上形成第一接触孔，并涂敷导电材料形成像素电极，其中，所述像素电极通过所述第一接触孔与所述薄膜晶体管连接；
在所述像素电极上形成第二钝化层；
在所述第二钝化层上形成第二接触孔，并涂敷导电材料形成公共电极，其中，所述公共电极通过所述第二接触孔与所述公共电极线连接。
根据本发明的一个实施例，在形成所述像素电极时包括形成分别对应所述薄膜晶体管和所述公共电极线的开口。
根据本发明的一个实施例，在所述像素电极上对应所述公共电极线的开口处形成经由所述第一钝化层和所述第二钝化层的所述第二接触孔。
根据本发明的一个实施例，所述第二钝化层的厚度为1500-2000埃，所述第一钝化层的厚度为2000-4000埃。
根据本发明的一个实施例，所述第二钝化层的厚度和第一钝化层的厚度通过 控制成膜时间实现。本发明的有益效果：
本发明可以降低FFS液晶显示面板的能耗，并能提高FFS液晶显示面板的生产效率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：
图1为根据本发明的一个实施例的液晶显示面板的结构图；以及
图2为根据本发明的一个实施例的方法流程图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1所示为根据本发明的一个实施例的液晶显示面板的结构图，以下参考图1来对本发明进行详细说明。
如图1所示，该液晶显示面板包括在基板13上形成的栅线1、栅绝缘层2、薄膜晶体管、数据线(未示出)、公共电极线16、第一钝化层8、像素电极7、第二钝化层9及公共电极6。同时，为表明该液晶显示面板的完整结构，图1也示出彩膜板及液晶层17，该彩膜板包括彩膜基板14、彩色层11、黑矩阵层12、彩膜板公共电极15和取向层10，但该部分属于现有技术范畴，所以不加详述。
其中，在基板13上设置有栅线1，栅绝缘层2设置于栅线1及裸露的基板13上。在栅绝缘层2上设置有数据线、薄膜晶体管和公共电极线16，其中，数据线与栅线1交叉设置以形成像素区域，同时，数据线与薄膜晶体管连接。在薄膜晶体管、数据线、公共电极线16和裸露的栅绝缘层2上设置有第一钝化层8。在第一钝化层8上设置有像素电极7，该像素电极7呈面状且与薄膜晶体管连接。 该第一钝化层8将像素电极7与薄膜晶体管、数据线和公共电极线16隔离开。在像素电极7上设置有第二钝化层9，在该第二钝化层9上设置有公共电极6，该公共电极6呈条状并与公共电极线16连接。
在本发明的一个实施例中，像素电极7上设置有对应公共电极线16的第一开口72，如图1中箭头标注所示。其中，对应公共电极线16的第一开口72用于形成连接公共电极6和公共电极线16的第二接触孔61。在该第一开口72位置形成的第二接触孔61经由第二钝化层9和第一钝化层8到达公共电极线16。该接触孔与像素电极7之间有第一钝化层材料绝缘，用于避免公共电极6与像素电极7接触。
同时，像素电极7上在与薄膜晶体管相对的位置也设置有第二开口73，如图1中箭头标注所示。该开口区域不设置像素电极以尽量避免覆盖薄膜晶体管，并且与该第二开口72相对应的第二钝化层9上也不设置公共电极6，从而避免像素电极7或公共电极6供电时的电场影响薄膜晶体管。
由于像素电极7设置于第一钝化层8上，薄膜晶体管设置于第一钝化层8下，所以在像素电极7和薄膜晶体管连接处设置经由第一钝化层8的第一接触孔71，通过该第一接触孔71实现连接像素电极7与薄膜晶体管。
在本发明中，栅绝缘层2上先形成第一钝化层8，然后在第一钝化层8上形成像素电极7。相较于在栅绝缘层2上直接形成像素电极7，本发明将像素电极7的设置位置抬高，使其更接近公共电极6。由于电场强度E与距离d呈反比，即E＝V/d，E为像素电极与公共电极间的电压。减少公共电极与像素电极之间的距离d，即可以提高电场强度E。提高电场强度E后，达到相同效果的液晶分子旋转所需要的电压V会降低，因此可以降低液晶显示面板的耗电量，有利于低碳环保。
在本发明的实施例中，为减少公共电极6与像素电极7之间的距离，在保证公共电极6和像素电极7之间良好绝缘的情况下，可以将公共电极6和像素电极7之间的第二钝化层9的厚度设置的尽可能小。在本发明的一个实施例中，可以将第二钝化层9设置为1500-2000埃。将第二钝化层9的厚度设计的尽可能小，使像素电极7和公共电极6更接近液晶分子，当输入相同电压时，对液晶分子的电场效应加强，因此就算降低电压也可以达到原来的高穿透率。
在本发明的实施例中，为有效的抬高像素电极7的位置，并同时满足可靠地 绝缘像素电极7与公共电极线16及数据线，可以将第一钝化层8设置为2000-4000埃。
同时，将像素电极7设置于第一钝化层8和第二钝化层9之间，在蚀刻像素电极时不会损伤数据线和公共电极线16。将公共电极6设置于第二钝化层9上，在蚀刻公共电极6时更不会损伤数据线和公共电极线16。不损伤数据线和公共电极线16，便可降低线路的阻抗，避免信号延迟。
在本发明中，将公共电极线16设置于栅绝缘层2上，而不是设置于基板13上，则在设置对应的连接公共电极6和公共电极线16的第二接触孔61时，只需将该接触孔穿过第二钝化层9和第一钝化层8，不必经过栅绝缘层2，这样，在制作液晶显示面板时，可以减少生产时间，提高生产效率。
根据本发明的另一方面，还提供了一种用于制作以上液晶显示面板的方法，图2所示为根据本发明的一个实施例的制作方法流程图。
首先，在步骤S110中，在基板上形成栅线。在该步骤中，通过溅射法在基板13上生成一层金属薄膜(如Al、Ta、MoW合金等)，然后光刻形成栅线1。
接下来，在步骤S120中，在栅线及裸露的基板上形成栅绝缘层。在该步骤中，利用等离子增强化学气相沉积或常压化学气相沉积等方法沉积氮化硅或氧化硅等材料形成栅绝缘层2。
接下来，在步骤S130中，在栅绝缘层上形成薄膜晶体管、数据线和公共电极线。在该步骤中，首先，在栅绝缘层2上形成对应栅线1的薄膜晶体管的沟道层3。然后在该沟道层3的两侧形成源极4和漏极5。在本发明中，可以在形成源极4和漏极5时，通过一次光刻同时形成数据线和公共电极线16。其中，薄膜晶体管的源极4与数据线连接。这样，可以减少面板的工艺制程，提高生产效率。
在步骤S140中，在薄膜晶体管、数据线、公共电极线及裸露的栅绝缘层上形成第一钝化层。在该步骤中，通过等离子增强化学气相沉积或常压化学气相沉积等方法沉积无机材料氮化硅或氧化硅等或者有机绝缘材料如光压克力或苯并环丁烯等形成第一钝化层8。通过控制成膜的时间，可以控制第一钝化层8的厚度在2000-4000埃。通过设置第一钝化层8，可以抬高其后形成的像素电极7的位置。
在步骤S150中，在第一钝化层上形成连通薄膜晶体管的漏极的第一接触孔71。
在步骤S160中，在第一钝化层上涂敷透明导电材料形成面状的像素电极。在该步骤中，透明导电材料填充第一接触孔71使得形成的像素电极7与薄膜晶体管的漏极5连接，并且，形成的面状像素电极对应薄膜晶体管设有第二开口73，对应公共电极线16设置有第一开口72。
在步骤S170中，在像素电极和开口上形成第二钝化层。在该步骤中，通过等离子增强化学气相沉积或常压化学气相沉积等方法沉积无机材料氮化硅或氧化硅等或者有机绝缘材料如光压克力或苯并环丁烯等形成第二钝化层9。通过控制成膜的时间，可以控制第二钝化层9的厚度在1500-2000埃。
在步骤S180中，在第二钝化层上形成连通公共电极线的第二接触孔。该第二接触孔61设置于面状像素电极7对应公共电极线16的第一开口72，第二接触孔61经由第二钝化层9和第一钝化层8到达公共电极线16。
在步骤S190中，在第二钝化层上涂敷透明导电材料形成公共电极。在该步骤中形成条状的公共电极6，透明导电材料填充第二接触孔61使得公共电极6与公共电极线16连通。在形成公共电极后，在其上设置取向层来控制液晶分子的原始取向。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种用于FFS模式的液晶显示面板，包括：
基板；
栅线，其设置于所述基板上；
栅绝缘层，其设置于所述栅线及裸露的基板上；
数据线，其设置于所述栅绝缘层上并与所述栅线交叉；
薄膜晶体管，其设置于所述栅绝缘层上并与所述数据线连接；
公共电极线，其设置于所述栅绝缘层上；
第一钝化层，其设置于所述薄膜晶体管、所述数据线、所述公共电极线和裸露的栅绝缘层上；
像素电极，其设置于所述第一钝化层上并与所述薄膜晶体管连接；
第二钝化层，其设置于所述像素电极上；
公共电极，其设置于所述第二钝化层上并与所述公共电极线连接。
2.根据权利要求1所述的液晶显示面板，其特征在于，所述像素电极设置有分别对应所述薄膜晶体管和所述公共电极线的开口。
3.根据权利要求2所述的液晶显示面板，其特征在于，所述像素电极上对应所述公共电极线的开口处设置有经由所述第一钝化层和所述第二钝化层的第二接触孔，以使得所述公共电极通过所述第二接触孔与所述公共电极线连接。
4.根据权利要求3所述的液晶显示面板，其特征在于，在所述第一钝化层上设置有第一接触孔，以使得所述像素电极经由所述第一接触孔与所述薄膜晶体管连接。
5.根据权利要求1-4中任一项所述的液晶显示面板，其特征在于，所述第二钝化层的厚度为1500-2000埃，所述第一钝化层的厚度为2000-4000埃。
6.一种用于制作FFS模式的液晶显示面板的方法，包括：
在基板上形成栅线；
在所述栅线及裸露的基板上形成栅绝缘层；
在所述栅绝缘层上形成数据线、公共电极线及对应所述栅线的薄膜晶体管，其中，在形成所述薄膜晶体管的源漏极时，在所述栅绝缘层上同时形成所述公共电极线及与所述薄膜晶体管连接的所述数据线；
在所述薄膜晶体管、所述数据线、所述公共电极线及裸露的栅绝缘层上形成第一钝化层；
在所述第一钝化层上形成第一接触孔，并涂敷导电材料形成像素电极，其中，所述像素电极通过所述第一接触孔与所述薄膜晶体管连接；
在所述像素电极上形成第二钝化层；
在所述第二钝化层上形成第二接触孔，并涂敷导电材料形成公共电极，其中，所述公共电极通过所述第二接触孔与所述公共电极线连接。
7.根据权利要求6所述的方法，其特征在于，在形成所述像素电极时包括形成分别对应所述薄膜晶体管和所述公共电极线的开口。
8.根据权利要求7所述的方法，其特征在于，在所述像素电极上对应所述公共电极线的开口处形成经由所述第一钝化层和所述第二钝化层的所述第二接触孔。
9.根据权利要求6-8中任一项所述的方法，其特征在于，所述第二钝化层的厚度为1500-2000埃，所述第一钝化层的厚度为2000-4000埃。
10.根据权利要求9所述的方法，其特征在于，所述第二钝化层的厚度和第一钝化层的厚度通过控制成膜时间实现。
CN201510190355.6A 2015-04-21 2015-04-21 用于ffs模式的液晶显示面板及其制作方法 Pending CN104749835A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510190355.6A CN104749835A (zh) 2015-04-21 2015-04-21 用于ffs模式的液晶显示面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510190355.6A CN104749835A (zh) 2015-04-21 2015-04-21 用于ffs模式的液晶显示面板及其制作方法

Publications (1)

Publication Number Publication Date
CN104749835A true CN104749835A (zh) 2015-07-01

Family

ID=53589760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510190355.6A Pending CN104749835A (zh) 2015-04-21 2015-04-21 用于ffs模式的液晶显示面板及其制作方法

Country Status (1)

Country Link
CN (1) CN104749835A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105242435A (zh) * 2015-11-02 2016-01-13 武汉华星光电技术有限公司 阵列基板及制作方法、液晶显示面板
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038410A (zh) * 2006-03-15 2007-09-19 爱普生映像元器件有限公司 液晶装置及电子设备
CN101750781A (zh) * 2008-12-01 2010-06-23 爱普生映像元器件有限公司 液晶显示装置及其制造方法
CN102135691A (zh) * 2010-09-17 2011-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR20110112666A (ko) * 2010-04-07 2011-10-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102439517A (zh) * 2009-05-29 2012-05-02 夏普株式会社 液晶面板及其制造方法和液晶显示装置
US20120176561A1 (en) * 2011-01-10 2012-07-12 Gee-Bum Kim Liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038410A (zh) * 2006-03-15 2007-09-19 爱普生映像元器件有限公司 液晶装置及电子设备
CN101750781A (zh) * 2008-12-01 2010-06-23 爱普生映像元器件有限公司 液晶显示装置及其制造方法
CN102439517A (zh) * 2009-05-29 2012-05-02 夏普株式会社 液晶面板及其制造方法和液晶显示装置
KR20110112666A (ko) * 2010-04-07 2011-10-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102135691A (zh) * 2010-09-17 2011-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
US20120176561A1 (en) * 2011-01-10 2012-07-12 Gee-Bum Kim Liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105242435A (zh) * 2015-11-02 2016-01-13 武汉华星光电技术有限公司 阵列基板及制作方法、液晶显示面板
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
WO2021203462A1 (zh) * 2020-04-08 2021-10-14 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
US11862642B2 (en) 2020-04-08 2024-01-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, array substrate, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CN203941365U (zh) 阵列基板、显示面板及显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN101995709B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
US10217778B2 (en) Array substrate and manufacturing method thereof
CN103311253B (zh) 薄膜晶体管阵列基板及其制作方法以及液晶显示装置
CN107316875A (zh) 阵列基板的制作方法、阵列基板及液晶面板
CN102646717A (zh) 阵列基板和其制造方法以及显示装置
CN102981337B (zh) Tft-lcd显示面板及显示装置
CN105470195B (zh) Tft基板的制作方法
CN105470266B (zh) Ffs型阵列基板及其制作方法
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN103309105A (zh) 阵列基板及其制备方法、显示装置
CN102315165A (zh) 边缘电场型液晶显示器阵列基板及其制作方法
CN103018977A (zh) 一种阵列基板及其制造方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN105572927A (zh) 阵列基板及液晶显示面板
CN103439841B (zh) 像素结构、显示面板及其制作方法
CN109300995A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN110178207A (zh) 有源矩阵基板、液晶显示面板及液晶显示面板的制造方法
CN202126557U (zh) 一种阵列基板
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150701

RJ01 Rejection of invention patent application after publication