JP2020031225A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020031225A
JP2020031225A JP2019196110A JP2019196110A JP2020031225A JP 2020031225 A JP2020031225 A JP 2020031225A JP 2019196110 A JP2019196110 A JP 2019196110A JP 2019196110 A JP2019196110 A JP 2019196110A JP 2020031225 A JP2020031225 A JP 2020031225A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
insulating film
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019196110A
Other languages
English (en)
Other versions
JP6736743B2 (ja
JP2020031225A5 (ja
Inventor
檜垣　欣成
Kinsei Higaki
欣成 檜垣
坂倉　真之
Masayuki Sakakura
真之 坂倉
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020031225A publication Critical patent/JP2020031225A/ja
Publication of JP2020031225A5 publication Critical patent/JP2020031225A5/ja
Application granted granted Critical
Publication of JP6736743B2 publication Critical patent/JP6736743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。【解決手段】本発明は、上層と、上層よりも広い幅を有する下層とからなる２層構造とする。ＴｉまたはＭｏからなる第１導電層を設け、その上に電気抵抗値の低いアルミニウム単体（純アルミニウム）からなる第２導電層を設ける。上層の端面から突出させた下層部分と、ＩＴＯとを接合させる。【選択図】図１

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
従来、ＴＦＴ駆動によるアクティブマトリクス型の液晶表示装置においては、基板上に
多数の走査線およびデータ線が縦横に設けられ、これらの配線の交点に対応して多数のＴ
ＦＴが設けられている。各ＴＦＴは、走査線にゲート配線が電気的に接続され、データ線
にソース電極が電気的に接続され、画素電極にドレイン電極が電気的に接続される。
透過型の液晶表示装置において、画素電極には光透過性と導電性を兼ね備えたＩＴＯが
一般的に用いられている。この画素電極と、データ線や走査線などの金属配線とは、絶縁
材料の層によって絶縁されており、この絶縁膜の特定の位置に形成されたコンタクトホー
ルを介して画素電極と金属配線とが接している。
また、ディスプレイ表示面積が大きくなるほど、配線の抵抗による信号の遅延が問題に
なってくる。従って配線や電極については、大きく形状を変えるか、電気抵抗値の低い材
料、たとえばアルミニウムを用いる必要がある。
配線や電極の材料として用いられるアルミニウムと画素電極の材料として用いられるＩ
ＴＯが接すると、接合界面で電蝕とよばれる反応が生じる。または、アルミニウムとＩＴ
Ｏが接すると、アルミニウム表面が酸化し電気的に導通しなくなるといった問題が生じる
。
そこで、このような相性の悪い２つの膜からなる配線や電極等を接続する際に、アルミ
ニウム配線（または電極）とＩＴＯとの間に高融点金属膜（チタン膜など）または高融点
金属化合物膜（窒化チタン膜など）などを設けて、ＩＴＯとの電触腐食を防ぐ技術も提案
されている。
また、本出願人は、薄膜トランジスタのドレインと画素電極であるＩＴＯとの接続をチ
タン膜、アルミニウム膜、チタン膜の積層膜で構成することを特許文献１、特許文献２、
および特許文献３に記載している。
また、本出願人らは、薄膜トランジスタのドレインと画素電極であるＩＴＯとの接続を
チタン膜、アルミニウム膜の積層膜で構成することを特許文献４に記載し、窒化チタン膜
、アルミニウム膜の積層膜で構成することを特許文献５に記載している。
また、本出願人は、薄膜トランジスタのゲート電極として、ＧＯＬＤ構造を形成するた
めに、幅の異なる２層からなるゲート電極を形成することを特許文献６に記載している。
特開平９−４５９２７号公報 特開平１０−３２２０２号公報 特開平６−２３２１２９号公報 特開２００４−６９７４ 特開平８−３３０６００号公報 特開２００１−２８１７０４
しかしながら、アルミニウム配線（または電極）とＩＴＯとの間にチタン膜や窒化チタン
膜を積層すると、配線抵抗が高くなってしまい、特に画面サイズが大面積化すると消費電
力の増大を引き起こす。配線抵抗は、配線となる金属膜の断面積を大きくすることにより
低減することが可能であるが、膜厚を厚くして断面積を増大させた場合には基板表面と厚
膜配線表面との間に段差が生じ、液晶の配向不良の原因となる。
また、ＴＦＴ駆動によるアクティブマトリクス型の発光装置においても、発光素子の陽
極（または陰極）として透明導電膜を用いる場合がある。同様に、透明導電膜からなる陽
極は、各種配線と絶縁するための層間絶縁膜上に形成される。従って、陽極としてＩＴＯ
を用い、ＴＦＴの電極（アルミニウム）とを接続させる際、上述の電触腐食が同様に生じ
る。
本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させるこ
となく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極等を接続
し、且つ、大画面化しても低消費電力を実現することを課題とする。
また、配線材料としてアルミニウムを用いてＴＦＴを作製した場合、熱処理によってヒ
ロックやウィスカー等の突起物の形成や、アルミニウム原子のチャネル形成領域への拡散
により、ＴＦＴの動作不良やＴＦＴ特性の低下を引き起こしていた。そこで、従来ではア
ルミニウムに他の元素（Ｓｉなど）を含有させたアルミニウム合金膜として、ヒロックな
どの発生を抑制している。しかし、アルミニウム合金膜としても、接合界面においてアル
ミニウムが酸化し、ＩＴＯ膜が還元することによる接合抵抗は変化してしまう問題は残る
。
加えて、本発明は、アクティブマトリクス型の表示装置において、配線材料としてアル
ミニウムを用いてもアルミニウム原子のチャネル形成領域への拡散を防止し、且つ、良好
なオーミック接合を可能とすることを課題とする。
本発明は、下層を高融点金属（Ｔｉ、Ｍｏなど）、または窒化高融点金属（ＴｉＮなど
）からなる第１導電層とし、上層をアルミニウム単体またはアルミニウムを含む合金から
なる第２導電層とする２層構造の電極（または配線）とする。そして、２層構造の電極（
または配線）の断面形状は、第１導電層の幅（Ｗ１）が第２の導電層の幅（Ｗ２）よりも
広い断面形状とする。即ち、下層（第１導電層）の端部が上層（第２導電層）の端部より
も外側にある構造を作製した後、２層構造の電極（または配線）に接して覆う形で透明導
電膜を形成する。
本発明は、この２層からなる電極（または配線）のうち、第２の導電層と重ならずに露
呈している第１導電層と透明導電膜（代表的にはＩＴＯ）とを接続させることで上述した
課題を解決することを特徴としている。
本明細書で開示する発明の構成は、図１（Ａ）或いは図２（Ａ）にその一例を示すように
、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電
膜とを有する半導体装置であり、
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する
第２導電層とを積層した電極または配線を有し、前記第１導電層は、前記第２導電層より
広い幅（Ｗ１、或いはＷ３）を有し、前記第１導電層において前記第２導電層の端部から
延在している部分に接する透明導電膜を有していることを特徴とする半導体装置である。
また、他の発明の構成は、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜
トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導
体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極ま
たは配線を有し、前記第１導電層は、前記第２導電層の端部から突出している部分を有し
、前記第１導電層において前記第２導電層の端部から突出している部分に接する透明導電
膜を有していることを特徴とする半導体装置である。
また、他の発明の構成は、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜
トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導
体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極ま
たは配線を有し、前記第１導電層の側面部は、図１（Ａ）に示すように、前記第２導電層
の側面部におけるテーパー角より小さいテーパ角を有しており、前記第１導電層の側面部
に接する透明導電膜を有していることを特徴とする半導体装置である。
また、他の発明の構成は、図３にその一例を示すように、絶縁表面を有する基板上に、
半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり
、前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する
第２導電層とを積層した電極または配線と、前記電極または配線の一部上に平坦化絶縁膜
と、前記平坦化絶縁膜上に透明導電膜とを有し、前記平坦化絶縁膜に設けられたコンタク
トホールを介して、前記電極または配線と前記透明導電膜とが接し、且つ、前記コンタク
トホール内に、前記電極または配線の端部が位置していることを特徴とする半導体装置で
ある。
また、上記各構成において、前記第２導電層の表面は酸化膜で覆われていることを特徴
の一つとしている。
また、上記各構造を実現するための作製方法も本発明の一つであり、複数回のエッチン
グを用いた以下に示す方法によって、下層（第１導電層）の端部が上層（第２導電層）の
端部よりも外側にある構造を実現する。
第１の方法としては、２層からなる金属積層膜上にマスクを形成した後に、第1のドライ
エッチング処理によって幅Ｗ１を有し、且つ、端部をテーパー状にした金属積層膜パター
ンを形成する。その後、第２のドライエッチング処理によって上層のアルミニウムを含む
材料のみを異方性エッチングして上層の幅を狭めて下層の幅（Ｗ１）よりも狭い幅（Ｗ２
）とする。この結果、上層と重ならない下層が部分的に露出した電極（または配線）が形
成される。
また、第２の方法としては、２層からなる金属積層膜上にマスクを形成した後に、エッ
チャント液により上層のアルミニウムを含む材料のみをマスクパターンにしたがって除去
する。その際、エッチングの回り込みによって上層の端部はマスク端部よりも奥に後退し
ている。その後、ドライエッチング処理によってマスクに覆われていない部分の下層のみ
を除去する。この結果、上層と重ならない下層が部分的に露出した電極（または配線）が
形成される。
また、第３の方法としては、２層からなる金属積層膜上にマスクを形成した後に、ドラ
イエッチング処理によって、金属積層膜パターンを形成する。その後、エッチャント液に
より上層のアルミニウムを含む材料のみをマスクパターンにしたがって加工して上層の幅
を細らせる。その際、エッチングの回り込みによって上層の端部はマスク端部よりも奥に
後退している。この結果、上層と重ならない下層が部分的に露出した電極（または配線）
が形成される。
また、第４の方法としては、２層からなる金属積層膜上に第１のマスクを形成した後に
、ドライエッチング処理またはウェットエッチング処理によって金属積層パターンを形成
する。その後、第１のマスクを除去した後に、第２のマスクを形成し、金属積層膜パター
ンを第２のマスクパターンにしたがって加工する。この際、第2のマスクパターンは、第1
のマスクパターンに対して細くしている。この結果、上層と重ならない下層が部分的に露
出した電極（または配線）が形成される。
上述したいずれの方法も、フォトマスクを用い、プラズマ装置を用いたドライエッチング
、またはエッチャント液によるウェットエッチングで配線または電極のパターン形成を行
う。
そして、上述した方法で得られた電極（または配線）に接して覆うように透明導電膜を
形成する。この結果、電極（または配線）の下層と透明導電膜とが接触し、主としてこの
部分で電気的に導通する。
従来においても下層の端面で透明導電膜と接する構造も開示されているが、従来の構造
は主として最上層の上面で透明導電膜と電気的に導通させている。本発明は、下層で透明
導電膜と導通させるため、意図的に上層よりもテーパー角の小さいテーパー部、または上
層端面から突出した部分を設けて下層と透明導電膜との接触面積を確保して確実にコンタ
クトさせるものである。
また、本発明においては、アルミニウムを含む材料からなる上層と透明導電膜との間に
は薄い酸化膜が形成されるため、上層と透明導電膜は直接導通しておらず、下層を介して
電気的に導通が行われている。この点でも大きく従来の構造と異なっている。
なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence
）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。
有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（
蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の成
膜装置および成膜方法により作製される発光装置は、どちらの発光を用いた場合にも適用
可能である。
また、本明細書中において、第１の電極とは、発光素子の陽極、或いは陰極となる電極
を指している。発光素子は、第１の電極と、該第１の電極上に有機化合物を含む層と、該
有機化合物を含む層上に第２の電極とを有する構成となっており、形成順序において先に
基板に形成する電極を第１の電極と呼んでいる。
また、第１の電極の配置としてはストライプ配列、デルタ配列、モザイク配列などを挙
げることができる。
なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは
光源（照明装置含む）を指す。また、発光装置にコネクター、例えばFPC（Flexible prin
ted circuit）もしくはTAB（Tape Automated Bonding）テープもしくはTCP（Tape Carrie
r Package）が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設け
られたモジュール、または発光素子にCOG（Chip On Glass）方式によりIC（集積回路）が
直接実装されたモジュールも全て発光装置に含むものとする。
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点
順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順
次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発
光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号
であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定
電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（Ｃ
Ｖ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加され
る電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）に
は、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流
が一定のもの（ＣＣＣＣ）とがある。
また、本発明の発光装置において、静電破壊防止のための保護回路（保護ダイオードな
ど）を設けてもよい。
また、アクティブマトリクス型とする場合、第１の電極に接続するＴＦＴを複数設ける
が、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型
ＴＦＴや、ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可
能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を
有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
また、発光素子と電気的に接続するＴＦＴはｐチャネル型ＴＦＴであっても、ｎチャネ
ル型ＴＦＴであってもよい。ｐチャネル型ＴＦＴと接続させる場合は、陽極と接続させ、
陽極上に正孔注入層、正孔輸送層、発光層、電子輸送層と順次積層した後、陰極を形成す
ればよい。また、ｎチャネル型ＴＦＴと接続させる場合は、陰極と接続させ、陰極上に電
子輸送層、発光層、正孔輸送層、正孔注入層と順次積層した後、陽極を形成すればよい。
また、ＴＦＴのチャネル形成領域としては、非晶質半導体膜、結晶構造を含む半導体膜
、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにＴＦＴのチャ
ネル形成領域として、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し
、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子
歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マ
イクロクリスタル半導体膜とも呼ばれる）も用いることができる。
また、本明細書中において、画素電極とは、ＴＦＴと接続される電極であり、且つ、対
向基板に設けられる対向電極と対となす電極を指している。また、液晶素子は、画素電極
と、対向電極と、これらの電極に挟まれた液晶層とを指している。アクティブマトリクス
型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによっ
て、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対
応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配
置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識さ
れる。
本発明により、電極（または配線）と画素電極との接触抵抗を増大させることなく、従
来必要とされていた配線の上層として高融点金属を含む層を設ける工程を省略できる。こ
れにより製造上のコスト低減と時間短縮の効果がある。
実施の形態１を示す画素断面図。 実施の形態２を示す画素断面図。 実施の形態３を示す画素断面図。 エッチング後の電極端部における斜視図および断面図のＳＥＭ写真。 第１のＴＥＧパターンを示す図。 第２のＴＥＧパターンを示す図。 第１のＴＥＧパターンを用いた電気測定の結果示すグラフ。（チタンとアルミニウムの積層の実験結果） 第２のＴＥＧパターンを用いた電気測定の結果示すグラフ。 ＥＬ表示パネルの断面図。（実施例１） ＥＬ表示パネルの断面図。（実施例２） ＥＬ表示パネルを示す上面図。（実施例３） 液晶パネルを示す断面図。（実施例４） 電子機器の一例を示す図。 電子機器の一例を示す図。 第１のＴＥＧパターンを用いた電気測定の結果示すグラフ。（モリブデンとアルミニウムの積層の実験結果）
本発明の実施形態について、以下に説明する。
（実施の形態１）
ここでは、アクティブマトリクス型の発光装置の例に本発明を説明することとする。
図１（Ａ）は、発光装置の画素部における一部を拡大した断面図である。以下に図１（
Ａ）に示した発光素子を有する半導体装置の作製工程を示す。
まず、基板１０上に下地絶縁膜１１を形成する。基板１０側を表示面として発光を取り
出す場合、基板１０としては、光透過性を有するガラス基板や石英基板を用いればよい。
また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。
また、基板１０側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリ
コン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い
。ここでは基板１０としてガラス基板を用いる。なお、ガラス基板の屈折率は１．５５前
後である。
下地絶縁膜１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜から成る下地膜を形成する。ここでは下地膜として２層構造を用いた例を示
すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下
地絶縁膜を形成しなくてもよい。
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体
膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜し
た後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を
用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマスクを用いて所
望の形状にパターニングして形成する。この半導体層の厚さは２５〜８０ｎｍ（好ましく
は３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましく
はシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよ
く、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固
体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には
、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（
３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連
続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換す
る。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法
もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に
成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃ
ｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００
ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、レジストマスクを除去した後、半導体層を覆うゲート絶縁膜１２を形成する。
ゲート絶縁膜１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜２００ｎｍと
する。
次いで、ゲート絶縁膜１２上に膜厚１００〜６００ｎｍの導電膜を形成する。ここでは
、スパッタ法を用い、ＴａＮ膜とＷ膜との積層からなる導電膜を形成する。なお、ここで
は導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、
Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材
料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピン
グした多結晶シリコン膜に代表される半導体膜を用いてもよい。
次いで、第２のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法ま
たはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導
電膜をエッチングして、導電層１４ａ、１４ｂを得る。なお、導電層１４ａ、１４ｂはＴ
ＦＴのゲート電極となる。
次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスクを
新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を
付与する不純物元素（代表的にはリン、またはＡｓ）を低濃度にドープするための第１の
ドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の
近傍とを覆う。この第１のドーピング工程によって絶縁膜を介してスルードープを行い、
低濃度不純物領域を形成する。一つの発光素子は、複数のＴＦＴを用いて駆動させるが、
ｐチャネル型ＴＦＴのみで駆動させる場合には、上記ドーピング工程は特に必要ない。
次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスクを
新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドー
プするための第２のドーピング工程を行う。この第２のドーピング工程によってゲート絶
縁膜１２を介してスルードープを行い、ｐ型の高濃度不純物領域１７、１８を形成する。
次いで、第５のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しな
いｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的には
リン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のド
ーピング工程におけるイオンドープ法の条件はドーズ量を１×１０13〜５×１０15/cm2と
し、加速電圧を６０〜１００ｋｅＶとして行う。レジストマスクは、ｐチャネル型ＴＦＴ
となる領域と、導電層の近傍とを覆う。この第３のドーピング工程によってゲート絶縁膜
１２を介してスルードープを行い、ｎ型の高濃度不純物領域を形成する。
この後、レジストマスクを除去し、水素を含む第１の層間絶縁膜１３を成膜した後、半
導体層に添加された不純物元素の活性化および水素化を行う。水素を含む第１の層間絶縁
膜１３は、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮＯ膜）を用いる。加えて、
結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場
合、活性化と同時にチャネル形成領域１９におけるニッケルの低減を行うゲッタリングを
も行うことができる。
次いで、層間絶縁膜の２層目となる平坦化絶縁膜１６を形成する。平坦化絶縁膜１６と
しては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構
成される絶縁膜を用いる。
次いで、第６のマスクを用いてエッチングを行い、平坦化絶縁膜１６にコンタクトホー
ルを形成すると同時に周縁部の平坦化絶縁膜を除去する。ここでは、第１の層間絶縁膜１
３と選択比が取れる条件でエッチング（ウェットエッチングまたはドライエッチング）を
行う。用いるエッチング用ガスに限定はないが、ここではＣＦ4、Ｏ2、Ｈｅ、Ａｒとを用
いることが適している。ＣＦ4の流量を３８０ｓｃｃｍ、Ｏ2の流量を２９０ｓｃｃｍ、Ｈ
ｅの流量を５００ｓｃｃｍ、Ａｒの流量を５００ｓｃｃｍ、ＲＦパワーを３０００Ｗ、圧
力を２５Ｐａとし、ドライエッチングを行う。なお、第１の層間絶縁膜１３上に残渣を残
すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加さ
せると良い。１回のエッチングでテーパー形状としてもよいし、複数のエッチングによっ
てテーパー形状にしてもよい。ここでは、さらにＣＦ4、Ｏ2、Ｈｅを用いて、ＣＦ4の流
量を５５０ｓｃｃｍ、Ｏ2の流量を４５０ｓｃｃｍ、Ｈｅの流量を３５０ｓｃｃｍ、ＲＦ
パワーを３０００Ｗ、圧力を２５Ｐａとする２回目のドライエッチングを行ってテーパー
形状とする。平坦化絶縁膜の端部におけるテーパー角θは、３０°を越え７５°未満とす
ることが望ましい。
次いで、第６のマスクをそのままマスクとしてエッチングを行い、露呈しているゲート
絶縁膜１２、および第１の層間絶縁膜１３を選択的に除去する。エッチング用ガスにＣＨ
Ｆ3とＡｒを用いてゲート絶縁膜１２、および第１の層間絶縁膜１３のエッチング処理を
行う。なお、半導体層上に残渣を残すことなくエッチングするためには、１０〜２０％程
度の割合でエッチング時間を増加させると良い。
次いで、第６のマスクを除去し、コンタクトホールで半導体層と接する２層構造からな
る導電膜を形成する。下層となる第１導電層２２ａは、高融点金属（Ｔｉ、Ｍｏなど）ま
たは高融点金属化合物（ＴｉＮなど）を用い、２０ｎｍ〜２００ｎｍの膜厚範囲とする。
下層となる第１導電層２２ａは、シリコンとアルミニウムの相互拡散を防止する効果を有
している。
また、上層となる第２導電層２２ｂは、配線の電気抵抗値を低くするため、低抵抗金属
（代表的にはＡｌ）を用い、０．１μｍ〜２μｍの膜厚範囲とする。なお、各層の表面を
酸化させないように、これら２層を同じスパッタ装置で連続して形成することが好ましい
。
次いで、第７のマスクを用いて第１のエッチングを行う。第１のエッチングでは、上層
が幅Ｗ１となるようにパターニングする。第１のエッチングは、ドライエッチング法また
はウェットエッチング法を用いる。
次いで、レジストマスクを残したまま、第２のエッチングを行い、ＩＣＰ（Inductivel
y Coupled Plasma：誘導結合型プラズマ）エッチング法を用いてレジストマスクを後退さ
せながら第２導電層をエッチングして幅Ｗ２とする。第２のエッチングの際、第１導電層
も僅かに除去されてテーパー部が形成される。ＩＣＰエッチング法を用いれば、エッチン
グ条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側
の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングするこ
とができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4な
どを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、
またはＯ2を適宜用いることができる。
また、ＩＣＰエッチング法を用いてテーパー形状を形成する場合、電極の両側に均等に
突出部が形成される。なお、第２のエッチング条件によっては、第１の導電層がエッチン
グされて露呈した領域の平坦化絶縁膜１６も僅かにエッチングされることがある。
次いで、上記２層構造を有する配線または電極に接して透明導電膜を形成する。透明導
電膜と第１導電層２２ａとを直接接して形成し、良好なオーミック接合を得ることができ
る。そして、第８のマスクを用いてエッチングを行い、第１の電極２３Ｒ、２３Ｇ、即ち
、有機発光素子の陽極（或いは陰極）を形成する。
第１の電極の材料として、ＩＴＯ（酸化インジウムスズ）、またはＩＴＳＯ（ＩＴＯに
酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で得られる酸化
珪素を含む酸化インジウムスズ）を用いる。ＩＴＳＯの他、酸化珪素を含み酸化インジウ
ムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透光性酸化物導電膜（ＩＺＯ）などの透
明導電膜を用いても良い。また、酸化珪素を含むＡＴＯ（アンチモン・チン・オキサイド
）の透明導電膜を用いても良い。
なお、第１の電極２３Ｒ、２３ＧとしてＩＴＯを用いる場合は、電気抵抗値を下げるた
めに結晶化させるベークを行う。対して、ＩＴＳＯやＩＺＯは、ベークを行ってもＩＴＯ
のように結晶化せず、アモルファス状態のままである。
上述した方法で得られる２層の電極とＩＴＳＯとの接触抵抗と、比較例における接触抵
抗とを比べるため、以下に示す実験を行った。
ガラス基板上に絶縁層として酸化珪素膜を形成し、チタン層（厚さ１００ｎｍ）の上に
純アルミニウム層（厚さ７００ｎｍ、抵抗率４μΩｃｍ）を連続でスパッタ法により成膜
し、２層構造の金属層とした後、フォトリソグラフィーにより電極パターンのレジストマ
スクを形成し、以下の３つの方法で２層構造の金属層をエッチングして２つのサンプルを
形成する。
サンプル１（比較例）として、２層構造の金属層に対して一回のＩＣＰ装置を用いたプ
ラズマエッチングのみで金属層の２層両方をエッチングした。この結果、形成された電極
端面は垂直に近い約８０°のテーパー角となった。その後、透明電極となるＩＴＳＯ膜を
スパッタ法により形成し、フォトリソグラフィーを用いてパターン形成を行った。
サンプル２（本発明）として、２層構造の金属層に対してＩＣＰ装置を用いた２段階の
プラズマエッチングを行い、下層のチタン層が突出した形状を得た。具体的には、第１の
エッチングでエッチング後の電極端面が６０°程度のテーパー角になるようにエッチング
し、第１のエッチング条件とは異なる第２のエッチングで上層のアルミニウム層を選択的
に、端面がほぼ垂直になる条件でエッチングした。
第１のエッチングにおける第１条件は、エッチング用ガスにＢＣｌ3とＣｌ2とを用い、
それぞれのガス流量比を６０（ｓｃｃｍ）、２０（ｓｃｃｍ）とし、１．９Ｐａの圧力で
コイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
てエッチングを１００秒行った。なお、基板側（試料ステージ）にも１００ＷのＲＦ（１
３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板
側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ
（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。次に第２条件
として、ガス及び流量比を第１条件と同じにしたまま、圧力を１．２Ｐａとし、コイル型
の電極に６００ＷのＲＦ電力を、基板側に２５０ＷのＲＦ電力をそれぞれ投入し、プラズ
マを生成してエッチングを１６０秒行った。
そして、第２のエッチングにおける条件は、エッチング用ガスにＢＣｌ3とＣｌ2とを用
い、それぞれのガス流量比を４０（ｓｃｃｍ）、４０（ｓｃｃｍ）とし、３．５Ｐａの圧
力でコイル型の電極に２００ＷのＲＦ電力を、基板側に５０ＷのＲＦ電力をそれぞれ投入
し、プラズマを生成してエッチングを６０秒行った。
なお、エッチング後のＳＥＭ（走査型電子顕微鏡）写真として図４（Ａ）に斜視図、図
４（Ｂ）に断面図、図４（Ｃ）に断面模式図を示す。また、突出した部分の長さは０．２
２μｍであった。即ち、上層の端部から下層の端部まで０．２２μｍ離れており、下層の
幅Ｗ１は上層の幅Ｗ２よりも０．４４μｍ広くなっている。その後、透明電極となるＩＴ
ＳＯ膜をスパッタ法により形成し、フォトリソグラフィーを用いてパターン形成を行った
。
なお、上記各２つのサンプルについて、電気抵抗測定のためのＴＥＧ（Ｔｅｓｔ Ｅｌ
ｅｍｅｎｔ Ｇｒｏｕｐ：測定用単体素子）パターンをそれぞれ２通り作成した。
１つは、金属層とＩＴＳＯ層が直列接続になるよう交互に配置されたコンタクトチェー
ンと呼ばれる第１のＴＥＧ（上面レイアウト図を図５（Ａ）、コンタクト部の拡大した測
長値の関係を図６（Ｂ）に示す）であり、配線とＩＴＯと両者の接触界面の３つの抵抗要
素が直列接続されたものである。
もう一つは、ケルビン測定を行うために金属層とＩＴＳＯ層が十字形に重ねて配置され
た第２のＴＥＧ（上面レイアウト図を図６（Ａ）、コンタクト部の拡大した測長値の関係
を図６（Ｂ）に示す）とである。
次に、上記２つのサンプルを用い、第１のＴＥＧについて電気抵抗測定を行ったところ
、サンプル１（比較例）と比べて、サンプル２（本発明）は、１Ｖでの抵抗値（コンタク
ト１個当たり）が７７％減少している。
また、図７に第１のＴＥＧについての電気抵抗測定を行った結果を示す。なお、ＩＴＳ
Ｏの抵抗率は４０００μΩｃｍとして算出している。
また、上記２つのサンプルを用い、第２のＴＥＧについて電気抵抗測定を行ったところ
、サンプル１（比較例）よりもサンプル２（本発明）の接触抵抗値が小さかった。図８に
第２のＴＥＧについての電気抵抗測定を行った結果を示す。
以上の実験から、下層（チタン層）を突出させた２層構造の電極とすることで、ＩＴＳ
Ｏとの接触抵抗を低減できることが示された。
また、下層（チタン層）に代えてモリブデン層（膜厚１００ｎｍ）を用い、同様にして
第１のＴＥＧについての電気抵抗測定を行った結果を図１５に示す。なお、ＩＴＳＯの抵
抗率は４０００μΩｃｍとして算出している。図１５において、下層のモリブデン層の端
面がほぼ垂直になる条件でエッチングした比較用のサンプルを実線で示している。また、
図１５において、下層のモリブデン層が突出し、且つ、端面が６０°程度のテーパー角と
したサンプルを×印として示している。図１５からも、下層（モリブデン層）を突出させ
た２層構造の電極とすることで、ＩＴＳＯとの接触抵抗を低減できることが示された。
また、下層の膜厚の条件を１００ｎｍ、２００ｎｍ、３００ｎｍと振って、同様に電気
抵抗測定を行ったところ、下層の膜厚が厚ければ厚いほど接触抵抗値が低減された。
また、図１（Ｂ）に透明導電膜からなる第１の電極とＴｉからなる下層とが接している
部分の拡大断面図を示す。図１（Ｂ）に示すように上層となる第２導電層２２ｂの表面に
は酸化アルミニウム膜３４が薄く形成されており、透明導電膜からなる第１の電極は下層
のみと電気的に接合している。図１（Ｂ）では下層２２ａの端部におけるテーパー角αが
、上層となる第２導電層２２ｂの端部におけるテーパー角βよりも小さい例を示している
。なお、下層となる第１導電層２２ａの端部におけるテーパー角αが小さければ小さいほ
ど、第１の電極と第１導電層の接触面積は増加する。
次いで、第８のマスクを用いて第１の電極２３Ｒ、２３Ｇの端部を覆う絶縁物２９（バン
ク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物２９としては、塗布法により
得られる有機樹脂膜、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０
．８μｍ〜１μｍの範囲で用いる。
次いで、有機化合物を含む層２４Ｒ、２４Ｇを、蒸着法または塗布法を用いて積層形成
する。なお、信頼性を向上させるため、有機化合物を含む層２４Ｒ、２４Ｇの形成前に真
空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、
基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の
加熱処理を行うことが望ましい。有機化合物を含む層２４Ｒ、２４Ｇの形成に蒸着法を用
い、真空度が５×１０-3Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０-4〜１０-6Ｔ
ｏｒｒまで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化
合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気
化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に
蒸着される。
なお、フルカラー化するために、発光色（Ｒ、Ｇ、Ｂ）ごとにマスクのアライメントを
行う。
有機化合物を含む層２４Ｒ、２４Ｇは積層であり、第１の電極上に正孔注入層、正孔輸
送層、発光層、電子輸送層と順次形成する。例えば、有機化合物を含む層２４Ｒのうち、
発光層としてＤＣＭが添加されたＡｌｑ3を４０［ｎｍ］成膜する。また、有機化合物を
含む層２４Ｇのうち、発光層としてＤＭＱＤが添加されたＡｌｑ3を４０［ｎｍ］成膜す
る。また、ここでは図示していないが青色の青色の発光層としてＣＢＰ（４，４'−ビス
（Ｎ−カルバゾリル）−ビフェニル）が添加されたＰＰＤ（４，４'−ビス（Ｎ−（９−
フェナントリル）−Ｎ−フェニルアミノ）ビフェニル）を３０ｎｍ、ブロッキング層とし
てＳＡｌｑ（ビス（２−メチル−８−キノリノラト）（トリフェニルシラノラト）アルミ
ニウム）を１０［ｎｍ］成膜する。
次いで、第２の電極２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。第２
の電極２５の材料としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどの合金、ＣａＦ2、Ｃａ
Ｎ、または周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形
成した膜を用いればよい。
また、第２の電極２５を形成する前に陰極バッファ層としてＣａＦ2、ＭｇＦ2、またはＢ
ａＦ2からなる透光性を有する層（膜厚１ｎｍ〜５ｎｍ）を形成してもよい。
また、第２の電極２５を保護する保護層を形成してもよい。
次いで、封止基板３３をシール材（図示しない）で貼り合わせて発光素子を封止する。
なお、一対の基板およびシール材で囲まれた領域２７には乾燥した不活性気体、或いは透
明な充填材を充填する。不活性気体としては希ガスまたは窒素を用いることができ、乾燥
させるための乾燥剤を封止基板３３に配置する。また、充填材としては、透光性を有して
いる材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を
用いればよい。なお、充填材を一対の基板間に充填すると、全体の透過率を向上させるこ
とができる。
第１の電極を透明材料、第２の電極を金属材料とすれば、基板１０を通過させて光を取
り出す構造、即ちボトムエミッション型となる。また、第１の電極を金属材料、第２の電
極を透明材料とすれば、封止基板３３を通過させて光を取り出す構造、即ちトップエミッ
ション型となる。また、第１の電極および第２の電極を透明材料とすれば、基板１０と封
止基板３３の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、
いずれか一の構造とすればよい。
また、基板１０を通過させて光を取り出す際、発光層から放出される発光が通過する層
、即ち、第１の電極、１層目の層間絶縁膜１３、２層目の層間絶縁膜１６、ゲート絶縁膜
１２、下地絶縁膜１１には全て酸化珪素（約１．４６前後）が含まれているため、それぞ
れの屈折率の差が小さくなって光の取り出し効率が向上する。即ち、屈折率の異なる材料
層間での迷光を抑えることができる。
（実施の形態２）
ここでは、実施の形態１とは２層構造の電極の形状が異なる例を図２（Ａ）および図２（
Ｂ）を用いて以下に説明する。
なお、第１導電層２２２ａ及び第２導電層２２２ｂからなる電極を形成する工程以外の工
程は、実施の形態１と同一であるので、ここでは詳細な説明は省略する。従って、図２（
Ａ）及び図２（Ｂ）において、図１（Ａ）と同じ箇所の部分には同じ符号を用いている。
実施の形態１に従って、コンタクトホールで半導体層と接する２層構造からなる導電膜
を形成する。下層となる第１導電層２２２ａは、高融点金属（Ｔｉ、Ｍｏなど）または高
融点金属化合物（ＴｉＮなど）を用い、２０ｎｍ〜２００ｎｍの膜厚範囲とする。下層と
なる第１導電層２２２ａは、シリコンとアルミニウムの相互拡散を防止する効果を有して
いる。
また、上層となる第２導電層２２２ｂは、配線の電気抵抗値を低くするため、低抵抗金
属（代表的にはＡｌ）を用い、０．１μｍ〜２μｍの膜厚範囲とする。なお、各層の表面
を酸化させないように、これら２層を同じスパッタ装置で連続して形成することが好まし
い。
次いで、第７のマスクを用いて第１のエッチングを行う。第１のエッチングでは、上層
が幅Ｗ４となるようにパターニングする。第１のエッチングは、ドライエッチング法また
はウェットエッチング法を用いる。
次いで、第８のマスクを用いて第２のエッチングを行う。第２のエッチングでは、下層
が幅Ｗ３となるようにパターニングする。第２のエッチングは、ドライエッチング法また
はウェットエッチング法を用いる。
上記２回のエッチングによって、上層の幅Ｗ４は第７のマスクによって決定され、下層
の幅Ｗ３は第８のマスクによって決定される。
次いで、実施の形態１と同様にして、上記２層構造を有する配線または電極に接して透
明導電膜を形成する。透明導電膜と第１導電層２２２ａとを直接接して形成し、良好なオ
ーミック接合を得ることができる。そして、第９のマスクを用いてエッチングを行い、第
１の電極２３Ｒ、２３Ｇ、即ち、有機発光素子の陽極（或いは陰極）を形成する。
以降の工程は、実施の形態１と同一であるので、ここでは詳細な説明は省略する。
ここでは、突出した部分を形成するために２回のパターニングを行って図２（Ａ）に示
す電極構造を得る例を示した。２回のパターニングを行う場合には、実施の形態１に示す
ように上層の両側に均等に突出部を形成するのではなく、後に形成する第１の電極と重な
る部分だけに突出部を形成することもできる。即ち、２つのパターニングマスクを適宜設
計することによって、第１の電極と下層の接触面積を制御することができる。
また、図２（Ｂ）に透明導電膜からなる第１の電極とＴｉからなる下層とが接している
部分の拡大断面図を示す。図２（Ｂ）に示すように第２導電層２２２ｂの表面には酸化ア
ルミニウム膜３４が薄く形成されており、透明導電膜からなる第１の電極は下層のみと電
気的に接合している。図２（Ｂ）では下層となる第１導電層２２２ａの端部におけるテー
パー角αが、第２導電層２２２ｂの端部におけるテーパー角βよりも大きい例を示してい
る。なお、図２（Ｂ）に示すように、下層の上面部および端面と、第１の電極とが電気的
に接続されているが、第１の電極が下層端面と接している面積よりも、第１の電極が下層
上面と接している面積のほうが広い構造となっている。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
ここでは、透明導電膜と、２層構造の電極との間にもう一層の絶縁膜を設けた例を図３を
用いて以下に説明する。
なお、第１導電層２２ａ、第２導電層２２ｂ、及び第３導電層２２ｃからなる電極を形
成するまでの工程は、実施の形態１と同一であるのでここでは詳細な説明は省略する。ま
た、図３において、図１（Ａ）と同一の箇所には同じ符号を用いる。
まず、実施の形態１に示した工程に従って、２層構造の電極２２ａ、２２ｂを形成する
。次いで、層間絶縁膜の３層目となる平坦化絶縁膜３２０を形成する。平坦化絶縁膜３２
０としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造
が構成される絶縁膜を用いる。ここでは３層目の平坦化絶縁膜３２０で平坦化を行うため
、平坦化絶縁膜１６は特に平坦でなくともよく、例えば、ＰＣＶＤ法による無機絶縁膜を
用いてもよい。
次いで、平坦化絶縁膜３２０を選択的にエッチングして、上層となる第２導電層２２ｂ
及び平坦化絶縁膜１６に達するコンタクトホールを形成する。次いで、透明導電膜を成膜
して、パターニングを行い、第１の電極３２３Ｒ、３２３Ｇを形成する。
次いで、実施の形態１に示した工程と同様にして第１の電極３２３Ｒ、３２３Ｇの端部
を覆う絶縁物３２９を形成する。以降の工程は実施の形態１と同一であるのでここでは詳
細な説明は省略することとする。
図３に示す構造とすることで、第１の電極面積を広くすることが可能となり、発光領域
を広くすることができる。
また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることがで
きる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
本実施例では、フルカラーの発光装置の説明を図９を用いて説明する。図９はアクティブ
マトリクス型の発光装置の一部断面を示す図である。
下地絶縁膜１００２が設けられた第１の基板１００１上には、３つのＴＦＴ１００３Ｒ
、１００３Ｇ、１００３Ｂを設けている。これらのＴＦＴは、チャネル形成領域１０２０
と、ソース領域またはドレイン領域１０２１、１０２２とを有し、ゲート絶縁膜１００５
と、ゲート電極を有するｐチャネル型ＴＦＴである。また、ゲート電極は２層となってお
り、テーパー形状となっているゲート電極の下層１０２３ａと、ゲート電極の上層１０２
３ｂとで構成されている。
また、層間絶縁膜１００６は、無機絶縁膜である。また、層間絶縁膜１００６を覆う平
坦化絶縁膜１００７は、塗布法による平坦な層間絶縁膜である。
発光素子においては、第１の電極を平坦とすることが重要であり、平坦化絶縁膜１００７
が平坦でない場合、平坦化絶縁膜１００７の表面凹凸の影響によって第１の電極も平坦と
ならない恐れがある。従って、平坦化絶縁膜１００７の平坦性は重要である。
また、ＴＦＴのドレイン配線、またはソース配線１０２４ａ、１０２４ｂは、２層構造と
している。後に透明導電膜と接続させる部分において、ドレイン配線、またはソース配線
の下層１０２４ａがドレイン配線、またはソース配線の上層１０２４ｂより広い幅を有し
ている。この電極形状は、実施の形態２に従い、突出した部分を形成するために２回のパ
ターニングを行って得る。ここでは、ドレイン配線、またはソース配線の下層１０２４ａ
には膜を用い、ドレイン配線、またはソース配線の上層１０２４ｂにはアルミニウム単体
膜を用いた積層膜とする。ＴＦＴのドレイン配線、またはソース配線の上層１０２４ｂは
、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。
また、実施の形態１に従って、下層の側面部が上層の側面部におけるテーパー角より小
さいテーパ角としてもよい。
また、隔壁１００９は樹脂であり、異なる発光を示す有機化合物を含む層との仕切りの役
目を果たしている。従って、隔壁１００９は、一つの画素、即ち、発光領域を囲むように
格子形状としている。また、異なる発光を示す有機化合物を含む層が隔壁上で重なっても
よいが、隣り合う画素の第１の電極とは重ならないようにする。
発光素子は、透明導電材料からなる第１の電極１００８と、有機化合物を含む層１０１５
Ｒ、１０１５Ｇ、１０１５Ｂと、第２の電極１０１０とで構成されている。本実施例にお
いて、第１の電極１００８は、下層１０２４ａと接して導通させている。
また、第１の電極１００８及び第２の電極１０１０は仕事関数を考慮して材料を選択する
必要がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極
となりうる。駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の
電極を陰極とするとよい。また、駆動用ＴＦＴの極性がＮチャネル型である場合、第１の
電極を陰極、第２の電極を陽極とすると好ましい。
また、有機化合物を含む層１０１５Ｒ、１０１５Ｇ、１０１５Ｂは、第１の電極（陽極
）側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、
ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお、有機化合物
を含む層は、積層構造以外に単層構造、又は混合構造をとることができる。フルカラーと
するため、有機化合物を含む層１０１５Ｒ、１０１５Ｇ、１０１５Ｂは、それぞれ選択的
に形成して、Ｒ、Ｇ、Ｂの３種類の画素を形成する。
また、水分や脱ガスによるダメージから発光素子を保護するため、第２の電極１０１０
を覆う保護膜１０１１、１０１２を設けることが好ましい。保護膜１０１１、１０１２と
しては、ＰＣＶＤ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、スパッタ法に
よる緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、炭素を主成分とする薄膜（ＤＬＣ膜
、ＣＮ膜、アモルファスカーボン膜）、金属酸化物膜（ＷＯ2、ＣａＦ2、Ａｌ2Ｏ3など）
などを用いることが好ましい。
第１の基板１００１と第２の基板１０１６との間の間隔１０１４には、充填材料または不
活性ガスを充填する。窒素などの不活性ガスを充填する場合は、乾燥させるための乾燥剤
を間隔１０１４に設けることが好ましい。
また、発光素子の光は、第１の基板１００１を通過して取り出される。図９に示す構造
は下方出射型の発光装置である。
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本
発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタ
ガ型ＴＦＴに適用することが可能である。
また、本実施例は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わ
せることができる。
本実施例では、画素部と駆動回路と端子部とを同一基板上に形成し、両方の基板から光を
取り出すことのできる発光装置の例を図１０に示す。
基板６１０上に下地絶縁膜を形成した後、各半導体層を形成する。次いで、半導体層を
覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、ｎチャネ
ル型ＴＦＴ６３６を形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン
、またはＡｓ）をドープし、ｐチャネル型ＴＦＴ６３７を形成するため、半導体にｐ型を
付与する不純物元素（代表的にはボロン）をドープしてソース領域およびドレイン領域、
必要であればＬＤＤ領域を適宜形成する。次いで、ＰＣＶＤ法により得られる水素を含む
窒化酸化珪素膜（ＳｉＮＯ膜）を形成した後、半導体層に添加された不純物元素の活性化
および水素化を行う。
次いで、層間絶縁膜となる平坦化絶縁膜６１６を形成する。平坦化絶縁膜６１６として
は、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成さ
れる絶縁膜を用いる。
次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平
坦化絶縁膜を除去する。
次いで、平坦化絶縁膜６１６をマスクとしてエッチングを行い、露呈している水素を含む
ＳｉＮＯ膜またはゲート絶縁膜を選択的に除去する。
次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース
配線を形成する。ドレイン配線は、２層構造となっており、後に透明導電膜と接続させる
部分において、下層が上層より広い幅を有している。本実施例では、実施の形態１の工程
に従って、上層より下層が突出した部分を形成している。また、下層の側面部が上層の側
面部におけるテーパー角より小さいテーパ角としている。
次いで、透明導電膜からなる第１の電極６２３、即ち、有機発光素子の陽極（或いは陰
極）を形成する。なお、第１の電極６２３は、突出した下層部分と電気的に接続される。
次いで、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）をパタ
ーニングして、第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、障壁、土手
などと呼ばれる）を形成する。
次いで、有機化合物を含む層６２４を、蒸着法または塗布法を用いて形成する。次いで
、透明導電膜からなる第２の電極６２５、即ち、有機発光素子の陰極（或いは陽極）を形
成する。次いで、蒸着法またはスパッタ法により透明保護層６２６を形成する。透明保護
層６２６は、第２の電極６２５を保護する。
次いで、透明な封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。
即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。Ｔ
ＦＴの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜
の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜
の一部から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用い
る平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと
重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材６２
８で囲まれた領域には透明な充填材６２７を充填する。
最後にＦＰＣ６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。
端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電
極上に形成する。（図１０）
また、発光素子の光は、基板６１０及び封止基板６３３を通過して両側に取り出される
。図１０に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置
である。
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる
。
また、本実施例は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わ
せることができる。
本実施例は、上記実施例によって作製されるＥＬ表示パネルにＦＰＣや、駆動用の駆動Ｉ
Ｃを実装する例について説明する。
図１１（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光
装置の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部
１２０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路
１２０１とが形成されている。ＴＦＴのチャネル形成領域が結晶構造を有する半導体膜で
構成されている場合には同一基板上にこれらの回路を形成することができる。従って、シ
ステムオンパネル化を実現したＥＬ表示パネルを作製することができる。
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触
媒機能を有する物質を含む下地層が設けられている。
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の
電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は
画素部に設けられたＴＦＴと電気的に接続している。
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシ
ール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤
を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を
配置してもよい。
また、図１１（Ａ）に示した構造は、ＸＧＡクラスの比較的大きなサイズ（例えば対角
４．３インチ）の発光装置で好適な例を示したが、図１１（Ｂ）は、狭額縁化させた小型
サイズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
図１１（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に
配置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０
１は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の
基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニ
ットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣ
の長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、
短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各
駆動回路の一辺とを足した長さに形成してもよい。
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８
０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣ
チップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。
また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されな
いので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り
出す場合と比較すると、大きな優位点である。
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テー
プに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動
ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定する金属片等を
一緒に貼り付けるとよい。
また、基板１３１０もコンタクト部以外において保護膜で覆われており、保護膜上に光触
媒機能を有する物質を含む下地層が設けられている。
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光
素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の
第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材
に囲まれた充填材料によって基板１３１０と固定されている。
また、ＴＦＴのチャネル形成領域として非晶質半導体膜を用いる場合には、駆動回路を
同一基板上に形成することは困難であるため、大きなサイズであっても図１１（Ｂ）の構
成となる。
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、または実施
例２と自由に組み合わせることができる。
本実施例では、画素部と駆動回路と端子部とを同一基板上に形成した液晶表示装置の例を
図１２に示す。図１２は、カラーフィルタを用いない液晶パネルの断面図を示している。
カラーフィルタを用いない液晶パネルによって光シャッタを行い、ＲＧＢの３色のバック
ライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いる。フィ
ールドシーケンシャル方式は、人間の目の時間的な分解能力の限界を利用し、連続時間的
な加法混色によってカラー表示を実現するものである。
下地絶縁膜７０２が設けられた第１の基板７０１上には、３つのＴＦＴ７０３を設けて
いる。これらのＴＦＴは、チャネル形成領域７２０と、低濃度不純物領域７２５、７２６
と、ソース領域またはドレイン領域７２１、７２２とを有し、ゲート絶縁膜７０５と、ゲ
ート電極を有するｎチャネル型ＴＦＴである。また、ゲート電極は２層となっており、テ
ーパー形状となっているゲート電極の下層７２３ａと、ゲート電極の上層７２３ｂとで構
成されている。
また、層間絶縁膜７０６は、無機絶縁膜である。また、層間絶縁膜７０６を覆う平坦化
絶縁膜７０７は、塗布法による平坦な層間絶縁膜である。
また、ＴＦＴのドレイン配線、またはソース配線は、２層構造となっており、後に透明導
電膜と接続させる部分において、ドレイン配線、またはソース配線の下層７２４ａが、ド
レイン配線、またはソース配線の上層７２４ｂより広い幅を有している。ここでは、ドレ
イン配線、またはソース配線の下層としてＭｏ膜を用い、ドレイン配線、またはソース配
線の上層としてアルミニウム単体膜を用いる。ＴＦＴのドレイン配線、またはソース配線
は、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。
また、画素電極７０８は、ＩＴＯ（酸化インジウムスズ）、ＩＴＳＯ（ＩＴＯに酸化珪
素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を
含む酸化インジウムスズ）、酸化珪素を含み酸化インジウムに２〜２０ａｔｏｍｉｃ％の
酸化亜鉛（ＺｎＯ）を混合した透光性酸化物導電膜（ＩＺＯ）、酸化珪素を含むＡＴＯ（
アンチモン・チン・オキサイド）などの透明導電膜を用いることができる。
また、柱状スペーサ７１４は樹脂であり、基板間隔を一定に保つ役目を果たしている。従
って、柱状スペーサ７１４は、等間隔で配置されている。また、高速応答させるため、基
板間隔は２μｍ以下にすることが好ましく、柱状スペーサ７１４の高さを適宜調節する。
また、２インチ角以下の小さい画面サイズの場合には、柱状スペーサは特に設けなくとも
よく、シール材に含ませるフィラーなどのギャップ材のみで基板間隔を調節してもよい。
また、柱状スペーサ７１４及び画素電極７０８を覆う配向膜７１０も設ける。対向基板
となる第２の基板７１６にも配向膜７１２を設け、シール材（図示しない）で第１の基板
７０１と第２の基板７１６を貼り合わせている。
また、第１の基板７０１と第２の基板７１６との間の間隔には、液晶材料７１１を充填
する。液晶材料７１１は、シール材を閉パターンとして気泡が入らないように減圧下で液
晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシー
ルパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するデ
ィップ式（汲み上げ式）を用いてもよい。
本実施例の液晶パネルは、いわゆるπセル構造を有しており、ＯＣＢ（Ｏｐｔｉｃａｌ
ｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードという表示モードを用いる。πセル構
造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中
心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に
電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行す
る。さらに電圧を印加するとベンド配向の液晶分子が両方の基板と垂直に配向し、光が透
過する状態となる。なお、ＯＣＢモードにすると、従来のＴＮモードより約１０倍速い高
速応答性を実現できる。
また、液晶パネルは一対の光学フィルム（偏光板、位相差板など）７３１、７３２の間
に挟む。加えて、ＯＣＢモードによる表示においては、リタデーションの視角依存性を３
次元的に補償するため、２軸性位相差板を用いることが好ましい。
図１２に示す液晶パネルのバックライトとしてＲＧＢの３色のＬＥＤ７３５として用い
る。ＬＥＤ７３５の光は導光板７３４によって導出される。フィールドシーケンシャル駆
動方法においては、ＬＥＤ点灯期間ＴR期間、ＴG期間およびＴB期間に、それぞれＲ、Ｇ
、ＢのＬＥＤが順に点灯する。赤のＬＥＤの点灯期間（ＴR）には、赤に対応したビデオ
信号（Ｒ1）が液晶パネルに供給され、液晶パネルに赤の画像１画面分が書き込まれる。
また、緑のＬＥＤの点灯期間（ＴG）には、緑に対応したビデオデータ（Ｇ1）が液晶パネ
ルに供給され、液晶パネルに緑の画像１画面分が書き込まれる。また、青のＬＥＤの点灯
期間（ＴB）には、青に対応したビデオデータ（Ｂ1）が液晶表示装置に供給され、液晶表
示装置に青の画像１画面分が書き込まれる。これらの３回の画像の書き込みにより、１フ
レームが形成される。
本発明を実施して得たＥＬパネルまたは液晶パネルを組み込むことによって様々な電子
機器を作製することができる。電子機器としては、ビデオカメラ、デジタルカメラ、ゴー
グル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーデ
ィオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピ
ュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置
（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等の記録媒体
を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら
の電子機器の具体例を図１３、図１４に示す。
図１３（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピ
ーカー部２００４、ビデオ入力端子２００５等を含む。本発明はテレビに内蔵している半
導体集積回路、および表示部２００３に適用し、消費電力が低減されたテレビを実現する
ことができる。なお、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全
ての情報表示用のテレビが含まれる。
図１３（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０
３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明
は、デジタルカメラに内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表
示部２１０２に適用し、消費電力が低減されたデジタルカメラとすることができる。
図１３（Ｃ）はパーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部
２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０
６等を含む。本発明は、パーソナルコンピュータに内蔵されている半導体集積回路（メモ
リやＣＰＵなど）、および表示部２２０３に適用し、表示部に配置されるＴＦＴと、ＣＰ
Ｕを構成するＣＭＯＳ回路とに用いられる配線や接触抵抗を低減することが可能となり、
消費電力が低減されたパーソナルコンピュータを実現することができる。
図１３（Ｄ）は電子書籍であり、本体２３０１、表示部２３０２、スイッチ２３０３、
操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、電子書籍に内蔵されてい
る半導体集積回路（メモリやＣＰＵなど）、および表示部２３０２に適用し、消費電力が
低減された電子書籍を実現することができる。
図１３（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示
部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示
する。本発明は画像再生装置に内蔵されている半導体集積回路（メモリやＣＰＵなど）、
および表示部Ａ、Ｂ２４０３、２４０４に適用し、消費電力が低減された画像再生装置を
実現することができる。
図１３（Ｆ）は携帯型のゲーム機器であり、本体２５０１、表示部２５０５、操作スイ
ッチ２５０４等を含む。ゲーム機器に内蔵されている半導体集積回路（メモリやＣＰＵな
ど）、および表示部２５０５に適用し、消費電力が低減された携帯型のゲーム機器を実現
することができる。
図１３（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、ビデオカメラに内蔵さ
れている半導体集積回路（メモリやＣＰＵなど）、および表示部２６０２に適用し、消費
電力が低減されたビデオカメラを実現することができる。
図１３（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声
入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、ア
ンテナ２７０８等を含む。本発明は、携帯電話に内蔵されている半導体集積回路（メモリ
やＣＰＵや高周波回路など）、および表示部２７０３に適用し、消費電力が低減された携
帯電話を実現できる。
また、図１４は、記録媒体を備えた携帯型の音楽再生装置であり、本体２９０１、表示
部２９０３、記録媒体（カード型メモリ、小型ＨＤＤ等）読み込み部、操作キー２９０２
、２９０６、接続コード２９０４に接続されたヘッドフォンのスピーカ部２９０５等を含
む。本発明は、表示部２９０３に適用し、消費電力が低減された音楽再生装置を実現でき
る。
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、実施例２、
実施例３、実施例４、または実施例５と自由に組み合わせることができる。
１０ 基板
１１ 下地絶縁膜
１２ ゲート絶縁膜
１３ 第１の層間絶縁膜
１４ａ 導電層
１４ｂ 導電層
１６ 平坦化絶縁膜
１７ ｐ型の高濃度不純物領域
１８ ｐ型の高濃度不純物領域
１９ チャネル形成領域
２２ａ 第１導電層
２２ｂ 第２導電層
２３Ｒ 第１の電極
２３Ｇ 第１の電極
２４Ｒ 有機化合物を含む層
２４Ｇ 有機化合物を含む層
２５ 第２の電極
２７ 領域
２９ 絶縁物
３３ 封止基板
３４ 酸化アルミニウム膜
２２２ａ 第１導電層
２２２ｂ 第２導電層
３２０ 平坦化絶縁膜
３２３Ｒ 第１の電極
３２３Ｇ 第１の電極
３２９ 絶縁物
６１０ 基板
６１６ 平坦化絶縁膜
６２３ 第１の電極
６２４ 有機化合物を含む層
６２５ 第２の電極
６２６ 透明保護層
６２７ 充填材
６２８ シール材
６２９ 絶縁物
６３２ ＦＰＣ
６３３ 封止基板
６３６ ｎチャネル型ＴＦＴ
６３７ ｐチャネル型ＴＦＴ
７０１ 第１の基板
７０２ 下地絶縁膜
７０３ ＴＦＴ
７０５ ゲート絶縁膜
７０６ 層間絶縁膜
７０７ 平坦化絶縁膜
７０８ 画素電極
７１０ 配向膜
７１１ 液晶材料
７１２ 配向膜
７１４ 柱状スペーサ
７１６ 第２の基板
７２０ チャネル形成領域
７２１ ソース領域またはドレイン領域
７２２ ソース領域またはドレイン領域
７２３ａ ゲート電極の下層
７２３ｂ ゲート電極の上層
７２４ａ ドレイン配線、またはソース配線の下層
７２４ｂ ドレイン配線、またはソース配線の下層
７２５ 低濃度不純物領域
７２６ 低濃度不純物領域
７３１ 光学フィルム
７３２ 光学フィルム
７３４ 導光板
７３５ ＬＥＤ
１００１ 第１の基板
１００２ 下地絶縁膜
１００３Ｒ ＴＦＴ
１００３Ｇ ＴＦＴ
１００３Ｂ ＴＦＴ
１００５ ゲート絶縁膜
１００６ 層間絶縁膜
１００７ 平坦化絶縁膜
１００８ 第１の電極
１００９ 隔壁
１０１０ 第２の電極
１０１１ 保護膜
１０１２ 保護膜
１０１４ 間隔
１０１５Ｒ 有機化合物を含む層
１０１５Ｇ 有機化合物を含む層
１０１５Ｂ 有機化合物を含む層
１０１６ 第２の基板
１０２０ チャネル形成領域
１０２１ ソース領域またはドレイン領域
１０２２ ソース領域またはドレイン領域
１０２３ａ ゲート電極の下層
１０２３ｂ ゲート電極の上層
１０２４ａ ドレイン配線、またはソース配線の下層
１０２４ｂ ドレイン配線、またはソース配線の上層
１２０１ ソース側駆動回路
１２０２ 画素部
１２０３ ゲート側駆動回路
１２０４ 封止基板
１２０５ シール材
１２０７ 接続領域
１２０８ 端子部
１２０９ ＦＰＣ
１２１０ 基板
１３０１ 駆動ＩＣ
１３０２ 画素部
１３０４ 封止基板
１３０５ シール材
１３０７ 接続領域
１３０８ 端子部
１３０９ ＦＰＣ
１３１０ 基板

Claims (6)

  1. 半導体層上方の第１の導電層と、
    前記第１の導電層上方の第２の導電層と、
    前記第２の導電層上方の平坦化絶縁膜と、
    前記平坦化絶縁膜上方の第３の導電層と、を有し、
    前記第１の導電層は、前記半導体層と電気的に接続され、
    前記第２の導電層は、前記第１の導電層と接する領域を有し、
    前記第２の導電層の膜厚は、前記第１の導電層の膜厚より大きく、
    前記平坦化絶縁膜は、コンタクトホールを有し、
    前記コンタクトホールと重なる前記第１の導電層の端は、前記平坦化絶縁膜と重ならない第１の領域を有し、
    前記コンタクトホールと重なる前記第２の導電層の端は、前記平坦化絶縁膜と重ならない第２の領域を有し、
    前記第３の導電層は、前記コンタクトホールにおいて前記第１の領域及び前記第２の領域と接する領域を有する、半導体装置。
  2. 半導体層上方の第１の導電層と、
    前記第１の導電層上方の第２の導電層と、
    前記第２の導電層上方の平坦化絶縁膜と、
    前記平坦化絶縁膜上方の第３の導電層と、を有し、
    前記第１の導電層は、前記半導体層と電気的に接続され、
    前記第２の導電層は、前記第１の導電層と接する領域を有し、
    前記第２の導電層の膜厚は、前記第１の導電層の膜厚より大きく、
    前記平坦化絶縁膜は、コンタクトホールを有し、
    上面視において、前記コンタクトホールより露出した前記第１の導電層の端は、前記平坦化絶縁膜と重ならない第１の領域を有し、
    前記上面視において、前記コンタクトホールより露出した前記第２の導電層の端は、前記平坦化絶縁膜と重ならない第２の領域を有し、
    前記第３の導電層は、前記コンタクトホールにおいて前記第１の領域及び前記第２の領域と接する領域を有する、半導体装置。
  3. 半導体層上方の第１の導電層と、
    前記第１の導電層上方の第２の導電層と、
    前記第２の導電層上方の平坦化絶縁膜と、
    前記平坦化絶縁膜上方の第３の導電層と、を有し、
    前記第１の導電層は、前記半導体層と電気的に接続され、
    前記第２の導電層は、前記第１の導電層と接する領域を有し、
    前記第２の導電層の膜厚は、前記第１の導電層の膜厚より大きく、
    前記平坦化絶縁膜は、コンタクトホールを有し、
    前記コンタクトホールと重なる前記第１の導電層の端は、前記平坦化絶縁膜と重ならない第１の領域を有し、
    前記コンタクトホールと重なる前記第２の導電層の端は、前記平坦化絶縁膜と重ならない第２の領域を有し、
    前記第３の導電層は、前記コンタクトホールにおいて前記第１の領域及び前記第２の領域と接する領域を有し、
    断面視において、前記第１の領域のテーパ角は、前記第２の領域のテーパ角と異なる、半導体装置。
  4. 半導体層上方の第１の導電層と、
    前記第１の導電層上方の第２の導電層と、
    前記第２の導電層上方の平坦化絶縁膜と、
    前記平坦化絶縁膜上方の第３の導電層と、を有し、
    前記第１の導電層は、前記半導体層と電気的に接続され、
    前記第２の導電層は、前記第１の導電層と接する領域を有し、
    前記第２の導電層の膜厚は、前記第１の導電層の膜厚より大きく、
    前記平坦化絶縁膜は、コンタクトホールを有し、
    上面視において、前記コンタクトホールより露出した前記第１の導電層の端は、前記平坦化絶縁膜と重ならない第１の領域を有し、
    前記上面視において、前記コンタクトホールより露出した前記第２の導電層の端は、前記平坦化絶縁膜と重ならない第２の領域を有し、
    前記第３の導電層は、前記コンタクトホールにおいて前記第１の領域及び前記第２の領域と接する領域を有し、
    断面視において、前記第１の領域のテーパ角は、前記第２の領域のテーパ角と異なる、半導体装置。
  5. 半導体層上方の第１の導電層と、
    前記第１の導電層上方の第２の導電層と、
    前記第２の導電層上方の平坦化絶縁膜と、
    前記平坦化絶縁膜上方の第３の導電層と、を有し、
    前記第１の導電層は、前記半導体層と電気的に接続され、
    前記第２の導電層は、前記第１の導電層と接する領域を有し、
    前記第２の導電層の膜厚は、前記第１の導電層の膜厚より大きく、
    前記平坦化絶縁膜は、コンタクトホールを有し、
    前記コンタクトホールと重なる前記第１の導電層の端は、前記平坦化絶縁膜と重ならない第１の領域を有し、
    前記コンタクトホールと重なる前記第２の導電層の端は、前記平坦化絶縁膜と重ならない第２の領域を有し、
    前記第３の導電層は、前記コンタクトホールにおいて前記第１の領域及び前記第２の領域と接する領域を有し、
    前記第１の導電層の端のテーパ角は、前記第２の導電層の端のテーパ角と異なる、半導体装置。
  6. 半導体層上方の第１の導電層と、
    前記第１の導電層上方の第２の導電層と、
    前記第２の導電層上方の平坦化絶縁膜と、
    前記平坦化絶縁膜上方の第３の導電層と、を有し、
    前記第１の導電層は、前記半導体層と電気的に接続され、
    前記第２の導電層は、前記第１の導電層と接する領域を有し、
    前記第２の導電層の膜厚は、前記第１の導電層の膜厚より大きく、
    前記平坦化絶縁膜は、コンタクトホールを有し、
    上面視において、前記コンタクトホールより露出した前記第１の導電層の端は、前記平坦化絶縁膜と重ならない第１の領域を有し、
    前記上面視において、前記コンタクトホールより露出した前記第２の導電層の端は、前記平坦化絶縁膜と重ならない第２の領域を有し、
    前記第３の導電層は、前記コンタクトホールにおいて前記第１の領域及び前記第２の領域と接する領域を有し、
    前記第１の導電層の端のテーパ角は、前記第２の導電層の端のテーパ角と異なる、半導体装置。
JP2019196110A 2004-09-15 2019-10-29 半導体装置 Active JP6736743B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004267673 2004-09-15
JP2004267673 2004-09-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018075336A Division JP2018137469A (ja) 2004-09-15 2018-04-10 半導体装置

Publications (3)

Publication Number Publication Date
JP2020031225A true JP2020031225A (ja) 2020-02-27
JP2020031225A5 JP2020031225A5 (ja) 2020-04-09
JP6736743B2 JP6736743B2 (ja) 2020-08-05

Family

ID=36060181

Family Applications (16)

Application Number Title Priority Date Filing Date
JP2012051407A Active JP5427907B2 (ja) 2004-09-15 2012-03-08 半導体装置、モジュール及び電子機器
JP2013090213A Active JP5690862B2 (ja) 2004-09-15 2013-04-23 半導体装置、モジュール及び電子機器
JP2013252050A Active JP5716079B2 (ja) 2004-09-15 2013-12-05 半導体装置、モジュール及び電子機器
JP2015003758A Active JP6008998B2 (ja) 2004-09-15 2015-01-12 半導体装置、モジュール及び電子機器
JP2016064198A Active JP6211122B2 (ja) 2004-09-15 2016-03-28 半導体装置、モジュール及び電子機器
JP2017086758A Active JP6377201B2 (ja) 2004-09-15 2017-04-26 半導体装置、モジュール及び電子機器
JP2018075336A Withdrawn JP2018137469A (ja) 2004-09-15 2018-04-10 半導体装置
JP2019196110A Active JP6736743B2 (ja) 2004-09-15 2019-10-29 半導体装置
JP2019196111A Withdrawn JP2020031226A (ja) 2004-09-15 2019-10-29 半導体装置
JP2020121590A Withdrawn JP2020198435A (ja) 2004-09-15 2020-07-15 半導体装置
JP2021075655A Withdrawn JP2021122052A (ja) 2004-09-15 2021-04-28 半導体装置
JP2021168227A Active JP7068538B2 (ja) 2004-09-15 2021-10-13 表示装置、電子機器
JP2022085361A Withdrawn JP2022118009A (ja) 2004-09-15 2022-05-25 表示装置、電子機器
JP2022110416A Withdrawn JP2022136120A (ja) 2004-09-15 2022-07-08 半導体装置
JP2023172177A Pending JP2024001129A (ja) 2004-09-15 2023-10-03 表示装置、電子機器
JP2023172180A Pending JP2023168507A (ja) 2004-09-15 2023-10-03 半導体装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2012051407A Active JP5427907B2 (ja) 2004-09-15 2012-03-08 半導体装置、モジュール及び電子機器
JP2013090213A Active JP5690862B2 (ja) 2004-09-15 2013-04-23 半導体装置、モジュール及び電子機器
JP2013252050A Active JP5716079B2 (ja) 2004-09-15 2013-12-05 半導体装置、モジュール及び電子機器
JP2015003758A Active JP6008998B2 (ja) 2004-09-15 2015-01-12 半導体装置、モジュール及び電子機器
JP2016064198A Active JP6211122B2 (ja) 2004-09-15 2016-03-28 半導体装置、モジュール及び電子機器
JP2017086758A Active JP6377201B2 (ja) 2004-09-15 2017-04-26 半導体装置、モジュール及び電子機器
JP2018075336A Withdrawn JP2018137469A (ja) 2004-09-15 2018-04-10 半導体装置

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2019196111A Withdrawn JP2020031226A (ja) 2004-09-15 2019-10-29 半導体装置
JP2020121590A Withdrawn JP2020198435A (ja) 2004-09-15 2020-07-15 半導体装置
JP2021075655A Withdrawn JP2021122052A (ja) 2004-09-15 2021-04-28 半導体装置
JP2021168227A Active JP7068538B2 (ja) 2004-09-15 2021-10-13 表示装置、電子機器
JP2022085361A Withdrawn JP2022118009A (ja) 2004-09-15 2022-05-25 表示装置、電子機器
JP2022110416A Withdrawn JP2022136120A (ja) 2004-09-15 2022-07-08 半導体装置
JP2023172177A Pending JP2024001129A (ja) 2004-09-15 2023-10-03 表示装置、電子機器
JP2023172180A Pending JP2023168507A (ja) 2004-09-15 2023-10-03 半導体装置

Country Status (5)

Country Link
US (10) US7859606B2 (ja)
JP (16) JP5427907B2 (ja)
KR (1) KR101102261B1 (ja)
CN (2) CN101044627B (ja)
WO (1) WO2006030937A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102261B1 (ko) * 2004-09-15 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4600786B2 (ja) * 2007-12-18 2010-12-15 ソニー株式会社 表示装置およびその製造方法
JP4156021B1 (ja) * 2008-01-29 2008-09-24 Ｆｃｍ株式会社 電極基板
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5435260B2 (ja) 2009-04-03 2014-03-05 ソニー株式会社 表示装置およびその製造方法
US8456586B2 (en) * 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
TWI401497B (zh) * 2010-08-26 2013-07-11 Au Optronics Corp 顯示面板
WO2012038999A1 (ja) 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
CN102549636B (zh) 2010-09-21 2016-08-03 株式会社日本有机雷特显示器 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW202211311A (zh) * 2011-01-26 2022-03-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8890273B2 (en) * 2012-01-31 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for an improved reflectivity optical grid for image sensors
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9676159B2 (en) 2014-05-09 2017-06-13 Nike, Inc. Method for forming three-dimensional structures with different material portions
US10249741B2 (en) * 2014-05-13 2019-04-02 Joseph T. Smith System and method for ion-selective, field effect transistor on flexible substrate
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20150143947A (ko) 2014-06-13 2015-12-24 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104835908A (zh) * 2015-04-17 2015-08-12 上海华虹宏力半导体制造有限公司 用于3d amr的氮化钽刻蚀方法
CN104882566B (zh) * 2015-05-21 2017-12-22 京东方科技集团股份有限公司 一种发光二极管封装结构和封装方法
DE112016002887T5 (de) * 2015-06-26 2018-03-08 Alps Electric Co., Ltd. Eingabevorrichtung
WO2017003782A1 (en) * 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
WO2017006419A1 (ja) * 2015-07-06 2017-01-12 堺ディスプレイプロダクト株式会社 表示装置
FR3045632A1 (fr) * 2015-12-18 2017-06-23 Michelin & Cie Pneumatique pourvu d'une bande de roulement comprenant un elastomere dienique, un elastomere thermoplastique et un peroxyde
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
TWI706995B (zh) * 2017-12-05 2020-10-11 財團法人工業技術研究院 樹脂組成物
US11825683B2 (en) * 2018-04-20 2023-11-21 Sakai Display Products Corporation Organic electroluminescent device including thin film encapsulation structure and method for producing same
CN108832009A (zh) * 2018-05-29 2018-11-16 深圳市华星光电半导体显示技术有限公司 一种喷墨打印amoled显示面板的制备方法
US10692945B2 (en) 2018-05-29 2020-06-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Manufacturing method for an inkjet printing AMOLED display panel
KR20200093737A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7345261B2 (ja) 2019-02-26 2023-09-15 ローム株式会社 電極構造および半導体発光装置
KR20200026709A (ko) * 2019-08-21 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US11503143B2 (en) 2019-12-03 2022-11-15 Apple Inc. Handheld electronic device
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device
JP2024064252A (ja) 2022-10-27 2024-05-14 株式会社日本製鋼所 監視装置、押出機、情報処理方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792491A (ja) * 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH09153623A (ja) * 1995-11-30 1997-06-10 Sony Corp 薄膜半導体装置
JPH1065174A (ja) * 1996-08-21 1998-03-06 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH10163463A (ja) * 1996-12-02 1998-06-19 Hosiden Corp Ｔｆｔアレイ基板とその製法

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124245A (en) * 1979-03-19 1980-09-25 Matsushita Electronics Corp Method of forming aluminum wiring layer
JPH02137329A (ja) * 1988-11-18 1990-05-25 Ricoh Co Ltd 多層配線用Ａｌ薄膜
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JP2791084B2 (ja) 1989-03-08 1998-08-27 株式会社日立製作所 液晶表示装置
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06202146A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd パターン形成方法
JP3116149B2 (ja) 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JPH06308529A (ja) * 1993-04-19 1994-11-04 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置
US5714407A (en) 1994-03-31 1998-02-03 Frontec Incorporated Etching agent, electronic device and method of manufacturing the device
JP2731114B2 (ja) * 1994-07-01 1998-03-25 株式会社フロンテック 電子素子及びその製造方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JP3524162B2 (ja) * 1994-07-27 2004-05-10 株式会社 日立ディスプレイズ 液晶表示装置
TW321731B (ja) 1994-07-27 1997-12-01 Hitachi Ltd
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US6853083B1 (en) * 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JPH09139500A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置
JP2776378B2 (ja) * 1996-06-27 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
US6979882B1 (en) * 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JP3447535B2 (ja) * 1997-10-24 2003-09-16 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP2004126554A (ja) * 1998-02-09 2004-04-22 Seiko Epson Corp 電気光学パネル及び電子機器
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP3107055B2 (ja) * 1998-09-03 2000-11-06 日本電気株式会社 アクティブマトリクス基板
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP2000314897A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
JP4869472B2 (ja) * 1999-07-22 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001209068A (ja) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp 液晶表示装置の製造方法および液晶表示装置
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001222001A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001244470A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
US6872607B2 (en) 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4986332B2 (ja) * 2000-03-21 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4357689B2 (ja) 2000-03-28 2009-11-04 シャープ株式会社 液晶表示パネル及びその製造方法
JP4522529B2 (ja) 2000-03-29 2010-08-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2001291766A (ja) * 2000-04-05 2001-10-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4689009B2 (ja) * 2000-07-05 2011-05-25 株式会社半導体エネルギー研究所 表示装置、電子機器および表示装置の作製方法
US7019457B2 (en) * 2000-08-03 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having both electrodes formed on the insulating layer
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4338934B2 (ja) * 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP2002324904A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003152188A (ja) * 2001-11-14 2003-05-23 Casio Comput Co Ltd 薄膜トランジスタパネル
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
JP2003224138A (ja) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法およびこれを用いた液晶表示装置
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3821067B2 (ja) 2002-07-11 2006-09-13 セイコーエプソン株式会社 電気光学装置及び電子機器
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100870013B1 (ko) 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
EP1394597B1 (en) 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
JP3791517B2 (ja) 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4003724B2 (ja) * 2002-10-31 2007-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4711595B2 (ja) * 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Ｅｌディスプレイ及び電子機器
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20040224241A1 (en) 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004006974A (ja) 2003-08-04 2004-01-08 Semiconductor Energy Lab Co Ltd アクティブマトリクス回路の作製方法
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
KR101102261B1 (ko) * 2004-09-15 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11024664B2 (en) * 2018-07-30 2021-06-01 Sharp Kabushiki Kaisha Imaging panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792491A (ja) * 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH09153623A (ja) * 1995-11-30 1997-06-10 Sony Corp 薄膜半導体装置
JPH1065174A (ja) * 1996-08-21 1998-03-06 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH10163463A (ja) * 1996-12-02 1998-06-19 Hosiden Corp Ｔｆｔアレイ基板とその製法

Also Published As

Publication number Publication date
US20080136989A1 (en) 2008-06-12
US8786794B2 (en) 2014-07-22
JP2012160736A (ja) 2012-08-23
US20190115477A1 (en) 2019-04-18
US20200185534A1 (en) 2020-06-11
JP7068538B2 (ja) 2022-05-16
JP6008998B2 (ja) 2016-10-19
JP5427907B2 (ja) 2014-02-26
US20160204275A1 (en) 2016-07-14
US7859606B2 (en) 2010-12-28
US20210217898A1 (en) 2021-07-15
JP2022002344A (ja) 2022-01-06
WO2006030937A1 (en) 2006-03-23
KR101102261B1 (ko) 2012-01-03
JP5716079B2 (ja) 2015-05-13
JP6211122B2 (ja) 2017-10-11
JP2018137469A (ja) 2018-08-30
JP2013153219A (ja) 2013-08-08
CN101044627A (zh) 2007-09-26
JP6377201B2 (ja) 2018-08-22
US9716180B2 (en) 2017-07-25
US9252227B2 (en) 2016-02-02
JP2017143300A (ja) 2017-08-17
JP2016157958A (ja) 2016-09-01
JP2020031226A (ja) 2020-02-27
JP2023168507A (ja) 2023-11-24
US20140327078A1 (en) 2014-11-06
KR20070072874A (ko) 2007-07-06
JP5690862B2 (ja) 2015-03-25
JP2022118009A (ja) 2022-08-12
JP6736743B2 (ja) 2020-08-05
JP2015111704A (ja) 2015-06-18
CN102544027B (zh) 2016-02-17
US20230045520A1 (en) 2023-02-09
CN101044627B (zh) 2012-02-08
US20130328050A1 (en) 2013-12-12
US10573757B2 (en) 2020-02-25
JP2022136120A (ja) 2022-09-15
JP2020198435A (ja) 2020-12-10
US8514341B2 (en) 2013-08-20
JP2024001129A (ja) 2024-01-09
JP2021122052A (ja) 2021-08-26
US20110140120A1 (en) 2011-06-16
US11482624B2 (en) 2022-10-25
US10903367B2 (en) 2021-01-26
JP2014082508A (ja) 2014-05-08
US20180013011A1 (en) 2018-01-11
CN102544027A (zh) 2012-07-04
US10109744B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
JP7068538B2 (ja) 表示装置、電子機器
JP4974500B2 (ja) 半導体装置、モジュール及び電子機器
JP2012099824A (ja) 電子機器
JP4974493B2 (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200213

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250