JP2002324904A - 薄膜トランジスタ及びその形成方法 - Google Patents
薄膜トランジスタ及びその形成方法Info
- Publication number
- JP2002324904A JP2002324904A JP2001125730A JP2001125730A JP2002324904A JP 2002324904 A JP2002324904 A JP 2002324904A JP 2001125730 A JP2001125730 A JP 2001125730A JP 2001125730 A JP2001125730 A JP 2001125730A JP 2002324904 A JP2002324904 A JP 2002324904A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- contact
- film
- forming
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ドレイン電極の最上層にＡｌまたはＡｌ系合
金を有し、画素電極がＩＴＯにより形成された薄膜トラ
ンジスタにおいて、工程の増加を伴わずに、画素電極と
ドレイン電極のコンタクトに伴う電気的腐食を回避す
る。 【解決手段】 ゲート電極１０５ａと同層に形成された
コンタクト用電極１０５ｂと、ドレイン電極上に設けら
れたパッシベーション膜１０９および平坦化膜１１０の
最上面からコンタクト用電極に達するコンタクト用穴１
０９ｂとを有する。コンタクト用電極は、ドレイン電極
により半導体層のドレイン領域と接続される。平坦化膜
上に形成された画素電極１１が、コンタクト用穴を通し
てコンタクト用電極に接続される。
金を有し、画素電極がＩＴＯにより形成された薄膜トラ
ンジスタにおいて、工程の増加を伴わずに、画素電極と
ドレイン電極のコンタクトに伴う電気的腐食を回避す
る。 【解決手段】 ゲート電極１０５ａと同層に形成された
コンタクト用電極１０５ｂと、ドレイン電極上に設けら
れたパッシベーション膜１０９および平坦化膜１１０の
最上面からコンタクト用電極に達するコンタクト用穴１
０９ｂとを有する。コンタクト用電極は、ドレイン電極
により半導体層のドレイン領域と接続される。平坦化膜
上に形成された画素電極１１が、コンタクト用穴を通し
てコンタクト用電極に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に用
いる薄膜トランジスタ、及びその薄膜トランジスタの形
成方法に関する。
いる薄膜トランジスタ、及びその薄膜トランジスタの形
成方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタの構成およびそ
の形成方法について、図３を参照して説明する。まず図
３（ａ）に示すように、ガラス基板１０１上に保護絶縁
膜１０２として、シリコン酸化膜を堆積する。続いて、
保護絶縁膜１０２上に、非晶質シリコン薄膜を堆積す
る。さらに非晶質シリコン薄膜にエキシマレーザー光を
照射して多結晶シリコン薄膜を形成する。次に、多結晶
シリコン薄膜を島状に加工して、その上にゲート絶縁膜
１０４として酸化シリコン薄膜を堆積する。
の形成方法について、図３を参照して説明する。まず図
３（ａ）に示すように、ガラス基板１０１上に保護絶縁
膜１０２として、シリコン酸化膜を堆積する。続いて、
保護絶縁膜１０２上に、非晶質シリコン薄膜を堆積す
る。さらに非晶質シリコン薄膜にエキシマレーザー光を
照射して多結晶シリコン薄膜を形成する。次に、多結晶
シリコン薄膜を島状に加工して、その上にゲート絶縁膜
１０４として酸化シリコン薄膜を堆積する。
【０００３】続いて、ゲート電極１０５ａとして、Ｍｏ
Ｗを堆積して加工を行う。この状態で、イオンシャワー
ドーピング法を用いて、例えばＰＨ3／Ｈ2の混合ガスを
プラズマ分解して多結晶シリコン薄膜中に注入して、ソ
ース領域１０３ｂ、ドレイン領域１０３ｃを形成する。
１０３ａがチャネル領域となる。続いて、層間絶縁膜１
０６として、酸化シリコン薄膜を堆積し、コンタクト用
の穴を多結晶シリコン薄膜のソース領域１０３ｂおよび
ドレイン領域１０３ｃ上に形成する。
Ｗを堆積して加工を行う。この状態で、イオンシャワー
ドーピング法を用いて、例えばＰＨ3／Ｈ2の混合ガスを
プラズマ分解して多結晶シリコン薄膜中に注入して、ソ
ース領域１０３ｂ、ドレイン領域１０３ｃを形成する。
１０３ａがチャネル領域となる。続いて、層間絶縁膜１
０６として、酸化シリコン薄膜を堆積し、コンタクト用
の穴を多結晶シリコン薄膜のソース領域１０３ｂおよび
ドレイン領域１０３ｃ上に形成する。
【０００４】この状態で、Ｔｉ、およびＡｌまたはＡｌ
系合金を堆積する。堆積したＴｉ／Ａｌを加工して、ソ
ース領域１０３ｂと接続される第１層ソース電極（Ｔ
ｉ）１０７ａ、第２層ソース電極（Ａｌ）１０７ｂと、
ドレイン領域１０３ｃと接続される第１層ドレイン電極
（Ｔｉ）１０８ａ、第２層ドレイン電極（Ａｌ）１０８
ｂを形成する。
系合金を堆積する。堆積したＴｉ／Ａｌを加工して、ソ
ース領域１０３ｂと接続される第１層ソース電極（Ｔ
ｉ）１０７ａ、第２層ソース電極（Ａｌ）１０７ｂと、
ドレイン領域１０３ｃと接続される第１層ドレイン電極
（Ｔｉ）１０８ａ、第２層ドレイン電極（Ａｌ）１０８
ｂを形成する。
【０００５】その後図３（ｂ）に示すように、パッシベ
ーション膜１０９として、シリコン窒化膜を堆積する。
次に、パッシベーション膜１０９に、電極取り出しのた
めのコンタクト用穴１０９ａを形成する。次に図３
（ｃ）に示すように、コンタクト用穴１０９ａの表面に
でている第２層ドレイン電極（Ａｌ）１０８ｂをウェッ
トエッチングにより除去して、Ａｌ除去部３０１を形成
する。なお、Ａｌをエッチングする際に、コンタクト用
穴１０９ａよりも若干後退するように、オーバーエッチ
ングを掛ける。
ーション膜１０９として、シリコン窒化膜を堆積する。
次に、パッシベーション膜１０９に、電極取り出しのた
めのコンタクト用穴１０９ａを形成する。次に図３
（ｃ）に示すように、コンタクト用穴１０９ａの表面に
でている第２層ドレイン電極（Ａｌ）１０８ｂをウェッ
トエッチングにより除去して、Ａｌ除去部３０１を形成
する。なお、Ａｌをエッチングする際に、コンタクト用
穴１０９ａよりも若干後退するように、オーバーエッチ
ングを掛ける。
【０００６】次に図３（ｄ）に示すように、平坦化膜１
１０を塗布し、ドレイン電極コンタクト用の穴を形成す
る。次にＩＴＯを堆積して、図３（ｅ）に示すように加
工を行い、画素電極１１１を形成する。
１０を塗布し、ドレイン電極コンタクト用の穴を形成す
る。次にＩＴＯを堆積して、図３（ｅ）に示すように加
工を行い、画素電極１１１を形成する。
【０００７】
【発明が解決しようとする課題】上記のように、従来の
薄膜トランジスタのソース・ドレイン電極の多くは、Ｔ
ｉ／Ａｌで形成されている。このＴｉ／Ａｌの電極構成
において、各層の膜厚は次のように設定される。シリコ
ンとのバリアメタルとして用いるＴｉは、緻密で応力も
高いので厚くすることが困難なため、通常１００ｎｍ程
度であり、信号配線の低抵抗化も含めてＡｌの膜厚は、
３００〜８００ｎｍとしている。
薄膜トランジスタのソース・ドレイン電極の多くは、Ｔ
ｉ／Ａｌで形成されている。このＴｉ／Ａｌの電極構成
において、各層の膜厚は次のように設定される。シリコ
ンとのバリアメタルとして用いるＴｉは、緻密で応力も
高いので厚くすることが困難なため、通常１００ｎｍ程
度であり、信号配線の低抵抗化も含めてＡｌの膜厚は、
３００〜８００ｎｍとしている。
【０００８】ここで、ドレイン電極の表面のＡｌは、Ｉ
ＴＯと直接接触した状態では非常に不安定であり、Ａｌ
とＩＴＯの接触部に水分があると電気的腐食を生じてし
まう。そのため、画素電極１１１はコンタクト用穴１０
９ａを通してドレイン電極と接続されるが、画素電極１
１１を形成するＩＴＯが、第２層ドレイン電極１０８ｂ
と直接接続されないように、図３に示すＡｌの除去部３
０１が形成される。すなわち上記のように、コンタクト
用穴１０９ａの表面にでているＡｌをウェットエッチン
グにより除去して、ＩＴＯが接触する面をＡｌからＴｉ
に変える工程が必要となる。この際にコンタクト用穴１
０９ａよりも若干後退するようにオーバーエッチングを
掛けるのは、エッチングしたＡｌのサイド領域がＩＴＯ
と接触することを避けるためである。
ＴＯと直接接触した状態では非常に不安定であり、Ａｌ
とＩＴＯの接触部に水分があると電気的腐食を生じてし
まう。そのため、画素電極１１１はコンタクト用穴１０
９ａを通してドレイン電極と接続されるが、画素電極１
１１を形成するＩＴＯが、第２層ドレイン電極１０８ｂ
と直接接続されないように、図３に示すＡｌの除去部３
０１が形成される。すなわち上記のように、コンタクト
用穴１０９ａの表面にでているＡｌをウェットエッチン
グにより除去して、ＩＴＯが接触する面をＡｌからＴｉ
に変える工程が必要となる。この際にコンタクト用穴１
０９ａよりも若干後退するようにオーバーエッチングを
掛けるのは、エッチングしたＡｌのサイド領域がＩＴＯ
と接触することを避けるためである。
【０００９】このように、画素電極のＩＴＯをドレイン
電極の表面のＡｌと直接接続させないために、ドレイン
電極の表面のＡｌを除去する工程を増加させなければな
らなかった。
電極の表面のＡｌと直接接続させないために、ドレイン
電極の表面のＡｌを除去する工程を増加させなければな
らなかった。
【００１０】本発明は、工程の増加を伴わずに、画素電
極のＩＴＯとドレイン電極のＴｉ／Ａｌのコンタクトに
伴う電気的腐食を回避することが可能な、薄膜トランジ
スタ及びその形成方法を提供することを目的とする。
極のＩＴＯとドレイン電極のＴｉ／Ａｌのコンタクトに
伴う電気的腐食を回避することが可能な、薄膜トランジ
スタ及びその形成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート電極材料によりコンタクト用電極を形成
し、このコンタクト用電極を介して画素電極とドレイン
電極を接続した構成を有する。
タは、ゲート電極材料によりコンタクト用電極を形成
し、このコンタクト用電極を介して画素電極とドレイン
電極を接続した構成を有する。
【００１２】具体的には、本発明の薄膜トランジスタ
は、ドレイン電極の最上層にＡｌまたはＡｌ系合金を有
するとともに、画素電極がＩＴＯにより形成された薄膜
トランジスタであって、ゲート電極と同層に形成された
コンタクト用電極と、前記ドレイン電極上に設けられた
パッシベーション膜および平坦化膜の最上面から前記コ
ンタクト用電極に達するコンタクト用穴とを有する。前
記コンタクト用電極は、前記ドレイン電極により半導体
層のドレイン領域と接続される。前記平坦化膜上に形成
された画素電極が、前記コンタクト用の穴を通して前記
コンタクト用電極に接続される。
は、ドレイン電極の最上層にＡｌまたはＡｌ系合金を有
するとともに、画素電極がＩＴＯにより形成された薄膜
トランジスタであって、ゲート電極と同層に形成された
コンタクト用電極と、前記ドレイン電極上に設けられた
パッシベーション膜および平坦化膜の最上面から前記コ
ンタクト用電極に達するコンタクト用穴とを有する。前
記コンタクト用電極は、前記ドレイン電極により半導体
層のドレイン領域と接続される。前記平坦化膜上に形成
された画素電極が、前記コンタクト用の穴を通して前記
コンタクト用電極に接続される。
【００１３】この構成により、工程の増加を伴わずに、
画素電極のＩＴＯとドレイン電極のＴｉ／Ａｌのコンタ
クトを、電気的腐食を生じることなく行うことができ
る。
画素電極のＩＴＯとドレイン電極のＴｉ／Ａｌのコンタ
クトを、電気的腐食を生じることなく行うことができ
る。
【００１４】
【発明の実施の形態】図１は、本発明の実施の形態にお
ける薄膜トランジスタの構成を示す断面図である。ガラ
ス基板１０１上に保護絶縁膜１０２が形成され、保護絶
縁膜１０２上に、チャネル領域１０３ａ、ソース領域１
０３ｂ、およびドレイン領域１０３ｃが形成されてい
る。その上にゲート絶縁膜１０４を介して、ＭｏＷ（Ｗ
濃度＝５〜４０％）からなるゲート電極１０５ａが形成
されている。ゲート電極１０５ａを形成しているＭｏＷ
により、コンタクト用電極１０５ｂも形成されている。
ける薄膜トランジスタの構成を示す断面図である。ガラ
ス基板１０１上に保護絶縁膜１０２が形成され、保護絶
縁膜１０２上に、チャネル領域１０３ａ、ソース領域１
０３ｂ、およびドレイン領域１０３ｃが形成されてい
る。その上にゲート絶縁膜１０４を介して、ＭｏＷ（Ｗ
濃度＝５〜４０％）からなるゲート電極１０５ａが形成
されている。ゲート電極１０５ａを形成しているＭｏＷ
により、コンタクト用電極１０５ｂも形成されている。
【００１５】それらの上に層間絶縁膜１０６が形成さ
れ、さらに層間絶縁膜１０６に形成されたコンタクト用
の穴を通して、ソース領域１０３ｂと接続される第１層
ソース電極（Ｔｉ）１０７ａ、第２層ソース電極（Ａ
ｌ）１０７ｂと、ドレイン領域１０３ｃとコンタクト用
電極１０５ｂとを接続する第１層ドレイン電極（Ｔｉ）
１０８ａ、第２層ドレイン電極（Ａｌ）１０８ｂが形成
されている。さらに、パッシベーション膜１０９、およ
び平坦化膜１１０が積層され、平坦化膜１１０上にＩＴ
Ｏからなる画素電極１１１が形成されている。画素電極
１１１は、コンタクト用穴を通して、コンタクト用電極
１０５ｂと接続されている。
れ、さらに層間絶縁膜１０６に形成されたコンタクト用
の穴を通して、ソース領域１０３ｂと接続される第１層
ソース電極（Ｔｉ）１０７ａ、第２層ソース電極（Ａ
ｌ）１０７ｂと、ドレイン領域１０３ｃとコンタクト用
電極１０５ｂとを接続する第１層ドレイン電極（Ｔｉ）
１０８ａ、第２層ドレイン電極（Ａｌ）１０８ｂが形成
されている。さらに、パッシベーション膜１０９、およ
び平坦化膜１１０が積層され、平坦化膜１１０上にＩＴ
Ｏからなる画素電極１１１が形成されている。画素電極
１１１は、コンタクト用穴を通して、コンタクト用電極
１０５ｂと接続されている。
【００１６】この構成によれば、ゲート電極１０５ａと
同一レイヤーにコンタクト用電極１０５ｂが形成され、
このコンタクト用電極１０５ｂを介して、間接的にドレ
イン電極と画素電極１１１が接続される。これにより、
ドレイン電極のＡｌ層を除去する工程を用いずに、画素
電極１１１のＩＴＯとドレイン電極のＡｌ層とを接触さ
せることなく、画素電極１１１とドレイン電極のコンタ
クトを行うことが可能となる。
同一レイヤーにコンタクト用電極１０５ｂが形成され、
このコンタクト用電極１０５ｂを介して、間接的にドレ
イン電極と画素電極１１１が接続される。これにより、
ドレイン電極のＡｌ層を除去する工程を用いずに、画素
電極１１１のＩＴＯとドレイン電極のＡｌ層とを接触さ
せることなく、画素電極１１１とドレイン電極のコンタ
クトを行うことが可能となる。
【００１７】図２は、図１に示した薄膜トランジスタを
形成する方法を示す。まず図２（ａ）に示すように、ガ
ラス基板１０１上に保護絶縁膜１０２として、プラズマ
ＣＶＤ（ケミカル・ベーパー・ディポジション）法によ
り、シリコン酸化膜を３００〜８００ｎｍ堆積する。続
いて、保護絶縁膜１０２上に、プラズマＣＶＤ法または
ＬＰ（ロウ・プレッシャー）ＣＶＤ法により、非晶質シ
リコン薄膜を３０〜１００ｎｍ堆積する。非晶質シリコ
ン薄膜を堆積後、真空中、Ｎ2雰囲気中、大気中または
不活性ガス雰囲気で、４００〜６００℃の温度で、５〜
１２０分間加熱処理を行う場合もある。さらに非晶質シ
リコン薄膜にエキシマレーザー光を照射して多結晶シリ
コン薄膜を形成する。次に、多結晶シリコン薄膜を島状
に加工して、その上にゲート絶縁膜１０４として酸化シ
リコン薄膜をプラズマＣＶＤ法で５０〜１５０ｎｍ堆積
する。
形成する方法を示す。まず図２（ａ）に示すように、ガ
ラス基板１０１上に保護絶縁膜１０２として、プラズマ
ＣＶＤ（ケミカル・ベーパー・ディポジション）法によ
り、シリコン酸化膜を３００〜８００ｎｍ堆積する。続
いて、保護絶縁膜１０２上に、プラズマＣＶＤ法または
ＬＰ（ロウ・プレッシャー）ＣＶＤ法により、非晶質シ
リコン薄膜を３０〜１００ｎｍ堆積する。非晶質シリコ
ン薄膜を堆積後、真空中、Ｎ2雰囲気中、大気中または
不活性ガス雰囲気で、４００〜６００℃の温度で、５〜
１２０分間加熱処理を行う場合もある。さらに非晶質シ
リコン薄膜にエキシマレーザー光を照射して多結晶シリ
コン薄膜を形成する。次に、多結晶シリコン薄膜を島状
に加工して、その上にゲート絶縁膜１０４として酸化シ
リコン薄膜をプラズマＣＶＤ法で５０〜１５０ｎｍ堆積
する。
【００１８】続けて、ゲート電極１０５ａとして、Ｍｏ
Ｗ（Ｗ濃度＝５〜４０％）を２００〜４００ｎｍ堆積し
て加工を行う。この時、コンタクト用電極１０５ｂをゲ
ート電極１０５ａと同時に形成する。この状態で、イオ
ンシャワードーピング法を用いて、例えばＰＨ3／Ｈ2の
混合ガスをプラズマ分解して多結晶シリコン薄膜中に注
入して、ソース領域１０３ｂ、ドレイン領域１０３ｃを
形成する。１０３ａがチャネル領域となる。続いて、層
間絶縁膜１０６として、酸化シリコン薄膜をプラズマＣ
ＶＤ法で２００〜５００ｎｍ堆積し、コンタクト用の穴
を多結晶シリコン薄膜のソース領域１０３ｂおよびドレ
イン領域１０３ｃ上と、コンタクト用電極１０５ｂ上に
形成する。
Ｗ（Ｗ濃度＝５〜４０％）を２００〜４００ｎｍ堆積し
て加工を行う。この時、コンタクト用電極１０５ｂをゲ
ート電極１０５ａと同時に形成する。この状態で、イオ
ンシャワードーピング法を用いて、例えばＰＨ3／Ｈ2の
混合ガスをプラズマ分解して多結晶シリコン薄膜中に注
入して、ソース領域１０３ｂ、ドレイン領域１０３ｃを
形成する。１０３ａがチャネル領域となる。続いて、層
間絶縁膜１０６として、酸化シリコン薄膜をプラズマＣ
ＶＤ法で２００〜５００ｎｍ堆積し、コンタクト用の穴
を多結晶シリコン薄膜のソース領域１０３ｂおよびドレ
イン領域１０３ｃ上と、コンタクト用電極１０５ｂ上に
形成する。
【００１９】この状態で、Ｔｉを１００ｎｍ、Ａｌまた
はＡｌ系合金を３００〜７００ｎｍ堆積する。そして堆
積したＴｉ／Ａｌを加工して、図２（ｂ）に示すよう
に、ソース領域１０３ｂと接続される第１層ソース電極
（Ｔｉ）１０７ａ、第２層ソース電極（Ａｌ）１０７ｂ
と、ドレイン領域１０３ｃとコンタクト用電極１０５ｂ
とを接続する第１層ドレイン電極（Ｔｉ）１０８ａ、第
２層ドレイン電極（Ａｌ）１０８ｂを形成する。
はＡｌ系合金を３００〜７００ｎｍ堆積する。そして堆
積したＴｉ／Ａｌを加工して、図２（ｂ）に示すよう
に、ソース領域１０３ｂと接続される第１層ソース電極
（Ｔｉ）１０７ａ、第２層ソース電極（Ａｌ）１０７ｂ
と、ドレイン領域１０３ｃとコンタクト用電極１０５ｂ
とを接続する第１層ドレイン電極（Ｔｉ）１０８ａ、第
２層ドレイン電極（Ａｌ）１０８ｂを形成する。
【００２０】その後図２（ｃ）に示すように、パッシベ
ーション膜１０９として、プラズマＣＶＤ法によりシリ
コン窒化膜を２００〜５００ｎｍ堆積する。次に、コン
タクト用電極１０５ｂ上のパッシベーション膜１０９
に、電極取り出しのためのコンタクト用穴１０９ａを形
成する。次にパッシベーション膜１０９上に透明な有機
系材料を塗布し、コンタクト用穴１０９ａの位置にマス
クをして露光し、さらに現像することにより、図２
（ｄ）に示すように、コンタクト用穴１０９ｂを有する
平坦化膜１１０を形成する。
ーション膜１０９として、プラズマＣＶＤ法によりシリ
コン窒化膜を２００〜５００ｎｍ堆積する。次に、コン
タクト用電極１０５ｂ上のパッシベーション膜１０９
に、電極取り出しのためのコンタクト用穴１０９ａを形
成する。次にパッシベーション膜１０９上に透明な有機
系材料を塗布し、コンタクト用穴１０９ａの位置にマス
クをして露光し、さらに現像することにより、図２
（ｄ）に示すように、コンタクト用穴１０９ｂを有する
平坦化膜１１０を形成する。
【００２１】続いて、スパッタ法によりＩＴＯを５０〜
２００ｎｍ堆積して加工を行い、図２（ｅ）に示すよう
に画素電極１１１を形成する。
２００ｎｍ堆積して加工を行い、図２（ｅ）に示すよう
に画素電極１１１を形成する。
【００２２】以上のように、画素電極１１１は、コンタ
クト用電極１０５ｂを介してドレイン電極と接続される
ことにより、トランジスタからの電荷を得ることが可能
となっている。このように、本発明によれば、ドレイン
電極の最上層にＡｌまたはＡｌ系合金を有する場合で
も、コンタクト用電極を形成することにより、ＩＴＯと
のコンタクトのためにドレイン電極上のＡｌを除去する
工程を行うことなく、薄膜トランジスタの作製が可能と
なる。
クト用電極１０５ｂを介してドレイン電極と接続される
ことにより、トランジスタからの電荷を得ることが可能
となっている。このように、本発明によれば、ドレイン
電極の最上層にＡｌまたはＡｌ系合金を有する場合で
も、コンタクト用電極を形成することにより、ＩＴＯと
のコンタクトのためにドレイン電極上のＡｌを除去する
工程を行うことなく、薄膜トランジスタの作製が可能と
なる。
【００２３】
【発明の効果】本発明によれば、ゲート電極材料により
コンタクト用電極を形成し、このコンタクト用電極を介
して画素電極のＩＴＯとドレイン電極のＡｌの接続を行
うことにより、Ａｌの除去工程を不要にすることができ
る。
コンタクト用電極を形成し、このコンタクト用電極を介
して画素電極のＩＴＯとドレイン電極のＡｌの接続を行
うことにより、Ａｌの除去工程を不要にすることができ
る。
【図１】 本発明の実施の形態における薄膜トランジス
タの断面図
タの断面図
【図２】 本発明の実施の形態における薄膜トランジス
タの形成方法を示す断面図
タの形成方法を示す断面図
【図３】 従来法による薄膜トランジスタの形成方法を
示す断面図
示す断面図
１０１ ガラス基板 １０２ 保護絶縁膜 １０３ａ チャネル領域 １０３ｂ ソース・ドレイン領域 １０４ ゲート絶縁膜 １０５ａ ゲート電極 １０５ｂ コンタクト用電極 １０６ 層間絶縁膜 １０７ａ 第１層ソース電極（Ｔｉ） １０７ｂ 第２層ソース電極（Ａｌ） １０８ａ 第１層ドレイン電極（Ｔｉ） １０８ｂ 第２層ドレイン電極（Ａｌ） １０９ パッシベーション膜 １０９ａ、１０９ｂ コンタクト用穴 １１０ 平坦化膜 １１１ 画素電極（ＩＴＯ） ３０１ Ａｌの除去部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/88 Ｍ Ｆターム(参考） 2H092 HA04 JA34 JA37 JA41 JA45 JA46 KA05 MA30 NA30 5C094 AA31 AA42 AA43 BA03 CA19 DA13 DB04 EA04 EA05 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 5F033 GG04 HH08 HH09 HH18 HH22 HH38 JJ01 JJ08 JJ09 JJ18 JJ38 KK04 KK08 KK18 KK22 LL04 MM05 MM13 NN06 NN07 PP09 PP15 QQ08 QQ09 QQ37 QQ53 QQ65 QQ73 QQ83 VV06 VV15 5F110 AA14 AA16 AA26 BB01 CC02 DD02 DD13 EE06 EE42 FF02 FF30 GG02 GG13 GG25 GG45 GG47 HJ01 HJ12 HL03 HL04 HL06 HL07 HL11 HM18 NN04 NN23 NN24 NN35 PP01 PP03 PP10 PP13 PP29 QQ11
Claims (3)
- 【請求項１】 ドレイン電極の最上層にＡｌまたはＡｌ
系合金を有するとともに、画素電極がＩＴＯにより形成
された薄膜トランジスタにおいて、ゲート電極と同層に
形成されたコンタクト用電極と、前記ドレイン電極上に
設けられたパッシベーション膜および平坦化膜の最上面
から前記コンタクト用電極に達するコンタクト用穴とを
有し、前記コンタクト用電極は、前記ドレイン電極によ
り半導体層のドレイン領域と接続され、前記平坦化膜上
に形成された画素電極が、前記コンタクト用穴を通して
前記コンタクト用電極に接続されていることを特徴とす
る薄膜トランジスタ。 - 【請求項２】 透光性絶縁基板上に保護絶縁膜を介して
島状の多結晶シリコン薄膜を形成する工程と、前記島状
の多結晶シリコン薄膜上にゲート絶縁膜を介してゲート
電極及びコンタクト用電極を形成する工程と、前記ゲー
ト電極越しに不純物を注入してソース領域およびドレイ
ン領域を形成する工程と、前記ゲート電極及びコンタク
ト用電極上に層間絶縁膜を堆積し、前記ソース領域、前
記ドレイン領域及び前記コンタクト用電極に対する電極
取り出し用の穴を形成する工程と、前記電極取り出し用
の穴を通して各々、前記ソース領域に接続されるソース
電極と、前記ドレイン領域及び前記コンタクト用電極に
対して共通に接続されるドレイン電極とを形成する工程
と、前記ソース電極及びドレイン電極形成後、順次パッ
シベーション膜および透光性の有機膜を形成するととも
に、前記層間絶縁膜、前記パッシベーション膜および前
記透光性の有機膜を貫通して前記コンタクト用電極に達
する画素電極コンタクト用穴が形成された状態を得る工
程と、前記透光性の有機膜上および前記画素電極コンタ
クト用穴に画素電極を形成する工程とを有する薄膜トラ
ンジスタの形成方法。 - 【請求項３】 透光性絶縁基板上に保護絶縁膜を堆積す
る工程と、前記保護膜上に非晶質シリコン薄膜を堆積す
る工程と、前記非晶質シリコン薄膜にレーザー光を照射
する工程と、前記レーザー光を照射した非晶質シリコン
薄膜を島状に加工する工程と、前記島状に加工したレー
ザー光を照射した非晶質シリコン薄膜上にゲート絶縁膜
を堆積する工程と、前記ゲート絶縁膜上にゲート電極及
びコンタクト用電極を形成する工程と、前記ゲート電極
越しに不純物を注入する工程と、前記ゲート電極及びコ
ンタクト用電極上に層間絶縁膜を堆積する工程と、前記
層間絶縁膜にソース領域、ドレイン領域及びコンタクト
用電極に対する電極取り出し用穴を形成する工程と、前
記電極取り出し用の穴を通して各々、前記ソース領域に
接続されるソース電極と、前記ドレイン領域及び前記コ
ンタクト用電極に対して共通に接続されるドレイン電極
とを形成する工程と、前記ソース電極及びドレイン電極
形成後パッシベーション膜を堆積する工程と、前記パッ
シベーション膜と層間絶縁膜に前記コンタクト用電極に
達する穴を形成する工程と、前記パッシベーション上に
透光性の有機膜を形成し前記コンタクト用電極に達する
穴と一致する位置に画素電極コンタクト用穴を形成する
工程と、前記透光性の有機膜上と前記画素電極コンタク
ト用穴に画素電極を形成する工程とを有する薄膜トラン
ジスタの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125730A JP2002324904A (ja) | 2001-04-24 | 2001-04-24 | 薄膜トランジスタ及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125730A JP2002324904A (ja) | 2001-04-24 | 2001-04-24 | 薄膜トランジスタ及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002324904A true JP2002324904A (ja) | 2002-11-08 |
Family
ID=18974894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125730A Pending JP2002324904A (ja) | 2001-04-24 | 2001-04-24 | 薄膜トランジスタ及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002324904A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062549A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2012017584A1 (ja) * | 2010-08-03 | 2012-02-09 | シャープ株式会社 | 薄膜トランジスタ基板 |
| JP2015111704A (ja) * | 2004-09-15 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019140111A (ja) * | 2008-07-10 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2001
- 2001-04-24 JP JP2001125730A patent/JP2002324904A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9716180B2 (en) | 2004-09-15 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11482624B2 (en) | 2004-09-15 | 2022-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10903367B2 (en) | 2004-09-15 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10573757B2 (en) | 2004-09-15 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10109744B2 (en) | 2004-09-15 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018137469A (ja) * | 2004-09-15 | 2018-08-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015111704A (ja) * | 2004-09-15 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019140111A (ja) * | 2008-07-10 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11101407B2 (en) | 2008-07-10 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device |
| US11908976B2 (en) | 2008-07-10 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
| US11557697B2 (en) | 2008-07-10 | 2023-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light emitting device comprising a polyimide resin |
| US10205030B2 (en) | 2008-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8946703B2 (en) | 2008-08-08 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8729547B2 (en) | 2008-08-08 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9236456B2 (en) | 2008-08-08 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2010062549A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9793416B2 (en) | 2008-08-08 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9166058B2 (en) | 2008-08-08 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9437748B2 (en) | 2008-08-08 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5269254B2 (ja) * | 2010-08-03 | 2013-08-21 | シャープ株式会社 | 薄膜トランジスタ基板 |
| CN103053027A (zh) * | 2010-08-03 | 2013-04-17 | 夏普株式会社 | 薄膜晶体管基板 |
| WO2012017584A1 (ja) * | 2010-08-03 | 2012-02-09 | シャープ株式会社 | 薄膜トランジスタ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101510212B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
| JP4382219B2 (ja) | 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 | |
| JP2001332741A (ja) | 薄膜トランジスタの製造方法 | |
| US20090212295A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2000340504A (ja) | 半導体装置の製造方法 | |
| KR20050112031A (ko) | 반도체 소자 및 그 형성 방법 | |
| JP4095074B2 (ja) | 半導体素子製造方法 | |
| WO2016029541A1 (zh) | 薄膜晶体管及其的制备方法、阵列基板和显示装置 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| JP2002324904A (ja) | 薄膜トランジスタ及びその形成方法 | |
| WO2017128554A1 (zh) | Tft阵列基板及其制造方法 | |
| US6306692B1 (en) | Coplanar type polysilicon thin film transistor and method of manufacturing the same | |
| US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
| TW200525739A (en) | Semiconductor process and method of forming floating gate for flash memory devices | |
| CN107768241A (zh) | 一种薄膜晶体管及其制作方法、显示面板 | |
| US7749826B2 (en) | Method of fabricating thin film transistor using metal induced lateral crystallization by etch-stopper layer patterns | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| KR100685421B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| CN100405560C (zh) | 薄膜晶体管制造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP2000031081A (ja) | 半導体装置の製造方法 | |
| KR101221131B1 (ko) | 폴리실리콘 반도체 소자의 제조 방법 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061106 |