JPH09139500A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ボトムゲート型薄膜トランジスタの閾値変動
を抑制し信頼性を改善する。 【解決手段】 薄膜半導体装置は絶縁基板１を用いて形
成されており、その上にゲート電極２がパタニングされ
ている。これを被覆する様にゲート絶縁膜３が形成され
ている。その上には半導体薄膜４が形成されており、ボ
トムゲート型薄膜トランジスタ５のチャネル領域Ｃｈと
ソース領域Ｓ及びドレイン領域Ｄを構成する。半導体薄
膜４は層間絶縁膜６，７によって直接被覆されている。
その上にはソース領域Ｓ及びドレイン領域Ｄと接続する
電極８，９がパタニング形成されている。層間絶縁膜
６，７は可動電荷及び固定電荷の発生原因となる不純物
の含有濃度が１×１０¹⁸／cm³ 以下に制御されている。
又、固定電荷の発生原因となる局在準位の密度が１×１
０¹⁸／cm³ 以下に制御されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はボトムゲート型の薄
膜トランジスタを集積形成した薄膜半導体装置に関す
る。より詳しくはボトムゲート型薄膜トランジスタの活
性層となる半導体薄膜を直接被覆する層間絶縁膜の膜質
に関する。

【０００２】

【従来の技術】薄膜トランジスタを集積形成した薄膜半
導体装置はアクティブマトリクス型液晶表示パネルの駆
動基板等に用いられ、近年盛んに開発が進められてい
る。この場合、薄膜トランジスタは画素電極を駆動する
スイッチング素子や周辺の駆動回路部を構成するデバイ
スとして集積形成される。薄膜トランジスタにはボトム
ゲート型とトップゲート型があるが、低温プロセスに有
利な前者の開発が精力的に行なわれている。図１０はボ
トムゲート型の薄膜トランジスタを形成した薄膜半導体
装置の従来例を示す。図示する様に、薄膜半導体装置は
絶縁基板１０１上にパタニング形成されたゲート電極１
０２と、これを被覆するゲート絶縁膜１０３と、この上
に形成された半導体薄膜１０４とを有している。半導体
薄膜１０４はボトムゲート型薄膜トランジスタ１０５の
チャネル領域Ｃｈ、ソース領域Ｓ及びドレイン領域Ｄを
構成している。さらに、半導体薄膜１０４を直接被覆す
る第１層間絶縁膜１０６及び第２層間絶縁膜１０７が形
成されている。第２層間絶縁膜１０７の上にはソース領
域Ｓに接続する電極１０８とドレイン領域Ｄに接続する
電極１０９とがパタニング形成されている。

【０００３】

【発明が解決しようとする課題】図１０に示したボトム
ゲート型構造では、電極１０８，１０９間に電圧を印加
すると、半導体薄膜１０４のチャネル領域Ｃｈに直接接
触している第１層間絶縁膜１０６中に電荷の移動が発生
する。例えば、ソース領域Ｓ側の電極１０８を接地電位
とし、ドレイン領域Ｄ側に接続する電極１０９に正の高
電位を印加すると、陽イオン等の正電荷がドレイン端側
からソース端側に移動する。陽イオンの原因となるのは
例えばＮａ，Ｋ等の不純物である。第１層間絶縁膜１０
６に不純物が侵入すると、可動イオンによる電荷の局所
的な移動が発生する。これにより、ボトムゲート型薄膜
トランジスタの閾値電圧の変動を引き起し、長期的なデ
バイス信頼性が損われるという課題がある。一般的に、
絶縁基板１０１として比較的低融点のガラス材料を用い
た場合、その内部にはＮａ，Ｋ等の不純物が含有されて
いる。この不純物は絶縁基板１０１の表面にＳｉＮ，Ｓ
ｉＯ₂ 等の下地膜を形成する事で有効にブロックでき
る。しかしながら、上方からの汚染に対しては何等効果
的ではない。

【０００４】可動電荷を発生させる原因となっているの
が、Ｎａ，Ｋ等に加えＦｅ，Ｃｒ，Ｎｉ，Ａｌ，Ｍｏ，
Ｔａ，Ｗ等の金属イオンである。一般に、薄膜トランジ
スタのソース領域Ｓ及びドレイン領域Ｄを形成する為に
イオンドーピングによってＰ，Ｂ，Ａｓ等の不純物を高
濃度に注入する。この時同時に、目的種以外のＦｅ，Ｃ
ｒ，Ｎｉ，Ａｌ，Ｍｏ，Ｔａ，Ｗ，Ｋ，Ｎａ等の金属イ
オンが注入される。図１１にイオンドーピング装置の構
造を示す。チャンバ２０１内に平行平板型のアノード２
０３及びカソード２０４が組み込まれている。カソード
２０４は接地されており、その上に処理対象となる絶縁
基板１０１が載置される。チャンバ２０１内には原料ガ
スが導入され、アノード２０３側に高周波電源２０５を
介してパワーを供給すると、原料ガスがプラズマ化す
る。プラズマ中に含まれる不純物イオンを加速電源２０
６に接続した引出電極２０２を介して加速し、不純物の
イオンシャワーを絶縁基板１０１に照射する。この様
に、イオンドーピング装置では、ステンレス等からなる
チャンバ２０１内にプラズマイオンが発生し、これが絶
縁基板１０１の表面に注入される。ところで、半導体Ｉ
Ｃの製造プロセスではイオンドーピング装置ではなくイ
オンインプランテーション装置が使われている。このイ
オンインプランテーション装置は内部で不必要なイオン
原子や分子を質量分析器により除去している。これに対
し、イオンドーピング装置ではチャンバ２０１の内部全
体をプラズマ状態にし、カソード２０４側に向ってイオ
ンを加速し、基板１０１に不純物を注入する。この場
合、特定の原子や分子を選別する為の質量分析器は用い
ていない。この為、イオンドーピング装置の壁面等に存
在しているＦｅ，Ｃｒ，Ｎｉ，Ａｌ，Ｍｏ，Ｔａ，Ｗ，
Ｋ，Ｎａ等の金属原子が層間絶縁膜中に注入され、前述
した可動電荷やイオンを発生させる。

【０００５】層間絶縁膜が例えばＳｉＯ₂ からなる場
合、金属イオンの注入によって可動電荷ばかりでなく固
定電荷も発生する。この状態を図１２に示す。前述した
様に、ソース領域やドレイン領域を形成する為層間絶縁
膜１０６を介してＰ，Ｂ，Ａｓ等の不純物をイオンドー
ピングする。例えば、Ｐを照射した場合、これは層間絶
縁膜１０６を構成するＳｉＯ₂ と一部結合して、Ｐ₂ Ｏ
₅ を形成する。Ｐ₂ Ｏ₅は電界による分極が発生しやす
く、この為層間絶縁膜１０６内に固定電荷が発生しやす
い。Ｐの注入によりダングリングボンド３００が生じ、
固定電荷の温床となる。

【０００６】図１３は層間絶縁膜中に固定電荷が発生し
た場合の問題点を示す。前述した様に、第１層間絶縁膜
１０６に金属が注入されると、ＳｉＯ₂ のネットワーク
内に局在準位密度が発生する。薄膜トランジスタ１０５
の動作時に生じるキャリアは、この局在準位にトラップ
され固定電荷を発生させる。これにより、薄膜トランジ
スタ１０５のドレイン領域Ｄからソース領域Ｓに向って
局所的な電荷の偏りを引き起す。この為薄膜トランジス
タ１０５の動作特性に悪影響を与える。又、ドレイン領
域Ｄとソーイス領域Ｓの間に流れるキャリアが接合部近
傍でインパクトアイオナイゼーション（ＩＭＰＡＣＴ
ＩＯＮＩＺＡＴＩＯＮ）を引き起し、生じたホットキャ
リアが第１層間絶縁膜１０６中に取り込まれ、同じく電
荷の偏りを引き起す。

【０００７】チャネル領域Ｃｈを直接被覆する第１層間
絶縁膜１０６に加え、ソース領域Ｓ及びドレイン領域Ｄ
を直接被覆する第２層間絶縁膜１０７に電荷の偏りが生
じた場合も、薄膜トランジスタの動作特性に悪影響を及
ぼす。この状態を図１４に示す。この例ではソース領域
Ｓ及びドレイン領域Ｄは例えばＰが高濃度で注入された
低抵抗Ｎ＋層となっている。ソース領域Ｓに接続する電
極１０８を接地する一方ドレイン領域Ｄに接続する電極
１０９に正の高電位を印加すると、低抵抗Ｎ＋拡散層に
直接接触している第２層間絶縁膜１０７に可動電荷の移
動が発生する。

【０００８】図１５は第２層間絶縁膜１０７中に発生す
る固定電荷を表わしている。前述した様に、第２層間絶
縁膜が例えばＳｉＯ₂ からなる時金属の注入によりＳｉ
Ｏ₂のネットワーク内に局在準位密度が発生する。薄膜
トランジスタ１０５の動作時に発生するキャリアは、局
在準位中に取り込まれ固定電荷を生成する。そして、薄
膜トランジスタ１０５のドレイン領域からソース領域に
沿って局所的な電荷の偏りを引き起す。又、ドレイン領
域とソース領域の間に流れるキャリアが接合部近傍でイ
ンパクトアイオナイゼーションを引き起し、生じたホッ
トキャリアが第２層間絶縁膜１０７中に取り込まれる。

【０００９】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる薄膜半導体装置は基本的な構成として、絶縁基板上
にパタニング形成されたゲート電極と、該ゲート電極を
被覆するゲート絶縁膜と、該ゲート絶縁膜の上に形成さ
れた半導体薄膜と、該半導体薄膜を直接被覆する層間絶
縁膜とを備えている。該半導体薄膜はボトムゲート型薄
膜トランジスタのチャネル領域及びソース／ドレイン領
域を構成する。このソース／ドレイン領域には層間絶縁
膜を介して電極が接続している。特徴事項として、前記
層間絶縁膜は可動電荷及び固定電荷の発生原因となる不
純物の含有濃度が１×１０¹⁸／cm³ 以下に制御されてい
る。好ましくは、前記層間絶縁膜は該半導体薄膜にイオ
ンドーピングでソース／ドレイン領域を形成した後成膜
されたものである。前記層間絶縁膜は少なくともチャネ
ル領域に重なる部分を有しその不純物の含有濃度が１×
１０¹⁸／cm³ 以下に制御されている。あるいは、前記層
間絶縁膜は少なくともソース／ドレイン領域に重なる部
分を有しその不純物の含有濃度が１×１０¹⁸／cm³ 以下
に制御されている。前記層間絶縁膜は少なくともＣ，
Ｎ，Ｆｅ，Ｃｒ，Ｎｉ，Ａｌ，Ｃｌ，Ｍｏ，Ｔａ，Ｗ，
Ｐ，Ｂ，Ａｓ，Ｎａ，Ｋ及びＬｉを含む不純物の含有濃
度が１×１０¹⁸／cm³ 以下に制御されている。なお、前
記電極は、ソース／ドレイン領域のソース側に接続した
信号電極と、ドレイン側に接続した画素電極とを含む。

【００１０】本発明の他の側面によれば前記層間絶縁膜
は固定電荷の発生原因となる局在準位の密度が１×１０
¹⁸／cm³ 以下に制御されている。好ましくは、前記層間
絶縁膜は低圧化学気相成長により３４０℃〜４００℃の
温度で成膜されたＳｉＯ₂ である。前記層間絶縁膜は少
なくともチャネル領域に重なる部分を有しその局在準位
の密度が１×１０¹⁸／cm³ 以下に制御されている。ある
いは、前記層間絶縁膜は少なともソース／ドレイン領域
に重なる部分を有しその局在準位の密度が１×１０¹⁸／
cm³ 以下に制御されている。

【００１１】本発明によればボトムゲート型薄膜トラン
ジスタの閾電圧変動を抑制する為、層間絶縁膜の不純物
含有濃度を１×１０¹⁸／cm³ 以下に制御している。又、
局在準位密度を１×１０¹⁸／cm³ 以下に制御している。
これらの不純物や局在準位は何れも層間絶縁膜中に電荷
の偏りを引き起す為、その濃度や密度を１×１０¹⁸／cm
³ 以下に抑制する事が重要である。

【００１２】薄膜トランジスタの閾値電圧ＶＴＨは次の
数式で表わされる。

【数１】 ここでφｍｓは半導体薄膜とゲート電極の仕事関数差を
表わし、２ψ_B は強反転状態における半導体薄膜側の表
面ポテンシャルを表わし、ｑは電子の電荷量を表わし、
Ｎ_A はアクセプタ濃度を表わし、Ｃｉは単位面積当たり
のゲート容量を表わし、ε_s は半導体薄膜の誘電率を表
わしている。以上のパラメータは全て一定である。これ
に対しＱｓｓは界面準位密度を表わしている。ここで信
頼性の観点からみると、トランジスタの閾値変動ΔＶＴ
ＨはＱｓｓのみで決定され、以下の数式に示される。

【数２】 ここでΔＱｓｓは略半導体薄膜（例えばシリコン）と層
間絶縁膜（例えばＳｉＯ₂ ）の界面に存在する準位密度
で決定される。これは、略層間絶縁膜内部に存在する局
在準位密度に等しい。ちなみに局在準位密度は単位体積
当たりに存在する欠陥準位密度であり、界面準位密度は
単位面積当たりに存在する欠陥準位密度である。ここで
層間絶縁膜の膜厚ｄを１０００×１０^-8cm（１００nm）
とすると、単位面積当たりのゲート容量Ｃｉは以下の数
式に従って計算され、３．４５×１０^-8F/cm² となる。
これを以下の数式（１）に代入すると、ΔＶＴＨが数式
（２）の様になる。

【数３】

【数４】 ここで、ΔＶＴＨは駆動電圧の５０％以下である事が望
ましい。通常アクティブマトリクス型液晶表示装置の駆
動電圧は１５Ｖ程度であり、これから考えるとΔＶＴＨ
は７．５Ｖが限界である。この場合のΔＱｓｓは上記の
数式（２）に従って７．５×３．４５×１０^-8＝２．６
×１０^-7Ｃ／cm² となる。これを電子１個の電荷量で割
ると、界面準位密度Ｎｓｓの上限が以下の数式に従って
計算される。

【数５】 即ち、界面準位密度Ｎｓｓは１×１０¹³／cm² 以下であ
る事が望ましい。ここで界面準位密度が対象となる層間
絶縁膜の体積密度に換算したものと等しいと考えると、
１×１０¹⁸／cm³ 以下に局在準位密度が制御された層間
絶縁膜が信頼性上安定したものである事が分かる。な
お、不純物の含有密度についても同様の議論が成立し、
上記の各数式中界面準位密度Ｑｓｓを界面イオン密度Ｑ
ｉでおき代えれば良い。

【００１３】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置を示す模式的な断面図である。図示する様
に、絶縁基板１の上にゲート電極２がパタニング形成さ
れている。このゲート電極２を被覆する様にゲート絶縁
膜３が形成されている。ゲート絶縁膜３の上に半導体薄
膜４が形成されている。この半導体薄膜４はボトムゲー
ト型薄膜トランジスタ５のチャネル領域Ｃｈとソース領
域Ｓ及びドレイン領域Ｄを構成する。本例では薄膜トラ
ンジスタ５はＮチャネル型であり、ソース領域Ｓ及びド
レイン領域ＤはＮ型の不純物（例えばＰ）が高濃度で注
入された低抵抗Ｎ＋拡散層からなる。チャネル領域Ｃｈ
を直接被覆する様に第１層間絶縁膜６が形成されてい
る。又、ソース領域Ｓ及びドレイン領域Ｄを直接被覆す
る様に第２層間絶縁膜７が形成されている。第２層間絶
縁膜７の上にはソース領域Ｓに接続する電極８及びドレ
イン領域Ｄに接続する電極９がパタニング形成されてい
る。特徴事項として、層間絶縁膜６，７は可動電荷及び
固定電荷の発生原因となる不純物の含有濃度が１×１０
¹⁸／cm³ 以下に制御されている。なおこの不純物含有濃
度は例えばＳＩＭＳ（２次イオン質量分析器）により測
定する事が可能である。層間絶縁膜６，７は半導体薄膜
４にイオンドーピングでソース領域Ｓ及びドレイン領域
Ｄを形成した後成膜されたものである。即ち、不純物の
含有濃度を１×１０¹⁸／cm³ 以下に制御する為、プロセ
ス上の手段としてイオンドーピングによりダメージもし
くはコンタミネーションを受けた絶縁膜を１度除去し、
新たに層間絶縁膜６，７を形成する。この場合には、第
１層間絶縁膜６及び第２層間絶縁膜７は単一層として形
成される事になる。第１層間絶縁膜６はチャネル領域Ｃ
ｈに重なっており、その不純物含有濃度が１×１０¹⁸／
cm³ 以下に制御されている。第２層間絶縁膜７はソース
領域Ｓ及びドレイン領域Ｄに重なっており、その不純物
含有濃度が１×１０¹⁸／cm³以下に制御されている。こ
れらの層間絶縁膜６，７は、少なくともＣ，Ｎ，Ｆｅ，
Ｃｒ，Ｎｉ，Ａｌ，Ｃｌ，Ｍｏ，Ｔａ，Ｗ，Ｐ，Ｂ，Ａ
ｓ，Ｎａ，Ｋ，Ｌｉを含む不純物の含有濃度が１×１０
¹⁸／cm³ 以下に抑制されている。

【００１４】本発明の他の特徴事項として、層間絶縁膜
６，７は固定電荷の発生原因となる局在準位の密度が１
×１０¹⁸／cm³ 以下に制御されている。なお局在準位密
度はＳＣＡ（サーフェスチャージアナライザ）を用いて
測定できる。好ましくは層間絶縁膜６，７は低圧化学気
相成長により３４０℃〜４００℃の温度で成膜されたＳ
ｉＯ₂ である。即ち局在準位密度を１×１０¹⁸／cm³ 以
下に抑制する為、プロセスとしては比較的低温及び減圧
状態で成膜されるＳｉＯ₂ （ＬＴＯ）が適している。第
１層間絶縁膜６はチャネル領域Ｃｈに重なっており、そ
の局在準位密度が１×１０¹⁸／cm³ 以下に制御されてい
る。第２層間絶縁膜７はソース領域Ｓ及びドレイン領域
Ｄに重なっており、同じくその局在準位密度が１×１０
¹⁸／cm³以下に制御されている。

【００１５】図２は、本発明に従って作成されたボトム
ゲート型薄膜トランジスタの信頼性試験結果を示すグラ
フである。この信頼性試験では高温下バイアスを印加し
て所定期間トランジスタを動作した後の特性変化を調べ
ている。グラフは縦軸にドレイン電流ＩＤＳをとり、横
軸にゲート電圧ＶＧＳをとってある。曲線Ａが試験前の
ＩＤＳ／ＶＧＳ特性を示し、曲線Ｂが試験後におけるＩ
ＤＳ／ＶＧＳ特性を表わしている。グラフから明らかな
様にトランジスタ特性は信頼性試験前後で殆ど変化して
いない。閾値電圧は安定しており、オン電流及びオフ電
流共に変動が殆どない。

【００１６】図３は従来の薄膜トランジスタの信頼性試
験結果を示すグラフである。同様にカーブＡが試験前の
ＩＤＳ／ＶＧＳ特性を示し、カーブＢが試験後のＩＤＳ
／ＶＧＳ特性を表わしている。この従来例ではボトムゲ
ート型薄膜トランジスタを直接被覆する層間絶縁膜の不
純物含有濃度及び局在準位密度が何ら制御されていない
為、閾値電圧が大幅に変動すると共に、オン電流が低下
する一方オフ電流が増加している。

【００１７】次に図４ないし図７の工程図を参照して、
本発明にかかる薄膜半導体装置の製造方法の具体例を詳
細に説明する。先ず図７の工程（Ａ）で低融点ガラス等
からなる絶縁基板５１を用意する。工程（Ｂ）に進みス
パッタリングでＭｏ／Ｔａ等の金属膜５２を成膜する。
工程（Ｃ）に進みドライエッチングで金属膜５２をパタ
ニングしゲート電極５３に加工する。工程（Ｄ）に進み
陽極酸化処理を施しゲート電極５３をゲート酸化膜５４
で被覆する。この後陽極酸化処理に用いた電極の部分を
エッチングで除去する。工程（Ｅ）に進み必要に応じゲ
ート電極５３の表面からゲート酸化膜５４を部分的にエ
ッチングで除去しコンタクト部分を設ける。

【００１８】図５の工程（Ｆ）に進みＰ−ＣＶＤ法（プ
ラズマ化学気相成長法）でゲート絶縁膜５５及び半導体
薄膜５６を連続的に成膜する。本例ではゲート絶縁膜５
５はＳｉＮ／ＳｉＯ₂ の二層構造となっている。又、半
導体薄膜５６は非晶質シリコンである。この後レーザ光
を照射して半導体薄膜５６を非晶質シリコンから多結晶
シリコンに転換する。工程（Ｇ）に進み半導体薄膜５６
の上にＣＶＤ法でＳｉＯ₂ 膜５７を堆積する。その上に
フォトレジスト７０を塗布した後ゲート電極５３をマス
クとしてセルフアライメントで裏面露光を行ない、フォ
トレジスト７０をパタニングする。図示する様に、この
フォトレジスト７０はゲート電極５３のパタンと整合し
ている。工程（Ｈ）に進みフォトレジスト７０をマスク
としてＳｉＯ₂ 膜５７をエッチングする。この様にして
パタン化された二層のフォトレジスト７０及びＳｉＯ₂
膜５７をマスクとしてイオンドーピングにより不純物を
多結晶化された半導体薄膜５６中に注入し、ボトムゲー
ト型薄膜トランジスタのソース領域及びドレイン領域を
形成する。本例ではイオンドーピングの原料ガスとして
ＰＨ₃ を用い、Ｎチャネル型のトランジスタを形成して
いる。工程（Ｉ）に進み使用済みとなったＳｉＯ₂ 膜５
７及びフォトレジスト７０を剥離する。この後再びレー
ザ光を照射して、半導体薄膜５６に注入された不純物の
活性化を図っている。この際レーザ光のエネルギー密度
は２００mJ／cm² 〜５００mJ／cm² 程度に設定されてい
る。

【００１９】図６の工程（Ｊ）に進み半導体薄膜５６を
ＨＦによるウェットエッチングでアイランド状にパタニ
ングする。これにより、個々の薄膜トランジスタの素子
領域が規定される。工程（Ｋ）に進みＳｉＯ₂ をＣＶＤ
法により堆積して層間絶縁膜５８とする。この層間絶縁
膜５８はイオンドーピング後に成膜される為、ダメージ
やコンタミネーションを受けておらず、可動電荷及び固
定電荷の発生原因となる不純物の含有濃度が１×１０¹⁸
／cm³ 以下である。又、この層間絶縁膜５８は特に低圧
化学気相成長により３４０℃〜４００℃の温度で成膜さ
れたＳｉＯ₂ を用いる事が望ましい。このＳｉＯ₂ 膜は
高品質であり固定電荷の発生原因となる局在準位密度を
１×１０¹⁸／cm³ 以下に抑制できる。なお、一般に固定
電荷の発生しやすい層間絶縁膜は緻密性が低く、速やか
にエッチングされる。例えば、ＨＦ：ＮＨ₄ Ｆ：Ｈ₂ Ｏ
＝１２：１００：６５のエッチング液を用いた場合２０
０nmの厚みが１００秒以下でエッチングされる層間絶縁
膜には固定電荷が発生しやすい傾向にある。従って、本
発明では層間絶縁膜５８としてこれより遅いエッチング
レートを有するＳｉＯ₂ 膜を用いる事が好ましい。又、
ＨＦ：ＮＨ₄ Ｆ＝１２：２００のエッチング液に対して
も同程度のエッチングレートを備えたＳｉＯ₂ 膜を用い
る事が好ましい。なお、層間絶縁膜５８はＳｉＯ₂ に限
られるものではなく、例えばＰＳＧ／ＳｉＮ_x の積層を
用いる事ができる。何れにしても、重要な事は層間絶縁
膜５８の不純物含有濃度及び局在準位密度を１×１０¹⁸
／cm³以下に制御する事である。この後工程（Ｌ）に進
み、ＨＦを用いたウェットエッチングで層間絶縁膜５８
にコンタクトホール５９，６０を開口する。工程（Ｍ）
に進みスパッタリングでＡｌ膜６１を堆積する。

【００２０】図７の工程（Ｎ）に進み、Ａｌ膜をパタニ
ングして電極６２に加工する。工程（Ｏ）に進みＰ−Ｃ
ＶＤ法によりＳｉＯ₂ を成膜し、パシベーション膜６３
を設ける。工程（Ｐ）に進みＨＦによるウェットエッチ
ングでコンタクトホール６４をパシベーション膜６３に
開口する。最後に工程（Ｑ）に進みスパッタリングでＩ
ＴＯを成膜した後、所定の形状にパタニングして画素電
極６５に加工する。

【００２１】図５は、本発明にかかる薄膜半導体装置を
駆動基板として組み立てたアクティブマトリクス型液晶
表示パネルの一例を示す模式的な部分断面図である。図
示する様に、本表示パネルは所定の間隙を介して互いに
接合した駆動基板２１及び対向基板２２と両者の間隙に
保持された液晶２３とを備えている。対向基板２２の内
表面には対向電極２４が全面的に形成されている。一方
駆動基板２１にはボトムゲート型の薄膜トランジスタ２
５が形成されている。この薄膜トランジスタ２５はＭｏ
／Ｔａ等からなるゲート絶縁膜２６、Ｐ−ＳｉＯ₂ ／Ｐ
−ＳｉＮ等からなるゲート絶縁膜２７、多結晶シリコン
等からなる半導体薄膜２８を下から順に重ねたものであ
る。なお、ゲート電極２６の表面はＴａＯ_x 等の陽極酸
化膜２９により被覆されている。又、ゲート電極２６の
直上において半導体薄膜２８の部分（チャネル領域）は
第１層間絶縁膜３０により被覆されている。かかる構成
を有するボトムゲート型の薄膜トランジスタ２５は第２
層間絶縁膜３１により被覆されている。その上にはＭｏ
又はＡｌからなる電極３２が形成されており、第２層間
絶縁膜３１に開口したコンタクトホールを介して、薄膜
トランジスタ２５のソース領域Ｓ及びドレイン領域Ｄに
電気接続している。電極３２はＰＳＧ等からなる第３層
間絶縁膜３５により被覆されている。第３層間絶縁膜３
５の上には遮光性を有するＴｉ等からなる金属膜３３が
パタニング形成されている。この遮光機能を有する金属
膜はＳｉＯ₂ 等からなるパシベーション膜３６により被
覆されている。その上にはＩＴＯ等からなる画素電極３
４がパタニング形成されている。画素電極３４は金属膜
３３、電極３２を介して薄膜トランジスタ２５のドレイ
ン領域Ｄに電気接続している。

【００２２】図９は、図８に示した表示パネルの変形例
を表わしている。基本的には同一の構造を有しており、
対応する部分には対応する参照番号を付して理解を容易
にしている。異なる点は、第３層間絶縁膜３５が除かれ
ており、金属膜３３と電極３２が直接接触している事で
ある。なお、薄膜トランジスタ２５のソース領域側に接
続した電極３２は信号電極である。

【００２３】

【発明の効果】以上説明した様に、本発明によればボト
ムゲート型薄膜トランジスタの半導体薄膜に直接接触す
る層間絶縁膜の不純物含有濃度及び局在準位密度を１×
１０¹⁸／cm³ 以下に抑制している。これにより、薄膜ト
ランジスタの動作特性を長期的に安定化でき信頼性が改
善される。薄膜トランジスタの閾値電圧変動が低減化
し、オン電流及びオフ電流の変動も低減される。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置を示す模式的な
断面図である。

【図２】本発明にかかる薄膜半導体装置に形成される薄
膜トランジスタの動作特性を示すグラフである。

【図３】従来の薄膜トランジスタの動作特性を示すグラ
フである。

【図４】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。

【図５】同じく製造方法を示す工程図である。

【図６】同じく製造方法を示す工程図である。

【図７】同じく製造方法を示す工程図である。

【図８】本発明にかかる薄膜半導体装置を駆動基板とし
て組み立てたアクティブマトリクス型液晶表示パネルの
一例を示す断面図である。

【図９】図８に示した半導体装置の変形例を示す断面図
である。

【図１０】従来の薄膜半導体装置を示す断面図である。

【図１１】薄膜半導体装置の製造に用いるイオンドーピ
ング装置を示す模式図である。

【図１２】薄膜半導体装置に形成される層間絶縁膜の内
部構造を示す模式図である。

【図１３】従来の薄膜半導体装置の層間絶縁膜に現われ
る電荷の偏りを示す模式図である。

【図１４】同じく電荷の偏りを表わす模式図である。

【図１５】同じく電荷の偏りを表わす模式図である。

【符号の説明】

１ 絶縁基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ 薄膜トランジスタ ６ 第１層間絶縁膜 ７ 第２層間絶縁膜 ８ 電極 ９ 電極

Claims (11)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上にパタニング形成されたゲー
   ト電極と、該ゲート電極を被覆するゲート絶縁膜と、該
   ゲート絶縁膜の上に形成されボトムゲート型薄膜トラン
   ジスタのチャネル領域及びソース／ドレイン領域を構成
   する半導体薄膜と、該半導体薄膜を直接被覆する層間絶
   縁膜と、その上方に位置してソース／ドレイン領域と接
   続する電極とを備えた薄膜半導体装置であって、 前記層間絶縁膜は可動電荷及び固定電荷の発生原因とな
   る不純物の含有濃度が１×１０¹⁸／cm³ 以下に制御され
   ている事を特徴とする薄膜半導体装置。
2. 【請求項２】 前記層間絶縁膜は、該半導体薄膜にイオ
   ンドーピングでソース／ドレイン領域を形成した後成膜
   されたものである事を特徴とする請求項１記載の薄膜半
   導体装置。
3. 【請求項３】 前記層間絶縁膜は少なくともチャネル領
   域に重なる部分を有しその不純物の含有濃度が１×１０
   ¹⁸／cm³ 以下に制御されている事を特徴とする請求項１
   記載の薄膜半導体装置。
4. 【請求項４】 前記層間絶縁膜は少なくともソース／ド
   レイン領域に重なる部分を有しその不純物の含有濃度が
   １×１０¹⁸／cm³ 以下に制御されている事を特徴とする
   請求項１記載の薄膜半導体装置。
5. 【請求項５】 前記層間絶縁膜は、少なくともＣ，Ｎ，
   Ｆｅ，Ｃｒ，Ｎｉ，Ａｌ，Ｃｌ，Ｍｏ，Ｔａ，Ｗ，Ｐ，
   Ｂ，Ａｓ，Ｎａ，Ｋ及びＬｉを含む不純物の含有濃度が
   １×１０¹⁸／cm³ 以下に制御されている事を特徴とする
   請求項１記載の薄膜半導体装置。
6. 【請求項６】 前記電極は、ソース／ドレイン領域のソ
   ース側に接続した信号電極と、ドレイン側に接続した画
   素電極とを含む事を特徴とする請求項１記載の薄膜半導
   体装置。
7. 【請求項７】 絶縁基板上にパタニング形成されたゲー
   ト電極と、該ゲート電極を被覆するゲート絶縁膜と、該
   ゲート絶縁膜の上に形成されボトムゲート型薄膜トラン
   ジスタのチャネル領域及びソース／ドレイン領域を構成
   する半導体薄膜と、該半導体薄膜を直接被覆する層間絶
   縁膜と、その上方に位置してソース／ドレイン領域と接
   続する電極とを備えた薄膜半導体装置であって、 前記層間絶縁膜は固定電荷の発生原因となる局在準位の
   密度が１×１０¹⁸／cm³ 以下に制御されている事を特徴
   とする薄膜半導体装置。
8. 【請求項８】 前記層間絶縁膜は低圧化学気相成長によ
   り３４０℃〜４００℃の温度で成膜されたＳｉＯ₂ であ
   る事を特徴とする請求項７記載の薄膜半導体装置。
9. 【請求項９】 前記層間絶縁膜は少なくともチャネル領
   域に重なる部分を有しその局在準位の密度が１×１０¹⁸
   ／cm³ 以下に制御されている事を特徴とする請求項７記
   載の薄膜半導体装置。
10. 【請求項１０】 前記層間絶縁膜は少なくともソース／
    ドレイン領域に重なる部分を有しその局在準位の密度が
    １×１０¹⁸／cm³ 以下に制御されている事を特徴とする
    請求項７記載の薄膜半導体装置。
11. 【請求項１１】 前記電極は、ソース／ドレイン領域の
    ソース側に接続した信号電極と、ドレイン側に接続した
    画素電極とを含む事を特徴とする請求項７記載の薄膜半
    導体装置。