JP2006113571A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006113571A JP2006113571A JP2005268910A JP2005268910A JP2006113571A JP 2006113571 A JP2006113571 A JP 2006113571A JP 2005268910 A JP2005268910 A JP 2005268910A JP 2005268910 A JP2005268910 A JP 2005268910A JP 2006113571 A JP2006113571 A JP 2006113571A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- electrode
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 276
- 239000000758 substrate Substances 0.000 claims description 105
- 239000010409 thin film Substances 0.000 claims description 32
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 239000010936 titanium Substances 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 238000009751 slip forming Methods 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims 1
- 239000011159 matrix material Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 285
- 238000000034 method Methods 0.000 description 54
- 238000005530 etching Methods 0.000 description 53
- 239000011229 interlayer Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 26
- 150000002894 organic compounds Chemical class 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000007789 sealing Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000003566 sealing material Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 239000003870 refractory metal Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 238000005192 partition Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000002274 desiccant Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 4
- 229910004261 CaF 2 Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000012788 optical film Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001699 photocatalysis Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 229910016036 BaF 2 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- -1 MgAg Inorganic materials 0.000 description 1
- 229910017911 MgIn Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229940125846 compound 25 Drugs 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 125000005561 phenanthryl group Chemical group 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】 本発明は、上層と、上層よりも広い幅を有する下層とからなる２層構造とする。ＴｉまたはＭｏからなる第１導電層を設け、その上に電気抵抗値の低いアルミニウム単体（純アルミニウム）からなる第２導電層を設ける。上層の端面から突出させた下層部分と、ＩＴＯとを接合させる。
【選択図】 図１
【解決手段】 本発明は、上層と、上層よりも広い幅を有する下層とからなる２層構造とする。ＴｉまたはＭｏからなる第１導電層を設け、その上に電気抵抗値の低いアルミニウム単体（純アルミニウム）からなる第２導電層を設ける。上層の端面から突出させた下層部分と、ＩＴＯとを接合させる。
【選択図】 図１
Description
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
従来、ＴＦＴ駆動によるアクティブマトリクス型の液晶表示装置においては、基板上に多数の走査線およびデータ線が縦横に設けられ、これらの配線の交点に対応して多数のＴＦＴが設けられている。各ＴＦＴは、走査線にゲート配線が電気的に接続され、データ線にソース電極が電気的に接続され、画素電極にドレイン電極が電気的に接続される。
透過型の液晶表示装置において、画素電極には光透過性と導電性を兼ね備えたＩＴＯが一般的に用いられている。この画素電極と、データ線や走査線などの金属配線とは、絶縁材料の層によって絶縁されており、この絶縁膜の特定の位置に形成されたコンタクトホールを介して画素電極と金属配線とが接している。
また、ディスプレイ表示面積が大きくなるほど、配線の抵抗による信号の遅延が問題になってくる。従って配線や電極については、大きく形状を変えるか、電気抵抗値の低い材料、たとえばアルミニウムを用いる必要がある。
配線や電極の材料として用いられるアルミニウムと画素電極の材料として用いられるＩＴＯが接すると、接合界面で電蝕とよばれる反応が生じる。または、アルミニウムとＩＴＯが接すると、アルミニウム表面が酸化し電気的に導通しなくなるといった問題が生じる。
そこで、このような相性の悪い２つの膜からなる配線や電極等を接続する際に、アルミニウム配線（または電極）とＩＴＯとの間に高融点金属膜（チタン膜など）または高融点金属化合物膜（窒化チタン膜など）などを設けて、ＩＴＯとの電触腐食を防ぐ技術も提案されている。
また、本出願人は、薄膜トランジスタのドレインと画素電極であるＩＴＯとの接続をチタン膜、アルミニウム膜、チタン膜の積層膜で構成することを特許文献１、特許文献２、および特許文献３に記載している。
また、本出願人らは、薄膜トランジスタのドレインと画素電極であるＩＴＯとの接続をチタン膜、アルミニウム膜の積層膜で構成することを特許文献４に記載し、窒化チタン膜、アルミニウム膜の積層膜で構成することを特許文献５に記載している。
また、本出願人は、薄膜トランジスタのゲート電極として、ＧＯＬＤ構造を形成するために、幅の異なる２層からなるゲート電極を形成することを特許文献６に記載している。
特開平９−４５９２７号公報
特開平１０−３２２０２号公報
特開平６−２３２１２９号公報
特開２００４−６９７４
特開平８−３３０６００号公報
特開２００１−２８１７０４
しかしながら、アルミニウム配線（または電極）とＩＴＯとの間にチタン膜や窒化チタン膜を積層すると、配線抵抗が高くなってしまい、特に画面サイズが大面積化すると消費電力の増大を引き起こす。配線抵抗は、配線となる金属膜の断面積を大きくすることにより低減することが可能であるが、膜厚を厚くして断面積を増大させた場合には基板表面と厚膜配線表面との間に段差が生じ、液晶の配向不良の原因となる。
また、ＴＦＴ駆動によるアクティブマトリクス型の発光装置においても、発光素子の陽極（または陰極）として透明導電膜を用いる場合がある。同様に、透明導電膜からなる陽極は、各種配線と絶縁するための層間絶縁膜上に形成される。従って、陽極としてＩＴＯを用い、ＴＦＴの電極（アルミニウム）とを接続させる際、上述の電触腐食が同様に生じる。
本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
また、配線材料としてアルミニウムを用いてＴＦＴを作製した場合、熱処理によってヒロックやウィスカー等の突起物の形成や、アルミニウム原子のチャネル形成領域への拡散により、ＴＦＴの動作不良やＴＦＴ特性の低下を引き起こしていた。そこで、従来ではアルミニウムに他の元素（Ｓｉなど）を含有させたアルミニウム合金膜として、ヒロックなどの発生を抑制している。しかし、アルミニウム合金膜としても、接合界面においてアルミニウムが酸化し、ＩＴＯ膜が還元することによる接合抵抗は変化してしまう問題は残る。
加えて、本発明は、アクティブマトリクス型の表示装置において、配線材料としてアルミニウムを用いてもアルミニウム原子のチャネル形成領域への拡散を防止し、且つ、良好なオーミック接合を可能とすることを課題とする。
本発明は、下層を高融点金属（Ｔｉ、Ｍｏなど）、または窒化高融点金属（ＴｉＮなど）からなる第１導電層とし、上層をアルミニウム単体またはアルミニウムを含む合金からなる第２導電層とする２層構造の電極（または配線）とする。そして、２層構造の電極（または配線）の断面形状は、第１導電層の幅（Ｗ１）が第２の導電層の幅（Ｗ２）よりも広い断面形状とする。即ち、下層（第１導電層）の端部が上層（第２導電層）の端部よりも外側にある構造を作製した後、２層構造の電極（または配線）に接して覆う形で透明導電膜を形成する。
本発明は、この２層からなる電極（または配線）のうち、第２の導電層と重ならずに露呈している第１導電層と透明導電膜（代表的にはＩＴＯ）とを接続させることで上述した課題を解決することを特徴としている。
本明細書で開示する発明の構成は、図１（Ａ）或いは図２（Ａ）にその一例を示すように、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、前記第１導電層は、前記第２導電層より広い幅（Ｗ１、或いはＷ３）を有し、前記第１導電層において前記第２導電層の端部から延在している部分に接する透明導電膜を有していることを特徴とする半導体装置である。
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、前記第１導電層は、前記第２導電層より広い幅（Ｗ１、或いはＷ３）を有し、前記第１導電層において前記第２導電層の端部から延在している部分に接する透明導電膜を有していることを特徴とする半導体装置である。
また、他の発明の構成は、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、前記第１導電層は、前記第２導電層の端部から突出している部分を有し、前記第１導電層において前記第２導電層の端部から突出している部分に接する透明導電膜を有していることを特徴とする半導体装置である。
また、他の発明の構成は、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、前記第１導電層の側面部は、図１（Ａ）に示すように、前記第２導電層の側面部におけるテーパー角より小さいテーパ角を有しており、前記第１導電層の側面部に接する透明導電膜を有していることを特徴とする半導体装置である。
また、他の発明の構成は、図３にその一例を示すように、絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線と、前記電極または配線の一部上に平坦化絶縁膜と、前記平坦化絶縁膜上に透明導電膜とを有し、前記平坦化絶縁膜に設けられたコンタクトホールを介して、前記電極または配線と前記透明導電膜とが接し、且つ、前記コンタクトホール内に、前記電極または配線の端部が位置していることを特徴とする半導体装置である。
また、上記各構成において、前記第２導電層の表面は酸化膜で覆われていることを特徴の一つとしている。
また、上記各構造を実現するための作製方法も本発明の一つであり、複数回のエッチングを用いた以下に示す方法によって、下層（第１導電層）の端部が上層（第２導電層）の端部よりも外側にある構造を実現する。
第１の方法としては、２層からなる金属積層膜上にマスクを形成した後に、第1のドライエッチング処理によって幅Ｗ１を有し、且つ、端部をテーパー状にした金属積層膜パターンを形成する。その後、第２のドライエッチング処理によって上層のアルミニウムを含む材料のみを異方性エッチングして上層の幅を狭めて下層の幅（Ｗ１）よりも狭い幅（Ｗ２）とする。この結果、上層と重ならない下層が部分的に露出した電極（または配線）が形成される。
また、第２の方法としては、２層からなる金属積層膜上にマスクを形成した後に、エッチャント液により上層のアルミニウムを含む材料のみをマスクパターンにしたがって除去する。その際、エッチングの回り込みによって上層の端部はマスク端部よりも奥に後退している。その後、ドライエッチング処理によってマスクに覆われていない部分の下層のみを除去する。この結果、上層と重ならない下層が部分的に露出した電極（または配線）が形成される。
また、第３の方法としては、２層からなる金属積層膜上にマスクを形成した後に、ドライエッチング処理によって、金属積層膜パターンを形成する。その後、エッチャント液により上層のアルミニウムを含む材料のみをマスクパターンにしたがって加工して上層の幅を細らせる。その際、エッチングの回り込みによって上層の端部はマスク端部よりも奥に後退している。この結果、上層と重ならない下層が部分的に露出した電極（または配線）が形成される。
また、第４の方法としては、２層からなる金属積層膜上に第１のマスクを形成した後に、ドライエッチング処理またはウェットエッチング処理によって金属積層パターンを形成する。その後、第１のマスクを除去した後に、第２のマスクを形成し、金属積層膜パターンを第２のマスクパターンにしたがって加工する。この際、第2のマスクパターンは、第1のマスクパターンに対して細くしている。この結果、上層と重ならない下層が部分的に露出した電極（または配線）が形成される。
上述したいずれの方法も、フォトマスクを用い、プラズマ装置を用いたドライエッチング、またはエッチャント液によるウェットエッチングで配線または電極のパターン形成を行う。
そして、上述した方法で得られた電極（または配線）に接して覆うように透明導電膜を形成する。この結果、電極（または配線）の下層と透明導電膜とが接触し、主としてこの部分で電気的に導通する。
従来においても下層の端面で透明導電膜と接する構造も開示されているが、従来の構造は主として最上層の上面で透明導電膜と電気的に導通させている。本発明は、下層で透明導電膜と導通させるため、意図的に上層よりもテーパー角の小さいテーパー部、または上層端面から突出した部分を設けて下層と透明導電膜との接触面積を確保して確実にコンタクトさせるものである。
また、本発明においては、アルミニウムを含む材料からなる上層と透明導電膜との間には薄い酸化膜が形成されるため、上層と透明導電膜は直接導通しておらず、下層を介して電気的に導通が行われている。この点でも大きく従来の構造と異なっている。
なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の成膜装置および成膜方法により作製される発光装置は、どちらの発光を用いた場合にも適用可能である。
また、本明細書中において、第１の電極とは、発光素子の陽極、或いは陰極となる電極を指している。発光素子は、第１の電極と、該第１の電極上に有機化合物を含む層と、該有機化合物を含む層上に第２の電極とを有する構成となっており、形成順序において先に基板に形成する電極を第１の電極と呼んでいる。
また、第１の電極の配置としてはストライプ配列、デルタ配列、モザイク配列などを挙げることができる。
なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばFPC（Flexible printed circuit）もしくはTAB（Tape Automated Bonding）テープもしくはTCP（Tape Carrier Package）が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG（Chip On Glass）方式によりIC（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
また、本発明の発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設けてもよい。
また、アクティブマトリクス型とする場合、第１の電極に接続するＴＦＴを複数設けるが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型ＴＦＴや、ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
また、発光素子と電気的に接続するＴＦＴはｐチャネル型ＴＦＴであっても、ｎチャネル型ＴＦＴであってもよい。ｐチャネル型ＴＦＴと接続させる場合は、陽極と接続させ、陽極上に正孔注入層、正孔輸送層、発光層、電子輸送層と順次積層した後、陰極を形成すればよい。また、ｎチャネル型ＴＦＴと接続させる場合は、陰極と接続させ、陰極上に電子輸送層、発光層、正孔輸送層、正孔注入層と順次積層した後、陽極を形成すればよい。
また、ＴＦＴのチャネル形成領域としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにＴＦＴのチャネル形成領域として、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることができる。
また、本明細書中において、画素電極とは、ＴＦＴと接続される電極であり、且つ、対向基板に設けられる対向電極と対となす電極を指している。また、液晶素子は、画素電極と、対向電極と、これらの電極に挟まれた液晶層とを指している。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
本発明により、電極（または配線）と画素電極との接触抵抗を増大させることなく、従来必要とされていた配線の上層として高融点金属を含む層を設ける工程を省略できる。これにより製造上のコスト低減と時間短縮の効果がある。
本発明の実施形態について、以下に説明する。
（実施の形態１）
ここでは、アクティブマトリクス型の発光装置の例に本発明を説明することとする。
ここでは、アクティブマトリクス型の発光装置の例に本発明を説明することとする。
図１（Ａ）は、発光装置の画素部における一部を拡大した断面図である。以下に図１（Ａ）に示した発光素子を有する半導体装置の作製工程を示す。
まず、基板１０上に下地絶縁膜１１を形成する。基板１０側を表示面として発光を取り出す場合、基板１０としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板１０側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ここでは基板１０としてガラス基板を用いる。なお、ガラス基板の屈折率は１．５５前後である。
下地絶縁膜１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として２層構造を用いた例を示すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、レジストマスクを除去した後、半導体層を覆うゲート絶縁膜１２を形成する。ゲート絶縁膜１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜２００ｎｍとする。
次いで、ゲート絶縁膜１２上に膜厚１００〜６００ｎｍの導電膜を形成する。ここでは、スパッタ法を用い、ＴａＮ膜とＷ膜との積層からなる導電膜を形成する。なお、ここでは導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
次いで、第２のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層１４ａ、１４ｂを得る。なお、導電層１４ａ、１４ｂはＴＦＴのゲート電極となる。
次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を低濃度にドープするための第１のドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第１のドーピング工程によって絶縁膜を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のＴＦＴを用いて駆動させるが、ｐチャネル型ＴＦＴのみで駆動させる場合には、上記ドーピング工程は特に必要ない。
次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスクを新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によってゲート絶縁膜１２を介してスルードープを行い、ｐ型の高濃度不純物領域１７、１８を形成する。
次いで、第５のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０13〜５×１０15/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第３のドーピング工程によってゲート絶縁膜１２を介してスルードープを行い、ｎ型の高濃度不純物領域を形成する。
この後、レジストマスクを除去し、水素を含む第１の層間絶縁膜１３を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む第１の層間絶縁膜１３は、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮＯ膜）を用いる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域１９におけるニッケルの低減を行うゲッタリングをも行うことができる。
次いで、層間絶縁膜の２層目となる平坦化絶縁膜１６を形成する。平坦化絶縁膜１６としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。
次いで、第６のマスクを用いてエッチングを行い、平坦化絶縁膜１６にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。ここでは、第１の層間絶縁膜１３と選択比が取れる条件でエッチング（ウェットエッチングまたはドライエッチング）を行う。用いるエッチング用ガスに限定はないが、ここではＣＦ4、Ｏ2、Ｈｅ、Ａｒとを用いることが適している。ＣＦ4の流量を３８０ｓｃｃｍ、Ｏ2の流量を２９０ｓｃｃｍ、Ｈｅの流量を５００ｓｃｃｍ、Ａｒの流量を５００ｓｃｃｍ、ＲＦパワーを３０００Ｗ、圧力を２５Ｐａとし、ドライエッチングを行う。なお、第１の層間絶縁膜１３上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。１回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。ここでは、さらにＣＦ4、Ｏ2、Ｈｅを用いて、ＣＦ4の流量を５５０ｓｃｃｍ、Ｏ2の流量を４５０ｓｃｃｍ、Ｈｅの流量を３５０ｓｃｃｍ、ＲＦパワーを３０００Ｗ、圧力を２５Ｐａとする２回目のドライエッチングを行ってテーパー形状とする。平坦化絶縁膜の端部におけるテーパー角θは、３０°を越え７５°未満とすることが望ましい。
次いで、第６のマスクをそのままマスクとしてエッチングを行い、露呈しているゲート絶縁膜１２、および第１の層間絶縁膜１３を選択的に除去する。エッチング用ガスにＣＨＦ3とＡｒを用いてゲート絶縁膜１２、および第１の層間絶縁膜１３のエッチング処理を行う。なお、半導体層上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
次いで、第６のマスクを除去し、コンタクトホールで半導体層と接する２層構造からなる導電膜を形成する。下層となる第１導電層２２ａは、高融点金属（Ｔｉ、Ｍｏなど）または高融点金属化合物（ＴｉＮなど）を用い、２０ｎｍ〜２００ｎｍの膜厚範囲とする。下層となる第１導電層２２ａは、シリコンとアルミニウムの相互拡散を防止する効果を有している。
また、上層となる第２導電層２２ｂは、配線の電気抵抗値を低くするため、低抵抗金属（代表的にはＡｌ）を用い、０．１μｍ〜２μｍの膜厚範囲とする。なお、各層の表面を酸化させないように、これら２層を同じスパッタ装置で連続して形成することが好ましい。
次いで、第７のマスクを用いて第１のエッチングを行う。第１のエッチングでは、上層が幅Ｗ１となるようにパターニングする。第１のエッチングは、ドライエッチング法またはウェットエッチング法を用いる。
次いで、レジストマスクを残したまま、第２のエッチングを行い、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いてレジストマスクを後退させながら第２導電層をエッチングして幅Ｗ２とする。第２のエッチングの際、第１導電層も僅かに除去されてテーパー部が形成される。ＩＣＰエッチング法を用いれば、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
また、ＩＣＰエッチング法を用いてテーパー形状を形成する場合、電極の両側に均等に突出部が形成される。なお、第２のエッチング条件によっては、第１の導電層がエッチングされて露呈した領域の平坦化絶縁膜１６も僅かにエッチングされることがある。
次いで、上記２層構造を有する配線または電極に接して透明導電膜を形成する。透明導電膜と第１導電層２２ａとを直接接して形成し、良好なオーミック接合を得ることができる。そして、第８のマスクを用いてエッチングを行い、第１の電極２３Ｒ、２３Ｇ、即ち、有機発光素子の陽極（或いは陰極）を形成する。
第１の電極の材料として、ＩＴＯ（酸化インジウムスズ）、またはＩＴＳＯ（ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含む酸化インジウムスズ）を用いる。ＩＴＳＯの他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透光性酸化物導電膜（ＩＺＯ）などの透明導電膜を用いても良い。また、酸化珪素を含むＡＴＯ（アンチモン・チン・オキサイド）の透明導電膜を用いても良い。
なお、第１の電極２３Ｒ、２３ＧとしてＩＴＯを用いる場合は、電気抵抗値を下げるために結晶化させるベークを行う。対して、ＩＴＳＯやＩＺＯは、ベークを行ってもＩＴＯのように結晶化せず、アモルファス状態のままである。
上述した方法で得られる２層の電極とＩＴＳＯとの接触抵抗と、比較例における接触抵抗とを比べるため、以下に示す実験を行った。
ガラス基板上に絶縁層として酸化珪素膜を形成し、チタン層（厚さ１００ｎｍ）の上に純アルミニウム層（厚さ７００ｎｍ、抵抗率４μΩｃｍ）を連続でスパッタ法により成膜し、２層構造の金属層とした後、フォトリソグラフィーにより電極パターンのレジストマスクを形成し、以下の３つの方法で２層構造の金属層をエッチングして２つのサンプルを形成する。
サンプル１（比較例）として、２層構造の金属層に対して一回のＩＣＰ装置を用いたプラズマエッチングのみで金属層の２層両方をエッチングした。この結果、形成された電極端面は垂直に近い約８０°のテーパー角となった。その後、透明電極となるＩＴＳＯ膜をスパッタ法により形成し、フォトリソグラフィーを用いてパターン形成を行った。
サンプル２（本発明）として、２層構造の金属層に対してＩＣＰ装置を用いた２段階のプラズマエッチングを行い、下層のチタン層が突出した形状を得た。具体的には、第１のエッチングでエッチング後の電極端面が６０°程度のテーパー角になるようにエッチングし、第１のエッチング条件とは異なる第２のエッチングで上層のアルミニウム層を選択的に、端面がほぼ垂直になる条件でエッチングした。
第１のエッチングにおける第１条件は、エッチング用ガスにＢＣｌ3とＣｌ2とを用い、それぞれのガス流量比を６０（ｓｃｃｍ）、２０（ｓｃｃｍ）とし、１．９Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを１００秒行った。なお、基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。次に第２条件として、ガス及び流量比を第１条件と同じにしたまま、圧力を１．２Ｐａとし、コイル型の電極に６００ＷのＲＦ電力を、基板側に２５０ＷのＲＦ電力をそれぞれ投入し、プラズマを生成してエッチングを１６０秒行った。
そして、第２のエッチングにおける条件は、エッチング用ガスにＢＣｌ3とＣｌ2とを用い、それぞれのガス流量比を４０（ｓｃｃｍ）、４０（ｓｃｃｍ）とし、３．５Ｐａの圧力でコイル型の電極に２００ＷのＲＦ電力を、基板側に５０ＷのＲＦ電力をそれぞれ投入し、プラズマを生成してエッチングを６０秒行った。
なお、エッチング後のＳＥＭ（走査型電子顕微鏡）写真として図４（Ａ）に斜視図、図４（Ｂ）に断面図、図４（Ｃ）に断面模式図を示す。また、突出した部分の長さは０．２２μｍであった。即ち、上層の端部から下層の端部まで０．２２μｍ離れており、下層の幅Ｗ１は上層の幅Ｗ２よりも０．４４μｍ広くなっている。その後、透明電極となるＩＴＳＯ膜をスパッタ法により形成し、フォトリソグラフィーを用いてパターン形成を行った。
なお、上記各２つのサンプルについて、電気抵抗測定のためのＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ：測定用単体素子）パターンをそれぞれ２通り作成した。
１つは、金属層とＩＴＳＯ層が直列接続になるよう交互に配置されたコンタクトチェーンと呼ばれる第１のＴＥＧ（上面レイアウト図を図５（Ａ）、コンタクト部の拡大した測長値の関係を図６（Ｂ）に示す）であり、配線とＩＴＯと両者の接触界面の３つの抵抗要素が直列接続されたものである。
もう一つは、ケルビン測定を行うために金属層とＩＴＳＯ層が十字形に重ねて配置された第２のＴＥＧ（上面レイアウト図を図６（Ａ）、コンタクト部の拡大した測長値の関係を図６（Ｂ）に示す）とである。
次に、上記２つのサンプルを用い、第１のＴＥＧについて電気抵抗測定を行ったところ、サンプル１（比較例）と比べて、サンプル２（本発明）は、１Ｖでの抵抗値（コンタクト１個当たり）が７７％減少している。
また、図７に第１のＴＥＧについての電気抵抗測定を行った結果を示す。なお、ＩＴＳＯの抵抗率は４０００μΩｃｍとして算出している。
また、上記２つのサンプルを用い、第２のＴＥＧについて電気抵抗測定を行ったところ、サンプル１（比較例）よりもサンプル２（本発明）の接触抵抗値が小さかった。図８に第２のＴＥＧについての電気抵抗測定を行った結果を示す。
以上の実験から、下層（チタン層）を突出させた２層構造の電極とすることで、ＩＴＳＯとの接触抵抗を低減できることが示された。
また、下層（チタン層）に代えてモリブデン層（膜厚１００ｎｍ）を用い、同様にして第１のＴＥＧについての電気抵抗測定を行った結果を図１５に示す。なお、ＩＴＳＯの抵抗率は４０００μΩｃｍとして算出している。図１５において、下層のモリブデン層の端面がほぼ垂直になる条件でエッチングした比較用のサンプルを実線で示している。また、図１５において、下層のモリブデン層が突出し、且つ、端面が６０°程度のテーパー角としたサンプルを×印として示している。図１５からも、下層（モリブデン層）を突出させた２層構造の電極とすることで、ＩＴＳＯとの接触抵抗を低減できることが示された。
また、下層の膜厚の条件を１００ｎｍ、２００ｎｍ、３００ｎｍと振って、同様に電気抵抗測定を行ったところ、下層の膜厚が厚ければ厚いほど接触抵抗値が低減された。
また、図１（Ｂ）に透明導電膜からなる第１の電極とＴｉからなる下層とが接している部分の拡大断面図を示す。図１（Ｂ）に示すように上層となる第２導電層２２ｂの表面には酸化アルミニウム膜３４が薄く形成されており、透明導電膜からなる第１の電極は下層のみと電気的に接合している。図１（Ｂ）では下層２２ａの端部におけるテーパー角αが、上層となる第２導電層２２ｂの端部におけるテーパー角βよりも小さい例を示している。なお、下層となる第１導電層２２ａの端部におけるテーパー角αが小さければ小さいほど、第１の電極と第１導電層の接触面積は増加する。
次いで、第８のマスクを用いて第１の電極２３Ｒ、２３Ｇの端部を覆う絶縁物２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物２９としては、塗布法により得られる有機樹脂膜、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
次いで、有機化合物を含む層２４Ｒ、２４Ｇを、蒸着法または塗布法を用いて積層形成する。なお、信頼性を向上させるため、有機化合物を含む層２４Ｒ、２４Ｇの形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。有機化合物を含む層２４Ｒ、２４Ｇの形成に蒸着法を用い、真空度が５×１０-3Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０-4〜１０-6Ｔｏｒｒまで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。
なお、フルカラー化するために、発光色（Ｒ、Ｇ、Ｂ）ごとにマスクのアライメントを行う。
有機化合物を含む層２４Ｒ、２４Ｇは積層であり、第１の電極上に正孔注入層、正孔輸送層、発光層、電子輸送層と順次形成する。例えば、有機化合物を含む層２４Ｒのうち、発光層としてＤＣＭが添加されたＡｌｑ3を４０［ｎｍ］成膜する。また、有機化合物を含む層２４Ｇのうち、発光層としてＤＭＱＤが添加されたＡｌｑ3を４０［ｎｍ］成膜する。また、ここでは図示していないが青色の青色の発光層としてＣＢＰ（４，４'−ビス（Ｎ−カルバゾリル）−ビフェニル）が添加されたＰＰＤ（４，４'−ビス（Ｎ−（９−フェナントリル）−Ｎ−フェニルアミノ）ビフェニル）を３０ｎｍ、ブロッキング層としてＳＡｌｑ（ビス（２−メチル−８−キノリノラト）（トリフェニルシラノラト）アルミニウム）を１０［ｎｍ］成膜する。
次いで、第２の電極２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。第２の電極２５の材料としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどの合金、ＣａＦ2、ＣａＮ、または周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いればよい。
また、第２の電極２５を形成する前に陰極バッファ層としてＣａＦ2、ＭｇＦ2、またはＢａＦ2からなる透光性を有する層（膜厚１ｎｍ〜５ｎｍ）を形成してもよい。
また、第２の電極２５を保護する保護層を形成してもよい。
次いで、封止基板３３をシール材（図示しない）で貼り合わせて発光素子を封止する。なお、一対の基板およびシール材で囲まれた領域２７には乾燥した不活性気体、或いは透明な充填材を充填する。不活性気体としては希ガスまたは窒素を用いることができ、乾燥させるための乾燥剤を封止基板３３に配置する。また、充填材としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。なお、充填材を一対の基板間に充填すると、全体の透過率を向上させることができる。
第１の電極を透明材料、第２の電極を金属材料とすれば、基板１０を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第１の電極を金属材料、第２の電極を透明材料とすれば、封止基板３３を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第１の電極および第２の電極を透明材料とすれば、基板１０と封止基板３３の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。
また、基板１０を通過させて光を取り出す際、発光層から放出される発光が通過する層、即ち、第１の電極、１層目の層間絶縁膜１３、２層目の層間絶縁膜１６、ゲート絶縁膜１２、下地絶縁膜１１には全て酸化珪素（約１．４６前後）が含まれているため、それぞれの屈折率の差が小さくなって光の取り出し効率が向上する。即ち、屈折率の異なる材料層間での迷光を抑えることができる。
（実施の形態２）
ここでは、実施の形態１とは２層構造の電極の形状が異なる例を図２（Ａ）および図２（Ｂ）を用いて以下に説明する。
ここでは、実施の形態１とは２層構造の電極の形状が異なる例を図２（Ａ）および図２（Ｂ）を用いて以下に説明する。
なお、第１導電層２２２ａ及び第２導電層２２２ｂからなる電極を形成する工程以外の工程は、実施の形態１と同一であるので、ここでは詳細な説明は省略する。従って、図２（Ａ）及び図２（Ｂ）において、図１（Ａ）と同じ箇所の部分には同じ符号を用いている。
実施の形態１に従って、コンタクトホールで半導体層と接する２層構造からなる導電膜を形成する。下層となる第１導電層２２２ａは、高融点金属（Ｔｉ、Ｍｏなど）または高融点金属化合物（ＴｉＮなど）を用い、２０ｎｍ〜２００ｎｍの膜厚範囲とする。下層となる第１導電層２２２ａは、シリコンとアルミニウムの相互拡散を防止する効果を有している。
また、上層となる第２導電層２２２ｂは、配線の電気抵抗値を低くするため、低抵抗金属（代表的にはＡｌ）を用い、０．１μｍ〜２μｍの膜厚範囲とする。なお、各層の表面を酸化させないように、これら２層を同じスパッタ装置で連続して形成することが好ましい。
次いで、第７のマスクを用いて第１のエッチングを行う。第１のエッチングでは、上層が幅Ｗ４となるようにパターニングする。第１のエッチングは、ドライエッチング法またはウェットエッチング法を用いる。
次いで、第８のマスクを用いて第２のエッチングを行う。第２のエッチングでは、下層が幅Ｗ３となるようにパターニングする。第２のエッチングは、ドライエッチング法またはウェットエッチング法を用いる。
上記２回のエッチングによって、上層の幅Ｗ４は第７のマスクによって決定され、下層の幅Ｗ３は第８のマスクによって決定される。
次いで、実施の形態１と同様にして、上記２層構造を有する配線または電極に接して透明導電膜を形成する。透明導電膜と第１導電層２２２ａとを直接接して形成し、良好なオーミック接合を得ることができる。そして、第９のマスクを用いてエッチングを行い、第１の電極２３Ｒ、２３Ｇ、即ち、有機発光素子の陽極（或いは陰極）を形成する。
以降の工程は、実施の形態１と同一であるので、ここでは詳細な説明は省略する。
ここでは、突出した部分を形成するために２回のパターニングを行って図２（Ａ）に示す電極構造を得る例を示した。２回のパターニングを行う場合には、実施の形態１に示すように上層の両側に均等に突出部を形成するのではなく、後に形成する第１の電極と重なる部分だけに突出部を形成することもできる。即ち、２つのパターニングマスクを適宜設計することによって、第１の電極と下層の接触面積を制御することができる。
また、図２（Ｂ）に透明導電膜からなる第１の電極とＴｉからなる下層とが接している部分の拡大断面図を示す。図２（Ｂ）に示すように第２導電層２２２ｂの表面には酸化アルミニウム膜３４が薄く形成されており、透明導電膜からなる第１の電極は下層のみと電気的に接合している。図２（Ｂ）では下層となる第１導電層２２２ａの端部におけるテーパー角αが、第２導電層２２２ｂの端部におけるテーパー角βよりも大きい例を示している。なお、図２（Ｂ）に示すように、下層の上面部および端面と、第１の電極とが電気的に接続されているが、第１の電極が下層端面と接している面積よりも、第１の電極が下層上面と接している面積のほうが広い構造となっている。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
ここでは、透明導電膜と、２層構造の電極との間にもう一層の絶縁膜を設けた例を図３を用いて以下に説明する。
ここでは、透明導電膜と、２層構造の電極との間にもう一層の絶縁膜を設けた例を図３を用いて以下に説明する。
なお、第１導電層２２ａ、第２導電層２２ｂ、及び第３導電層２２ｃからなる電極を形成するまでの工程は、実施の形態１と同一であるのでここでは詳細な説明は省略する。また、図３において、図１（Ａ）と同一の箇所には同じ符号を用いる。
まず、実施の形態１に示した工程に従って、２層構造の電極２２ａ、２２ｂを形成する。次いで、層間絶縁膜の３層目となる平坦化絶縁膜３２０を形成する。平坦化絶縁膜３２０としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。ここでは３層目の平坦化絶縁膜３２０で平坦化を行うため、平坦化絶縁膜１６は特に平坦でなくともよく、例えば、ＰＣＶＤ法による無機絶縁膜を用いてもよい。
次いで、平坦化絶縁膜３２０を選択的にエッチングして、上層となる第２導電層２２ｂ及び平坦化絶縁膜１６に達するコンタクトホールを形成する。次いで、透明導電膜を成膜して、パターニングを行い、第１の電極３２３Ｒ、３２３Ｇを形成する。
次いで、実施の形態１に示した工程と同様にして第１の電極３２３Ｒ、３２３Ｇの端部を覆う絶縁物３２９を形成する。以降の工程は実施の形態１と同一であるのでここでは詳細な説明は省略することとする。
図３に示す構造とすることで、第１の電極面積を広くすることが可能となり、発光領域を広くすることができる。
また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本実施例では、フルカラーの発光装置の説明を図９を用いて説明する。図９はアクティブマトリクス型の発光装置の一部断面を示す図である。
下地絶縁膜１００２が設けられた第１の基板１００１上には、３つのＴＦＴ１００３Ｒ、１００３Ｇ、１００３Ｂを設けている。これらのＴＦＴは、チャネル形成領域１０２０と、ソース領域またはドレイン領域１０２１、１０２２とを有し、ゲート絶縁膜１００５と、ゲート電極を有するｐチャネル型ＴＦＴである。また、ゲート電極は２層となっており、テーパー形状となっているゲート電極の下層１０２３ａと、ゲート電極の上層１０２３ｂとで構成されている。
また、層間絶縁膜１００６は、無機絶縁膜である。また、層間絶縁膜１００６を覆う平坦化絶縁膜１００７は、塗布法による平坦な層間絶縁膜である。
発光素子においては、第１の電極を平坦とすることが重要であり、平坦化絶縁膜１００７が平坦でない場合、平坦化絶縁膜１００７の表面凹凸の影響によって第１の電極も平坦とならない恐れがある。従って、平坦化絶縁膜１００７の平坦性は重要である。
また、ＴＦＴのドレイン配線、またはソース配線１０２４ａ、１０２４ｂは、２層構造としている。後に透明導電膜と接続させる部分において、ドレイン配線、またはソース配線の下層１０２４ａがドレイン配線、またはソース配線の上層１０２４ｂより広い幅を有している。この電極形状は、実施の形態２に従い、突出した部分を形成するために２回のパターニングを行って得る。ここでは、ドレイン配線、またはソース配線の下層１０２４ａには膜を用い、ドレイン配線、またはソース配線の上層１０２４ｂにはアルミニウム単体膜を用いた積層膜とする。ＴＦＴのドレイン配線、またはソース配線の上層１０２４ｂは、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。
また、実施の形態１に従って、下層の側面部が上層の側面部におけるテーパー角より小さいテーパ角としてもよい。
また、隔壁１００９は樹脂であり、異なる発光を示す有機化合物を含む層との仕切りの役目を果たしている。従って、隔壁１００９は、一つの画素、即ち、発光領域を囲むように格子形状としている。また、異なる発光を示す有機化合物を含む層が隔壁上で重なってもよいが、隣り合う画素の第１の電極とは重ならないようにする。
発光素子は、透明導電材料からなる第１の電極１００８と、有機化合物を含む層１０１５Ｒ、１０１５Ｇ、１０１５Ｂと、第２の電極１０１０とで構成されている。本実施例において、第１の電極１００８は、下層１０２４ａと接して導通させている。
また、第１の電極１００８及び第２の電極１０１０は仕事関数を考慮して材料を選択する必要がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とするとよい。また、駆動用ＴＦＴの極性がＮチャネル型である場合、第１の電極を陰極、第２の電極を陽極とすると好ましい。
また、有機化合物を含む層１０１５Ｒ、１０１５Ｇ、１０１５Ｂは、第１の電極（陽極）側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお、有機化合物を含む層は、積層構造以外に単層構造、又は混合構造をとることができる。フルカラーとするため、有機化合物を含む層１０１５Ｒ、１０１５Ｇ、１０１５Ｂは、それぞれ選択的に形成して、Ｒ、Ｇ、Ｂの３種類の画素を形成する。
また、水分や脱ガスによるダメージから発光素子を保護するため、第２の電極１０１０を覆う保護膜１０１１、１０１２を設けることが好ましい。保護膜１０１１、１０１２としては、ＰＣＶＤ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、スパッタ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）、金属酸化物膜（ＷＯ2、ＣａＦ2、Ａｌ2Ｏ3など）などを用いることが好ましい。
第１の基板１００１と第２の基板１０１６との間の間隔１０１４には、充填材料または不活性ガスを充填する。窒素などの不活性ガスを充填する場合は、乾燥させるための乾燥剤を間隔１０１４に設けることが好ましい。
また、発光素子の光は、第１の基板１００１を通過して取り出される。図９に示す構造は下方出射型の発光装置である。
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
また、本実施例は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
本実施例では、画素部と駆動回路と端子部とを同一基板上に形成し、両方の基板から光を取り出すことのできる発光装置の例を図１０に示す。
基板６１０上に下地絶縁膜を形成した後、各半導体層を形成する。次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、ｎチャネル型ＴＦＴ６３６を形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）をドープし、ｐチャネル型ＴＦＴ６３７を形成するため、半導体にｐ型を付与する不純物元素（代表的にはボロン）をドープしてソース領域およびドレイン領域、必要であればＬＤＤ領域を適宜形成する。次いで、ＰＣＶＤ法により得られる水素を含む窒化酸化珪素膜（ＳｉＮＯ膜）を形成した後、半導体層に添加された不純物元素の活性化および水素化を行う。
次いで、層間絶縁膜となる平坦化絶縁膜６１６を形成する。平坦化絶縁膜６１６としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。
次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。
次いで、平坦化絶縁膜６１６をマスクとしてエッチングを行い、露呈している水素を含むＳｉＮＯ膜またはゲート絶縁膜を選択的に除去する。
次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。ドレイン配線は、２層構造となっており、後に透明導電膜と接続させる部分において、下層が上層より広い幅を有している。本実施例では、実施の形態１の工程に従って、上層より下層が突出した部分を形成している。また、下層の側面部が上層の側面部におけるテーパー角より小さいテーパ角としている。
次いで、透明導電膜からなる第１の電極６２３、即ち、有機発光素子の陽極（或いは陰極）を形成する。なお、第１の電極６２３は、突出した下層部分と電気的に接続される。
次いで、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）をパターニングして、第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。
次いで、有機化合物を含む層６２４を、蒸着法または塗布法を用いて形成する。次いで、透明導電膜からなる第２の電極６２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。次いで、蒸着法またはスパッタ法により透明保護層６２６を形成する。透明保護層６２６は、第２の電極６２５を保護する。
次いで、透明な封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。ＴＦＴの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用いる平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材６２８で囲まれた領域には透明な充填材６２７を充填する。
最後にＦＰＣ６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。（図１０）
また、発光素子の光は、基板６１０及び封止基板６３３を通過して両側に取り出される。図１０に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置である。
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。
また、本実施例は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
本実施例は、上記実施例によって作製されるＥＬ表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例について説明する。
図１１（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２０１とが形成されている。ＴＦＴのチャネル形成領域が結晶構造を有する半導体膜で構成されている場合には同一基板上にこれらの回路を形成することができる。従って、システムオンパネル化を実現したＥＬ表示パネルを作製することができる。
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。
また、図１１（Ａ）に示した構造は、ＸＧＡクラスの比較的大きなサイズ（例えば対角４．３インチ）の発光装置で好適な例を示したが、図１１（Ｂ）は、狭額縁化させた小型サイズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
図１１（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に配置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０１は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定する金属片等を一緒に貼り付けるとよい。
また、基板１３１０もコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材に囲まれた充填材料によって基板１３１０と固定されている。
また、ＴＦＴのチャネル形成領域として非晶質半導体膜を用いる場合には、駆動回路を同一基板上に形成することは困難であるため、大きなサイズであっても図１１（Ｂ）の構成となる。
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、または実施例２と自由に組み合わせることができる。
本実施例では、画素部と駆動回路と端子部とを同一基板上に形成した液晶表示装置の例を図１２に示す。図１２は、カラーフィルタを用いない液晶パネルの断面図を示している。
カラーフィルタを用いない液晶パネルによって光シャッタを行い、ＲＧＢの３色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いる。フィールドシーケンシャル方式は、人間の目の時間的な分解能力の限界を利用し、連続時間的な加法混色によってカラー表示を実現するものである。
下地絶縁膜７０２が設けられた第１の基板７０１上には、３つのＴＦＴ７０３を設けている。これらのＴＦＴは、チャネル形成領域７２０と、低濃度不純物領域７２５、７２６と、ソース領域またはドレイン領域７２１、７２２とを有し、ゲート絶縁膜７０５と、ゲート電極を有するｎチャネル型ＴＦＴである。また、ゲート電極は２層となっており、テーパー形状となっているゲート電極の下層７２３ａと、ゲート電極の上層７２３ｂとで構成されている。
また、層間絶縁膜７０６は、無機絶縁膜である。また、層間絶縁膜７０６を覆う平坦化絶縁膜７０７は、塗布法による平坦な層間絶縁膜である。
また、ＴＦＴのドレイン配線、またはソース配線は、２層構造となっており、後に透明導電膜と接続させる部分において、ドレイン配線、またはソース配線の下層７２４ａが、ドレイン配線、またはソース配線の上層７２４ｂより広い幅を有している。ここでは、ドレイン配線、またはソース配線の下層としてＭｏ膜を用い、ドレイン配線、またはソース配線の上層としてアルミニウム単体膜を用いる。ＴＦＴのドレイン配線、またはソース配線は、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。
また、画素電極７０８は、ＩＴＯ（酸化インジウムスズ）、ＩＴＳＯ（ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含む酸化インジウムスズ）、酸化珪素を含み酸化インジウムに２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を混合した透光性酸化物導電膜（ＩＺＯ）、酸化珪素を含むＡＴＯ（アンチモン・チン・オキサイド）などの透明導電膜を用いることができる。
また、柱状スペーサ７１４は樹脂であり、基板間隔を一定に保つ役目を果たしている。従って、柱状スペーサ７１４は、等間隔で配置されている。また、高速応答させるため、基板間隔は２μｍ以下にすることが好ましく、柱状スペーサ７１４の高さを適宜調節する。また、２インチ角以下の小さい画面サイズの場合には、柱状スペーサは特に設けなくともよく、シール材に含ませるフィラーなどのギャップ材のみで基板間隔を調節してもよい。
また、柱状スペーサ７１４及び画素電極７０８を覆う配向膜７１０も設ける。対向基板となる第２の基板７１６にも配向膜７１２を設け、シール材（図示しない）で第１の基板７０１と第２の基板７１６を貼り合わせている。
また、第１の基板７０１と第２の基板７１６との間の間隔には、液晶材料７１１を充填する。液晶材料７１１は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
本実施例の液晶パネルは、いわゆるπセル構造を有しており、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードという表示モードを用いる。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。さらに電圧を印加するとベンド配向の液晶分子が両方の基板と垂直に配向し、光が透過する状態となる。なお、ＯＣＢモードにすると、従来のＴＮモードより約１０倍速い高速応答性を実現できる。
また、液晶パネルは一対の光学フィルム（偏光板、位相差板など）７３１、７３２の間に挟む。加えて、ＯＣＢモードによる表示においては、リタデーションの視角依存性を３次元的に補償するため、２軸性位相差板を用いることが好ましい。
図１２に示す液晶パネルのバックライトとしてＲＧＢの３色のＬＥＤ７３５として用いる。ＬＥＤ７３５の光は導光板７３４によって導出される。フィールドシーケンシャル駆動方法においては、ＬＥＤ点灯期間ＴR期間、ＴG期間およびＴB期間に、それぞれＲ、Ｇ、ＢのＬＥＤが順に点灯する。赤のＬＥＤの点灯期間（ＴR）には、赤に対応したビデオ信号（Ｒ1）が液晶パネルに供給され、液晶パネルに赤の画像１画面分が書き込まれる。また、緑のＬＥＤの点灯期間（ＴG）には、緑に対応したビデオデータ（Ｇ1）が液晶パネルに供給され、液晶パネルに緑の画像１画面分が書き込まれる。また、青のＬＥＤの点灯期間（ＴB）には、青に対応したビデオデータ（Ｂ1）が液晶表示装置に供給され、液晶表示装置に青の画像１画面分が書き込まれる。これらの３回の画像の書き込みにより、１フレームが形成される。
本発明を実施して得たＥＬパネルまたは液晶パネルを組み込むことによって様々な電子機器を作製することができる。電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１３、図１４に示す。
図１３（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明はテレビに内蔵している半導体集積回路、および表示部２００３に適用し、消費電力が低減されたテレビを実現することができる。なお、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
図１３（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、デジタルカメラに内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表示部２１０２に適用し、消費電力が低減されたデジタルカメラとすることができる。
図１３（Ｃ）はパーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、パーソナルコンピュータに内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表示部２２０３に適用し、表示部に配置されるＴＦＴと、ＣＰＵを構成するＣＭＯＳ回路とに用いられる配線や接触抵抗を低減することが可能となり、消費電力が低減されたパーソナルコンピュータを実現することができる。
図１３（Ｄ）は電子書籍であり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、電子書籍に内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表示部２３０２に適用し、消費電力が低減された電子書籍を実現することができる。
図１３（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。本発明は画像再生装置に内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表示部Ａ、Ｂ２４０３、２４０４に適用し、消費電力が低減された画像再生装置を実現することができる。
図１３（Ｆ）は携帯型のゲーム機器であり、本体２５０１、表示部２５０５、操作スイッチ２５０４等を含む。ゲーム機器に内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表示部２５０５に適用し、消費電力が低減された携帯型のゲーム機器を実現することができる。
図１３（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、ビデオカメラに内蔵されている半導体集積回路（メモリやＣＰＵなど）、および表示部２６０２に適用し、消費電力が低減されたビデオカメラを実現することができる。
図１３（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、携帯電話に内蔵されている半導体集積回路（メモリやＣＰＵや高周波回路など）、および表示部２７０３に適用し、消費電力が低減された携帯電話を実現できる。
また、図１４は、記録媒体を備えた携帯型の音楽再生装置であり、本体２９０１、表示部２９０３、記録媒体（カード型メモリ、小型ＨＤＤ等）読み込み部、操作キー２９０２、２９０６、接続コード２９０４に接続されたヘッドフォンのスピーカ部２９０５等を含む。本発明は、表示部２９０３に適用し、消費電力が低減された音楽再生装置を実現できる。
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、実施例２、実施例３、実施例４、または実施例５と自由に組み合わせることができる。
１０ 基板
１１ 下地絶縁膜
１２ ゲート絶縁膜
１３ 第１の層間絶縁膜
１４ａ 導電層
１４ｂ 導電層
１６ 平坦化絶縁膜
１７ ｐ型の高濃度不純物領域
１８ ｐ型の高濃度不純物領域
１９ チャネル形成領域
２２ａ 第１導電層
２２ｂ 第２導電層
２３Ｒ 第１の電極
２３Ｇ 第１の電極
２４Ｒ 有機化合物を含む層
２４Ｇ 有機化合物を含む層
２５ 第２の電極
２７ 領域
２９ 絶縁物
３３ 封止基板
３４ 酸化アルミニウム膜
２２２ａ 第１導電層
２２２ｂ 第２導電層
３２０ 平坦化絶縁膜
３２３Ｒ 第１の電極
３２３Ｇ 第１の電極
３２９ 絶縁物
６１０ 基板
６１６ 平坦化絶縁膜
６２３ 第１の電極
６２４ 有機化合物を含む層
６２５ 第２の電極
６２６ 透明保護層
６２７ 充填材
６２８ シール材
６２９ 絶縁物
６３２ ＦＰＣ
６３３ 封止基板
６３６ ｎチャネル型ＴＦＴ
６３７ ｐチャネル型ＴＦＴ
７０１ 第１の基板
７０２ 下地絶縁膜
７０３ ＴＦＴ
７０５ ゲート絶縁膜
７０６ 層間絶縁膜
７０７ 平坦化絶縁膜
７０８ 画素電極
７１０ 配向膜
７１１ 液晶材料
７１２ 配向膜
７１４ 柱状スペーサ
７１６ 第２の基板
７２０ チャネル形成領域
７２１ ソース領域またはドレイン領域
７２２ ソース領域またはドレイン領域
７２３ａ ゲート電極の下層
７２３ｂ ゲート電極の上層
７２４ａ ドレイン配線、またはソース配線の下層
７２４ｂ ドレイン配線、またはソース配線の下層
７２５ 低濃度不純物領域
７２６ 低濃度不純物領域
７３１ 光学フィルム
７３２ 光学フィルム
７３４ 導光板
７３５ ＬＥＤ
１００１ 第１の基板
１００２ 下地絶縁膜
１００３Ｒ ＴＦＴ
１００３Ｇ ＴＦＴ
１００３Ｂ ＴＦＴ
１００５ ゲート絶縁膜
１００６ 層間絶縁膜
１００７ 平坦化絶縁膜
１００８ 第１の電極
１００９ 隔壁
１０１０ 第２の電極
１０１１ 保護膜
１０１２ 保護膜
１０１４ 間隔
１０１５Ｒ 有機化合物を含む層
１０１５Ｇ 有機化合物を含む層
１０１５Ｂ 有機化合物を含む層
１０１６ 第２の基板
１０２０ チャネル形成領域
１０２１ ソース領域またはドレイン領域
１０２２ ソース領域またはドレイン領域
１０２３ａ ゲート電極の下層
１０２３ｂ ゲート電極の上層
１０２４ａ ドレイン配線、またはソース配線の下層
１０２４ｂ ドレイン配線、またはソース配線の上層
１２０１ ソース側駆動回路
１２０２ 画素部
１２０３ ゲート側駆動回路
１２０４ 封止基板
１２０５ シール材
１２０７ 接続領域
１２０８ 端子部
１２０９ ＦＰＣ
１２１０ 基板
１３０１ 駆動ＩＣ
１３０２ 画素部
１３０４ 封止基板
１３０５ シール材
１３０７ 接続領域
１３０８ 端子部
１３０９ ＦＰＣ
１３１０ 基板
１１ 下地絶縁膜
１２ ゲート絶縁膜
１３ 第１の層間絶縁膜
１４ａ 導電層
１４ｂ 導電層
１６ 平坦化絶縁膜
１７ ｐ型の高濃度不純物領域
１８ ｐ型の高濃度不純物領域
１９ チャネル形成領域
２２ａ 第１導電層
２２ｂ 第２導電層
２３Ｒ 第１の電極
２３Ｇ 第１の電極
２４Ｒ 有機化合物を含む層
２４Ｇ 有機化合物を含む層
２５ 第２の電極
２７ 領域
２９ 絶縁物
３３ 封止基板
３４ 酸化アルミニウム膜
２２２ａ 第１導電層
２２２ｂ 第２導電層
３２０ 平坦化絶縁膜
３２３Ｒ 第１の電極
３２３Ｇ 第１の電極
３２９ 絶縁物
６１０ 基板
６１６ 平坦化絶縁膜
６２３ 第１の電極
６２４ 有機化合物を含む層
６２５ 第２の電極
６２６ 透明保護層
６２７ 充填材
６２８ シール材
６２９ 絶縁物
６３２ ＦＰＣ
６３３ 封止基板
６３６ ｎチャネル型ＴＦＴ
６３７ ｐチャネル型ＴＦＴ
７０１ 第１の基板
７０２ 下地絶縁膜
７０３ ＴＦＴ
７０５ ゲート絶縁膜
７０６ 層間絶縁膜
７０７ 平坦化絶縁膜
７０８ 画素電極
７１０ 配向膜
７１１ 液晶材料
７１２ 配向膜
７１４ 柱状スペーサ
７１６ 第２の基板
７２０ チャネル形成領域
７２１ ソース領域またはドレイン領域
７２２ ソース領域またはドレイン領域
７２３ａ ゲート電極の下層
７２３ｂ ゲート電極の上層
７２４ａ ドレイン配線、またはソース配線の下層
７２４ｂ ドレイン配線、またはソース配線の下層
７２５ 低濃度不純物領域
７２６ 低濃度不純物領域
７３１ 光学フィルム
７３２ 光学フィルム
７３４ 導光板
７３５ ＬＥＤ
１００１ 第１の基板
１００２ 下地絶縁膜
１００３Ｒ ＴＦＴ
１００３Ｇ ＴＦＴ
１００３Ｂ ＴＦＴ
１００５ ゲート絶縁膜
１００６ 層間絶縁膜
１００７ 平坦化絶縁膜
１００８ 第１の電極
１００９ 隔壁
１０１０ 第２の電極
１０１１ 保護膜
１０１２ 保護膜
１０１４ 間隔
１０１５Ｒ 有機化合物を含む層
１０１５Ｇ 有機化合物を含む層
１０１５Ｂ 有機化合物を含む層
１０１６ 第２の基板
１０２０ チャネル形成領域
１０２１ ソース領域またはドレイン領域
１０２２ ソース領域またはドレイン領域
１０２３ａ ゲート電極の下層
１０２３ｂ ゲート電極の上層
１０２４ａ ドレイン配線、またはソース配線の下層
１０２４ｂ ドレイン配線、またはソース配線の上層
１２０１ ソース側駆動回路
１２０２ 画素部
１２０３ ゲート側駆動回路
１２０４ 封止基板
１２０５ シール材
１２０７ 接続領域
１２０８ 端子部
１２０９ ＦＰＣ
１２１０ 基板
１３０１ 駆動ＩＣ
１３０２ 画素部
１３０４ 封止基板
１３０５ シール材
１３０７ 接続領域
１３０８ 端子部
１３０９ ＦＰＣ
１３１０ 基板
Claims (12)
- 絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、
前記第１導電層は、前記第２導電層より広い幅を有し、
前記第１導電層において前記第２導電層の端部から延在している部分に接する透明導電膜を有していることを特徴とする半導体装置。 - 絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、
前記第１導電層は、前記第２導電層の端部から突出している部分を有し、
前記第１導電層において前記第２導電層の端部から突出している部分に接する透明導電膜を有していることを特徴とする半導体装置。 - 絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線を有し、
前記第１導電層の側面部は、前記第２導電層の側面部におけるテーパー角より小さいテーパ角を有しており、
前記第１導電層の側面部に接する透明導電膜を有していることを特徴とする半導体装置。 - 絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、
前記半導体装置は、前記半導体薄膜と接する第１導電層と、前記第１導電層上に接する第２導電層とを積層した電極または配線と、
前記電極または配線の一部上に平坦化絶縁膜と、
前記平坦化絶縁膜上に透明導電膜とを有し、
前記平坦化絶縁膜に設けられたコンタクトホールを介して、前記電極または配線と前記透明導電膜とが接し、且つ、前記コンタクトホール内に、前記電極または配線の端部が位置していることを特徴とする半導体装置。 - 請求項１乃至４のいずれか一において、前記第１導電層は、チタン、またはモリブデンを含む合金、或いはチタン、またはモリブデンの単体であることを特徴とする半導体装置。
- 請求項１乃至５のいずれか一において、前記第２導電層は、アルミニウムを含む合金、或いはアルミニウムの単体であることを特徴とする半導体装置。
- 請求項１乃至６のいずれか一において、前記透明導電膜を陽極または陰極とする発光素子とを有していることを特徴とする半導体装置。
- 請求項１乃至６のいずれか一において、前記透明導電膜を画素電極とする液晶素子とを有していることを特徴とする半導体装置。
- 請求項１乃至８のいずれか一において、前記透明導電膜は、インジウム錫酸化物、またはインジウム亜鉛酸化物であることを特徴とする半導体装置。
- 請求項１乃至９のいずれか一において、前記第２導電層の表面は酸化膜で覆われていることを特徴とする半導体装置。
- 請求項１乃至１０のいずれか一において、前記第１導電層と前記第２導電層は、同じスパッタ装置内で連続して形成されたことを特徴とする半導体装置。
- 請求項１乃至１１のいずれか一において、前記半導体装置は、携帯情報端末、ビデオカメラ、デジタルカメラ、またはパーソナルコンピュータであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005268910A JP4974500B2 (ja) | 2004-09-15 | 2005-09-15 | 半導体装置、モジュール及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004267673 | 2004-09-15 | ||
| JP2004267673 | 2004-09-15 | ||
| JP2005268910A JP4974500B2 (ja) | 2004-09-15 | 2005-09-15 | 半導体装置、モジュール及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012051407A Division JP5427907B2 (ja) | 2004-09-15 | 2012-03-08 | 半導体装置、モジュール及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006113571A true JP2006113571A (ja) | 2006-04-27 |
| JP2006113571A5 JP2006113571A5 (ja) | 2008-10-09 |
| JP4974500B2 JP4974500B2 (ja) | 2012-07-11 |
Family
ID=36382082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005268910A Active JP4974500B2 (ja) | 2004-09-15 | 2005-09-15 | 半導体装置、モジュール及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4974500B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008096748A1 (ja) * | 2007-02-07 | 2008-08-14 | Kaneka Corporation | 平面発光装置 |
| JP2009117416A (ja) * | 2007-11-01 | 2009-05-28 | Casio Comput Co Ltd | 電気素子デバイス及び電気素子デバイスの製造方法 |
| KR20090066223A (ko) * | 2007-12-18 | 2009-06-23 | 소니 가부시끼 가이샤 | 표시 장치 및 그 제조 방법 |
| JP2010062549A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2010244808A (ja) * | 2009-04-03 | 2010-10-28 | Sony Corp | 表示装置およびその製造方法 |
| JP2012138413A (ja) * | 2010-12-24 | 2012-07-19 | Semiconductor Energy Lab Co Ltd | 開口部の形成方法及び半導体装置の作製方法 |
| US8426870B2 (en) | 2010-09-21 | 2013-04-23 | Panasonic Corporation | Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method |
| JP2013101232A (ja) * | 2011-11-09 | 2013-05-23 | Mitsubishi Electric Corp | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| US8487395B2 (en) | 2010-09-21 | 2013-07-16 | Panasonic Corporation | Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method |
| US8692455B2 (en) | 2007-12-18 | 2014-04-08 | Sony Corporation | Display device and method for production thereof |
| KR20140043554A (ko) * | 2012-09-24 | 2014-04-10 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
| JP2014222368A (ja) * | 2007-12-21 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR20190018555A (ko) * | 2010-02-19 | 2019-02-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| JP2021167962A (ja) * | 2009-03-05 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202146A (ja) * | 1992-12-28 | 1994-07-22 | Fujitsu Ltd | パターン形成方法 |
| JPH06232129A (ja) * | 1992-12-09 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 電子回路 |
| JPH07312425A (ja) * | 1994-05-18 | 1995-11-28 | Hitachi Ltd | 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置 |
| JP2001281694A (ja) * | 2000-03-29 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001281704A (ja) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2005
- 2005-09-15 JP JP2005268910A patent/JP4974500B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232129A (ja) * | 1992-12-09 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 電子回路 |
| JPH06202146A (ja) * | 1992-12-28 | 1994-07-22 | Fujitsu Ltd | パターン形成方法 |
| JPH07312425A (ja) * | 1994-05-18 | 1995-11-28 | Hitachi Ltd | 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置 |
| JP2001281704A (ja) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001281694A (ja) * | 2000-03-29 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008096748A1 (ja) * | 2007-02-07 | 2008-08-14 | Kaneka Corporation | 平面発光装置 |
| JP2009117416A (ja) * | 2007-11-01 | 2009-05-28 | Casio Comput Co Ltd | 電気素子デバイス及び電気素子デバイスの製造方法 |
| US8692455B2 (en) | 2007-12-18 | 2014-04-08 | Sony Corporation | Display device and method for production thereof |
| KR20090066223A (ko) * | 2007-12-18 | 2009-06-23 | 소니 가부시끼 가이샤 | 표시 장치 및 그 제조 방법 |
| JP2009170395A (ja) * | 2007-12-18 | 2009-07-30 | Sony Corp | 表示装置およびその製造方法 |
| JP4600786B2 (ja) * | 2007-12-18 | 2010-12-15 | ソニー株式会社 | 表示装置およびその製造方法 |
| KR101635165B1 (ko) * | 2007-12-18 | 2016-06-30 | 소니 주식회사 | 표시 장치 및 그 제조 방법 |
| JP2014222368A (ja) * | 2007-12-21 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2010062549A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9793416B2 (en) | 2008-08-08 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9437748B2 (en) | 2008-08-08 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10205030B2 (en) | 2008-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8729547B2 (en) | 2008-08-08 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9166058B2 (en) | 2008-08-08 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8946703B2 (en) | 2008-08-08 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9236456B2 (en) | 2008-08-08 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2021167962A (ja) * | 2009-03-05 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11955537B2 (en) | 2009-03-05 | 2024-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8766285B2 (en) | 2009-04-03 | 2014-07-01 | Sony Corporation | Self-luminous display and method of manufacturing the same |
| US9130190B2 (en) | 2009-04-03 | 2015-09-08 | Joled Inc. | Display and method of manufacturing the same |
| JP2010244808A (ja) * | 2009-04-03 | 2010-10-28 | Sony Corp | 表示装置およびその製造方法 |
| KR20190018555A (ko) * | 2010-02-19 | 2019-02-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR102081035B1 (ko) * | 2010-02-19 | 2020-02-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| US8487395B2 (en) | 2010-09-21 | 2013-07-16 | Panasonic Corporation | Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method |
| US8426870B2 (en) | 2010-09-21 | 2013-04-23 | Panasonic Corporation | Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method |
| JP2012138413A (ja) * | 2010-12-24 | 2012-07-19 | Semiconductor Energy Lab Co Ltd | 開口部の形成方法及び半導体装置の作製方法 |
| JP2013101232A (ja) * | 2011-11-09 | 2013-05-23 | Mitsubishi Electric Corp | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| KR20140043554A (ko) * | 2012-09-24 | 2014-04-10 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
| KR102042483B1 (ko) * | 2012-09-24 | 2019-11-12 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4974500B2 (ja) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6736743B2 (ja) | 半導体装置 | |
| JP4974500B2 (ja) | 半導体装置、モジュール及び電子機器 | |
| JP2012099824A (ja) | 電子機器 | |
| JP4974493B2 (ja) | 半導体装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4974500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |