JP2012138413A - 開口部の形成方法及び半導体装置の作製方法 - Google Patents
開口部の形成方法及び半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2012138413A JP2012138413A JP2010288373A JP2010288373A JP2012138413A JP 2012138413 A JP2012138413 A JP 2012138413A JP 2010288373 A JP2010288373 A JP 2010288373A JP 2010288373 A JP2010288373 A JP 2010288373A JP 2012138413 A JP2012138413 A JP 2012138413A
- Authority
- JP
- Japan
- Prior art keywords
- etching mask
- film
- conductive
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】開口部が設けられる部分の積層構造の下部の導電層を、該開口部を形成するフォトマスクと同一のフォトマスクを用いて形成されたエッチングマスクにより予め露出させ、その後保護絶縁膜を形成し、前記積層構造の上部の導電層が開口部において露出されないように、保護絶縁膜に開口部を形成する。このような開口部の形成方法は、半導体装置の作製方法に適用することができる。
【選択図】図1
Description
本実施の形態では、本発明の一態様である開口部の形成方法について図面を参照して説明する。
本実施の形態では、本発明の一態様である半導体装置の作製方法について図面を参照して説明する。
実施の形態2で説明したように作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、デジタルサイネージ、PID(Public Information Display)、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図9に示す。
実施の形態2で説明したように作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器(遊技機も含む)が挙げられる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
102 第1の導電膜
104 第2の導電膜
106 第1のエッチングマスク
108 導電層
110 絶縁膜
112 第2のエッチングマスク
114 開口部
116 縮小された第1のエッチングマスク
118 導電層
120 開口部
200 基板
202 第1の導電膜
204 第1のエッチングマスク
206 第1の導電層
208 ゲート絶縁層
210 第1の半導体膜
212 第2の半導体膜
214 不純物半導体膜
216 第2のエッチングマスク
218 薄膜積層体
220 第2の導電膜
222 第3の導電膜
224 第3のエッチングマスク
226 エッチングされた第3の導電膜
228 第4のエッチングマスク
230 第2の導電層
232 第3の導電層
234 第1の半導体層
236 第2の半導体層
238 不純物半導体層
240 保護絶縁膜
242 第5のエッチングマスク
244 開口部
246 保護絶縁層
248 第4の導電膜
250 第6のエッチングマスク
252 第4の導電層
260 第3の導電層
262 エッチングされた第3の導電層
300 電子書籍
302 筐体
304 筐体
306 表示部
308 光電変換装置
310 表示部
312 光電変換装置
314 軸部
316 電源
318 操作キー
320 スピーカ
322 テレビジョン装置
324 筐体
326 表示部
328 スタンド
330 表示部
332 操作キー
334 リモコン操作機
336 デジタルフォトフレーム
338 筐体
340 表示部
342 上部筐体
344 下部筐体
346 表示部
348 キーボード
350 外部接続ポート
352 ポインティングデバイス
354 表示部
400 基板
402 ゲート電極層
404 ゲート絶縁層
406 半導体層
408 不純物半導体層
410 導電層
412 導電層
414 導電層
416 ソース電極及びドレイン電極層
418 保護絶縁層
420 開口部
422 画素電極層
500 基板
502 ゲート電極層
504 ゲート絶縁層
506 半導体層
508 不純物半導体層
510 導電層
512 導電層
516 ソース電極及びドレイン電極層
518 保護絶縁層
520 開口部
522 画素電極層
600 基板
602 ゲート電極層
604 ゲート絶縁層
606 半導体層
608 不純物半導体層
610 導電層
612 導電層
616 ソース電極及びドレイン電極層
618 保護絶縁層
620 開口部
622 画素電極層
Claims (8)
- 基板上に第1の導電膜と第2の導電膜を形成し、
前記第2の導電膜上に第1のエッチングマスクを形成し、
前記第1のエッチングマスクを用いて前記第2の導電膜をエッチングすることで導電層を形成し、
前記第1のエッチングマスクを除去し、
前記第1の導電膜及び前記導電層上に絶縁膜を形成し、
前記絶縁膜上に第2のエッチングマスクを形成し、
前記第2のエッチングマスクを用いて前記絶縁膜に開口部を形成し、
前記第1のエッチングマスクと前記第2のエッチングマスクは同一のフォトマスクにより形成されることを特徴とする開口部の形成方法。 - 基板上に第1の導電膜と第2の導電膜を形成し、
前記第2の導電膜上に第1のエッチングマスクを形成し、
前記第1のエッチングマスクを縮小させて、縮小された第1のエッチングマスクを形成し、
前記縮小された第1のエッチングマスクを用いて前記第2の導電膜をエッチングすることで導電層を形成し、
前記縮小された第1のエッチングマスクを除去し、
前記第1の導電膜及び前記導電層上に絶縁膜を形成し、
前記絶縁膜上に第2のエッチングマスクを形成し、
前記第2のエッチングマスクを用いて前記絶縁膜に開口部を形成し、
前記第1のエッチングマスクと前記第2のエッチングマスクは同一のフォトマスクにより形成されることを特徴とする開口部の形成方法。 - 請求項2において、
前記第1のエッチングマスクはレジストマスクであり、
前記縮小された第1のエッチングマスクは、前記第1のエッチングマスクを酸素プラズマによりアッシングすることで形成されることを特徴とする開口部の形成方法。 - 第1のエッチングマスクを用いて第1の導電膜を加工することで第1の導電層を形成し、
前記第1のエッチングマスクを除去し、
前記第1の導電層を覆ってゲート絶縁層を形成し、
前記ゲート絶縁層上に、半導体膜及び第2のエッチングマスクを形成し、
前記第2のエッチングマスクを用いて前記半導体膜を加工して薄膜積層体を形成し、
前記第2のエッチングマスクを除去し、
前記ゲート絶縁層及び前記薄膜積層体上に第2の導電膜及び第3の導電膜を形成し、
前記第3の導電膜上に第3のエッチングマスクを形成し、
前記第3の導電膜を縮小させるように加工してエッチングされた第3の導電膜を形成し、
前記第3のエッチングマスクを除去し、
前記エッチングされた第3の導電膜上に第4のエッチングマスクを形成し、
前記第4のエッチングマスクを用いて前記第2の導電膜及び前記エッチングされた第3の導電膜を加工して第2の導電層及び第3の導電層を形成し、
前記第4のエッチングマスクを用いて薄膜積層体を加工することで半導体層を有する薄膜トランジスタを形成し、
前記第4のエッチングマスクを除去し、
前記薄膜トランジスタを覆って保護絶縁膜を形成し、
前記保護絶縁膜上に第5のエッチングマスクを形成し、
前記第5のエッチングマスクを用いて前記保護絶縁膜を加工することで、前記第3の導電層を覆ったまま前記第2の導電層を露出して開口部を有する保護絶縁層を形成し、
前記開口部を介して前記第2の導電層に接続されるように第4の導電膜を形成し、
前記第3のエッチングマスクと前記第5のエッチングマスクは同一のフォトマスクにより形成されることを特徴とする半導体装置の作製方法。 - 第1のエッチングマスクを用いて第1の導電膜を加工することで第1の導電層を形成し、
前記第1のエッチングマスクを除去し、
前記第1の導電層を覆ってゲート絶縁層を形成し、
前記ゲート絶縁層上に、半導体膜及び第2のエッチングマスクを形成し、
前記第2のエッチングマスクを用いて前記半導体膜を加工して薄膜積層体を形成し、
前記第2のエッチングマスクを除去し、
前記ゲート絶縁層及び前記薄膜積層体上に第2の導電膜及び第3の導電膜を形成し、
前記第3の導電膜上に第3のエッチングマスクを形成し、
前記第3のエッチングマスクを縮小加工して縮小された第3のエッチングマスクを形成し、
前記第3の導電膜を縮小させるように加工してエッチングされた第3の導電膜を形成し、
前記縮小された第3のエッチングマスクを除去し、
前記エッチングされた第3の導電膜上に第4のエッチングマスクを形成し、
前記第4のエッチングマスクを用いて前記第2の導電膜及び前記エッチングされた第3の導電膜を加工して第2の導電層及び第3の導電層を形成し、
前記第4のエッチングマスクを用いて薄膜積層体を加工することで半導体層を有する薄膜トランジスタを形成し、
前記第4のエッチングマスクを除去し、
前記薄膜トランジスタを覆って保護絶縁膜を形成し、
前記保護絶縁膜上に第5のエッチングマスクを形成し、
前記第5のエッチングマスクを用いて前記保護絶縁膜を加工することで、前記第3の導電層を覆ったまま前記第2の導電層を露出して開口部を有する保護絶縁層を形成し、
前記開口部を介して前記第2の導電層に接続されるように第4の導電膜を形成し、
前記第3のエッチングマスクと前記第5のエッチングマスクは同一のフォトマスクにより形成されることを特徴とする半導体装置の作製方法。 - 請求項5において、
前記第3のエッチングマスクはレジストマスクであり、
前記縮小された第3のエッチングマスクは、前記第1のエッチングマスクを酸素プラズマによりアッシングすることで形成されることを特徴とする半導体装置の作製方法。 - 請求項4乃至請求項6のいずれか一において、
前記第2の導電膜はTi膜であり、前記第3の導電膜はAl膜であることを特徴とする半導体装置の作製方法。 - 請求項7において、
前記第4の導電膜はインジウム錫酸化物膜であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010288373A JP5667868B2 (ja) | 2010-12-24 | 2010-12-24 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010288373A JP5667868B2 (ja) | 2010-12-24 | 2010-12-24 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012138413A true JP2012138413A (ja) | 2012-07-19 |
JP2012138413A5 JP2012138413A5 (ja) | 2014-01-16 |
JP5667868B2 JP5667868B2 (ja) | 2015-02-12 |
Family
ID=46675615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010288373A Active JP5667868B2 (ja) | 2010-12-24 | 2010-12-24 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5667868B2 (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127552A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体装置 |
JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06342850A (ja) * | 1993-04-09 | 1994-12-13 | Citizen Watch Co Ltd | 半導体集積回路装置およびその製造方法 |
JPH11135522A (ja) * | 1997-08-28 | 1999-05-21 | Nec Corp | 化合物半導体装置の製造方法 |
JP2004056153A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2004226975A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2006113571A (ja) * | 2004-09-15 | 2006-04-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US20080136989A1 (en) * | 2004-09-15 | 2008-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device |
US20090096105A1 (en) * | 2001-04-26 | 2009-04-16 | Seung-Taek Lim | Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same |
JP2009158941A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法及び表示装置の作製方法 |
JP2009246348A (ja) * | 2008-03-10 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 |
JP2010278320A (ja) * | 2009-05-29 | 2010-12-09 | Semiconductor Energy Lab Co Ltd | パターン形成方法、薄膜トランジスタ及びその作製方法 |
-
2010
- 2010-12-24 JP JP2010288373A patent/JP5667868B2/ja active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127552A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体装置 |
JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
US5082801A (en) * | 1989-03-10 | 1992-01-21 | Fujitsu Limited | Process for producing multilayer interconnection for semiconductor device with interlayer mechanical stress prevention and insulating layers |
JPH06342850A (ja) * | 1993-04-09 | 1994-12-13 | Citizen Watch Co Ltd | 半導体集積回路装置およびその製造方法 |
JPH11135522A (ja) * | 1997-08-28 | 1999-05-21 | Nec Corp | 化合物半導体装置の製造方法 |
US20090096105A1 (en) * | 2001-04-26 | 2009-04-16 | Seung-Taek Lim | Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same |
JP2009182343A (ja) * | 2001-04-26 | 2009-08-13 | Samsung Electronics Co Ltd | 配線の接触構造及びその製造方法 |
JP2004056153A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2004226975A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2006113571A (ja) * | 2004-09-15 | 2006-04-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US20080136989A1 (en) * | 2004-09-15 | 2008-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device |
JP2009158941A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法及び表示装置の作製方法 |
JP2009246348A (ja) * | 2008-03-10 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 |
JP2010278320A (ja) * | 2009-05-29 | 2010-12-09 | Semiconductor Energy Lab Co Ltd | パターン形成方法、薄膜トランジスタ及びその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5667868B2 (ja) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917197B2 (en) | Thin film element, semiconductor device, and method for manufacturing the same | |
US9257561B2 (en) | Semiconductor device and manufacturing method thereof | |
US9276124B2 (en) | Method for manufacturing semiconductor device with sidewall | |
JP5759833B2 (ja) | 半導体装置及びその作製方法 | |
JP5948040B2 (ja) | 結晶性半導体膜の作製方法及び半導体装置の作製方法 | |
JP5938179B2 (ja) | 半導体装置の作製方法、及び半導体装置 | |
KR102209874B1 (ko) | 반도체 장치 및 그 제작 방법 | |
JP6339632B2 (ja) | 薄膜トランジスタの作製方法 | |
JP5667868B2 (ja) | 半導体装置の作製方法 | |
JP5951239B2 (ja) | 表示装置の作製方法 | |
JP5766022B2 (ja) | 半導体装置の作製方法 | |
JP5767073B2 (ja) | エッチング方法及び半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5667868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |