JPH10161154A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH10161154A JPH10161154A JP8321799A JP32179996A JPH10161154A JP H10161154 A JPH10161154 A JP H10161154A JP 8321799 A JP8321799 A JP 8321799A JP 32179996 A JP32179996 A JP 32179996A JP H10161154 A JPH10161154 A JP H10161154A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- display device
- crystal display
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
Abstract
(57)【要約】
【課題】 表示むらの防止。
【解決手段】 透明絶縁基板面に複数のゲート配線とこ
れら各ゲート配線と絶縁されかつ交差するように形成さ
れた複数のデータ配線とが形成され、これら各配線によ
って囲まれる各領域にゲート配線からの走査信号によっ
てオンされる薄膜トランジスタと、オンされた薄膜トラ
ンジスタを介してデータ配線からの映像信号が印加され
る画素電極とを備えるものであって、該画素電極は、前
記ゲート配線、データ配線および薄膜トランジスタを覆
って形成される絶縁膜の上面に形成され、かつ該絶縁膜
に形成されたコンタクトホールを介して前記薄膜トラン
ジスタの一方の電極に接続されている液晶表示装置にお
いて、前記画素電極の輪郭を構成する辺部の一部は、前
記配線上に自己整合的に重畳されて形成されている。
れら各ゲート配線と絶縁されかつ交差するように形成さ
れた複数のデータ配線とが形成され、これら各配線によ
って囲まれる各領域にゲート配線からの走査信号によっ
てオンされる薄膜トランジスタと、オンされた薄膜トラ
ンジスタを介してデータ配線からの映像信号が印加され
る画素電極とを備えるものであって、該画素電極は、前
記ゲート配線、データ配線および薄膜トランジスタを覆
って形成される絶縁膜の上面に形成され、かつ該絶縁膜
に形成されたコンタクトホールを介して前記薄膜トラン
ジスタの一方の電極に接続されている液晶表示装置にお
いて、前記画素電極の輪郭を構成する辺部の一部は、前
記配線上に自己整合的に重畳されて形成されている。
Description
【0001】
【発明の属する技術分野】本発明は液晶表示装置及びそ
の製造方法に係り、特に、いわゆるアクティブマトリク
ス型と称される液晶表示装置及びその製造方法に関す
る。
の製造方法に係り、特に、いわゆるアクティブマトリク
ス型と称される液晶表示装置及びその製造方法に関す
る。
【0002】
【従来の技術】アクティブマトリクス型の液晶表示装置
は、液晶を介して互いに対向配置される一対の透明絶縁
基板のうち一方の透明絶縁基板の液晶側の面において、
x方向に延在しy方向に並設されるゲート配線と、この
ゲート配線と絶縁されてy方向に延在しx方向に並設さ
れるデータ配線とが形成されている。
は、液晶を介して互いに対向配置される一対の透明絶縁
基板のうち一方の透明絶縁基板の液晶側の面において、
x方向に延在しy方向に並設されるゲート配線と、この
ゲート配線と絶縁されてy方向に延在しx方向に並設さ
れるデータ配線とが形成されている。
【0003】そして、これら各配線に囲まれる矩形状の
領域(画素領域)には、それぞれゲート配線からの走査
信号(電圧)によってオンする薄膜トランジスタと、こ
のオンされた薄膜トランジスタを介してデータ配線から
の映像信号(電圧)が印加される画素電極とを備えたも
のとなっている。
領域(画素領域)には、それぞれゲート配線からの走査
信号(電圧)によってオンする薄膜トランジスタと、こ
のオンされた薄膜トランジスタを介してデータ配線から
の映像信号(電圧)が印加される画素電極とを備えたも
のとなっている。
【0004】そして、このような液晶表示装置は、明る
い画面表示を実現させるため、その画素領域において画
素電極をできるだけ大きくしていわゆる開口率を向上さ
せる工夫がなされている。
い画面表示を実現させるため、その画素領域において画
素電極をできるだけ大きくしていわゆる開口率を向上さ
せる工夫がなされている。
【0005】このことから、画素電極は、前記ゲート配
線、データ配線および薄膜トランジスタを覆って形成さ
れる絶縁膜の上面に形成させ、かつ該絶縁膜に形成され
たコンタクトホールを介して前記薄膜トランジスタの一
方の電極(ソース電極)に接続させた構成のものが知ら
れるに到った。
線、データ配線および薄膜トランジスタを覆って形成さ
れる絶縁膜の上面に形成させ、かつ該絶縁膜に形成され
たコンタクトホールを介して前記薄膜トランジスタの一
方の電極(ソース電極)に接続させた構成のものが知ら
れるに到った。
【0006】このような構成の液晶表示装置は、たとえ
ばデータ配線等との接触を憂うことなく画素電極を大き
く形成できるようになるからである。
ばデータ配線等との接触を憂うことなく画素電極を大き
く形成できるようになるからである。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示装置は、その画素電極がたとえ
ばデータ配線等と絶縁膜を介して重畳された構成をな
し、かつ該画素電極はその表面側に形成されたホトマス
クによる選択エッチングによって加工されることから、
データ配線との重畳部における幅が比較的大きく形成さ
れ、しかも、その幅も各画素間で一定でないという弊害
がもたらされる。
うに構成された液晶表示装置は、その画素電極がたとえ
ばデータ配線等と絶縁膜を介して重畳された構成をな
し、かつ該画素電極はその表面側に形成されたホトマス
クによる選択エッチングによって加工されることから、
データ配線との重畳部における幅が比較的大きく形成さ
れ、しかも、その幅も各画素間で一定でないという弊害
がもたらされる。
【0008】このような場合、ゲート配線あるいはドレ
イン配線に供給される信号(電圧)が画素電極の電位に
干渉してしまうことになり、結果として表示むらが生じ
るということが指摘されるに到った。
イン配線に供給される信号(電圧)が画素電極の電位に
干渉してしまうことになり、結果として表示むらが生じ
るということが指摘されるに到った。
【0009】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的は、開口率の低下を
損なわずして、表示むらを防止できる液晶表示装置及び
その製造方法を提供することにある。
いてなされたものであり、その目的は、開口率の低下を
損なわずして、表示むらを防止できる液晶表示装置及び
その製造方法を提供することにある。
【0010】
【課題を解決するための手段】このような目的を達成す
るために本発明は基本的には以下の手段のように構成さ
れたものである。
るために本発明は基本的には以下の手段のように構成さ
れたものである。
【0011】手段1.透明絶縁基板面に複数のゲート配
線とこれら各ゲート配線と絶縁されかつ交差するように
形成された複数のデータ配線とが形成され、これら各配
線によって囲まれる各領域にゲート配線からの走査信号
によってオンされる薄膜トランジスタと、オンされた薄
膜トランジスタを介してデータ配線からの映像信号が印
加される画素電極とを備えるものであって、該画素電極
は、前記ゲート配線、データ配線および薄膜トランジス
タを覆って形成される絶縁膜の上面に形成され、かつ該
絶縁膜に形成されたコンタクトホールを介して前記薄膜
トランジスタの一方の電極に接続されている液晶表示装
置において、前記画素電極の輪郭を構成する辺部の一部
は、前記配線上に自己整合的に重畳されて形成されてい
ることを特徴とするものである。
線とこれら各ゲート配線と絶縁されかつ交差するように
形成された複数のデータ配線とが形成され、これら各配
線によって囲まれる各領域にゲート配線からの走査信号
によってオンされる薄膜トランジスタと、オンされた薄
膜トランジスタを介してデータ配線からの映像信号が印
加される画素電極とを備えるものであって、該画素電極
は、前記ゲート配線、データ配線および薄膜トランジス
タを覆って形成される絶縁膜の上面に形成され、かつ該
絶縁膜に形成されたコンタクトホールを介して前記薄膜
トランジスタの一方の電極に接続されている液晶表示装
置において、前記画素電極の輪郭を構成する辺部の一部
は、前記配線上に自己整合的に重畳されて形成されてい
ることを特徴とするものである。
【0012】手段2.手段1の液晶表示装置で、データ
配線に沿い、かつ、データ配線よりも幅広であって前記
ゲート配線と同時に形成される遮光電極を備えたもので
あって、前記画素電極の輪郭を構成する辺部の一部は、
この遮光電極上に自己整合的に重畳されて形成されてい
ることを特徴とするものである。
配線に沿い、かつ、データ配線よりも幅広であって前記
ゲート配線と同時に形成される遮光電極を備えたもので
あって、前記画素電極の輪郭を構成する辺部の一部は、
この遮光電極上に自己整合的に重畳されて形成されてい
ることを特徴とするものである。
【0013】手段1のように構成した液晶表示装置は、
その画素電極の輪郭を構成する辺部の一部がたとえばデ
ータ配線上に自己整合的に重畳されて形成されたもので
ある。ここで、データ配線上に自己整合的に重畳されて
いるとは、画素電極が該データ配線をホトマスクとする
ホトリソグラフィ技術による選択エッチングによって加
工されていることを意味する。
その画素電極の輪郭を構成する辺部の一部がたとえばデ
ータ配線上に自己整合的に重畳されて形成されたもので
ある。ここで、データ配線上に自己整合的に重畳されて
いるとは、画素電極が該データ配線をホトマスクとする
ホトリソグラフィ技術による選択エッチングによって加
工されていることを意味する。
【0014】このようにした場合、加工された画素電極
は、データ配線に対して大きな幅で重畳されることはな
く、しかも、その幅は一定の値として形成されることに
なる。
は、データ配線に対して大きな幅で重畳されることはな
く、しかも、その幅は一定の値として形成されることに
なる。
【0015】このため、データ配線における信号(電
圧)が画素電極に干渉することがなくなり、表示のむら
を防止できるようになる。
圧)が画素電極に干渉することがなくなり、表示のむら
を防止できるようになる。
【0016】また、手段2のように構成した液晶表示装
置は、いわゆるブラックマトリックスの一部とする遮光
電極が形成されたものであり、このような構成の場合に
おいても、この遮光電極上に自己整合適に重畳されてい
る画素電極は上述した効果を奏するようになる。ちなみ
に、この遮光電極は後述のように開口率を向上させるこ
とを一つの目的として形成されたものであり、各配線お
よび薄膜トランジスタを覆って形成する絶縁膜上に画素
電極を形成する技術と相俟って、開口率の大幅な向上が
図れるようになる。
置は、いわゆるブラックマトリックスの一部とする遮光
電極が形成されたものであり、このような構成の場合に
おいても、この遮光電極上に自己整合適に重畳されてい
る画素電極は上述した効果を奏するようになる。ちなみ
に、この遮光電極は後述のように開口率を向上させるこ
とを一つの目的として形成されたものであり、各配線お
よび薄膜トランジスタを覆って形成する絶縁膜上に画素
電極を形成する技術と相俟って、開口率の大幅な向上が
図れるようになる。
【0017】なお、画素電極を選択エッチングする際の
ホトレジストとしてポジ型レジストを用いることによっ
て、ホトマスクとした配線等からの光の周り込みによっ
て、該画素電極の輪郭を構成する周辺部の一部は、該配
線と僅かながら重畳するように形成され、その幅は極め
て小さくかつ一定であることから、該配線における信号
(電圧)が画素電極に干渉することがなく、表示のむら
を防止できるようになる。
ホトレジストとしてポジ型レジストを用いることによっ
て、ホトマスクとした配線等からの光の周り込みによっ
て、該画素電極の輪郭を構成する周辺部の一部は、該配
線と僅かながら重畳するように形成され、その幅は極め
て小さくかつ一定であることから、該配線における信号
(電圧)が画素電極に干渉することがなく、表示のむら
を防止できるようになる。
【0018】また、このようにポジ型レジストを用いる
ことによって、その性質上、レジストに付着したゴミに
影響されることなくパターン化されたレジストマスクを
形成することができるようになる。このため、歩留まり
の向上を図ることもできるようになる。
ことによって、その性質上、レジストに付着したゴミに
影響されることなくパターン化されたレジストマスクを
形成することができるようになる。このため、歩留まり
の向上を図ることもできるようになる。
【0019】
【発明の実施の形態】以下、本発明の液晶表示装置及び
その製造方法の一実施例について図面を用いて説明す
る。
その製造方法の一実施例について図面を用いて説明す
る。
【0020】図2に本実施例のアクティブマトリクス液
晶表示装置におけるマトリクス部(表示部)の断面構造
を示す。表示パネルは、透明ガラス基板SUB1の一方
の表面に薄膜トランジスタや画素電極ITO1、各種配
線などを形成したTFT基板TFTSUBと、これとは
別の透明ガラス基板SUB2の一方の表面に共通電極I
TO2やカラーフィルタFILなどを形成した対向基板
OPSUBと、両基板を対向させてその間隙に充填した
液晶層LCとから構成される。
晶表示装置におけるマトリクス部(表示部)の断面構造
を示す。表示パネルは、透明ガラス基板SUB1の一方
の表面に薄膜トランジスタや画素電極ITO1、各種配
線などを形成したTFT基板TFTSUBと、これとは
別の透明ガラス基板SUB2の一方の表面に共通電極I
TO2やカラーフィルタFILなどを形成した対向基板
OPSUBと、両基板を対向させてその間隙に充填した
液晶層LCとから構成される。
【0021】画素電極ITO1と共通電極ITO2との
間に画像信号電圧を印加して両電極間の液晶層LCの電
気光学的状態を制御し、表示パネルのこの部分の光透過
状態を変化させ、所定の画像を表示する。
間に画像信号電圧を印加して両電極間の液晶層LCの電
気光学的状態を制御し、表示パネルのこの部分の光透過
状態を変化させ、所定の画像を表示する。
【0022】液晶パネルの対向基板OPSUB側または
TFT基板TFTSUB側にはバックライトが設置さ
れ、液晶パネルの画素部を透過する光をそれぞれバック
ライトと反対側から観察する。
TFT基板TFTSUB側にはバックライトが設置さ
れ、液晶パネルの画素部を透過する光をそれぞれバック
ライトと反対側から観察する。
【0023】なお、以下で説明する図面では、同一機能
を有する部分に同一符号をつける。
を有する部分に同一符号をつける。
【0024】《TFT基板》図1は、TFT基板TFT
SUBを構成する各層の平面パターンを示す図であり、
1画素とその周辺の領域を示す。図2は図1の2−2切
断線の断面図、図3は図1の3−3切断線における断面
図である。
SUBを構成する各層の平面パターンを示す図であり、
1画素とその周辺の領域を示す。図2は図1の2−2切
断線の断面図、図3は図1の3−3切断線における断面
図である。
【0025】次に、図1〜3を用いてTFT基板TFT
SUBの構造を詳しく説明する。TFT基板の表面には
互いに平行な複数のゲート配線(走査信号線または水平
信号線)GLと、ゲート配線と交差するように形成され
た互いに平行な複数のデータ配線(映像信号線または垂
直信号線)DLが設けられている。隣接する2本のゲー
ト配線GLと、隣接する2本のデータ配線DLで囲まれ
た領域が画素領域となり、この領域にほぼ全面に画素電
極ITO1が形成されている。スイッチング素子として
の薄膜トランジスタ(図1の破線で示した領域)は各画
素電極に対応してゲート配線の凸型部分(図1では、上
方に凸型の部分)に形成され、そのソース電極SD1は
画素電極に接続される。ゲート配線GLに与えられた走
査電圧はゲート配線の一部で構成されるTFTのゲート
電極に印加されてTFTがON状態となり、この時デー
タ配線DLに供給された画素信号がソース電極SD1を
介して画素電極ITO1に書き込まれる。
SUBの構造を詳しく説明する。TFT基板の表面には
互いに平行な複数のゲート配線(走査信号線または水平
信号線)GLと、ゲート配線と交差するように形成され
た互いに平行な複数のデータ配線(映像信号線または垂
直信号線)DLが設けられている。隣接する2本のゲー
ト配線GLと、隣接する2本のデータ配線DLで囲まれ
た領域が画素領域となり、この領域にほぼ全面に画素電
極ITO1が形成されている。スイッチング素子として
の薄膜トランジスタ(図1の破線で示した領域)は各画
素電極に対応してゲート配線の凸型部分(図1では、上
方に凸型の部分)に形成され、そのソース電極SD1は
画素電極に接続される。ゲート配線GLに与えられた走
査電圧はゲート配線の一部で構成されるTFTのゲート
電極に印加されてTFTがON状態となり、この時デー
タ配線DLに供給された画素信号がソース電極SD1を
介して画素電極ITO1に書き込まれる。
【0026】《薄膜トランジスタ》図3に示すように、
透明ガラス基板SUB1上には導電膜からなるゲート配
線GLが形成され、その上に後述のように絶縁膜、半導
体層などが形成され薄膜トランジスタTFTが構成され
る。薄膜トランジスタは、ゲート配線GLにバイアス電
圧を印加すると、ソース−ドレイン(データ配線DL)
間のチャネル抵抗が小さくなり、バイアス電圧をゼロに
すると、チャネル抵抗は大きくなるように動作する。ゲ
ート配線GLの一部であるゲート電極上に窒化シリコン
からなるゲート絶縁膜GIを設け、その上に不純物を添
加していない非晶質シリコンからなるi型半導体層AS
及び不純物を添加した非晶質シリコンからなるN型半導
体層d0を形成する。このi型半導体層ASが薄膜トラ
ンジスタの能動層を構成する。さらに、その上にソース
電極SD1、ドレイン電極(実施例ではデータ配線DL
の一部がドレイン電極を構成する。以下特に明記しない
場合、ドレイン電極はデータ配線DLと呼ぶ。)を形成
し、薄膜トランジスタとする。
透明ガラス基板SUB1上には導電膜からなるゲート配
線GLが形成され、その上に後述のように絶縁膜、半導
体層などが形成され薄膜トランジスタTFTが構成され
る。薄膜トランジスタは、ゲート配線GLにバイアス電
圧を印加すると、ソース−ドレイン(データ配線DL)
間のチャネル抵抗が小さくなり、バイアス電圧をゼロに
すると、チャネル抵抗は大きくなるように動作する。ゲ
ート配線GLの一部であるゲート電極上に窒化シリコン
からなるゲート絶縁膜GIを設け、その上に不純物を添
加していない非晶質シリコンからなるi型半導体層AS
及び不純物を添加した非晶質シリコンからなるN型半導
体層d0を形成する。このi型半導体層ASが薄膜トラ
ンジスタの能動層を構成する。さらに、その上にソース
電極SD1、ドレイン電極(実施例ではデータ配線DL
の一部がドレイン電極を構成する。以下特に明記しない
場合、ドレイン電極はデータ配線DLと呼ぶ。)を形成
し、薄膜トランジスタとする。
【0027】ゲート絶縁膜GIとしては、例えば、プラ
ズマCVDで形成された窒化シリコン膜が選ばれ、20
00〜5000Åの厚さに(本実施例では、3500Å
程度)形成される。
ズマCVDで形成された窒化シリコン膜が選ばれ、20
00〜5000Åの厚さに(本実施例では、3500Å
程度)形成される。
【0028】i型半導体層ASは、500〜2500Å
の厚さ(本実施例では、2000Å程度)で形成され
る。N型半導体層d0は、500Å以下の厚さで薄く形
成され、i型半導体層ASとオーミックコンタクトを形
成するために設けられ、リン(P)をドープした非晶質
シリコン半導体で形成される。
の厚さ(本実施例では、2000Å程度)で形成され
る。N型半導体層d0は、500Å以下の厚さで薄く形
成され、i型半導体層ASとオーミックコンタクトを形
成するために設けられ、リン(P)をドープした非晶質
シリコン半導体で形成される。
【0029】ソース電極、ドレイン電極の称呼は本来そ
の間のバイアスの極性によって決められる。本発明の液
晶表示装置では、動作中にその極性が反転するので、ソ
ース電極、ドレイン電極が入れ替わるが、以下の説明で
は、便宜上一方をソース電極、他方をドレイン電極と固
定して呼ぶことにする。
の間のバイアスの極性によって決められる。本発明の液
晶表示装置では、動作中にその極性が反転するので、ソ
ース電極、ドレイン電極が入れ替わるが、以下の説明で
は、便宜上一方をソース電極、他方をドレイン電極と固
定して呼ぶことにする。
【0030】《ソース電極》図3に示すように、ソース
電極SD1はN型半導体層d0上に形成され、ドレイン
配線DLと基本的に同一工程、材料で形成される。ソー
ス電極SD1は厚さ600〜3000Å(本実施例で
は、200Å程度)のクロム(Cr)膜で形成される。
ソース電極SD1は、Cr以外の高融点金属(Ti、T
a、W、Mo)で形成されても良いし、これらの金属の
合金で形成されても良い。
電極SD1はN型半導体層d0上に形成され、ドレイン
配線DLと基本的に同一工程、材料で形成される。ソー
ス電極SD1は厚さ600〜3000Å(本実施例で
は、200Å程度)のクロム(Cr)膜で形成される。
ソース電極SD1は、Cr以外の高融点金属(Ti、T
a、W、Mo)で形成されても良いし、これらの金属の
合金で形成されても良い。
【0031】前記ソース電極SD1は、図1、図3に示
すように、1画素領域の内側に形成されたi型半導体層
AS及びN型半導体層d0上部に形成され、しかも、少
なくとも、チャンネル長方向において、ソース電極SD
1の端部は、i型半導体層ASの端部から延在するよう
に加工されている。また、その上部にある画素電極IT
O1は、保護絶縁膜PSV1に開けられた開口部CN
(以下、コンタクトホールと呼ぶ)を通じてソース電極
SD1と接続され、保護絶縁膜PSV1上に形成されて
いる。
すように、1画素領域の内側に形成されたi型半導体層
AS及びN型半導体層d0上部に形成され、しかも、少
なくとも、チャンネル長方向において、ソース電極SD
1の端部は、i型半導体層ASの端部から延在するよう
に加工されている。また、その上部にある画素電極IT
O1は、保護絶縁膜PSV1に開けられた開口部CN
(以下、コンタクトホールと呼ぶ)を通じてソース電極
SD1と接続され、保護絶縁膜PSV1上に形成されて
いる。
【0032】《画素電極》画素電極ITO1は酸化イン
ジウム錫(Indium-Tin-Oxide;以下ITOと称す)など
の透明導電膜で形成される。これは、薄膜トランジスタ
のソース電極SD1に接続される。画素電極ITO1は
ITOのスパッタリング膜によって形成され、その厚さ
は300〜3000Å(本実施例では1400Å程度)
である。
ジウム錫(Indium-Tin-Oxide;以下ITOと称す)など
の透明導電膜で形成される。これは、薄膜トランジスタ
のソース電極SD1に接続される。画素電極ITO1は
ITOのスパッタリング膜によって形成され、その厚さ
は300〜3000Å(本実施例では1400Å程度)
である。
【0033】本発明の第1の特徴は、TFT基板TFT
SUB上に形成された画素電極ITO1のパターンにあ
る。本パターンの効果により、開口率が高く、明るい液
晶表示装置が得られる。まず、図1を用いて画素電極I
TO1の平面パターンの特徴を示す。同図の画素電極I
TO1の端部すなわち輪郭線は、投影面における不透明
領域(ゲート配線、ドレイン配線及びこれらの材料で形
成された金属電極領域)に対して、少なくとも重なり幅
L1、L2、L3で金属電極と重なっている。ここで、
保持容量Caddを構成する重なり幅L2及び絶縁膜に
開けられたコンタクトホールCNの形成されたソース電
極SD1の重なり幅L3は、他の領域での重なり幅L1
より大きい。遮光電極SKDとの重なり幅L1は、詳細
は製造方法の中で示すが、前記遮光電極SKDやゲート
及びドレイン配線に対して、非常に小さい幅(本実施例
では0.5μm)である。また、この重なり幅L1は、
ホト工程における、アライメントずれの影響を受けず、
常に、画面内で一定の上記の小さい値になっている。こ
れは、この画素電極ITO1の端部の重なり幅L1の輪
郭線を決めるホトレジストはネガ型であり、しかも露光
は前記遮光電極SKD、ゲート配線GL、及びドレイン
配線DLをマスクとした裏面露光で形成されているた
め、自己整合的に小さく設定できている。本来、保持容
量Cadd部の重なり幅L2やソース電極SD1の重な
り幅L3を除いて電極上の重なり幅は小さく、しかも隣
合う配線間では同じ値に設定されるべきである。これ
が、大きい値や一定値でないと、ゲートあるいはドレイ
ン配線の電圧が画素電極の電位に干渉し、表示むらとな
る。本発明の、画素電極ITO1は上記効果が得られる
構成になっているばかりか、光が透過しない金属配線部
以外は全て開口部となっており、開口率が高く明るい表
示装置が得られる。断面構造における遮光電極SKD、
ゲート配線GLとの画素電極ITO1との重なり幅L
1、L2の関係は図2に、ソース電極SD1上での画素
電極との重なり幅L3の関係は図3に示している。
SUB上に形成された画素電極ITO1のパターンにあ
る。本パターンの効果により、開口率が高く、明るい液
晶表示装置が得られる。まず、図1を用いて画素電極I
TO1の平面パターンの特徴を示す。同図の画素電極I
TO1の端部すなわち輪郭線は、投影面における不透明
領域(ゲート配線、ドレイン配線及びこれらの材料で形
成された金属電極領域)に対して、少なくとも重なり幅
L1、L2、L3で金属電極と重なっている。ここで、
保持容量Caddを構成する重なり幅L2及び絶縁膜に
開けられたコンタクトホールCNの形成されたソース電
極SD1の重なり幅L3は、他の領域での重なり幅L1
より大きい。遮光電極SKDとの重なり幅L1は、詳細
は製造方法の中で示すが、前記遮光電極SKDやゲート
及びドレイン配線に対して、非常に小さい幅(本実施例
では0.5μm)である。また、この重なり幅L1は、
ホト工程における、アライメントずれの影響を受けず、
常に、画面内で一定の上記の小さい値になっている。こ
れは、この画素電極ITO1の端部の重なり幅L1の輪
郭線を決めるホトレジストはネガ型であり、しかも露光
は前記遮光電極SKD、ゲート配線GL、及びドレイン
配線DLをマスクとした裏面露光で形成されているた
め、自己整合的に小さく設定できている。本来、保持容
量Cadd部の重なり幅L2やソース電極SD1の重な
り幅L3を除いて電極上の重なり幅は小さく、しかも隣
合う配線間では同じ値に設定されるべきである。これ
が、大きい値や一定値でないと、ゲートあるいはドレイ
ン配線の電圧が画素電極の電位に干渉し、表示むらとな
る。本発明の、画素電極ITO1は上記効果が得られる
構成になっているばかりか、光が透過しない金属配線部
以外は全て開口部となっており、開口率が高く明るい表
示装置が得られる。断面構造における遮光電極SKD、
ゲート配線GLとの画素電極ITO1との重なり幅L
1、L2の関係は図2に、ソース電極SD1上での画素
電極との重なり幅L3の関係は図3に示している。
【0034】《ゲート配線GL》図2、図3に示すよう
に、ゲート配線GLは、厚さ600〜3000Å(本実
施例では、1800Å)のスパッタリングで形成された
クロム(Cr)膜が用いられる。これも、ソース電極S
D1同様、他の高融点金属あるいは合金でも良い。
に、ゲート配線GLは、厚さ600〜3000Å(本実
施例では、1800Å)のスパッタリングで形成された
クロム(Cr)膜が用いられる。これも、ソース電極S
D1同様、他の高融点金属あるいは合金でも良い。
【0035】《データ配線DL》図2、図3に示すよう
に、データ配線DLは、透明ガラス基板SUB1上のゲ
ート絶縁膜GI及びその上部にある半導体層AS、d0
上に形成され、その断面構造において、i型半導体層A
S、N型半導体層d0、のほぼ同一平面パターンを有す
る積層構造となっている。ほぼ同一平面パターンとなる
のは、後の製造方法で示すように、この部分で前記i型
半導体層ASをデータ配線DLをマスクとして加工する
ための特徴である。
に、データ配線DLは、透明ガラス基板SUB1上のゲ
ート絶縁膜GI及びその上部にある半導体層AS、d0
上に形成され、その断面構造において、i型半導体層A
S、N型半導体層d0、のほぼ同一平面パターンを有す
る積層構造となっている。ほぼ同一平面パターンとなる
のは、後の製造方法で示すように、この部分で前記i型
半導体層ASをデータ配線DLをマスクとして加工する
ための特徴である。
【0036】《保持容量Cadd、寄生容量Cgs》保
持容量CaddはTFTが形成されたゲート配線GLと
は異なる前段のゲート配線GLとゲート絶縁膜GI及び
保護絶縁膜PSV1の積層膜を挟んで画素電極ITO1
との交差領域の容量で構成される。この保持容量Cad
dは液晶層LCの容量の減衰やTFTのオフ時の電圧低
下を防止する働きがある。この容量の大きさは液晶表示
装置の画面の大きさや解像度で異なる。そのために、図
1における画素電極ITO1のゲート配線との重なり幅
L2は任意の幅に設定できる必要がある。このため、こ
の重なり幅L2を決めるホトレジストの露光はTFT基
板上からの通常のアライメントを用いたホトマスクを使
用して行われる。
持容量CaddはTFTが形成されたゲート配線GLと
は異なる前段のゲート配線GLとゲート絶縁膜GI及び
保護絶縁膜PSV1の積層膜を挟んで画素電極ITO1
との交差領域の容量で構成される。この保持容量Cad
dは液晶層LCの容量の減衰やTFTのオフ時の電圧低
下を防止する働きがある。この容量の大きさは液晶表示
装置の画面の大きさや解像度で異なる。そのために、図
1における画素電極ITO1のゲート配線との重なり幅
L2は任意の幅に設定できる必要がある。このため、こ
の重なり幅L2を決めるホトレジストの露光はTFT基
板上からの通常のアライメントを用いたホトマスクを使
用して行われる。
【0037】寄生容量CgsはTFTが形成されたゲー
ト配線GLである次段のゲート配線GLとゲート絶縁膜
GI及び保護絶縁膜PSV1の積層膜を挟んで画素電極
ITO1との交差領域の容量で構成される。また、前記
CaddとCgsは図2に示すように、ゲート配線GL
上で隣の画素の画素電極ITO1との間隔が所定の値に
なるように設定してある。
ト配線GLである次段のゲート配線GLとゲート絶縁膜
GI及び保護絶縁膜PSV1の積層膜を挟んで画素電極
ITO1との交差領域の容量で構成される。また、前記
CaddとCgsは図2に示すように、ゲート配線GL
上で隣の画素の画素電極ITO1との間隔が所定の値に
なるように設定してある。
【0038】このように、寄生容量Cgsを設けること
により、次段のゲート配線GLと画素電極ITO1とを
重ねない構造に比べ、ゲート配線GLと画素電極ITO
1の間隙を対向基板OPSUBに形成するブラックマト
リクスBMで覆い隠す必要がなく、開口率が向上する。
により、次段のゲート配線GLと画素電極ITO1とを
重ねない構造に比べ、ゲート配線GLと画素電極ITO
1の間隙を対向基板OPSUBに形成するブラックマト
リクスBMで覆い隠す必要がなく、開口率が向上する。
【0039】但し、この寄生容量Cgsは本来ゲート配
線GLとのカップリング容量となるので、本来、この値
は小さく設定する必要がある。従って、この容量値を決
めるゲート配線との重なり幅は最小の値L1と同じにす
る必要がある。従って、この値も前記のように裏面露光
で設定する必要がある。
線GLとのカップリング容量となるので、本来、この値
は小さく設定する必要がある。従って、この容量値を決
めるゲート配線との重なり幅は最小の値L1と同じにす
る必要がある。従って、この値も前記のように裏面露光
で設定する必要がある。
【0040】《遮光電極SKD》図1、図2に示すよう
に遮光電極SKDはTFT基板TFTSUBの透明ガラ
ス基板SUB1上にゲート配線GLを構成する金属材料
で形成される。
に遮光電極SKDはTFT基板TFTSUBの透明ガラ
ス基板SUB1上にゲート配線GLを構成する金属材料
で形成される。
【0041】この遮光電極SKDは平面構造上は図1に
示すようにドレイン配線DLに沿って画素電極ITO1
とオーバラップし、しかも、データ配線DLの下部をふ
さぐように形成されている。一方、断面構造的には図2
に示すように、遮光電極SKDはデータ配線DLとゲー
ト絶縁膜GI及び半導体層AS、d0によって絶縁分離
されている。このため、遮光電極SKDとデータ配線D
Lが短絡する可能性は小さい。また、画素電極ITO1
と遮光電極SKDはゲート絶縁膜GIおよび保護絶縁膜
PSV1で絶縁分離されている。
示すようにドレイン配線DLに沿って画素電極ITO1
とオーバラップし、しかも、データ配線DLの下部をふ
さぐように形成されている。一方、断面構造的には図2
に示すように、遮光電極SKDはデータ配線DLとゲー
ト絶縁膜GI及び半導体層AS、d0によって絶縁分離
されている。このため、遮光電極SKDとデータ配線D
Lが短絡する可能性は小さい。また、画素電極ITO1
と遮光電極SKDはゲート絶縁膜GIおよび保護絶縁膜
PSV1で絶縁分離されている。
【0042】遮光電極SKDは、前記寄生容量Cgs同
様、1画素の画素に対する画素電極の透過部の面積、す
なわち開口率を向上させ、表示パネルの明るさを向上さ
せる機能を有する。図1に示した表示パネルにおいて、
バックライトはTFT基板SUB1を有するTFTSU
B側の一方に設定される。以下では、便宜上バックライ
トがTFT基板SUB1から照射され、対向基板OPS
UB側から観察する場合を示す。照射光は対向基板のガ
ラス基板SUB1を透過し、このガラス基板SUB1の
一方の表面にスパッタリングで形成された配線のクロム
(Cr)が形成されていない部分から液晶層LCに入
る。この光は対向基板に形成された透明共通電極ITO
2とTFT基板に形成された画素電極ITO1間に印加
された電圧で制御される。
様、1画素の画素に対する画素電極の透過部の面積、す
なわち開口率を向上させ、表示パネルの明るさを向上さ
せる機能を有する。図1に示した表示パネルにおいて、
バックライトはTFT基板SUB1を有するTFTSU
B側の一方に設定される。以下では、便宜上バックライ
トがTFT基板SUB1から照射され、対向基板OPS
UB側から観察する場合を示す。照射光は対向基板のガ
ラス基板SUB1を透過し、このガラス基板SUB1の
一方の表面にスパッタリングで形成された配線のクロム
(Cr)が形成されていない部分から液晶層LCに入
る。この光は対向基板に形成された透明共通電極ITO
2とTFT基板に形成された画素電極ITO1間に印加
された電圧で制御される。
【0043】表示パネルがノーマリホワイトモードで
は、本実施例のように遮光電極SKDや寄生容量Cgs
が形成されていない場合、対向基板OPSUBにはブラ
ックマトリクスBMが広く必要になり、これがないと、
データ配線DLあるいはゲート配線GLと画素電極IT
O1の隙間から電圧で制御されない漏光が通過し、表示
のコントラストが低下する。また、上下、すなわち、対
向基板OPSUBとTFT基板TFTSUBは液晶を挟
んで張り合わせてあり、合わせマージンを大きくとる必
要があり、TFT基板上のみで遮光電極構造する本実施
例に比べて開口率が小さくなる。
は、本実施例のように遮光電極SKDや寄生容量Cgs
が形成されていない場合、対向基板OPSUBにはブラ
ックマトリクスBMが広く必要になり、これがないと、
データ配線DLあるいはゲート配線GLと画素電極IT
O1の隙間から電圧で制御されない漏光が通過し、表示
のコントラストが低下する。また、上下、すなわち、対
向基板OPSUBとTFT基板TFTSUBは液晶を挟
んで張り合わせてあり、合わせマージンを大きくとる必
要があり、TFT基板上のみで遮光電極構造する本実施
例に比べて開口率が小さくなる。
【0044】本実施例における、データ配線DL下部の
半導体は、データ配線DLをマスクとして加工している
ため、データ配線DLは半導体層の段差を横切ることが
なく、断線不良を低減する効果がある。
半導体は、データ配線DLをマスクとして加工している
ため、データ配線DLは半導体層の段差を横切ることが
なく、断線不良を低減する効果がある。
【0045】《保護膜》図1、図3に示すように、TF
T基板TFTSUBの薄膜トランジスタTFTを形成し
た側の表面は、ソース電極SD1と画素電極を接続する
コンタクトホールCNなどを除いて保護絶縁膜PSV1
で覆われる。
T基板TFTSUBの薄膜トランジスタTFTを形成し
た側の表面は、ソース電極SD1と画素電極を接続する
コンタクトホールCNなどを除いて保護絶縁膜PSV1
で覆われる。
【0046】本保護膜は、通常プラズマCVDで形成さ
れた窒化シリコン膜が選ばれるが、これは有機系の材料
であるポリイミドやアクリル系の樹脂材料を用いても良
い。
れた窒化シリコン膜が選ばれるが、これは有機系の材料
であるポリイミドやアクリル系の樹脂材料を用いても良
い。
【0047】《対向基板》図2に示すように、透明ガラ
ス基板SUB2の一方の面には赤、緑、青のカラーフィ
ルタFIL、保護絶縁膜PSV2、共通透明画素電極I
TO2および配向膜ORI2が順次積層して設けられて
いる。また、透明ガラス基板SUB2の他方の面上には
偏光板POL2が張り合わせてあり、これとTFT基板
TFTSUBのTFTが形成されていない他方の面にあ
る偏光板POL1で透過光を偏光する。
ス基板SUB2の一方の面には赤、緑、青のカラーフィ
ルタFIL、保護絶縁膜PSV2、共通透明画素電極I
TO2および配向膜ORI2が順次積層して設けられて
いる。また、透明ガラス基板SUB2の他方の面上には
偏光板POL2が張り合わせてあり、これとTFT基板
TFTSUBのTFTが形成されていない他方の面にあ
る偏光板POL1で透過光を偏光する。
【0048】同図のガラス基板SUB2には、ブラック
マトリクスBMは形成されていないが、実際には、図1
はTFT部分に光が照射し、TFTのリーク電流が増加
しない程度の面積、Crのスパッタリング膜あるいはC
r酸化物とCrの積層、あるいは、さらに樹脂材料で形
成されている。
マトリクスBMは形成されていないが、実際には、図1
はTFT部分に光が照射し、TFTのリーク電流が増加
しない程度の面積、Crのスパッタリング膜あるいはC
r酸化物とCrの積層、あるいは、さらに樹脂材料で形
成されている。
【0049】《TFT基板TFTSUBの製造方法》次
に、上述した液晶表示装置のTFT基板TFTSUBの
製造方法を図4〜図15を用いて説明する。図4は製造
工程の流れを各工程の名称を用いてフローチャートとし
てまとめたものである。各工程をあるサブ単位でまとめ
て、そのれに(A)、(B)、(C)などと記号をつけ
てある。この(A)から(E)までの各々のサブ工程で
の断面構造が図5〜9に対応する。各断面構造は、各工
程で薄膜をエッチング加工した直後の断面構造であり、
説明上、各断面にはマスクとして使用したホトレジスト
が薄膜上に剥離せず残してある。これらの図は、図1に
おけるTFT基板の遮光電極SKDを下部に有するドレ
イン配線DLから寄生容量Cgs及び保持容量Cadd
が形成されたゲート配線GLを横切る(図2の断面図と
対応)断面図である。なお、図4の(E)の最終工程で
の対応する断面構造は図2である。工程(A)、
(C)、(D)、(E)のサブ工程には、それぞれ基本
的には写真(ホト)処理工程が含まれている。ここで、
ホト処理工程とは本発明ではホトレジストの塗布からマ
スクを使用した選択露光を経てそれを現像するまでの一
連の作業を示すものとする。図4から明らかなように、
本発明ではTFT基板を5回のホト処理工程を経て製造
される。
に、上述した液晶表示装置のTFT基板TFTSUBの
製造方法を図4〜図15を用いて説明する。図4は製造
工程の流れを各工程の名称を用いてフローチャートとし
てまとめたものである。各工程をあるサブ単位でまとめ
て、そのれに(A)、(B)、(C)などと記号をつけ
てある。この(A)から(E)までの各々のサブ工程で
の断面構造が図5〜9に対応する。各断面構造は、各工
程で薄膜をエッチング加工した直後の断面構造であり、
説明上、各断面にはマスクとして使用したホトレジスト
が薄膜上に剥離せず残してある。これらの図は、図1に
おけるTFT基板の遮光電極SKDを下部に有するドレ
イン配線DLから寄生容量Cgs及び保持容量Cadd
が形成されたゲート配線GLを横切る(図2の断面図と
対応)断面図である。なお、図4の(E)の最終工程で
の対応する断面構造は図2である。工程(A)、
(C)、(D)、(E)のサブ工程には、それぞれ基本
的には写真(ホト)処理工程が含まれている。ここで、
ホト処理工程とは本発明ではホトレジストの塗布からマ
スクを使用した選択露光を経てそれを現像するまでの一
連の作業を示すものとする。図4から明らかなように、
本発明ではTFT基板を5回のホト処理工程を経て製造
される。
【0050】以下、各工程を順を追って説明する。
【0051】透明のTFTガラス基板を準備し、その一
方面上全面にCr膜をスパッタリングにより形成する。
このCr膜上にホト処理(第1ホト)によって所定パタ
ーンのマスクをホトレジストPRESで形成した後、C
r膜を選択的にエッチングし、所定パターンの遮光電極
SKDやゲート配線GLを形成する(工程(A)、図
5)。
方面上全面にCr膜をスパッタリングにより形成する。
このCr膜上にホト処理(第1ホト)によって所定パタ
ーンのマスクをホトレジストPRESで形成した後、C
r膜を選択的にエッチングし、所定パターンの遮光電極
SKDやゲート配線GLを形成する(工程(A)、図
5)。
【0052】次に、透明ガラス基板SUB1の一方面上
に設けた電極や配線上に、プラズマCVD装置により窒
化Si膜GI、i型非晶質Si膜AS、N型の非晶質S
i膜d0を順次形成する。さらに、引き続き、スパッタ
リング法でCr膜を形成、これが加工された場合、ソー
ス電極やドレイン配線を構成する。ここで、半導体層A
S、d0をホトレジスト工程を用いず連続的に行うため
に、レジストによる半導体層の表面酸化を低減でき、N
型半導体層d0とソース電極や配線を形成する金属電極
のコンタクト抵抗を低減し、薄膜トランジスタの移動度
を向上できる。
に設けた電極や配線上に、プラズマCVD装置により窒
化Si膜GI、i型非晶質Si膜AS、N型の非晶質S
i膜d0を順次形成する。さらに、引き続き、スパッタ
リング法でCr膜を形成、これが加工された場合、ソー
ス電極やドレイン配線を構成する。ここで、半導体層A
S、d0をホトレジスト工程を用いず連続的に行うため
に、レジストによる半導体層の表面酸化を低減でき、N
型半導体層d0とソース電極や配線を形成する金属電極
のコンタクト抵抗を低減し、薄膜トランジスタの移動度
を向上できる。
【0053】ホト処理(第2ホト)によって所定のパタ
ーンのマスクをホトレジストPRESで形成した後、C
r膜を選択的にエッチングして、所定のパターンの導電
膜d1を形成する。続いて、前記ホトレジストPRES
を用いて、N型半導体d0をドライエッチング除去する
(工程(B)、図6)。
ーンのマスクをホトレジストPRESで形成した後、C
r膜を選択的にエッチングして、所定のパターンの導電
膜d1を形成する。続いて、前記ホトレジストPRES
を用いて、N型半導体d0をドライエッチング除去する
(工程(B)、図6)。
【0054】次に、ホト処理(第3ホト)によって所定
のパターンのマスクをホトレジストPRESで形成した
後、i型半導体層ASをゲート絶縁膜GI上で選択的に
エッチング除去する。
のパターンのマスクをホトレジストPRESで形成した
後、i型半導体層ASをゲート絶縁膜GI上で選択的に
エッチング除去する。
【0055】この際のホトレジストPRESパターンは
図3に示すソース電極SD1端部ではソース電極より幅
広くして、後に形成される画素電極がソース電極端部で
断線しないようにパターン化し、データ配線DL部に対
してはホトレジストPRESは、図1の点線枠で囲まれ
たTFT領域に対しては形成せず、データ配線DL自身
をマスクとして加工する。これにより、上記ホトレジス
トPRESを形成していないデータ配線DL付近では、
i型半導体層ASがデータ配線からはみ出さず、高精度
の加工ができ、開口率の向上やゲート配線の遅延時間低
減に必要なゲート容量が低減できる効果がある(工程
(C)、図7)。
図3に示すソース電極SD1端部ではソース電極より幅
広くして、後に形成される画素電極がソース電極端部で
断線しないようにパターン化し、データ配線DL部に対
してはホトレジストPRESは、図1の点線枠で囲まれ
たTFT領域に対しては形成せず、データ配線DL自身
をマスクとして加工する。これにより、上記ホトレジス
トPRESを形成していないデータ配線DL付近では、
i型半導体層ASがデータ配線からはみ出さず、高精度
の加工ができ、開口率の向上やゲート配線の遅延時間低
減に必要なゲート容量が低減できる効果がある(工程
(C)、図7)。
【0056】次に、プラズマCVD装置により窒化Si
膜からなる保護絶縁膜PSV1を形成する。ホト処理
(第4ホト)によってホトレジストPRESのマスクを
形成後、保護絶縁膜PSV1をエッチングし、コンタク
トホールCNや配線端子部の保護絶縁膜PSV1を除去
する(工程(D)、図8)。但し、本図の領域では、コ
ンタクトホールは形成されないため、ホトレジストはこ
の領域には全面に体積されている。
膜からなる保護絶縁膜PSV1を形成する。ホト処理
(第4ホト)によってホトレジストPRESのマスクを
形成後、保護絶縁膜PSV1をエッチングし、コンタク
トホールCNや配線端子部の保護絶縁膜PSV1を除去
する(工程(D)、図8)。但し、本図の領域では、コ
ンタクトホールは形成されないため、ホトレジストはこ
の領域には全面に体積されている。
【0057】次に、ITO膜をスパッタリングにより設
ける。ホト処理(第5ホト)によってホトレジストPR
ESでマスク形成後、ITO膜を選択的にエッチング
し、画素電極ITO1などにITOパターンを残す(工
程(E)、図9)。本工程は本発明の特徴である、歩留
まりを改善できる効果と関連があるので図9を用いて詳
細を説明する。本工程におけるホトレジストは、これま
での4回のホトレジストがポジ型のレジスト(露光され
た領域のホトレジストが現像処理で除去されるもの)に
対して、ネガ型のホトレジスト(露光されない領域のホ
トレジストが現像処理で除去それる)を使用してTFT
基板を製造する。図9において遮光電極SKDとゲート
配線GLで囲まれた領域の画素電極ITO1のレジスト
PRESは2回の露光でそのパターンが確定し、その他
の領域では現像時にレジストは除去される。
ける。ホト処理(第5ホト)によってホトレジストPR
ESでマスク形成後、ITO膜を選択的にエッチング
し、画素電極ITO1などにITOパターンを残す(工
程(E)、図9)。本工程は本発明の特徴である、歩留
まりを改善できる効果と関連があるので図9を用いて詳
細を説明する。本工程におけるホトレジストは、これま
での4回のホトレジストがポジ型のレジスト(露光され
た領域のホトレジストが現像処理で除去されるもの)に
対して、ネガ型のホトレジスト(露光されない領域のホ
トレジストが現像処理で除去それる)を使用してTFT
基板を製造する。図9において遮光電極SKDとゲート
配線GLで囲まれた領域の画素電極ITO1のレジスト
PRESは2回の露光でそのパターンが確定し、その他
の領域では現像時にレジストは除去される。
【0058】まず、第1回目の露光はガラス基板上部よ
り、通常のホトマスクにより露光される。これは、通
常、ホト工程における第1工程(ゲート配線材料の形
成)で形成された、合わせマークを基準にして行われ
る。そのため、合わせ誤差を含むため、重ね合わせ量が
表示画面内でずれることがある。
り、通常のホトマスクにより露光される。これは、通
常、ホト工程における第1工程(ゲート配線材料の形
成)で形成された、合わせマークを基準にして行われ
る。そのため、合わせ誤差を含むため、重ね合わせ量が
表示画面内でずれることがある。
【0059】次に、第2回目の露光は、基板SUB1上
に形成された金属電極、即ち、図9においては遮光電極
SKD及びゲート配線GLをマスクとして使用する。露
光は基板SUB1の裏面から行う。この露光は、露光量
を調節し、多少過剰に露光することにより、基板上に形
成されたネガ型のホトレジストが配線内部に乗るよう
に、即ち、遮光電極SKDやゲート配線のCgs容量を
構成する最小の重なり幅L1になるように露光する。従
って、この重なり幅はホトマスクを用いず最小の値とし
て、表示画面内部で均一な幅として自己整合的に形成さ
れる。また、保持容量Caddを構成するゲート配線と
の重なり幅L2は、基板表面からホトマスクを用いた露
光でその幅が決定されるため、その寸法L2は、任意に
設定できる。また、ネガ型レジストの場合ドレイン配線
DL上には、露光がなく、たとえホトレジスト上ゴミな
どが有っても露光されず現像除去されるので、ショート
不良を起こさない。また、遮光電極SKDとゲート配線
GLとの間の大部分の画素電極領域は、ホトレジスト上
にゴミなどが有り、そのパターンが第1回の露光時に形
成されなくても、裏面からの第2回目の露光で確定する
ことができるので、画素電極ITO1の欠落がなく点欠
陥不良が発生せず歩留まりが向上する。もちろん、金属
電極以外の部分はすべて開口部であり、開口率が向上で
きる。
に形成された金属電極、即ち、図9においては遮光電極
SKD及びゲート配線GLをマスクとして使用する。露
光は基板SUB1の裏面から行う。この露光は、露光量
を調節し、多少過剰に露光することにより、基板上に形
成されたネガ型のホトレジストが配線内部に乗るよう
に、即ち、遮光電極SKDやゲート配線のCgs容量を
構成する最小の重なり幅L1になるように露光する。従
って、この重なり幅はホトマスクを用いず最小の値とし
て、表示画面内部で均一な幅として自己整合的に形成さ
れる。また、保持容量Caddを構成するゲート配線と
の重なり幅L2は、基板表面からホトマスクを用いた露
光でその幅が決定されるため、その寸法L2は、任意に
設定できる。また、ネガ型レジストの場合ドレイン配線
DL上には、露光がなく、たとえホトレジスト上ゴミな
どが有っても露光されず現像除去されるので、ショート
不良を起こさない。また、遮光電極SKDとゲート配線
GLとの間の大部分の画素電極領域は、ホトレジスト上
にゴミなどが有り、そのパターンが第1回の露光時に形
成されなくても、裏面からの第2回目の露光で確定する
ことができるので、画素電極ITO1の欠落がなく点欠
陥不良が発生せず歩留まりが向上する。もちろん、金属
電極以外の部分はすべて開口部であり、開口率が向上で
きる。
【0060】本実施例によれば、高開口率で明るい液晶
表示装置を実現できる。
表示装置を実現できる。
【0061】また、ドレイン配線DL上で間隔をあけて
形成された隣合う画像電極がショートすることもなく、
さらに画素電極が欠落することがないので、製造時の歩
留まりを向上できる。
形成された隣合う画像電極がショートすることもなく、
さらに画素電極が欠落することがないので、製造時の歩
留まりを向上できる。
【0062】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置及びその製造方法によれば次
のような効果を奏する。
本発明による液晶表示装置及びその製造方法によれば次
のような効果を奏する。
【0063】画素電極の配線に対する重畳部の幅を極め
て小さくできることから、該配線の信号の画素電極に対
する干渉を小さくでき、表示むらを防止できる。
て小さくできることから、該配線の信号の画素電極に対
する干渉を小さくでき、表示むらを防止できる。
【0064】画素電極形成のホトレジストがネガ型のレ
ジストを用いているため、ゲート及びドレイン配線上で
は、画素電極の間隔をあけるための露光時に、ホトレジ
ストに光が照射されないため、たとえ光を透過しないゴ
ミがあっても、ホトレジストの現像、画素電極のエッチ
ング残りが発生せず、隣合う画素電極間がショートする
ことがなくなる。
ジストを用いているため、ゲート及びドレイン配線上で
は、画素電極の間隔をあけるための露光時に、ホトレジ
ストに光が照射されないため、たとえ光を透過しないゴ
ミがあっても、ホトレジストの現像、画素電極のエッチ
ング残りが発生せず、隣合う画素電極間がショートする
ことがなくなる。
【0065】また、画素電極の中央部においても、基板
の表面及び裏面の両方から露光されるので、たとえば半
導体等のゴミが存在しても、これによって画素電極が欠
損することはなく、歩留まりの向上が図れるようにな
る。
の表面及び裏面の両方から露光されるので、たとえば半
導体等のゴミが存在しても、これによって画素電極が欠
損することはなく、歩留まりの向上が図れるようにな
る。
【0066】さらに、ゲート配線、ドレイン配線及びド
レイン配線の下部にゲート配線と同一工程で形成された
遮光電極に対して、画素電極が自己整合的に重畳され、
開口率が大きくなり画面が明るくなる。
レイン配線の下部にゲート配線と同一工程で形成された
遮光電極に対して、画素電極が自己整合的に重畳され、
開口率が大きくなり画面が明るくなる。
【図1】本発明による液晶表示装置におけるTFT基板
の1画素とその周辺部の各層のの一実施例を示す平面図
である。
の1画素とその周辺部の各層のの一実施例を示す平面図
である。
【図2】図1の2−2切断線における断面図である。
【図3】図1の3−3切断線における断面図である。
【図4】本発明による液晶表示装置の製造方法の一実施
例を示す全体フローチャートである。
例を示す全体フローチャートである。
【図5】図4における工程Aに対応した断面図である。
【図6】図4における工程Bに対応した断面図である。
【図7】図4における工程Cに対応した断面図である。
【図8】図4における工程Dに対応した断面図である。
【図9】図4における工程Eに対応した断面図である。
SUB1、SUB2……透明ガラス基板、GL……ゲー
ト配線(走査信号線)、DL……データ配線(映像信号
線)、GI……ゲート絶縁膜、AS……i型半導体層、
d0……N型半導体層、SD1……ソース電極、ITO
1……透明導電膜、TFT……薄膜トランジスタ、TF
TSUB……TFT基板、OPSUB……対向基板、P
SV……保護絶縁膜、SKD……遮光電極、Cadd…
…保持容量、LC……液晶。
ト配線(走査信号線)、DL……データ配線(映像信号
線)、GI……ゲート絶縁膜、AS……i型半導体層、
d0……N型半導体層、SD1……ソース電極、ITO
1……透明導電膜、TFT……薄膜トランジスタ、TF
TSUB……TFT基板、OPSUB……対向基板、P
SV……保護絶縁膜、SKD……遮光電極、Cadd…
…保持容量、LC……液晶。
Claims (8)
- 【請求項1】 透明絶縁基板面に複数のゲート配線とこ
れら各ゲート配線と絶縁されかつ交差するように形成さ
れた複数のデータ配線とが形成され、これら各配線によ
って囲まれる各領域にゲート配線からの走査信号によっ
てオンされる薄膜トランジスタと、オンされた薄膜トラ
ンジスタを介してデータ配線からの映像信号が印加され
る画素電極とを備えるものであって、 該画素電極は、前記ゲート配線、データ配線および薄膜
トランジスタを覆って形成される絶縁膜の上面に形成さ
れ、かつ該絶縁膜に形成されたコンタクトホールを介し
て前記薄膜トランジスタの一方の電極に接続されている
液晶表示装置において、 前記画素電極の輪郭を構成する辺部の一部は、前記配線
上に自己整合的に重畳されて形成されていることを特徴
とする液晶表示装置。 - 【請求項2】 データ配線に沿い、かつ、データ配線よ
りも幅広であって前記ゲート配線と同時に形成される遮
光電極を備えた液晶表示装置であって、前記画素電極の
輪郭を構成する辺部の一部は、この遮光電極上に自己整
合的に重畳されて形成されていることを特徴とする請求
項1記載の液晶表示装置。 - 【請求項3】 前記画素電極の輪郭を構成する辺部の一
部はゲート配線と重畳され、この重畳部において保持容
量素子を備える液晶表示装置であって、自己整合的に配
線と重畳された部分の画素電極の幅は、該保持容量素子
の重畳部における幅よりも小さいことを特徴とする請求
項1および2記載のうちいずれか記載の液晶表示装置。 - 【請求項4】 自己整合的に配線と重畳された部分の画
素電極の幅は、画素電極の薄膜トランジスタと接続され
る一方の電極との重畳部における幅よりも小さいことを
特徴とする請求項1ないし3記載のうちいずれか記載の
液晶表示装置。 - 【請求項5】 透明絶縁基板面に複数のゲート配線とこ
れら各ゲート配線と絶縁されかつ交差するように形成さ
れた複数のデータ配線とが形成され、これら各配線によ
って囲まれる各領域にゲート配線からの走査信号によっ
てオンされる薄膜トランジスタと、オンされた薄膜トラ
ンジスタを介してデータ配線からの映像信号が印加され
る画素電極とを備えるものであって、 該画素電極は、前記ゲート配線、データ配線および薄膜
トランジスタを覆って形成される絶縁膜の上面に形成さ
れ、かつ該絶縁膜に形成されたコンタクトホールを介し
て前記薄膜トランジスタの一方の電極に接続されている
液晶表示装置の製造方法において、 前記画素電極を形成するホトレジストはネガ型レジスト
を用い、かつ、このレジストによるマスクパターンの形
成は、透明絶縁基板の表面からのホトマスクを用いた露
光と該透明絶縁膜の裏面から予め形成されている配線を
マスクとし行う露光との双方を経ることによって行うこ
とを特徴とする液晶表示装置の製造方法。 - 【請求項6】 データ配線に沿い、かつ、データ配線よ
りも幅広であって前記ゲート配線と同時に形成される遮
光電極を備えた液晶表示装置の製造方法であって、該透
明絶縁膜の裏面から行う露光はこの遮光電極をもマスク
とすることを特徴とする請求項5記載の液晶表示装置の
製造方法。 - 【請求項7】 画素電極のネガ型ホトレジストに対する
それぞれの露光は、まず、透明絶縁基板の表面からホト
マスクを用いて行い、続いて、透明絶縁基板の裏面から
予め形成されている配線等をマスクとし行うことを特徴
とする請求項5および6に記載のうちいずれか記載の液
晶表示装置の製造方法。 - 【請求項8】 画素領域のネガ型ホトレジストに対する
ホトマスクを用いた露光は、その露光領域として、保持
容量を形成する領域および薄膜トランジスタの一方の電
極を除き、各配線と重ならない領域としたことを特徴と
する請求項5および6に記載のうちいずれか記載の液晶
表示装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8321799A JPH10161154A (ja) | 1996-12-02 | 1996-12-02 | 液晶表示装置およびその製造方法 |
KR1019970065228A KR19980063692A (ko) | 1996-12-02 | 1997-12-02 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8321799A JPH10161154A (ja) | 1996-12-02 | 1996-12-02 | 液晶表示装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10161154A true JPH10161154A (ja) | 1998-06-19 |
Family
ID=18136549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8321799A Pending JPH10161154A (ja) | 1996-12-02 | 1996-12-02 | 液晶表示装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH10161154A (ja) |
KR (1) | KR19980063692A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010058155A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 박막 트랜지스터 액정표시장치 |
KR100365265B1 (ko) * | 1999-06-22 | 2002-12-18 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
JP2007094261A (ja) * | 2005-09-30 | 2007-04-12 | Epson Imaging Devices Corp | 半透過型液晶表示パネル |
KR100774797B1 (ko) | 2005-10-19 | 2007-11-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100474003B1 (ko) * | 1998-11-27 | 2005-09-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP2001066631A (ja) * | 1999-08-25 | 2001-03-16 | Sony Corp | 液晶表示装置およびその製造方法 |
-
1996
- 1996-12-02 JP JP8321799A patent/JPH10161154A/ja active Pending
-
1997
- 1997-12-02 KR KR1019970065228A patent/KR19980063692A/ko not_active Application Discontinuation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100365265B1 (ko) * | 1999-06-22 | 2002-12-18 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
US6587163B1 (en) | 1999-06-22 | 2003-07-01 | Hitachi, Ltd. | Liquid crystal display device |
KR20010058155A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 박막 트랜지스터 액정표시장치 |
JP2007094261A (ja) * | 2005-09-30 | 2007-04-12 | Epson Imaging Devices Corp | 半透過型液晶表示パネル |
JP4661506B2 (ja) * | 2005-09-30 | 2011-03-30 | ソニー株式会社 | 半透過型液晶表示パネル |
KR100774797B1 (ko) | 2005-10-19 | 2007-11-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 |
Also Published As
Publication number | Publication date |
---|---|
KR19980063692A (ko) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866783B2 (ja) | 液晶表示装置 | |
KR100262227B1 (ko) | 액정표시장치 | |
JPH1020298A (ja) | 液晶表示装置 | |
JPH09311347A (ja) | 液晶パネル | |
US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3592419B2 (ja) | 液晶表示パネル | |
JPH0968723A (ja) | 液晶表示装置 | |
JP3524162B2 (ja) | 液晶表示装置 | |
KR101967627B1 (ko) | 액정표시장치 및 그 제조방법 | |
JPH10161154A (ja) | 液晶表示装置およびその製造方法 | |
JPH09230373A (ja) | 液晶表示パネルおよびその製造方法 | |
JP6621673B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2871818B2 (ja) | 液晶表示装置 | |
JP2005031552A (ja) | 液晶表示素子及びそれを備えた液晶プロジェクタ | |
US20200194462A1 (en) | Thin film transistor substrate and method of producing thin film transistor substrate | |
JP2004070331A (ja) | 液晶表示装置の製造方法 | |
JPH0887030A (ja) | 液晶表示装置の製造方法 | |
JPH0356942A (ja) | 液晶表示装置 | |
JP2916456B2 (ja) | 液晶表示装置の端子の形成方法 | |
JP2791084B2 (ja) | 液晶表示装置 | |
JP2851305B2 (ja) | 液晶表示装置 | |
JP2968252B2 (ja) | 液晶表示装置 | |
JP2741773B2 (ja) | 液晶表示装置 | |
JP2004104096A (ja) | 液晶表示装置 |