JPS62299885A - 薄膜トランジスタマトリツクスの形成方法 - Google Patents

薄膜トランジスタマトリツクスの形成方法

Info

Publication number
JPS62299885A
JPS62299885A JP61143736A JP14373686A JPS62299885A JP S62299885 A JPS62299885 A JP S62299885A JP 61143736 A JP61143736 A JP 61143736A JP 14373686 A JP14373686 A JP 14373686A JP S62299885 A JPS62299885 A JP S62299885A
Authority
JP
Japan
Prior art keywords
electrode
mask
etching
pattern
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61143736A
Other languages
English (en)
Inventor
梁井 健一
沖 賢一
悟 川井
安宏 那須
大浦 道也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61143736A priority Critical patent/JPS62299885A/ja
Publication of JPS62299885A publication Critical patent/JPS62299885A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔概要〕 この発明は、液晶を駆動する薄膜トランジスタマトリッ
クスを形成するに際し、製造コストの引き下げと製造歩
留りを向上させるために、ゲート電極と表示電極を透明
電極材と非透光性金属膜で予め積層形成した後に、エツ
チングを行い表示電極及びソース・ドレイン接続部の取
り出しを行うことを特徴とするものであり、フォトリソ
グラフィック工程の工程数の減少を可能とする。
〔産業上の利用分野〕
この発明は、液晶ディスプレイの点滅を制御する液晶駆
動用の薄膜トランジスタマトリックスの形成方法に関す
るものである。
液晶ディスプレイは、カラー化が容易なことおよび、低
消費電力でありしかもこれを駆動する電圧が低電圧であ
るという利点からフラットディスプレイの中でも優位な
位置を占めており、広く用いられている。一方、この液
晶ディスプレイの表示容量を大きくし、しかも高品質を
維持するためには、この液晶ディスプレイの各画素の点
滅を制御するスイッチ素子を数多く形成する必要がある
このスイッチ素子を形成するために薄膜トランジスタマ
トリックスの開発が盛んに行われている。
この薄膜トランジスタマトリックスを歩留りよく低コス
トで製作できる薄膜トランジスタマトリックスの形成方
法が要求されている。
〔従来の技術〕
従来、薄膜トランジスタマトリックスは、第3図(a)
〜telに示す工程順に製作され、この各工程に使用さ
れるマスクは第4図に示すものを用いる。
なお第3図(a)〜(iilは第4図(al〜telの
平面図をそれぞれAA線によって切断した断面図に対応
している。
但し、マスクは省略している。
すなわち、第4図ta+に示ず第1のマスク51を用い
て、第3図fatに示すガラス基板1の表面に、ゲート
31を作製する。この後にゲート絶縁膜32とアモルフ
ァスシリコン膜(以後a−5i膜と記す)33並びに酸
化シリコン膜(以後5i02膜と記す)34をプラズマ
気相成長法(以後プラズマcvn法と記す)によって連
続して積層して成膜した後に、全面にポジレジストを塗
布し、ガラス基板1の裏面から露光し、ゲート31上の
みレジスト35を残す。この状態で5i02N!J34
をエツチングして第3図(alの工程を終える。
次ぎに、n” a−5i/Ti(チタン)/^1(アル
ミニュウーム)36を成膜し、レジスト35と共にリフ
トオフしてソース電極、ドレイン電極となる部分を残し
第3図山)を得る。
第4図(C1に示す第2のマスク52を用いて、n+a
−5i/Ti/^I 36がゲート31を介して平面的
にドレイン電極36−1とソース電極36−2に分離さ
れるように少なくともa−3t膜33までエツチングし
て第3図(C1を得る。
次ぎに、高抵抗被膜材のポリイミド37を全面に塗布し
、第4図(dlに示す第3のマスク53を用いて、ドレ
インパターン上とソース電極36−2の一部を含む表示
部をエツチング除去する。次ぎに第4図(dlに示す第
4のマスク54を用いて、表示部に透明電極(表示電極
)38を形成し第3図(dlを得る。
更に、全面にCr(クローム)とA1を成膜した後に第
4図(a)に示す第5のマスク55を用いて、ソース電
極と表示電極とを接続する接続メタル39と、ゲート3
1を遮光する遮光膜40とドレインバス41とをパター
ン形成して第3図(alを得る。
上記したように、従来の薄膜トランジスタマトリックス
を作製する工程には、マスクを5枚必要としている。
〔発明が解決しようとする問題点〕
上記したように従来は、各構成要素に対応して各々マス
クを対応させていたためにマスク数が多くなって工程数
を増やし製造コストの増大並びに歩留りを悪くすると云
う問題を生じていた。
この発明は、以上のような従来の状況から、工数が少な
く更に歩留りの向上の図れる薄膜トランジスタマトリッ
クスの形成方法の提供を目的とするものである。
〔問題点を解決するための手段〕
この発明は、第1図に示すように、ガラス基板1に透明
電極材2と非透光性金属3とを積層膜として形成後、マ
スク21を用いてエツチングによってゲート電極21−
A及び表示電極21−Bを形成する工程と、 ゲート絶縁膜4と水素化アモルファスシリコン5を堆積
し、前記各電極をマスクとして燐ドープ水素化アモルフ
ァスシリコン5と金属材6をソース電極材、ドレイン電
極材としてリフトオフを行う工程と、 分離用マスク22によってレジストをパターニングした
後に絶縁性有機材料7を等方性エツチングし、異方性エ
ツチングによってソース電極材、ドレイン電極材6と水
素化アモルファスシリコンゲート膜5をエツチングする
工程と、 金属を堆積した後、ドレインバスライン、ソース電極と
表示電極との接続電極、遮光膜を作成するマスク23を
用いてエツチングする工程と、マスク23を用いて表面
電極部の非透光性金属をエツチングにより除去し、透明
表示電極の顔出しを行うものである。
〔作用〕
上記したように、薄膜トランジスタマトリックスの製作
は、2つの構成要素を同一マスクを用いて形成している
ので、工数の削減とマスク合わせの回数減によって高品
質且つ高歩留りとなる。
〔実施例〕
第1図は本発明の一実施例を示す工程図、第2図は本発
明に使用するマスクを説明するための平面図である。な
お第1図fal〜fd+は第2図(al〜(dlの平面
図をそれぞれ静線に沿って切断した断面図に対応してい
る。但しマスクは省略している。
第1図falに示すように、ガラス基板1上に透明電極
材2として錫をドープした酸化インジューム(ITO)
と、これに積層する非透光性金属3、例えばチタンTi
(或いはモリブデンMo、 タンタルTa。
タングステン−等)をスパッタリングにより形成する。
次に第2図ta+のマスク21を用いて、レジストパタ
ーンを作成後、Ti(或いはMo、Ta、−等)膜3、
ITO膜2の順にエツチングを行いゲート電極21−A
と表示電極21−Bを形成する。
次ぎに、第1図(blに示すように、プラズマCVD法
によってゲート絶縁111i(窒化シリコン膜)4と動
作半導体層として水素化アモルファスシリコン5を積層
して形成する。これにポジ型レジスト(Az−1400
−27)をスピンコートした後、ガラス基板1側からゲ
ート電極21−Aと表示電極21−Bをマスクとして露
光を行い、レジストパターンを形成した後にソース電極
6−Aおよびドレイン電極6−8として燐ドープ水素化
アモルファスシリコンをプラズマCVD法によって作成
し、更にその上に金属材6 (Ti及びアルミニューム
AI)をスパッタリングにより堆積した後にリフトオフ
を行う。
次に第1図telに示すように、絶縁性有機材料(例え
ばポリイミド)7をスピンコートする。第2図fclに
示す分離用マスク22を用いて、レジストパターンを形
成し、ポリイミド7をヒドラジンを含むエツチング液を
用いてウェットエッチして、第2図(C)の点線で示す
ようにサイドエッチする。
サイドエッチ完了後に同一の分離用マスク22のマスク
パターンで、エツチングガス4塩化炭素CC14(静圧
4 Pa)によって金属材(^I、Ti)  6をドラ
イエッチするとともに、エツチングガスとして4弗化炭
素CF4と酸素02の混合ガス(静圧10Pa)で燐ド
ープ水素化アモルファスシリコン5を異方性エツチング
し、ソース電極6−Aとドレイン電極6−Bの取り出し
く顔出し)とソース電極6−八、ドレイン電極6−8及
び窒化シリコン膜4の分離を行い、第1図telを得る
次ぎに、Crおよび^1を堆積した後に、第2図+di
に示すマスク23を用いてドレインバスライン24と、
ソース電極6−八と表示電極21−Bとの接触電極25
と、遮光膜26のレジストパターンとを形成し、エツチ
ングを行い第1図(dlに示す金属(例えば、Cr及び
AI)  8. 9.10を作成する。更に、マスク2
3で作成した同一レジストパターンで表面電極部分のT
i(或いはMo、Ta、W)をエツチングガスとしてC
F4 と02の混合ガスを用いてドライエッチを行い表
示電極21−Bを得る。
〔効果〕
以上の説明から明らかなように、この発明によれば、ゲ
ート電極および表示電極を予め形成し、眉間絶縁膜(水
素化アモルファスシリコン)のサイドエッチによりソー
ス電極とドレイン電極の取り出しと両電極の分離を同一
マスクによって行え、薄膜トランジスタマトリックスの
製造工数の削減及び品質を向上する上できわめて有効な
効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程図、第2図は本発
明に使用するマスクを説明するための平面図、 第3図は従来の薄膜トランジスタマトリックスの形成方
法を示す工程図、 第4図は従来形成工程に用いられたマスクを説明するた
めの平面図である。 図において、1はガラス基板、2は透明電極材、3は非
透光金属、4はゲート絶縁膜、5は水素化アモルファス
シリコン、6はソース電極・ドレイン電極の金属材、6
−Aはソース電極、6−Flはドレイン電極、7は絶縁
性有機材料、8と9と10は金属、21−Aはゲート電
極、21−8は表示電極を示す。 々L表エネTI;FPIV−17N;7ヌ2第41 襲設萌カフ=−一平面図 唖

Claims (1)

  1. 【特許請求の範囲】 ガラス基板(1)上に透明電極材(2)と非透光性金属
    (3)を順次堆積後、所定形状のマスク(21)を用い
    てレジストパターンを形成し、そのパターンで、ゲート
    電極(21−A)と表示電極(21−B)とをエッチン
    グによって形成する工程と、 これら電極上に、ゲート絶縁膜(4)と水素化アモルフ
    ァスシリコン(5)を順次堆積してからポジレジストを
    スピンコートし、前記ガラス基板(1)側から前記ゲー
    ト電極(21−A)と表示電極(21−B)をマスクと
    してパターニングした後、燐ドープ水素化アモルファス
    シリコン及び金属(6)をソース電極(6−A)及びド
    レイン電極(6−B)としてリフトオフを行う工程と、 前記ソース電極(6−A)およびドレイン電極(6−B
    )上に絶縁性有機材料(7)を塗布後、所定形状の分離
    用マスク(22)によりレジストをパターニングし、そ
    のパターンで絶縁性有機材料(7)を等方性エッチング
    によりサイドエッチし、さらに同じパターンおよび異方
    性エッチングにより前記ソース電極(6−A)及びドレ
    イン電極(6−B)と水素化アモルファスシリコン(5
    )とゲート絶縁膜(4)を分離する工程と、金属を堆積
    した後、所定形状のマスク(23)を用いてレジストパ
    ターンを形成し、そのパターンでドレインバスライン(
    24)と、ソース電極と表示電極との接続電極(25)
    、遮光膜(26)をエッチングにより形成し、さらに同
    じパターンで表示電極部の前記非透光性金属(3)をエ
    ッチングにより除去し表示電極(21−B)を取り出す
    工程とからなることを特徴とする薄膜トランジスタマト
    リックスの形成方法。
JP61143736A 1986-06-18 1986-06-18 薄膜トランジスタマトリツクスの形成方法 Pending JPS62299885A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61143736A JPS62299885A (ja) 1986-06-18 1986-06-18 薄膜トランジスタマトリツクスの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61143736A JPS62299885A (ja) 1986-06-18 1986-06-18 薄膜トランジスタマトリツクスの形成方法

Publications (1)

Publication Number Publication Date
JPS62299885A true JPS62299885A (ja) 1987-12-26

Family

ID=15345815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61143736A Pending JPS62299885A (ja) 1986-06-18 1986-06-18 薄膜トランジスタマトリツクスの形成方法

Country Status (1)

Country Link
JP (1) JPS62299885A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639977A (ja) * 1986-07-01 1988-01-16 Citizen Watch Co Ltd 薄膜トランジスタ
JP2004046087A (ja) * 2002-04-15 2004-02-12 Samsung Sdi Co Ltd ブラックマトリックスを備えた平板表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639977A (ja) * 1986-07-01 1988-01-16 Citizen Watch Co Ltd 薄膜トランジスタ
JP2004046087A (ja) * 2002-04-15 2004-02-12 Samsung Sdi Co Ltd ブラックマトリックスを備えた平板表示装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2776083B2 (ja) 液晶表示装置およびその製造方法
JPS62285464A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JPH0242761A (ja) アクティブマトリクス基板の製造方法
US6859252B2 (en) Active matrix substrate and manufacturing method thereof
JP3796566B2 (ja) フリンジフィールド駆動液晶表示装置の製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
JPH10206892A (ja) アクティブマトリクス型液晶表示装置およびその製造方 法
JPH0580650B2 (ja)
JPH04280231A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP2000267595A (ja) 表示装置用アレイ基板の製造方法
JPS62299885A (ja) 薄膜トランジスタマトリツクスの形成方法
JPS62286271A (ja) 薄膜トランジスタ基板の製造方法
JPH03249735A (ja) 薄膜トランジスタの製造方法
JPS61185783A (ja) 薄膜トランジスタの製造方法
JPS628569A (ja) 薄膜トランジスタの製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
JPH02223924A (ja) 表示パネルの製造方法
JP2711003B2 (ja) マトリツクス型表示装置
JPH08262491A (ja) 液晶表示素子およびその製造方法
JPS6347981A (ja) 薄膜トランジスタおよびその製造方法
JPH0638185B2 (ja) 薄膜トランジスタマトリクスの形成方法
JPH05299436A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
JPH02137826A (ja) 透過型アクティブマトリクス液晶表示装置
JP2539324Y2 (ja) 薄膜トランジスタ
JPH0756894B2 (ja) 薄膜トランジスタの製造方法