JPS61292683A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS61292683A JPS61292683A JP60135188A JP13518885A JPS61292683A JP S61292683 A JPS61292683 A JP S61292683A JP 60135188 A JP60135188 A JP 60135188A JP 13518885 A JP13518885 A JP 13518885A JP S61292683 A JPS61292683 A JP S61292683A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- crystal display
- film transistor
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマトリックス状に配された複数個の画素電極を
有する液晶表示装置に関する。
有する液晶表示装置に関する。
本発明はマトリックス状に配された複数個の画素電極を
有する液晶表示装置において、この複数個の画素電極の
夫々に複数個の駆動用薄膜トランジスタを設けることに
よシ、不良画素の低減を図シ、歩留シを向上し、安価な
液晶表示装置を得ることができるようにしたものである
。
有する液晶表示装置において、この複数個の画素電極の
夫々に複数個の駆動用薄膜トランジスタを設けることに
よシ、不良画素の低減を図シ、歩留シを向上し、安価な
液晶表示装置を得ることができるようにしたものである
。
従来、マトリックス状に配された複数個の画素電極を有
する液晶表示装置として第４図にその東部を示す如きも
のが提案されている。
する液晶表示装置として第４図にその東部を示す如きも
のが提案されている。
この第４図において（１）は薄膜トランジスタを示し、
この薄膜トランジスタ（１）は基板上に被着されたこの
薄膜トランジスタ（１）のチャンネルを形成するシリコ
ン層の上に絶縁層を介して多結晶シリコン層を被着し、
写真食刻技術等を用いてダート電極（２）とソース部（
３）とドレイン部（４）とを形成する如くして設けられ
ている。また、この薄膜トランジスタ（すのドレイン部
（４）にはコンタクト孔（５）を介して例えばＩＴＯ（
インジュクム・ティン・オキサイド）膜などの透明電極
である画素電極（６）が接続されていると共にこの薄膜
トランジスタ（１ンのソース部（３）にはコンタクト孔
（７）を介して第１の信号線（８）が接続され、ダート
電極（２）には第２の信号線（９）が延在される如くし
て接続されている。そして、この様に構成された液晶表
示素子が第５図の等価回路で示す如くマトリクス状に複
数個配列され、その上に更Ｋ ＴＮ液晶（ライステラＦ
・ネマチック液晶）層と透明電極を設けたガラス板とが
順次積層され液晶表示装置が構成されている。
この薄膜トランジスタ（１）は基板上に被着されたこの
薄膜トランジスタ（１）のチャンネルを形成するシリコ
ン層の上に絶縁層を介して多結晶シリコン層を被着し、
写真食刻技術等を用いてダート電極（２）とソース部（
３）とドレイン部（４）とを形成する如くして設けられ
ている。また、この薄膜トランジスタ（すのドレイン部
（４）にはコンタクト孔（５）を介して例えばＩＴＯ（
インジュクム・ティン・オキサイド）膜などの透明電極
である画素電極（６）が接続されていると共にこの薄膜
トランジスタ（１ンのソース部（３）にはコンタクト孔
（７）を介して第１の信号線（８）が接続され、ダート
電極（２）には第２の信号線（９）が延在される如くし
て接続されている。そして、この様に構成された液晶表
示素子が第５図の等価回路で示す如くマトリクス状に複
数個配列され、その上に更Ｋ ＴＮ液晶（ライステラＦ
・ネマチック液晶）層と透明電極を設けたガラス板とが
順次積層され液晶表示装置が構成されている。
斯る液晶表示装置においては、第１の信号線（８）の信
号と第２の信号線（９）の信号とが制御されることによ
って画素電極（６ン上の液晶分子が制御され画像を表示
する。
号と第２の信号線（９）の信号とが制御されることによ
って画素電極（６ン上の液晶分子が制御され画像を表示
する。
また、他の先行する技術としては、２個のダート電極を
有する所謂ダブルダート構造の薄膜トランジスタを駆動
用トランジスタとして設けたものがある。
有する所謂ダブルダート構造の薄膜トランジスタを駆動
用トランジスタとして設けたものがある。
しかしながら、薄膜トランジスタ（１ンに於いては、そ
の形成時にダート（２）・ソース（３）間短絡などの欠
陥が生じ易く、そのため画素電極（６）の夫々に１個の
薄膜トランジスタ（すしか設けていない従来の液晶表示
装置に於いては、この薄膜トランジスタ（１）Ｋ欠陥が
ある場合に、その画素電極（６）を入力信号に応じて正
常に駆動させることができず、不良画素を生じ、液晶表
示装置の商品価値を喪失させる場合があるという不都合
があった〇 本発明は、斯る品に鑑み、不良画素の低減を図シ、歩留
シを向上し、安価な液晶表示装置を提供せんとするもの
である。
の形成時にダート（２）・ソース（３）間短絡などの欠
陥が生じ易く、そのため画素電極（６）の夫々に１個の
薄膜トランジスタ（すしか設けていない従来の液晶表示
装置に於いては、この薄膜トランジスタ（１）Ｋ欠陥が
ある場合に、その画素電極（６）を入力信号に応じて正
常に駆動させることができず、不良画素を生じ、液晶表
示装置の商品価値を喪失させる場合があるという不都合
があった〇 本発明は、斯る品に鑑み、不良画素の低減を図シ、歩留
シを向上し、安価な液晶表示装置を提供せんとするもの
である。
本発明は、第１図にその要部を示す如く、マトリックス
状に配された複数個の画素電極（６）を有する液晶表示
装置において、この複数個の画素電極（６）の夫々に複
数個の駆動用薄膜トランジスタ（１ａ）（１ｂ）を設け
たものである。
状に配された複数個の画素電極（６）を有する液晶表示
装置において、この複数個の画素電極（６）の夫々に複
数個の駆動用薄膜トランジスタ（１ａ）（１ｂ）を設け
たものである。
斯る本発明に依れば、画素電極（６）の夫りに複数個、
例えば２個の薄膜トランジスタ（１ｍ）（ｉｂ）が設け
られているが、之等２個の薄膜トランジスタ（１ｍ）（
ｌｂ）に何ら欠陥がない場合には、之等２個の薄膜トラ
ンジスタ（１息）（ｌｂ）によって画素電極（６）を駆
動させることができる。
例えば２個の薄膜トランジスタ（１ｍ）（ｉｂ）が設け
られているが、之等２個の薄膜トランジスタ（１ｍ）（
ｌｂ）に何ら欠陥がない場合には、之等２個の薄膜トラ
ンジスタ（１息）（ｌｂ）によって画素電極（６）を駆
動させることができる。
また例えば一方の薄膜トランジスタ（１＆）が短絡故障
、例えばｒ−ト（２ｍ、）°ソース（３１）間短絡をし
ているような場合には、この薄膜トランジスタ（１ｍ）
のソース部（３ａ）を切断し、他方の薄膜トランジスタ
（１ｂ）によって、この画素電極（６）を駆動させるこ
とができる。また例えば一方の薄膜トランジスタ（１ａ
）が開放故障例えばｒ −） （２ｍ、）・ソース（３
鳳）間開数をしているような場合には、この薄膜トラン
ジスタ（１ａ）は何らスイッチング動作をせず、画素電
極（６）に影響を与えることがないので、そのまま放置
し、他方の薄膜トランジスタ（１ｂ）によって、この画
素電極（６）を駆動させることができる。
、例えばｒ−ト（２ｍ、）°ソース（３１）間短絡をし
ているような場合には、この薄膜トランジスタ（１ｍ）
のソース部（３ａ）を切断し、他方の薄膜トランジスタ
（１ｂ）によって、この画素電極（６）を駆動させるこ
とができる。また例えば一方の薄膜トランジスタ（１ａ
）が開放故障例えばｒ −） （２ｍ、）・ソース（３
鳳）間開数をしているような場合には、この薄膜トラン
ジスタ（１ａ）は何らスイッチング動作をせず、画素電
極（６）に影響を与えることがないので、そのまま放置
し、他方の薄膜トランジスタ（１ｂ）によって、この画
素電極（６）を駆動させることができる。
従って、本発明に依れば同一の画素電極（６）に設けら
れている複数の薄膜トランジスタ（１ｍ） （ｌｂ）が
同時に欠陥とならない限シ、不良画素の発生を防ぐこと
ができるが、この場合に同一の画素電極（６）に設けら
れている複数の薄膜トランジスタ（１息）（１ｂ）が同
時に欠陥となる確率は極めて低いので、不良画素の低減
を図シ、歩留シを向上し安価な液晶表示装置を得ること
ができる。
れている複数の薄膜トランジスタ（１ｍ） （ｌｂ）が
同時に欠陥とならない限シ、不良画素の発生を防ぐこと
ができるが、この場合に同一の画素電極（６）に設けら
れている複数の薄膜トランジスタ（１息）（１ｂ）が同
時に欠陥となる確率は極めて低いので、不良画素の低減
を図シ、歩留シを向上し安価な液晶表示装置を得ること
ができる。
以下、第１図〜第３図を参照して本発明の液晶表示装置
の一実施例につき説明しよう。第１図〜第３図において
第４図及び第５図に対応する部分には同一符号を付し、
その詳細説明は省略する。
の一実施例につき説明しよう。第１図〜第３図において
第４図及び第５図に対応する部分には同一符号を付し、
その詳細説明は省略する。
この第１図において、 （１ｍ）は第１の薄膜トランジ
スタを示し、この薄膜トランジスタ（１ａ）を第２図の
断百図で示す如く、基板α１上に被着したこの薄膜トラ
ンジスタ（１ａ）のチャンネルを形成するシリコン層の
上に絶縁層αηを介して多結晶シリコン層を被着し、写
真食刻技術等を用いてダート電極（２ａＩＸ”ｚ）とソ
ース部（３ａ）とドレイン部（４ａ）とを形成する如く
して設ける。第２の薄膜トランジスタ（ｌｂ）も同様に
して同時に設ける。
スタを示し、この薄膜トランジスタ（１ａ）を第２図の
断百図で示す如く、基板α１上に被着したこの薄膜トラ
ンジスタ（１ａ）のチャンネルを形成するシリコン層の
上に絶縁層αηを介して多結晶シリコン層を被着し、写
真食刻技術等を用いてダート電極（２ａＩＸ”ｚ）とソ
ース部（３ａ）とドレイン部（４ａ）とを形成する如く
して設ける。第２の薄膜トランジスタ（ｌｂ）も同様に
して同時に設ける。
また第１の薄膜トランジスタ（１ａ）のドレイン部（４
ａ）にはコンタクト孔（５ａ）を介してＩＴＯ（インジ
ュウム・ナイン・オキサイド）膜などの透明電極である
画素電極（６）を接続すると共に、この第１の薄膜トラ
ンジスタ（１ａ）のソース部（３＆）にはコンタクト孔
（７色）を介して第１の信号線（８）を接続し、ｒ−）
電極（２ｍ、） （２ａ２）には第２の信号線（９）を
延在する如くして接続する。
ａ）にはコンタクト孔（５ａ）を介してＩＴＯ（インジ
ュウム・ナイン・オキサイド）膜などの透明電極である
画素電極（６）を接続すると共に、この第１の薄膜トラ
ンジスタ（１ａ）のソース部（３＆）にはコンタクト孔
（７色）を介して第１の信号線（８）を接続し、ｒ−）
電極（２ｍ、） （２ａ２）には第２の信号線（９）を
延在する如くして接続する。
また同様に第２の薄膜トランジスタ（１ｂ）のドレイン
部（４ｂ）にはコンタクト孔（５ｂ）を介して画素電極
（６）を接続すると共に、この第２の薄膜トランジスタ
（１ｂ）のソース部（３ｂ）にはコンタクト孔（７ｂ）
を介して第１の信号線（８）を接続すると共にｆｆ−）
電極（２ｂ、）（２ｂ２）には第２の信号線（９）を接
続する。
部（４ｂ）にはコンタクト孔（５ｂ）を介して画素電極
（６）を接続すると共に、この第２の薄膜トランジスタ
（１ｂ）のソース部（３ｂ）にはコンタクト孔（７ｂ）
を介して第１の信号線（８）を接続すると共にｆｆ−）
電極（２ｂ、）（２ｂ２）には第２の信号線（９）を接
続する。
この様に構成する液晶表示素子を第３図人の等価回路で
示す如くマトリックス状に複数個配列させ、その上にＴ
Ｎ液晶層と透明電極を設けたガラス板とを順次積層して
液晶表示装置を構成する。
示す如くマトリックス状に複数個配列させ、その上にＴ
Ｎ液晶層と透明電極を設けたガラス板とを順次積層して
液晶表示装置を構成する。
斯る本例に依れば、画素電極（６）の夫々に２個の薄膜
トランジスタ（ｌａ）（ｌｂ）が設けられているが、之
等２個の薄膜トランジスタ（ｌａ）（ｌｂ）に何ら欠陥
がない場合には、第３図人の等価回路で示す如く之等２
個の薄膜トランジスタ（１ｍ）（ｌｂ）で画素電極（６
）を駆動させることができる。また例えば第１の薄膜ト
ランジスタ（１息）が短絡故障、例えばｒ） （２ｍ、
）・ソース（３ａ）間短絡をしているような場合には、
この第１の薄膜トランジスタ（１ａ）のソース部（３ａ
）を切断し、第３図Ｂに示す如く、第２の薄膜トランジ
スタ（１ｂ）のみによって、この画素電極（６）を駆動
させることができる。また例えば第１の薄膜トランジス
タ（１ａ）が開放故障、例えば？’ ） （２１１）
・ソース（３＆）間開数をしているような場合には、こ
の第１の薄膜トランジスタ（１ａ）は何らスイッチング
動作をせず、画素電極（６）に影響を与えることがない
ので、そのまま放置し、第２の薄膜トランジスタ（１ｂ
）によって、この画素電極（６）を駆動させることがで
きる。この場合の等価回路も例えば第３図Ｂに示す如く
なる。
トランジスタ（ｌａ）（ｌｂ）が設けられているが、之
等２個の薄膜トランジスタ（ｌａ）（ｌｂ）に何ら欠陥
がない場合には、第３図人の等価回路で示す如く之等２
個の薄膜トランジスタ（１ｍ）（ｌｂ）で画素電極（６
）を駆動させることができる。また例えば第１の薄膜ト
ランジスタ（１息）が短絡故障、例えばｒ） （２ｍ、
）・ソース（３ａ）間短絡をしているような場合には、
この第１の薄膜トランジスタ（１ａ）のソース部（３ａ
）を切断し、第３図Ｂに示す如く、第２の薄膜トランジ
スタ（１ｂ）のみによって、この画素電極（６）を駆動
させることができる。また例えば第１の薄膜トランジス
タ（１ａ）が開放故障、例えば？’ ） （２１１）
・ソース（３＆）間開数をしているような場合には、こ
の第１の薄膜トランジスタ（１ａ）は何らスイッチング
動作をせず、画素電極（６）に影響を与えることがない
ので、そのまま放置し、第２の薄膜トランジスタ（１ｂ
）によって、この画素電極（６）を駆動させることがで
きる。この場合の等価回路も例えば第３図Ｂに示す如く
なる。
従って、本実施例に依れば、同一の画素電極（６）Ｋ設
けられている２個の薄膜トランジスタ（１１）（１ｂ）
が同時に欠陥とならない限シ、不良画素の発生を防ぐこ
とができ、しかも同一の画素電極（６）に設けられてい
る２個の薄膜トランジスタ（ｌａ）（ｌｂ）が同時に欠
陥となる確率は極めて低いので、不良画素を低減し、歩
留シを向上し、安価な液晶表示装置を得ることができる
。
けられている２個の薄膜トランジスタ（１１）（１ｂ）
が同時に欠陥とならない限シ、不良画素の発生を防ぐこ
とができ、しかも同一の画素電極（６）に設けられてい
る２個の薄膜トランジスタ（ｌａ）（ｌｂ）が同時に欠
陥となる確率は極めて低いので、不良画素を低減し、歩
留シを向上し、安価な液晶表示装置を得ることができる
。
また本例では、画素電極（６）の夫々に２個の薄膜トラ
ンジスタ（ｉａ）（ｌｂ）を設けたが、第１の薄膜トラ
ンジスタ（１ａ）については従来例と同様の配置とし、
第２の薄膜トランジスタ（１ｂ）については第２の信号
線（９）の一部を利用してｆ−）電極（２ｂ１）（２ｂ
２）としているので、画素の有効面積に殆ど影響を与え
ない。
ンジスタ（ｉａ）（ｌｂ）を設けたが、第１の薄膜トラ
ンジスタ（１ａ）については従来例と同様の配置とし、
第２の薄膜トランジスタ（１ｂ）については第２の信号
線（９）の一部を利用してｆ−）電極（２ｂ１）（２ｂ
２）としているので、画素の有効面積に殆ど影響を与え
ない。
更に本例では２個の薄膜トランジスタ（１ｍ）（ｌｂ）
を液晶表示装置製造時に同時に設けるので、これによっ
て液晶表示装置の製造工程を増加させることはない。
を液晶表示装置製造時に同時に設けるので、これによっ
て液晶表示装置の製造工程を増加させることはない。
尚、上述実施例では画素電
極（６）の夫々に２個の駆動用薄膜トランジスタ（１ａ
）（１ｂ）を設けた場合について述べたが、画素電極（
６）の夫々に３個以上の駆動用薄膜トランジスタを設け
た場合にも同様の作用効果を得ることができることは容
易に理解できよう。
）（１ｂ）を設けた場合について述べたが、画素電極（
６）の夫々に３個以上の駆動用薄膜トランジスタを設け
た場合にも同様の作用効果を得ることができることは容
易に理解できよう。
また・本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成を取シ得ることは勿
論である。
脱することなく、その他種々の構成を取シ得ることは勿
論である。
本発明に依れば、画素電極の夫々に複数個の駆動用薄膜
トランジスタを設けたので、不良画素の低減を図シ、歩
留シを向上し、安価な液晶表示装置を得ることができる
という利益がある。
トランジスタを設けたので、不良画素の低減を図シ、歩
留シを向上し、安価な液晶表示装置を得ることができる
という利益がある。
第１図は本発明液晶表示装置の一実施例の要部を示す一
部切欠平面図、第２図は第１図のＡ−Ａ’線の断面図、
第３図は本発明の一実施例の等価回路の一部を示す回路
図、第４図は従来例の要部を示す一部切欠平面図、第５
図は従来例の等価回路の一部を示す回路図である。 （１凰）及び（１ｂ）は夫々薄膜トランジスタ、（２ｊ
Ｌ１）及び（２ｂ、）は夫々第１ダート電極、（２ａ
２ ）及び（２ｂ２）は夫々第２）ｌＡ−）電極、（３
ａ）及び（３ｂ）は夫々ソース部、（４＆ン及び（４ｂ
）は夫々ドレイン部、（６）は画素電極である。 冨１回のＡ−Ａ’＃ｌｓ断面回 第２図 ４発明の一実相例の算価回路の一部１両口路図第３図 従某＃’ｌの要部Ｅ承す一邦七η欠平面回第４図 才足来使Ｉの竿イ面回路の一部を氷す回路図第５図
部切欠平面図、第２図は第１図のＡ−Ａ’線の断面図、
第３図は本発明の一実施例の等価回路の一部を示す回路
図、第４図は従来例の要部を示す一部切欠平面図、第５
図は従来例の等価回路の一部を示す回路図である。 （１凰）及び（１ｂ）は夫々薄膜トランジスタ、（２ｊ
Ｌ１）及び（２ｂ、）は夫々第１ダート電極、（２ａ
２ ）及び（２ｂ２）は夫々第２）ｌＡ−）電極、（３
ａ）及び（３ｂ）は夫々ソース部、（４＆ン及び（４ｂ
）は夫々ドレイン部、（６）は画素電極である。 冨１回のＡ−Ａ’＃ｌｓ断面回 第２図 ４発明の一実相例の算価回路の一部１両口路図第３図 従某＃’ｌの要部Ｅ承す一邦七η欠平面回第４図 才足来使Ｉの竿イ面回路の一部を氷す回路図第５図
Claims (1)
- マトリックス状に配された複数個の画素電極を有する液
晶表示装置において、上記複数個の画素電極の夫々に複
数個の駆動用薄膜トランジスタを設けたことを特徴とす
る液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13518885A JPH0786741B2 (ja) | 1985-06-20 | 1985-06-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13518885A JPH0786741B2 (ja) | 1985-06-20 | 1985-06-20 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292683A true JPS61292683A (ja) | 1986-12-23 |
| JPH0786741B2 JPH0786741B2 (ja) | 1995-09-20 |
Family
ID=15145891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13518885A Expired - Lifetime JPH0786741B2 (ja) | 1985-06-20 | 1985-06-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786741B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279026A (ja) * | 1988-09-16 | 1990-03-19 | Toshiba Corp | 液晶表示素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177380A (ja) * | 1984-02-23 | 1985-09-11 | 株式会社半導体エネルギー研究所 | 固体表示装置 |
-
1985
- 1985-06-20 JP JP13518885A patent/JPH0786741B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177380A (ja) * | 1984-02-23 | 1985-09-11 | 株式会社半導体エネルギー研究所 | 固体表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279026A (ja) * | 1988-09-16 | 1990-03-19 | Toshiba Corp | 液晶表示素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786741B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US5457553A (en) | Thin-film transistor panel with reduced number of capacitor lines | |
| JPS62265756A (ja) | 薄膜トランジスタマトリクス | |
| JP2002006331A (ja) | 液晶表示装置 | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| JPS61292683A (ja) | 液晶表示装置 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| JPS61193128A (ja) | マトリクス型表示装置 | |
| JP2646557B2 (ja) | アクティプマトリックス基板 | |
| JPH08211407A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JPS63180935A (ja) | 薄膜トランジスタ液晶表示装置 | |
| TWI802393B (zh) | 畫素陣列基板 | |
| JPH0274929A (ja) | アクティブマトリクス基板 | |
| JPH01933A (ja) | 表示装置 | |
| JPS62278537A (ja) | アクテイブマトリツクス型表示装置用表示電極アレイ | |
| JPH02297524A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0636136B2 (ja) | アクテイブマトリクス形表示装置 | |
| KR930004349B1 (ko) | 액정 표시소자의 박막 트랜지스터 | |
| JPS61272776A (ja) | マトリクス型表示装置 | |
| JP3748111B2 (ja) | 液晶表示装置 | |
| JPH04114132A (ja) | 液晶表示装置の製造方法 | |
| JP2006278985A (ja) | 回路基板 | |
| JPH04318513A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH11174978A (ja) | 画像表示装置 | |
| JPH0720495A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |