JP2006278985A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2006278985A JP2006278985A JP2005100069A JP2005100069A JP2006278985A JP 2006278985 A JP2006278985 A JP 2006278985A JP 2005100069 A JP2005100069 A JP 2005100069A JP 2005100069 A JP2005100069 A JP 2005100069A JP 2006278985 A JP2006278985 A JP 2006278985A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- output terminal
- dummy
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 ダミーパッド間がショートしている場合でも、それによるICチップの動作不良を防止することができる回路基板を提供する。
【解決手段】 複数の走査線と、前記走査線に略直交して配置される複数の信号線と、少なくとも前記走査線又は信号線のどちらか一方からの引き出し配線と、引き出し配線の先端に形成され、外部駆動ICチップの出力端子と電気的かつ機械的に接続される接続パッドと、駆動ICチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板において、ダミーパッドを駆動ICチップの出力端子との接触面が絶縁層によって形成されているものとする。
【選択図】 図1
【解決手段】 複数の走査線と、前記走査線に略直交して配置される複数の信号線と、少なくとも前記走査線又は信号線のどちらか一方からの引き出し配線と、引き出し配線の先端に形成され、外部駆動ICチップの出力端子と電気的かつ機械的に接続される接続パッドと、駆動ICチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板において、ダミーパッドを駆動ICチップの出力端子との接触面が絶縁層によって形成されているものとする。
【選択図】 図1
Description
本発明は、液晶表示装置その他の表示装置に用いられる回路基板に関する。
近年、CRTディスプレイに代わる表示装置として、例えば平面型の表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から注目を集めている。特に、各画素にスイッチ素子を設け、オン画素とオフ画素とを電気的に分離し、かつオン画素へ書き込まれる映像信号を保持する機能を有するアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、表示装置の主流となっている。
以下に、TFT(Thin Film Transistor)をスイッチ素子とする光透過型のアクティブマトリクス型液晶表示装置を例にとり説明する。
アクティブマトリクス型液晶表示装置は、アレイ基板と対向基板との間に配向膜を介して液晶層が保持されて成っている。アレイ基板においては、ガラスや石英等の透明絶縁基板上に、複数本の信号線と複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にITO(Indium−Tin−Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素のオン-オフを制御するスイッチング素子としてのTFTが配置される。TFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
対向基板は、ガラス等の透明絶縁基板上にITOから成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。
液晶表示装置の外周部では、対向基板の端縁の部分とアレイ基板との間にシール材が配置されて、液晶層の四周を封止している。また、アレイ基板が対向基板から突き出して棚状の接続領域をなしており、この接続領域にて、走査線または信号線からの延在部で構成される接続パッドと、外部駆動系統からの出力を行うための端子とが、通常はACF(異方性導電膜)を介して接続される。
このような表示装置に駆動ICチップを実装する場合、新規の製品であってもICチップは既存の物を使用するのが通常であり、製品の画素数の仕様に合った出力端子数のICチップを新規に作製することはほとんどない。
例えば、1200ドットの製品に対して出力端子数400本のICチップを使用する場合、400本×3個で構成し、1440ドットの製品に対しては400本中の360本を用い、360本×4個の構成で使用する。後者の場合、出力端子400本中の40本をダミーとして扱い、画素へは接続しない。
これを図2を用いて説明する。図2において、(a)はアレイ基板の接続領域を示し、符号10は画素へ接続される引き出し配線、符号10’はダミー配線、符号11,12,13,14,15は接続パッド、符号21,22,23,24,25はダミーパッドをそれぞれ示す。(b)は駆動ICチップの出力端子を示し、符号31,32,33,34,35はダミー扱いにされない出力端子、符号41,42,43,44,45はダミー扱いにされる出力端子(以下、ダミー端子ともいう)をそれぞれ示す。
上記(a)に示すアレイ基板の接続領域の上に、これに重ね合わせるようにして(b)に示す駆動ICチップの出力端子が配され、画素と接続する接続パッド11,12,13,14,15はダミー扱いにしない出力端子31,32,33,34,35とそれぞれ接続され、ダミーパッド21,22,23,24,25はダミー端子41,42,43,44,45とそれぞれ接続される。これらパッドと端子の接続は、通常はACFを介して行われる。なお、このようにICチップのダミー端子がアレイ基板のダミーパッドと接続することにより、ICチップの搭載安定性と機械的強度の向上が図られている。
ICチップのダミー端子に対応するアレイ側のダミーパッドは、従来は、接続パッドと同様の、ICチップとの電気的接続が可能な構造を有するものであった。
図3は、図2のA−A’における従来のダミーパッドを示す縦断面図である。本図に示すように、従来のダミーパッド222,224は、接続パッド215と同様の構造を有している。すなわち、ダミーパッド222を例にとると、ガラス板(図示せず)上にMoW又はAlNd等による第1導電層4cが形成され、その上にITO等による第2導電層6bが形成されている。各パッド間はSiO等の絶縁層5a,5bで絶縁されている。
しかし、アレイ基板上のダミーパッドがこのような構造を有する場合、ダミーパッド間が第1導電層のPEP(photo engraving process)等の製造工程における不良等でショートしている状態でICチップを実装すると、駆動ICチップの使用していない40本の端子も出力信号が出ているため、ICチップ間でもショートを起こし、動作不良を起こす場合があるという問題があった。
特開2002−217237号公報
本発明は、上記に鑑みて、表示装置用の回路基板におけるダミーパッド間がショートしている場合でも、それによるICチップの動作不良を防止することができる回路基板を提供することを課題とするものである。
本発明の回路基板は、複数の走査線と、この走査線に略直交して配置される複数の信号線と、少なくとも前記走査線又は信号線のどちらか一方からの引き出し配線と、この引き出し配線の先端に形成され、外部駆動ICチップの出力端子と電気的かつ機械的に接続される接続パッドと、前記駆動ICチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、上記の課題を解決するために、前記ダミーパッドを、前記駆動ICチップの出力端子との接触面が絶縁層によって形成されているものとする(請求項1)。
また、本発明の回路基板は、複数の走査線と、前記走査線に略直交して配置される複数の信号線と、前記走査線および前記信号線の各交点付近に配置されるスイッチング素子と、前記スイッチング素子を介して前記信号線と接続する画素電極と、少なくとも前記走査線または信号線のどちらか一方からの引き出し配線と、前記引き出し配線の先端に形成され、外部駆動ICチップの出力端子と電気的かつ機械的に接続される接続パッドと、前記駆動ICチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、前記ダミーパッドは、前記駆動ICチップの出力端子との接触面が絶縁層によって形成されているものとする(請求項2)。
上記した本発明の回路基板は、前記走査線、前記信号線、前記スイッチング素子、前記画素電極などの回路構成要素が、所定位置に積層構造で形成された、アレイ基板とすることができる(請求項3)。
本発明の回路基板によれば、ダミーパッド間がショートしている場合でも、それによるICチップの動作不良を防止することが可能となる。
以下、図を用いて本発明の回路基板を説明するが、本発明はこれに限定されるものではない。
図1は、図2のA−A’における本発明の一実施例であるアレイ基板の接続パッドを示す縦断面図である。本図において、符号115は接続パッド、符号122,124はダミーパッド、符号10’はダミー配線をそれぞれ示す。
本実施例の接続パッド115は、上記した従来技術の接続パッドと同じ、ガラス板(図示せず)上にMoW又はAlNd等による第1導電層1aが形成され、その上にITO等による第2導電層3が形成された構造を有する。これに対し、ダミーパッド122は、ガラス板上に第1導電層1cが形成され、この第1導電層1c上に絶縁層2が形成され、よってICチップの出力端子との接続面が絶縁層2である構造を有する。
このような構造を有するアレイ基板であれば、たとえダミーパッド122,124間、すなわち第1導電層1c,1d,1e間のいずれかの箇所がショートしていても、これらの第1導電層1c,1d,1eがICチップの出力端子と電気的に接続しないので、上記ショートに起因する動作不良を防止することができる。
上記のような構造を有するアレイ基板の製造方法は特に限定されないが、例えば以下の方法により製造することができる。すなわち、まずガラス基板上にスパッタリングによりMoW又はAlNd層を堆積させ、PEPにより第1導電層1a〜1eを形成する。
次に常圧プラズマCVD法等により酸化シリコン膜(SiOx膜)等の絶縁膜を堆積させ、PEPにより、接続パッド115においては第1導電層1a上の絶縁膜を除去してスルーホールを形成し、それ以外の部分には絶縁層2を形成して、第1導電層1b,1c,1d,1eを相互に絶縁させる。なお、図には示していないが、絶縁層2はゲート絶縁膜と層間絶縁膜との2層からなる。
さらに、その上にスパッタリング等によりITO膜を堆積させ、PEPにより接続パッド115のスルーホール内に第2導電層を形成することにより、本発明のアレイ基板が得られる。
なお、ダミーパッドは駆動ICチップの出力端子との接触面が絶縁層によって形成されていればよく、内部構造はどのような構造でもよい。また、上記実施例はチップオングラス(COG)方式の場合についてのものであるが、本発明はTAB(Tape Automated Bonding)方式にも適用可能である。
また、以上ではTFT液晶表示装置を例にとって本発明の説明を行ってきたが、前記駆動ICと前記接続パッド、前記ダミーパッドを有する回路基板であれば、TFT液晶表示装置に限らず、STN液晶表示装置やOCB液晶表示装置、有機EL表示装置など他の平面表示装置の回路基板にも本発明が同様に適用できるのは言うまでもない。
本発明の回路基板は、各種液晶表示装置に用いられる。
1a,1b,1c,1d,1e,4a,4b,4c,4d,4e……第1導電層
2,5a,5b……絶縁層
3,6a,6b,6c……第2導電層
10……引き出し配線
10’……ダミー配線
11,12,13,14,15,115,215……接続パッド
21,22,23,24,25,122,124,222,224……ダミーパッド
31,32,33,34,35……出力端子
41,42,43,44,45……ダミー端子
2,5a,5b……絶縁層
3,6a,6b,6c……第2導電層
10……引き出し配線
10’……ダミー配線
11,12,13,14,15,115,215……接続パッド
21,22,23,24,25,122,124,222,224……ダミーパッド
31,32,33,34,35……出力端子
41,42,43,44,45……ダミー端子
Claims (3)
- 複数の走査線と、
前記走査線に略直交して配置される複数の信号線と、
少なくとも前記走査線または信号線のどちらか一方からの引き出し配線と、
前記引き出し配線の先端に形成され、外部駆動ICチップの出力端子と電気的かつ機械的に接続される接続パッドと、
前記駆動ICチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、
前記ダミーパッドは、前記駆動ICチップの出力端子との接触面が絶縁層によって形成されているものである
ことを特徴とする回路基板。 - 複数の走査線と、
前記走査線に略直交して配置される複数の信号線と、
前記走査線および前記信号線の各交点付近に配置されるスイッチング素子と、
前記スイッチング素子を介して前記信号線と接続する画素電極と、
少なくとも前記走査線または信号線のどちらか一方からの引き出し配線と、
前記引き出し配線の先端に形成され、外部駆動ICチップの出力端子と電気的かつ機械的に接続される接続パッドと、
前記駆動ICチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、
前記ダミーパッドは、前記駆動ICチップの出力端子との接触面が絶縁層によって形成されているものである
ことを特徴とする回路基板。 - 前記走査線、前記信号線、前記スイッチング素子、前記画素電極などの回路構成要素が所定位置に積層構造で形成された、アレイ基板である
ことを特徴とする請求項2に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005100069A JP2006278985A (ja) | 2005-03-30 | 2005-03-30 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005100069A JP2006278985A (ja) | 2005-03-30 | 2005-03-30 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278985A true JP2006278985A (ja) | 2006-10-12 |
Family
ID=37213360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005100069A Pending JP2006278985A (ja) | 2005-03-30 | 2005-03-30 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278985A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112748613A (zh) * | 2020-12-31 | 2021-05-04 | 湖北长江新型显示产业创新中心有限公司 | 一种显示基板、显示面板及显示装置 |
-
2005
- 2005-03-30 JP JP2005100069A patent/JP2006278985A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112748613A (zh) * | 2020-12-31 | 2021-05-04 | 湖北长江新型显示产业创新中心有限公司 | 一种显示基板、显示面板及显示装置 |
CN112748613B (zh) * | 2020-12-31 | 2022-07-26 | 湖北长江新型显示产业创新中心有限公司 | 一种显示基板、显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101119196B1 (ko) | 표시장치 및 이의 제조 방법 | |
JP5239368B2 (ja) | アレイ基板および表示装置 | |
US9098132B2 (en) | Line on glass type liquid crystal display device and method of fabricating the same | |
CN100454122C (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
KR101896377B1 (ko) | 베젤이 최소화된 액정표시소자 | |
US8525817B2 (en) | Pixel array module and flat display apparatus | |
KR20150078248A (ko) | 표시소자 | |
JP2008070873A (ja) | 平板表示装置 | |
JP2009301040A (ja) | フレキシブルディスプレイモジュール及びその製造方法 | |
KR20030060765A (ko) | 액정표시장치 | |
US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
KR20110067261A (ko) | 액정표시장치 및 그의 제조방법 | |
JP2007017935A (ja) | 表示基板、その製造方法、及びこれを有する表示装置 | |
JP2009031362A (ja) | 配線基板、その製造方法、及び表示装置 | |
JP2007024963A (ja) | 液晶表示装置 | |
KR100686345B1 (ko) | 평판표시소자 및 그 제조방법 | |
JP2011164329A (ja) | 電気光学表示パネル | |
JP2005345819A (ja) | 液晶表示装置 | |
JP2014174309A (ja) | 液晶表示装置 | |
JP2009175234A (ja) | 液晶表示装置 | |
JP2006278985A (ja) | 回路基板 | |
KR101818453B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
US20080211981A1 (en) | Display device | |
KR20130022802A (ko) | 액정표시장치 | |
JP2010139962A (ja) | アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法 |