JP3096836B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3096836B2 JP3096836B2 JP06033944A JP3394494A JP3096836B2 JP 3096836 B2 JP3096836 B2 JP 3096836B2 JP 06033944 A JP06033944 A JP 06033944A JP 3394494 A JP3394494 A JP 3394494A JP 3096836 B2 JP3096836 B2 JP 3096836B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- display device
- driver
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は単純マトリクス型の液晶
パネルを用いた表示装置に関する。より詳しくは、複数
ライン同時選択方式に適した液晶表示装置に関する。さ
らに詳しくは、表示装置に含まれるコモンドライバとセ
グメントドライバに対する電源供給構造に関する。
パネルを用いた表示装置に関する。より詳しくは、複数
ライン同時選択方式に適した液晶表示装置に関する。さ
らに詳しくは、表示装置に含まれるコモンドライバとセ
グメントドライバに対する電源供給構造に関する。
【０００２】
【従来の技術】単純マトリクス型の液晶パネルは、行電
極と列電極との間に液晶層を保持してマトリクス状の画
素を設けたものである。従来、かかる液晶パネルは電圧
平均化法により駆動されていた。この方法は各行電極を
順次１本ずつ選択し、選択されるタイミングに合わせて
全列電極にＯＮ／ＯＦＦに相当するデータ信号を与える
ものである。その結果、各画素に印加される電圧は、全
行電極（Ｎ本）を選択する１フレーム期間の中で１回
（１／Ｎ分の時間）高い印加電圧となり、残りの時間
（（Ｎ−１）／Ｎ分）は一定のバイアス電圧となる。使
用される液晶材料の応答速度が遅い場合には、１フレー
ム期間における印加電圧波形の実効値に応じた輝度の変
化が得られる。しかしながら、分割数を大きくとりフレ
ーム周波数が下がると、１フレーム期間と液晶の応答時
間との差が小さくなり、液晶は印加されるパルス毎に応
答し、フレーム応答現象と呼ばれる輝度のチラツキが現
われコントラストが低下する。
極と列電極との間に液晶層を保持してマトリクス状の画
素を設けたものである。従来、かかる液晶パネルは電圧
平均化法により駆動されていた。この方法は各行電極を
順次１本ずつ選択し、選択されるタイミングに合わせて
全列電極にＯＮ／ＯＦＦに相当するデータ信号を与える
ものである。その結果、各画素に印加される電圧は、全
行電極（Ｎ本）を選択する１フレーム期間の中で１回
（１／Ｎ分の時間）高い印加電圧となり、残りの時間
（（Ｎ−１）／Ｎ分）は一定のバイアス電圧となる。使
用される液晶材料の応答速度が遅い場合には、１フレー
ム期間における印加電圧波形の実効値に応じた輝度の変
化が得られる。しかしながら、分割数を大きくとりフレ
ーム周波数が下がると、１フレーム期間と液晶の応答時
間との差が小さくなり、液晶は印加されるパルス毎に応
答し、フレーム応答現象と呼ばれる輝度のチラツキが現
われコントラストが低下する。
【０００３】近年このフレーム応答現象の問題に対処す
る方策として、「複数ライン同時選択法」が提案されて
おり、例えば特開平５−１００６４２号公報に開示され
ている。この方法により駆動される液晶パネルを利用し
た表示装置の一例を図８に示す。この複数ライン同時選
択法は、従来の１行毎の選択ではなく、複数の行電極を
同時に選択する事によって、見掛け上高周波数化を図り
前述したフレーム応答現象を抑制するものである。１行
毎の選択ではなく複数の行電極を同時に選択するので、
任意の画像表示を得る為には工夫が必要になる。即ち、
元の画素データを演算処理して列電極に供給する必要が
ある。具体的には、コントローラ１０１を備えており直
交関数の組により表わされる直交信号を生成するととも
に、該直交関数の組と選ばれた画素データの組との積和
演算を行ないその結果に従って積和信号を生成する。コ
モンドライバ１０２は該直交信号に従って所定の電圧レ
ベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）を有する行駆動波形を選
択期間毎に組順次走査で液晶パネル１０３の行電極に印
加する。一方セグメントドライバ１０４は、該積和信号
に従って所定の電圧レベル（Ｖ１，Ｖ２，…，Ｖｎ−
１，Ｖｎ）を有する列駆動波形を該組順次走査に同期し
て液晶パネル１０３の列電極に印加する。
る方策として、「複数ライン同時選択法」が提案されて
おり、例えば特開平５−１００６４２号公報に開示され
ている。この方法により駆動される液晶パネルを利用し
た表示装置の一例を図８に示す。この複数ライン同時選
択法は、従来の１行毎の選択ではなく、複数の行電極を
同時に選択する事によって、見掛け上高周波数化を図り
前述したフレーム応答現象を抑制するものである。１行
毎の選択ではなく複数の行電極を同時に選択するので、
任意の画像表示を得る為には工夫が必要になる。即ち、
元の画素データを演算処理して列電極に供給する必要が
ある。具体的には、コントローラ１０１を備えており直
交関数の組により表わされる直交信号を生成するととも
に、該直交関数の組と選ばれた画素データの組との積和
演算を行ないその結果に従って積和信号を生成する。コ
モンドライバ１０２は該直交信号に従って所定の電圧レ
ベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）を有する行駆動波形を選
択期間毎に組順次走査で液晶パネル１０３の行電極に印
加する。一方セグメントドライバ１０４は、該積和信号
に従って所定の電圧レベル（Ｖ１，Ｖ２，…，Ｖｎ−
１，Ｖｎ）を有する列駆動波形を該組順次走査に同期し
て液晶パネル１０３の列電極に印加する。
【０００４】
【発明が解決しようとする課題】引き続き図８を参照し
て従来の技術の問題点を簡潔に説明する。一般に、液晶
パネル１０３を駆動するコモンドライバ１０２及びセグ
メントドライバ１０４は比較的高い電圧レベルの駆動波
形を出力する一方、コントローラ１０１はコモンドライ
バ１０２及びセグメントドライバ１０４に対する制御を
行なうだけであり通常のＩＣと同様に比較的低い電圧範
囲で動作する。この為、従来コモンドライバ１０２及び
セグメントドライバ１０４は高圧電源側（ＶDD，−
ＶLC）に接続され、コントローラ１０１は低圧電源側
（ＶDD，ＧＮＤ）に接続されていた。コモンドライバ１
０２及びセグメントドライバ１０４は高耐圧のＩＣで構
成され、コントローラ１０１は低耐圧のＩＣで構成され
ている。
て従来の技術の問題点を簡潔に説明する。一般に、液晶
パネル１０３を駆動するコモンドライバ１０２及びセグ
メントドライバ１０４は比較的高い電圧レベルの駆動波
形を出力する一方、コントローラ１０１はコモンドライ
バ１０２及びセグメントドライバ１０４に対する制御を
行なうだけであり通常のＩＣと同様に比較的低い電圧範
囲で動作する。この為、従来コモンドライバ１０２及び
セグメントドライバ１０４は高圧電源側（ＶDD，−
ＶLC）に接続され、コントローラ１０１は低圧電源側
（ＶDD，ＧＮＤ）に接続されていた。コモンドライバ１
０２及びセグメントドライバ１０４は高耐圧のＩＣで構
成され、コントローラ１０１は低耐圧のＩＣで構成され
ている。
【０００５】ところでコモンドライバ１０２が出力する
行駆動波形の電圧レベルとセグメントドライバ１０４が
出力する列駆動波形の電圧レベルとは互いに同等の電圧
範囲に含まれるものではなく、選択期間毎に同時選択さ
れる行電極の本数に依存して相対的に変化する。行電極
の総本数に比べ同時選択本数が少ない場合にはコモンド
ライバ１０２側の電圧レベルの範囲が相対的に広くなり
セグメントドライバ１０４側の電圧レベルの範囲が狭く
なる。逆に、行電極の総本数に対して同時選択本数が比
較的多くなると、コモンドライバ１０２側の電圧レベル
の範囲が狭くなりセグメントドライバ１０４側の電圧レ
ベルの範囲が広くなる。この様にコモンドライバ１０２
及びセグメントドライバ１０４の必要電圧レベルの範囲
が異なるにも関わらず、従来両ドライバは高圧電源によ
り共通に給電されていた為、両者とも高耐圧構造のＩＣ
を用いていた。例えば、コントローラ１０１が５Ｖ近傍
の耐圧定格を有する通常のＩＣを用いる事ができるのに
対し、ドライバＩＣは３０Ｖ程度の耐圧定格を必要とし
ていた。この様な高耐圧ＩＣを製造するには特別の構造
やプロセスが必要となり経済性の面で課題があった。例
えば、高耐圧ＩＣではゲート絶縁膜を厚くしたりする等
の特殊なプロセスが行なわれる。又、二重拡散ドレイ
ン、ゲート長を長くする等特殊な構造を採用して耐圧を
上げていた。この結果、チップサイズの増大、製造工程
の増化などによりコストアップになっていた。さらに
は、電源電圧の上昇に伴ない消費電流の増加やノイズの
発生等で不利となっていた。
行駆動波形の電圧レベルとセグメントドライバ１０４が
出力する列駆動波形の電圧レベルとは互いに同等の電圧
範囲に含まれるものではなく、選択期間毎に同時選択さ
れる行電極の本数に依存して相対的に変化する。行電極
の総本数に比べ同時選択本数が少ない場合にはコモンド
ライバ１０２側の電圧レベルの範囲が相対的に広くなり
セグメントドライバ１０４側の電圧レベルの範囲が狭く
なる。逆に、行電極の総本数に対して同時選択本数が比
較的多くなると、コモンドライバ１０２側の電圧レベル
の範囲が狭くなりセグメントドライバ１０４側の電圧レ
ベルの範囲が広くなる。この様にコモンドライバ１０２
及びセグメントドライバ１０４の必要電圧レベルの範囲
が異なるにも関わらず、従来両ドライバは高圧電源によ
り共通に給電されていた為、両者とも高耐圧構造のＩＣ
を用いていた。例えば、コントローラ１０１が５Ｖ近傍
の耐圧定格を有する通常のＩＣを用いる事ができるのに
対し、ドライバＩＣは３０Ｖ程度の耐圧定格を必要とし
ていた。この様な高耐圧ＩＣを製造するには特別の構造
やプロセスが必要となり経済性の面で課題があった。例
えば、高耐圧ＩＣではゲート絶縁膜を厚くしたりする等
の特殊なプロセスが行なわれる。又、二重拡散ドレイ
ン、ゲート長を長くする等特殊な構造を採用して耐圧を
上げていた。この結果、チップサイズの増大、製造工程
の増化などによりコストアップになっていた。さらに
は、電源電圧の上昇に伴ない消費電流の増加やノイズの
発生等で不利となっていた。
【０００６】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる表示装置は行電極と列電極との間に液晶層を保持し
てマトリクス状の画素を設けた液晶パネルを含んでお
り、入力された画素データに従って複数ライン同時選択
駆動するものである。この為、液晶パネルに加えコント
ローラと、コモンドライバと、セグメントドライバとを
有している。コントローラは直交関数の組により表わさ
れる直交信号を生成するとともに、該直交信号の組と該
画素データの組とで積和演算を行ないその結果に従って
積和信号を生成する。コモンドライバは該直交信号に従
って所定の電圧レベルを有する行駆動波形を選択期間毎
に組順次で前記行電極に印加する。セグメントドライバ
は該積和信号に従って所定の電圧レベルを有する列駆動
波形を該組順次走査に同期して前記列電極に印加する。
かかる構成において、前記コモンドライバとセグメント
ドライバは異なる電源電圧を有する一対の電源で別々に
給電されている事を特徴とする。
題を解決する為以下の手段を講じた。即ち、本発明にか
かる表示装置は行電極と列電極との間に液晶層を保持し
てマトリクス状の画素を設けた液晶パネルを含んでお
り、入力された画素データに従って複数ライン同時選択
駆動するものである。この為、液晶パネルに加えコント
ローラと、コモンドライバと、セグメントドライバとを
有している。コントローラは直交関数の組により表わさ
れる直交信号を生成するとともに、該直交信号の組と該
画素データの組とで積和演算を行ないその結果に従って
積和信号を生成する。コモンドライバは該直交信号に従
って所定の電圧レベルを有する行駆動波形を選択期間毎
に組順次で前記行電極に印加する。セグメントドライバ
は該積和信号に従って所定の電圧レベルを有する列駆動
波形を該組順次走査に同期して前記列電極に印加する。
かかる構成において、前記コモンドライバとセグメント
ドライバは異なる電源電圧を有する一対の電源で別々に
給電されている事を特徴とする。
【０００７】本発明の一態様として、前記コモンドライ
バは高圧電源により給電され比較的高電圧レベルの行駆
動波形を出力する一方、前記セグメントドライバは低圧
電源により給電され比較的低電圧レベルの列駆動波形を
出力する。例えば、高圧電源は１０Ｖを超える電源電圧
を有し、低圧電源は１０Ｖを超えない電源電圧を有す
る。さらに、前記コントローラはセグメントドライバと
共通して低圧電源により給電される。この場合、低圧電
源はコントローラの定格に合わせて５Ｖ近傍の電源電圧
を有している。さらに、前記セグメントドライバは５Ｖ
近傍の範囲に収まる電圧レベルの列駆動波形を出力する
一方、前記コモンドライバは該条件を満たす様に１５本
以下の行電極を一組として組順次走査を行なう。例え
ば、前記コモンドライバは６本の行電極を一組として組
順次走査を行なう。本発明の他の態様によれば、前記高
圧電源が出力する電源電圧の中心電位と前記低圧電源が
出力する電源電圧の中心電位とは互いに略一致してい
る。又、電圧レベル回路を含んでおり前記高圧電源から
出力される電源電圧を抵抗分割して複数の電圧レベルを
作成し、前記セグメントドライバに供給して該列駆動波
形の形成に用いる。加えて、レベルシフタを含んでおり
低圧電源側に接続されたコントローラから出力される直
交信号をレベルシフトして高圧電源側に接続された前記
コモンドライバに入力する。あるいはこれに代えて、高
圧電源側に接続されたコモンドライバは入力コンパレー
タを内蔵しており、低圧電源側に接続されたコントロー
ラから出力される直交信号を直接受け入れ可能としてい
る。
バは高圧電源により給電され比較的高電圧レベルの行駆
動波形を出力する一方、前記セグメントドライバは低圧
電源により給電され比較的低電圧レベルの列駆動波形を
出力する。例えば、高圧電源は１０Ｖを超える電源電圧
を有し、低圧電源は１０Ｖを超えない電源電圧を有す
る。さらに、前記コントローラはセグメントドライバと
共通して低圧電源により給電される。この場合、低圧電
源はコントローラの定格に合わせて５Ｖ近傍の電源電圧
を有している。さらに、前記セグメントドライバは５Ｖ
近傍の範囲に収まる電圧レベルの列駆動波形を出力する
一方、前記コモンドライバは該条件を満たす様に１５本
以下の行電極を一組として組順次走査を行なう。例え
ば、前記コモンドライバは６本の行電極を一組として組
順次走査を行なう。本発明の他の態様によれば、前記高
圧電源が出力する電源電圧の中心電位と前記低圧電源が
出力する電源電圧の中心電位とは互いに略一致してい
る。又、電圧レベル回路を含んでおり前記高圧電源から
出力される電源電圧を抵抗分割して複数の電圧レベルを
作成し、前記セグメントドライバに供給して該列駆動波
形の形成に用いる。加えて、レベルシフタを含んでおり
低圧電源側に接続されたコントローラから出力される直
交信号をレベルシフトして高圧電源側に接続された前記
コモンドライバに入力する。あるいはこれに代えて、高
圧電源側に接続されたコモンドライバは入力コンパレー
タを内蔵しており、低圧電源側に接続されたコントロー
ラから出力される直交信号を直接受け入れ可能としてい
る。
【０００８】
【作用】本発明によれば、コモンドライバとセグメント
ドライバは異なる電源電圧を有する一対の電源で別々に
給電されている。即ち、コモンドライバから出力される
行駆動波形の電圧レベルとセグメントドライバから出力
される列駆動波形の電圧レベルに夫々応じて、適当な電
源電圧を有する電源を別々に用意して接続するものであ
る。例えば、コモンドライバは高圧電源に接続される一
方、セグメントドライバは低圧電源に接続される。かか
る構成により、少なくとも一方のドライバの耐圧を低く
抑える事が可能になり、通常プロセスにより作成された
ＩＣが利用できる。さらに、セグメントドライバと共通
してコントローラを低圧電源側に接続すれば、回路構成
が簡略化できる。例えば、５Ｖ近傍の耐圧定格を有する
コントローラとセグメントドライバを共通に低圧電源側
に接続すれば良い。
ドライバは異なる電源電圧を有する一対の電源で別々に
給電されている。即ち、コモンドライバから出力される
行駆動波形の電圧レベルとセグメントドライバから出力
される列駆動波形の電圧レベルに夫々応じて、適当な電
源電圧を有する電源を別々に用意して接続するものであ
る。例えば、コモンドライバは高圧電源に接続される一
方、セグメントドライバは低圧電源に接続される。かか
る構成により、少なくとも一方のドライバの耐圧を低く
抑える事が可能になり、通常プロセスにより作成された
ＩＣが利用できる。さらに、セグメントドライバと共通
してコントローラを低圧電源側に接続すれば、回路構成
が簡略化できる。例えば、５Ｖ近傍の耐圧定格を有する
コントローラとセグメントドライバを共通に低圧電源側
に接続すれば良い。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示装置の基本
的な構成を示すブロック図である。図示する様に本表示
装置は液晶パネル１、コントローラ２、コモンドライバ
３、セグメントドライバ４、レベルシフタ５等から構成
されている。液晶パネル１は行電極と列電極との間に液
晶層を保持してマトリクス状の画素を設けている。コン
トローラ２は直交関数の組により表わされる直交信号を
生成するとともに、該直交関数の組と与えられた画素デ
ータの組とで積和演算を行ないその結果に従って積和信
号を生成する。コモンドライバ３はレベルシフタ５を介
してコントローラ２に接続されており、直交信号に従っ
て所定の電圧レベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）を有する
行駆動波形を選択期間毎に組順次走査で液晶パネル１の
行電極に印加する。一方セグメントドライバ４はコント
ローラ２から供給された積和信号に従って所定の電圧レ
ベル（Ｖ１，Ｖ２，…，Ｖｎ−１，Ｖｎ）を有する列駆
動波形を組順次走査に同期して液晶パネル１の列電極に
印加する。
詳細に説明する。図１は本発明にかかる表示装置の基本
的な構成を示すブロック図である。図示する様に本表示
装置は液晶パネル１、コントローラ２、コモンドライバ
３、セグメントドライバ４、レベルシフタ５等から構成
されている。液晶パネル１は行電極と列電極との間に液
晶層を保持してマトリクス状の画素を設けている。コン
トローラ２は直交関数の組により表わされる直交信号を
生成するとともに、該直交関数の組と与えられた画素デ
ータの組とで積和演算を行ないその結果に従って積和信
号を生成する。コモンドライバ３はレベルシフタ５を介
してコントローラ２に接続されており、直交信号に従っ
て所定の電圧レベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）を有する
行駆動波形を選択期間毎に組順次走査で液晶パネル１の
行電極に印加する。一方セグメントドライバ４はコント
ローラ２から供給された積和信号に従って所定の電圧レ
ベル（Ｖ１，Ｖ２，…，Ｖｎ−１，Ｖｎ）を有する列駆
動波形を組順次走査に同期して液晶パネル１の列電極に
印加する。
【００１０】本発明の特徴事項として、コモンドライバ
３とセグメントドライバ４は異なる電源電圧を有する一
対の電源で別々に給電されている。本例では、コモンド
ライバ３は高圧電源（＋ＶLC，−ＶLC）により給電され
比較的高電圧レベルの行駆動波形を出力する。一方セグ
メントドライバ４は低圧電源（ＶDD，ＧＮＤ）により給
電され比較的低電圧レベルの列駆動波形を出力する。本
実施例では前記高圧電源（＋ＶLC，−ＶLC）は１０Ｖを
超える電源電圧を有する一方、低圧電源（ＶDD，ＧＮ
Ｄ）は１０Ｖを超えない電源電圧を有している。又、コ
ントローラ２はセグメントドライバと共通して低圧電源
（ＶDD，ＧＮＤ）により給電されている。このコントロ
ーラ２は例えば通常の定格耐圧５Ｖを有するＩＣで構成
されている。同様に、セグメントドライバ４も定格耐圧
５ＶのＩＣで構成されている。従って、低圧電源
（ＶDD，ＧＮＤ）はこれらＩＣの定格耐圧に合わせて５
Ｖ近傍の電源電圧を有する。この関係で、セグメントド
ライバ４は５Ｖ近傍の範囲に収まる複数の電圧レベル
（Ｖ１，Ｖ２，…，Ｖｎ−１，Ｖｎ）を積和信号に基き
組み合わせた列駆動波形を出力する。一方コモンドライ
バ３はセグメントドライバ４側の電圧レベルに関する上
記条件を満たす様に、１５本以下の行電極を一組として
組順次走査を行なう。例えば、コモンドライバ３は６本
の行電極を一組として組順次走査を行なう。この場合に
はコモンドライバ３側により出力される行駆動波形の電
圧レベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）は３０Ｖ以下に収ま
り、高圧電源（＋ＶLC，−ＶLC）の電源電圧は３０Ｖ近
傍に設定される。
３とセグメントドライバ４は異なる電源電圧を有する一
対の電源で別々に給電されている。本例では、コモンド
ライバ３は高圧電源（＋ＶLC，−ＶLC）により給電され
比較的高電圧レベルの行駆動波形を出力する。一方セグ
メントドライバ４は低圧電源（ＶDD，ＧＮＤ）により給
電され比較的低電圧レベルの列駆動波形を出力する。本
実施例では前記高圧電源（＋ＶLC，−ＶLC）は１０Ｖを
超える電源電圧を有する一方、低圧電源（ＶDD，ＧＮ
Ｄ）は１０Ｖを超えない電源電圧を有している。又、コ
ントローラ２はセグメントドライバと共通して低圧電源
（ＶDD，ＧＮＤ）により給電されている。このコントロ
ーラ２は例えば通常の定格耐圧５Ｖを有するＩＣで構成
されている。同様に、セグメントドライバ４も定格耐圧
５ＶのＩＣで構成されている。従って、低圧電源
（ＶDD，ＧＮＤ）はこれらＩＣの定格耐圧に合わせて５
Ｖ近傍の電源電圧を有する。この関係で、セグメントド
ライバ４は５Ｖ近傍の範囲に収まる複数の電圧レベル
（Ｖ１，Ｖ２，…，Ｖｎ−１，Ｖｎ）を積和信号に基き
組み合わせた列駆動波形を出力する。一方コモンドライ
バ３はセグメントドライバ４側の電圧レベルに関する上
記条件を満たす様に、１５本以下の行電極を一組として
組順次走査を行なう。例えば、コモンドライバ３は６本
の行電極を一組として組順次走査を行なう。この場合に
はコモンドライバ３側により出力される行駆動波形の電
圧レベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）は３０Ｖ以下に収ま
り、高圧電源（＋ＶLC，−ＶLC）の電源電圧は３０Ｖ近
傍に設定される。
【００１１】本実施例では、高圧電源（＋ＶLC，−
ＶLC）が出力する電源電圧の中心電位と、低圧電源（Ｖ
DD，ＧＮＤ）が出力する電源電圧の中心電位とは互いに
略一致している。さらに、図示しないが電圧レベル回路
を含んでおりコモンドライバ３に対して行駆動波形の合
成に用いる所定の電圧レベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）
を供給するとともに、セグメントドライバ４に対しても
列駆動波形の合成に用いる所定の電圧レベル（Ｖ１，Ｖ
２，…，Ｖｎ−１，Ｖｎ）を供給する。この電圧レベル
回路は高圧電源から出力される電源電圧を抵抗分割して
複数の電圧レベル（Ｖ１，Ｖ２，…，Ｖｎ−１，Ｖｎ）
を作成する様にしている。従って、コモンドライバ３側
から出力される行駆動波形の中心電位とセグメントドラ
イバ４から出力される列駆動波形の中心電位とを極めて
容易に一致させる事が可能となり、液晶パネル１の完全
な交流駆動が実現できる。
ＶLC）が出力する電源電圧の中心電位と、低圧電源（Ｖ
DD，ＧＮＤ）が出力する電源電圧の中心電位とは互いに
略一致している。さらに、図示しないが電圧レベル回路
を含んでおりコモンドライバ３に対して行駆動波形の合
成に用いる所定の電圧レベル（＋Ｖｒ，Ｖｏ，−Ｖｒ）
を供給するとともに、セグメントドライバ４に対しても
列駆動波形の合成に用いる所定の電圧レベル（Ｖ１，Ｖ
２，…，Ｖｎ−１，Ｖｎ）を供給する。この電圧レベル
回路は高圧電源から出力される電源電圧を抵抗分割して
複数の電圧レベル（Ｖ１，Ｖ２，…，Ｖｎ−１，Ｖｎ）
を作成する様にしている。従って、コモンドライバ３側
から出力される行駆動波形の中心電位とセグメントドラ
イバ４から出力される列駆動波形の中心電位とを極めて
容易に一致させる事が可能となり、液晶パネル１の完全
な交流駆動が実現できる。
【００１２】最後に、前述したレベルシフタ５は低圧電
源側のコントローラ２から出力された直交信号をレベル
シフトして高圧電源側のコモンドライバ３に入力してい
る。本実施例ではコントローラ２の電源とコモンドライ
バ３の電源は互いに分離独立している。従ってレベルシ
フタ５を用いて直交信号のレベル調整が必要になる。即
ち、コモンドライバ３の内部におけるロジック動作レベ
ルと合わせる様に、直交信号のレベルをシフトさせれば
良い。
源側のコントローラ２から出力された直交信号をレベル
シフトして高圧電源側のコモンドライバ３に入力してい
る。本実施例ではコントローラ２の電源とコモンドライ
バ３の電源は互いに分離独立している。従ってレベルシ
フタ５を用いて直交信号のレベル調整が必要になる。即
ち、コモンドライバ３の内部におけるロジック動作レベ
ルと合わせる様に、直交信号のレベルをシフトさせれば
良い。
【００１３】図２は、図１に示した表示装置の変形例を
示すブロック図である。基本的な構成は図１に示した表
示装置と同様であり、対応する部分には対応する参照番
号を付して理解を容易にしている。異なる点は、レベル
シフタ５に代えてコモンドライバ３の入力段にコンパレ
ータ（ＣＭＰ）３１を内蔵させている事である。コンパ
レータ３１は低圧電源側のコントローラ２から出力され
た直交信号を直接受け入れ可能とするものである。即
ち、コンパレータ３１は直交信号の中心レベルと一致す
るスレショルドレベルを備えており、５Ｖ近傍の振幅を
３０Ｖ近傍の振幅に変換する。
示すブロック図である。基本的な構成は図１に示した表
示装置と同様であり、対応する部分には対応する参照番
号を付して理解を容易にしている。異なる点は、レベル
シフタ５に代えてコモンドライバ３の入力段にコンパレ
ータ（ＣＭＰ）３１を内蔵させている事である。コンパ
レータ３１は低圧電源側のコントローラ２から出力され
た直交信号を直接受け入れ可能とするものである。即
ち、コンパレータ３１は直交信号の中心レベルと一致す
るスレショルドレベルを備えており、５Ｖ近傍の振幅を
３０Ｖ近傍の振幅に変換する。
【００１４】図３は、図１に示した表示装置の具体的な
構成例を示す回路図である。図示する様に、本表示装置
は単純マトリクス型の液晶パネル１を備えている。この
液晶パネル１は行電極１１と列電極１２の間に液晶層を
介在させたフラットパネル構造を有している。液晶層と
しては例えばＳＴＮ液晶を用いる事ができる。コモンド
ライバ３は行電極１１に接続してこれを駆動する。又、
セグメントドライバ４は列電極１２に接続してこれを駆
動する。
構成例を示す回路図である。図示する様に、本表示装置
は単純マトリクス型の液晶パネル１を備えている。この
液晶パネル１は行電極１１と列電極１２の間に液晶層を
介在させたフラットパネル構造を有している。液晶層と
しては例えばＳＴＮ液晶を用いる事ができる。コモンド
ライバ３は行電極１１に接続してこれを駆動する。又、
セグメントドライバ４は列電極１２に接続してこれを駆
動する。
【００１５】コントローラ２はフレームメモリ２１と直
交関数発生回路２２と積和演算回路２３を具備してい
る。フレームメモリ２１は外部から入力された画素デー
タをフレーム毎に保持する。なお、画素データは行電極
１１と列電極１２の交差部に規定される画素の濃度を表
わすデータである。直交関数発生回路２２は互いに直交
関係にある複数の直交関数を発生し、これを逐次適当な
組み合わせパタンで直交信号に形成してコモンドライバ
３に供給する。コモンドライバ３は直交信号に従って所
定の電圧レベルを選択し行駆動波形を合成して選択期間
毎に組順次で行電極１１に印加する。積和演算回路２３
はフレームメモリ２１から逐次読み出される画素データ
の組と直交関数発生回路２２から転送される直交関数の
組との間で所定の積和演算を行ない、その結果に基き積
和信号をセグメントドライバ４に供給する。セグメント
ドライバ４は積和信号に従って複数の電圧レベルを適当
に選択し列駆動波形を合成して、該組順次走査に同期し
ながら選択期間毎に列電極１２に印加する。列駆動波形
を構成する為に必要な複数の電圧レベルは、予め電圧レ
ベル回路６から供給される。従って、セグメントドライ
バ４は積和信号に応じて複数の電圧レベルを適宜選択し
列駆動波形として列電極１２に供給するものである。な
お電圧レベル回路６はコモンドライバ３に対しても所定
の電圧レベルを供給している。コモンドライバ３は直交
信号に従ってこれら電圧レベルを適宜選択し行駆動波形
を合成して行電極１１に供給するものである。
交関数発生回路２２と積和演算回路２３を具備してい
る。フレームメモリ２１は外部から入力された画素デー
タをフレーム毎に保持する。なお、画素データは行電極
１１と列電極１２の交差部に規定される画素の濃度を表
わすデータである。直交関数発生回路２２は互いに直交
関係にある複数の直交関数を発生し、これを逐次適当な
組み合わせパタンで直交信号に形成してコモンドライバ
３に供給する。コモンドライバ３は直交信号に従って所
定の電圧レベルを選択し行駆動波形を合成して選択期間
毎に組順次で行電極１１に印加する。積和演算回路２３
はフレームメモリ２１から逐次読み出される画素データ
の組と直交関数発生回路２２から転送される直交関数の
組との間で所定の積和演算を行ない、その結果に基き積
和信号をセグメントドライバ４に供給する。セグメント
ドライバ４は積和信号に従って複数の電圧レベルを適当
に選択し列駆動波形を合成して、該組順次走査に同期し
ながら選択期間毎に列電極１２に印加する。列駆動波形
を構成する為に必要な複数の電圧レベルは、予め電圧レ
ベル回路６から供給される。従って、セグメントドライ
バ４は積和信号に応じて複数の電圧レベルを適宜選択し
列駆動波形として列電極１２に供給するものである。な
お電圧レベル回路６はコモンドライバ３に対しても所定
の電圧レベルを供給している。コモンドライバ３は直交
信号に従ってこれら電圧レベルを適宜選択し行駆動波形
を合成して行電極１１に供給するものである。
【００１６】コントローラ２は上述した主要構成要素に
加えて、同期回路２４、Ｒ／Ｗアドレス発生回路２５、
駆動制御回路２６を備えている。同期回路２４はフレー
ムメモリ２１からの画素データ読み出しタイミングと直
交関数発生回路２２からの信号転送タイミングを互いに
同期させる。１フレームで組順次走査を複数回繰り返す
事により所望の画像表示が得られる。Ｒ／Ｗアドレス発
生回路２５はフレームメモリ２１に対する画素データの
書き込み／読み出しを制御する。このアドレス発生回路
２５は同期回路２４により制御され、所定の読み出しア
ドレス信号をフレームメモリ２１に供給する。駆動制御
回路２６は同期回路２４の制御を受けてコモンドライバ
３及びセグメントドライバ４に所定のクロック信号を供
給する。
加えて、同期回路２４、Ｒ／Ｗアドレス発生回路２５、
駆動制御回路２６を備えている。同期回路２４はフレー
ムメモリ２１からの画素データ読み出しタイミングと直
交関数発生回路２２からの信号転送タイミングを互いに
同期させる。１フレームで組順次走査を複数回繰り返す
事により所望の画像表示が得られる。Ｒ／Ｗアドレス発
生回路２５はフレームメモリ２１に対する画素データの
書き込み／読み出しを制御する。このアドレス発生回路
２５は同期回路２４により制御され、所定の読み出しア
ドレス信号をフレームメモリ２１に供給する。駆動制御
回路２６は同期回路２４の制御を受けてコモンドライバ
３及びセグメントドライバ４に所定のクロック信号を供
給する。
【００１７】以下、複数ライン同時選択法において６本
の行電極を同時に選択する場合を例に挙げて説明する。
図４は６ライン同時駆動の波形図である。Ｆ1 （ｔ）〜
Ｆ7（ｔ）は対応する行電極に印加される行駆動波形で
あり、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は各列電極に印加される
列駆動波形を表わしている。行駆動波形Ｆは（０，１）
において完備な正規直交関数であるＷａｌｓｈ関数に基
いて設定されている。０の場合を−Ｖｒ、１の場合を＋
Ｖｒ、非選択期間をＶｏの各電圧レベルとする。なお、
非選択期間の電圧レベルＶｏは０Ｖに設定されている。
上から６本ずつ一組として選択して下に向って組順次走
査する。８回の走査でＷａｌｓｈ関数の１周期に相当す
る前半サイクルが終了する。次の１周期では極性を反転
して後半サイクルを行ない、直流成分が入らない様にす
る。さらに次の１周期では直交関数の組み合わせパタン
を反転して行駆動波形を構成し行電極に印加している。
なお、必ずしも縦ずらしを行なう必要はない。
の行電極を同時に選択する場合を例に挙げて説明する。
図４は６ライン同時駆動の波形図である。Ｆ1 （ｔ）〜
Ｆ7（ｔ）は対応する行電極に印加される行駆動波形で
あり、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は各列電極に印加される
列駆動波形を表わしている。行駆動波形Ｆは（０，１）
において完備な正規直交関数であるＷａｌｓｈ関数に基
いて設定されている。０の場合を−Ｖｒ、１の場合を＋
Ｖｒ、非選択期間をＶｏの各電圧レベルとする。なお、
非選択期間の電圧レベルＶｏは０Ｖに設定されている。
上から６本ずつ一組として選択して下に向って組順次走
査する。８回の走査でＷａｌｓｈ関数の１周期に相当す
る前半サイクルが終了する。次の１周期では極性を反転
して後半サイクルを行ない、直流成分が入らない様にす
る。さらに次の１周期では直交関数の組み合わせパタン
を反転して行駆動波形を構成し行電極に印加している。
なお、必ずしも縦ずらしを行なう必要はない。
【００１８】一方、各列電極に印加される列駆動波形に
ついては、個々の画素データをＩij（ｉはマトリクスの
行番号を表わし、ｊは同じく列番号を表わす）として、
所定の積和演算を行なう。画素がＯＮの時はＩij＝−
１、ＯＦＦの時はＩij＝＋１とすると、各列電極に与え
られる列駆動波形Ｇj （ｔ）は基本的に以下の積和演算
を行なう事により設定される。
ついては、個々の画素データをＩij（ｉはマトリクスの
行番号を表わし、ｊは同じく列番号を表わす）として、
所定の積和演算を行なう。画素がＯＮの時はＩij＝−
１、ＯＦＦの時はＩij＝＋１とすると、各列電極に与え
られる列駆動波形Ｇj （ｔ）は基本的に以下の積和演算
を行なう事により設定される。
【００１９】
【数１】
【００２０】但し、非選択期間における行駆動波形は０
レベルである事から、上記式における和算処理は選択行
のみの合計となる。従って、６ライン同時選択の場合、
列駆動波形がとり得る電位は７レベルとなる。つまり列
駆動波形に必要な電圧レベルは（同時選択本数＋１）個
となる。この電圧レベルは前述した様に図３に示す電圧
レベル回路から供給される。上記式から理解される様
に、行電極の総本数Ｎに対し同時選択本数が比較的少な
い場合には、行駆動波形Ｆに比べ列駆動波形Ｇの電圧レ
ベルは相対的に低くなる。
レベルである事から、上記式における和算処理は選択行
のみの合計となる。従って、６ライン同時選択の場合、
列駆動波形がとり得る電位は７レベルとなる。つまり列
駆動波形に必要な電圧レベルは（同時選択本数＋１）個
となる。この電圧レベルは前述した様に図３に示す電圧
レベル回路から供給される。上記式から理解される様
に、行電極の総本数Ｎに対し同時選択本数が比較的少な
い場合には、行駆動波形Ｆに比べ列駆動波形Ｇの電圧レ
ベルは相対的に低くなる。
【００２１】図５はＷａｌｓｈ関数を示す波形図であ
る。６ライン同時選択の場合、例えば２番目から７番目
の６個のＷａｌｓｈ関数を用いて行駆動波形を作成す
る。図４と図５を対比すれば理解される様に、例えばＦ
1 （ｔ）は上から２番目のＷａｌｓｈ関数に対応してい
る。これは１周期のうち前半でハイレベルとなり、後半
でローレベルとなる。これに応じてＦ1 （ｔ）に含まれ
るパルスは（１，１，１，１，０，０，０，０）の様に
配列される。同様に、Ｆ2 （ｔ）は３番目のＷａｌｓｈ
関数に対応しており、そのパルスは（１，１，０，０，
０，０，１，１）の様に配列される。さらに、Ｆ
3 （ｔ）は４番目のＷａｌｓｈ関数に対応しており、そ
のパルスは（１，１，０，０，１，１，０，０）の様に
配列される。以上の説明から明らかな様に、一組の行電
極に印加される行駆動波形は直交関係に基く適当な組み
合わせパタンで表わされる。図４の場合には、２番目の
組に対しても同一の組み合わせパタンに従って行駆動波
形Ｆ7 （ｔ）〜Ｆ12（ｔ）が印加される。以下同様に、
３番目以降の組に対しても同一の組み合わせパタンに従
い所定の行駆動波形が印加される。
る。６ライン同時選択の場合、例えば２番目から７番目
の６個のＷａｌｓｈ関数を用いて行駆動波形を作成す
る。図４と図５を対比すれば理解される様に、例えばＦ
1 （ｔ）は上から２番目のＷａｌｓｈ関数に対応してい
る。これは１周期のうち前半でハイレベルとなり、後半
でローレベルとなる。これに応じてＦ1 （ｔ）に含まれ
るパルスは（１，１，１，１，０，０，０，０）の様に
配列される。同様に、Ｆ2 （ｔ）は３番目のＷａｌｓｈ
関数に対応しており、そのパルスは（１，１，０，０，
０，０，１，１）の様に配列される。さらに、Ｆ
3 （ｔ）は４番目のＷａｌｓｈ関数に対応しており、そ
のパルスは（１，１，０，０，１，１，０，０）の様に
配列される。以上の説明から明らかな様に、一組の行電
極に印加される行駆動波形は直交関係に基く適当な組み
合わせパタンで表わされる。図４の場合には、２番目の
組に対しても同一の組み合わせパタンに従って行駆動波
形Ｆ7 （ｔ）〜Ｆ12（ｔ）が印加される。以下同様に、
３番目以降の組に対しても同一の組み合わせパタンに従
い所定の行駆動波形が印加される。
【００２２】図６は、図３に示した電圧レベル回路６の
具体的な構成例を示す模式的な回路図である。高圧電源
（＋ＶLC，−ＶLC）の正負ライン間には、３個の抵抗６
１，６２，６３が直列に接続されている。抵抗分割によ
り上側のノード６４からバッファ６５を介して電圧レベ
ル＋Ｖｒが取り出される。又、抵抗分割により下側のノ
ード６６からバッファ６７を介して電圧レベル−Ｖｒが
取り出される。なお、中間の可変抵抗６２は電圧レベル
調整に用いられる。＋Ｖｒのラインと−Ｖｒのラインと
の間には抵抗６８，６９が接続されており、中点ノード
７０を介して第３の電圧レベルＶｏが取り出される。こ
れら３個の電圧レベル＋Ｖｒ，−Ｖｒ，Ｖｏは前述した
様にコモンドライバに供給される。なお抵抗６８，６９
には各々容量７１，７２が整列接続されている。
具体的な構成例を示す模式的な回路図である。高圧電源
（＋ＶLC，−ＶLC）の正負ライン間には、３個の抵抗６
１，６２，６３が直列に接続されている。抵抗分割によ
り上側のノード６４からバッファ６５を介して電圧レベ
ル＋Ｖｒが取り出される。又、抵抗分割により下側のノ
ード６６からバッファ６７を介して電圧レベル−Ｖｒが
取り出される。なお、中間の可変抵抗６２は電圧レベル
調整に用いられる。＋Ｖｒのラインと−Ｖｒのラインと
の間には抵抗６８，６９が接続されており、中点ノード
７０を介して第３の電圧レベルＶｏが取り出される。こ
れら３個の電圧レベル＋Ｖｒ，−Ｖｒ，Ｖｏは前述した
様にコモンドライバに供給される。なお抵抗６８，６９
には各々容量７１，７２が整列接続されている。
【００２３】＋Ｖｒのラインと−Ｖｒのラインとの間に
は抵抗７３〜８０が直列接続されている。各ノードから
各々抵抗分割により、７個の電圧レベルＶ１，Ｖ２，Ｖ
３，Ｖ４，Ｖ５，Ｖ６，Ｖ７がバッファを介して取り出
される。これら７個の電圧レベルは前述した様にセグメ
ントドライバに供給される。なお、各出力端子間には容
量８２〜８７が挿入されている。
は抵抗７３〜８０が直列接続されている。各ノードから
各々抵抗分割により、７個の電圧レベルＶ１，Ｖ２，Ｖ
３，Ｖ４，Ｖ５，Ｖ６，Ｖ７がバッファを介して取り出
される。これら７個の電圧レベルは前述した様にセグメ
ントドライバに供給される。なお、各出力端子間には容
量８２〜８７が挿入されている。
【００２４】最後に図７は、図６に示した電圧レベル回
路から供給される各電圧レベルの相対的な位置関係を表
わしたものである。図示する様に、コモンドライバ側に
供給される３個の電圧レベル＋Ｖｒ，Ｖｏ，−Ｖｒは高
圧電源（＋ＶLC，−ＶLC）から出力される電源電圧の範
囲に渡って存在している。これら３個の電圧レベルは直
交信号に従って適宜選択され行駆動波形Ｆが合成され
る。この関係でコモンドライバは高圧電源側に接続され
ている。一方、７個の電圧レベルＶ１〜Ｖ７は低圧電源
（ＶDD，ＧＮＤ）から出力される電源電圧の範囲内に存
在している。これら７個の電圧レベルは積和信号に応じ
て適宜選択され列駆動波形Ｇが合成される。この関係で
セグメントドライバは低圧電源側に接続されている。本
実施例ではコモンドライバ側に供給される電圧レベルの
中心電位（Ｖｏに相当）は、セグメントドライバ側に供
給される電圧レベルの中心電位（Ｖ４）は互いに一致し
ている。従って、液晶パネルの完全な交流駆動を行なう
事ができ、表示品位の劣化や寿命劣化をもたらすＤＣ成
分の印加を防ぐ事ができる。列駆動波形の中心電位と行
駆動波形の中心電位の整合を容易にする為、高圧電源の
中心電位と低圧電源の中心電位を互いに一致させる事が
好ましい。中心電位Ｖ4 をコンパレーターの比較電圧と
することで、比較電圧を発生させる回路を省くことがで
きる。
路から供給される各電圧レベルの相対的な位置関係を表
わしたものである。図示する様に、コモンドライバ側に
供給される３個の電圧レベル＋Ｖｒ，Ｖｏ，−Ｖｒは高
圧電源（＋ＶLC，−ＶLC）から出力される電源電圧の範
囲に渡って存在している。これら３個の電圧レベルは直
交信号に従って適宜選択され行駆動波形Ｆが合成され
る。この関係でコモンドライバは高圧電源側に接続され
ている。一方、７個の電圧レベルＶ１〜Ｖ７は低圧電源
（ＶDD，ＧＮＤ）から出力される電源電圧の範囲内に存
在している。これら７個の電圧レベルは積和信号に応じ
て適宜選択され列駆動波形Ｇが合成される。この関係で
セグメントドライバは低圧電源側に接続されている。本
実施例ではコモンドライバ側に供給される電圧レベルの
中心電位（Ｖｏに相当）は、セグメントドライバ側に供
給される電圧レベルの中心電位（Ｖ４）は互いに一致し
ている。従って、液晶パネルの完全な交流駆動を行なう
事ができ、表示品位の劣化や寿命劣化をもたらすＤＣ成
分の印加を防ぐ事ができる。列駆動波形の中心電位と行
駆動波形の中心電位の整合を容易にする為、高圧電源の
中心電位と低圧電源の中心電位を互いに一致させる事が
好ましい。中心電位Ｖ4 をコンパレーターの比較電圧と
することで、比較電圧を発生させる回路を省くことがで
きる。
【００２５】
【発明の効果】以上説明した様に、本発明によれば、コ
モンドライバとセグメントドライバは異なる電源電圧を
有する一対の電源で別々に給電されている。例えば、コ
モンドライバは高圧電源により給電され比較的高電圧レ
ベルの行駆動波形を出力する一方、セグメントドライバ
は低圧電源により給電され比較的低電圧レベルの列駆動
波形を出力する。少なくともセグメントドライバについ
ては高耐圧を要しないので、通常のＩＣデバイスを適用
できコストの低減化に寄与できるという効果がある。
又、セグメントドライバとコントローラを共通の低圧電
源により給電する事で回路構成が簡略化できるという効
果がある。
モンドライバとセグメントドライバは異なる電源電圧を
有する一対の電源で別々に給電されている。例えば、コ
モンドライバは高圧電源により給電され比較的高電圧レ
ベルの行駆動波形を出力する一方、セグメントドライバ
は低圧電源により給電され比較的低電圧レベルの列駆動
波形を出力する。少なくともセグメントドライバについ
ては高耐圧を要しないので、通常のＩＣデバイスを適用
できコストの低減化に寄与できるという効果がある。
又、セグメントドライバとコントローラを共通の低圧電
源により給電する事で回路構成が簡略化できるという効
果がある。
【図１】本発明にかかる表示装置の基本的な構成を示す
ブロック図である。
ブロック図である。
【図２】図１に示した表示装置の変形例を示すブロック
図である。
図である。
【図３】図１に示した表示装置の具体的な構成例を示す
回路図である。
回路図である。
【図４】図３に示した表示装置の動作説明に供するタイ
ミングチャートである。
ミングチャートである。
【図５】同じく図３に示した表示装置の動作説明に供す
る波形図である。
る波形図である。
【図６】図３に示した表示装置に組み込まれる電圧レベ
ル回路の構成例を示す回路図である。
ル回路の構成例を示す回路図である。
【図７】図６に示した電圧レベル回路の動作説明に供す
る電圧レベル図である。
る電圧レベル図である。
【図８】従来の表示装置の一例を示すブロック図であ
る。
る。
１ 液晶パネル ２ コントローラ ３ コモンドライバ ４ セグメントドライバ ５ レベルシフタ ６ 電圧レベル回路 １１ 行電極 １２ 列電極 ２１ フレームメモリ ２２ 直交関数発生回路 ２３ 積和演算回路 ２４ 同期回路 ２５ Ｒ／Ｗアドレス発生回路 ２６ 駆動制御回路 ３１ コンパレータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 男庭 啓友 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (72)発明者 八木 謙太郎 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (72)発明者 松 不二雄 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (56)参考文献 特開 平３−261991（ＪＰ，Ａ) 特開 平６−4043（ＪＰ，Ａ) 特開 平６−27904（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 G09G 3/36
Claims (12)
- 【請求項１】 行電極と列電極との間に液晶層を保持し
てマトリクス状の画素を設けた液晶パネルを画素データ
に従って駆動する表示装置であって、 直交関数の組により表わされる直交信号を生成するとと
もに、該直交関数の組と該画素データの組とで積和演算
を行ないその結果に従って積和信号を生成するコントロ
ーラと、前記 直交信号に応じた所定の電圧レベルを有する行駆動
波形を選択期間毎に組順次走査で前記行電極に印加する
コモンドライバと、前記 積和信号に応じた所定の電圧レベルを有する列駆動
波形を前記組順次走査に同期して前記列電極に印加する
セグメントドライバと、前記直交信号を直接受入可能であるとともに、前記直交
信号のレベルをシフトして前記コモンドライバへ出力す
るレベルシフタと、を備え、 前記コモンドライバと前記セグメントドライバは、異な
る電源電圧を有するそれぞれの電源により別々に給電さ
れることを特徴とする表示装置。 - 【請求項２】 前記コモンドライバに給電する電源は前
記セグメントドライバに給電する電源よりも高圧電源で
あることを特徴とする請求項１に記載の表示装置。 - 【請求項３】 前記コモンドライバは高圧電源により給
電され比較的高電圧レベルの行駆動波形を出力する一
方、前記セグメントドライバは低圧電源により給電され
比較的低電圧レベルの列駆動波形を出力する事を特徴と
する請求項１記載の表示装置。 - 【請求項４】 前記レベルシフタがコンパレータである
ことを特徴とする請求項１〜３のいずれか１項に記載の
表示装置。 - 【請求項５】 前記コンパレータが前記コモンドライバ
の入力段に内蔵されていることを特徴とする請求項４に
記載の表示装置。 - 【請求項６】 前記高圧電源が出力する電源電圧の中心
電位と前記低圧電源が出力する電源電圧の中心電位とは
互いに略一致している事を特徴とする請求項３に記載の
表示装置。 - 【請求項７】 前記コントローラは、セグメントドライ
バと共通して低圧電源により給電される事を特徴とする
請求項３〜５のいずれか１項に記載の表示装置。 - 【請求項８】 前記低圧電源はコントローラの定格に合
わせて５Ｖ近傍の電源電圧を有する事を特徴とする請求
項７記載の表示装置。 - 【請求項９】 前記セグメントドライバは５Ｖ近傍の範
囲に収まる電圧レベルの列駆動波形を出力する一方、前
記コモンドライバは該条件を満たす様に１５本以下の行
電極を一組として組順次走査を行なう事を特徴とする請
求項８に記載の表示装置。 - 【請求項１０】 前記コモンドライバは６本の行電極を
一組として組順次走査を行なう事を特徴とする請求項９
記載の表示装置。 - 【請求項１１】 前記高圧電源から出力される電源電圧
を抵抗分割して複数の電圧レベルを作成する電圧レベル
回路を備え、前記電圧レベルの電圧が前記セグメントド
ライバに供給され前記列駆動波形の形成に用いられるこ
とを特徴とする請求項２〜６のいずれか１項に記載の表
示装置。 - 【請求項１２】 前記電圧レベル回路から出力された電
圧レベルの内の一つの電圧を、前記コンパレーターから
出力された直交信号の論理を判定する比較電圧として利
用することを特徴とする請求項１１記載の表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06033944A JP3096836B2 (ja) | 1994-03-03 | 1994-03-03 | 表示装置 |
| TW084101651A TW268122B (ja) | 1994-03-03 | 1995-02-22 | |
| US08/395,429 US5912655A (en) | 1994-03-03 | 1995-02-28 | Display device |
| CA002143788A CA2143788A1 (en) | 1994-03-03 | 1995-03-02 | Display device |
| KR1019950004374A KR100332333B1 (ko) | 1994-03-03 | 1995-03-03 | 디스플레이장치 |
| EP95301411A EP0670568B1 (en) | 1994-03-03 | 1995-03-03 | Driver for LC display, SuperTwisted Nematic, with different power supply voltages |
| DE69517074T DE69517074T2 (de) | 1994-03-03 | 1995-03-03 | Treiber für LC Anzeige, SuperTwisted Nematic, mit verschiedenen Versorgungsspannungen |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06033944A JP3096836B2 (ja) | 1994-03-03 | 1994-03-03 | 表示装置 |
| US08/395,429 US5912655A (en) | 1994-03-03 | 1995-02-28 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07244269A JPH07244269A (ja) | 1995-09-19 |
| JP3096836B2 true JP3096836B2 (ja) | 2000-10-10 |
Family
ID=26372716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06033944A Expired - Lifetime JP3096836B2 (ja) | 1994-03-03 | 1994-03-03 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5912655A (ja) |
| EP (1) | EP0670568B1 (ja) |
| JP (1) | JP3096836B2 (ja) |
| CA (1) | CA2143788A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102109719B (zh) * | 2009-12-24 | 2012-06-27 | 晶宏半导体股份有限公司 | 基于四线的多线寻址技术驱动液晶显示装置的方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09101496A (ja) * | 1995-10-04 | 1997-04-15 | Sharp Corp | 表示装置駆動用電圧発生装置 |
| JP3359844B2 (ja) * | 1996-07-22 | 2002-12-24 | シャープ株式会社 | マトリクス型画像表示装置 |
| JP3039404B2 (ja) * | 1996-12-09 | 2000-05-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3281290B2 (ja) * | 1997-06-19 | 2002-05-13 | シャープ株式会社 | 電圧作成回路およびこれを備えた液晶表示装置 |
| KR100486232B1 (ko) * | 1998-02-12 | 2005-06-16 | 삼성전자주식회사 | 액정표시장치의가로전극선구동장치및그방법 |
| JP2004129376A (ja) * | 2002-10-02 | 2004-04-22 | Tokyo Weld Co Ltd | 電磁駆動機構の動作制御方法 |
| JP3861860B2 (ja) * | 2003-07-18 | 2006-12-27 | セイコーエプソン株式会社 | 電源回路、表示ドライバ及び電圧供給方法 |
| WO2007032285A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US8174510B2 (en) | 2009-03-29 | 2012-05-08 | Cypress Semiconductor Corporation | Capacitive touch screen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229761A (en) * | 1989-12-28 | 1993-07-20 | Casio Computer Co., Ltd. | Voltage generating circuit for driving liquid crystal display device |
| US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| US5598180A (en) * | 1992-03-05 | 1997-01-28 | Kabushiki Kaisha Toshiba | Active matrix type display apparatus |
-
1994
- 1994-03-03 JP JP06033944A patent/JP3096836B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-28 US US08/395,429 patent/US5912655A/en not_active Expired - Fee Related
- 1995-03-02 CA CA002143788A patent/CA2143788A1/en not_active Abandoned
- 1995-03-03 EP EP95301411A patent/EP0670568B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102109719B (zh) * | 2009-12-24 | 2012-06-27 | 晶宏半导体股份有限公司 | 基于四线的多线寻址技术驱动液晶显示装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0670568A1 (en) | 1995-09-06 |
| CA2143788A1 (en) | 1995-09-04 |
| EP0670568B1 (en) | 2000-05-24 |
| US5912655A (en) | 1999-06-15 |
| JPH07244269A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102610B2 (en) | Display system with frame buffer and power saving sequence | |
| US7411596B2 (en) | Driving circuit for color image display and display device provided with the same | |
| EP0767449B1 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| US20020063703A1 (en) | Liquid crystal display device | |
| JP2002014656A (ja) | 多階調デジタル映像データを表示するための駆動回路及びその方法 | |
| JPS60222825A (ja) | 液晶マトリクス表示パネルの駆動方法 | |
| JP3096836B2 (ja) | 表示装置 | |
| EP0838801A1 (en) | Active matrix liquid crystal panel and liquid crystal display device with opposite electrodes divided in groups | |
| JP3145552B2 (ja) | 液晶表示パネルの駆動装置 | |
| JPH0876083A (ja) | 液晶駆動装置，その制御方法及び液晶表示装置 | |
| JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| JP3395866B2 (ja) | 液晶駆動装置 | |
| JP3784434B2 (ja) | 液晶表示装置 | |
| CN116453480A (zh) | 显示装置及数据驱动器 | |
| US6091387A (en) | Liquid crystal display device and driving method of the same | |
| KR100438659B1 (ko) | 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 | |
| KR100332333B1 (ko) | 디스플레이장치 | |
| JP3253331B2 (ja) | 画像表示装置 | |
| JP2001075072A (ja) | 液晶表示装置 | |
| JPH06230340A (ja) | 液晶表示装置の駆動回路 | |
| JPH0766255B2 (ja) | アクテイブマトリクス型表示装置 | |
| KR19990026585A (ko) | 액정 표시 장치의 계조 전압 발생 회로 | |
| JP3003140B2 (ja) | 液晶装置の駆動方法 | |
| JPH0762788B2 (ja) | 液晶マトリクス表示パネルの駆動方式 | |
| JPH08184814A (ja) | 液晶素子等の駆動方法及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |