CN107819022A - 一种显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及显示装置，显示面板的显示区域包括：呈阵列排布的多个像素电路，和多条信号线；处于同一列的各像素电路通过至少一条信号线相连；各像素电路具有与信号线相连的连接部；显示区域包括多个子区域，每个子区域至少包括一个像素电路；同一子区域内的连接部的电阻相同；各子区域内的连接部的电阻，随子区域与信号线的信号输入端之间的距离增大而减小。通距离信号输入端越近的子区域的连接部电阻越大，在一定程度上弥补了不同子区域所接收的信号在信号线中走线损耗的差异，进而提高了显示面板的均一性。

Description

一种显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

均一性是衡量显示面板质量的重要指标，如何提高显示面板的均一性是各大显示面板厂商重点研究方向之一。

然而，显示面板的均一性受多种因素的影响，如像素内部的串扰问题、信号线中的走线损耗(IR drop)等。针对走线损耗，其影响显示面板均一性的原因是，信号在信号线传递的过程中会由于信号线本身电阻而产生损耗，使得显示面板中不同位置的像素电路所接收到的信号出现差异，从而影响了显示面板的均一性。

发明内容

本发明提供一种显示面板及显示装置，用以提高显示面板的均一性。

本发明实施例提供了一种显示面板，在所述显示面板的显示区域包括：呈阵列排布的多个像素电路，和多条信号线；

处于同一列的各所述像素电路通过至少一条所述信号线相连；

各所述像素电路具有与所述信号线相连的连接部；

所述显示区域包括多个子区域，每个所述子区域至少包括一个所述像素电路；

同一所述子区域内的连接部的电阻相同；各所述子区域内的连接部的电阻，随所述子区域与所述信号线的信号输入端之间的距离增大而减小。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述连接部为所述像素电路中与所述信号线连接的晶体管源极区。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，至少部分所述子区域的连接部包括轻掺杂区，具有所述轻掺杂区的连接部的电阻大于其他连接部的电阻。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，各所述像素电路的连接部均包括轻掺杂区。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述各子区域的轻掺杂区的宽度为所述连接部的宽度，所述各子区域的轻掺杂区沿所述连接部方向的长度随所述子区域与所述信号线的信号输入端之间的距离增大而减小。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述各子区域的连接部的长度相同。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述各子区域的轻掺杂区的掺杂浓度随所述子区域与所述信号线的信号输入端之间的距离增大而升高。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述信号线与所述连接部的轻掺杂区互不重叠。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述各子区域的连接部的宽度随所述子区域与所述信号线的信号输入端之间的距离增大而增大。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述信号线为电源电压信号线和/或数据信号线。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，各所述子区域内仅包含一行所述像素电路。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述显示区域包括第一显示区域和第二显示区域，其中，所述第二显示区域内一行像素电路的像素电路数量小于所述第一显示区域内一行像素电路的像素电路数量。

另一方面，本发明实施例还提供一种显示装置，包括本发明实施例提供的上述显示面板。

综上所述，本发明实施例提供的一种显示面板及显示装置，显示面板的显示区域包括：呈阵列排布的多个像素电路，和多条信号线；处于同一列的各像素电路通过至少一条信号线相连；各像素电路具有与信号线相连的连接部；显示区域包括多个子区域，每个子区域至少包括一个像素电路；同一子区域内的连接部的电阻相同；各子区域内的连接部的电阻，随子区域与信号线的信号输入端之间的距离增大而减小。对于显示面板中的子区域而言，与信号线的信号输入端之间的距离越远，信号经信号线到达子区域的走线损耗便越大，由于子区域间距离信号输入端的距离不同，使得每个子区域所接收的信号在信号线中的走线损耗存在差异。本发明实施例中，通过调节位于像素电路的连接部的电阻，使得距离信号输入端越近的子区域的连接部电阻越大，从而在一定程度上弥补了不同子区域所接收的信号在信号线中走线损耗的差异，进而提高了显示面板的均一性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为一种现有的异型显示面板俯视图；

图2为本发明实施例提供的一种显示面板结构示意图；

图3为本发明实施例提供的一种具体可行的像素电路架构示意图；

图4为本发明实施例提供的一种像素电路版图结构示意图；

图5为本发明实施例提供的一种信号线和晶体管源极区之间的连接方式示意图；

图6为本发明实施例提供的连接部侧切示意图；

图7为本发明实施例提供的一种连接部宽度变化示意图；

图8为本发明实施例提供的一种连接部长度变化示意图；

图9为本发明实施例提供的一种异型显示面板的显示区域示意图；

图10为本发明实施例提供的一种显示装置示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

显示面板中的走线损耗会对显示面板的均一性带来不良影响。例如，电源电压信号(PVDD)，其在沿PVDD信号线传递过程中，由于PVDD信号线中电阻的影响，使得近PVDD信号输入端的像素电路所输入的PVDD信号电压普遍大于远离PVDD信号输入端的像素电路所输入的PVDD信号电压，从而使得显示面板中各像素电路中发光器件发光亮度不一，进而影响了显示面板的均一性。尤其对于异型显示屏，如图1所示，图1为一种现有的异型显示面板俯视图，一般情况下，PVDD信号输入端位于显示面板中区域C的下方，对于显示面板中区域A和区域B，其距离PVDD信号输入端更远，因此走线损耗更为严重。又例如，数据信号(Data)，当显示面板的分辨率过高时，使得Data信号写入驱动晶体管栅极的时间过短，而距离Data信号输入端较远的像素电路所输入的Data信号由于Data信号线电阻的存在，使得距离Data信号输入端较远的像素电路所输入的Data信号的幅值普遍小于距离Data信号输入端较近的像素电路，因而距离Data信号输入端较远的像素电路无法在较短的时间内完成Data信号写入，同样能够影响显示面板的均一性。

针对现有的显示面板中存在着由于走线损耗而导致均一性不理想的问题，本发明实施例提供了以下显示面板，并结合附图对其进行说明。附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。

图2为本发明实施例提供的一种显示面板结构示意图，如图2所示，显示面板的显示区域1内包括呈阵列排布的多个像素电路11，和多条信号线12。处于同一列的各像素电路11通过至少一条信号线12相连。各像素电路11具有与信号线12相连的连接部111。信号线12与驱动电路2相连，用于将驱动电路2输出的信号传递至每一个像素电路11。在本发明实施例中，显示区域1包括子区域a1、子区域a2、子区域a3和子区域a4，以下统称为子区域a，每个子区域a至少包括一个像素电路11；同一子区域a内的连接部111的电阻相同；各子区域a内的连接部111的电阻，随子区域a与信号线12的信号输入端之间的距离增大而减小。

具体的，子区域a中像素电路的数量可根据实际生产中对显示面板均一性的要求而定，对均一性要求较低的显示面板，可以适当增大子区域a中像素电路的数量，而对均一性要求较高的显示面板，则需适当减小子区域a中像素电路的数量。容易理解的，在每个子区域a只包括1个像素电路11时，可实现连接部电阻对走线损耗的最佳补偿精度，从而在最大程度上提高显示面板的均一性。可选的，同一显示面板中不同的子区域a可以具有不同数量的像素电路，例如，由于制程问题使得某一区域中信号线12传导能力明显低于其它区域，则位于该区域的子区域a可以较其它子区域a包含更少的像素电路11以提高连接部111电阻对走线损耗补偿的精度。应理解，本发明实施例中的距离指的是信号线12所经过的距离，在某些特殊情况下，并不是子区域a与信号输入端之间的直线距离。

具体的，显示面板中还可以包括其它信号线，这些信号线可以用来传递不同于信号线12的信号。显示区域1中，处于同一行或同一列的像素电路11通过这些信号线相连，以实现显示面板中多种信号的传递。相应的，一个像素电路11可以具有多个连接部，每一个连接部连接不同的信号线，同时，每一个连接部的电阻都可以由子区域a与该连接部所连信号线的信号输入端之间的距离决定。

对于显示面板中的子区域a而言，与信号线12的信号输入端之间的距离越远，信号经信号线12到达子区域a的走线损耗便越大，由于子区域a间距离信号输入端的距离不同，使得每个子区域a所接收的信号在信号线12中的走线损耗存在差异。本发明实施例中，通过调节位于像素电路11的连接部111的电阻，使得距离信号输入端越近的子区域a的连接部111电阻越大，从而在一定程度上弥补了不同子区域a所接收的信号在信号线12中走线损耗的差异，进而提高了显示面板的均一性。

可选的，连接部111为像素电路11中与信号线12连接的晶体管源极区。显示面板的像素电路多由薄膜晶体管(Thin Film Transistor，TFT)和发光二级管构成，TFT接受多个信号的控制以实现发光二级管发光。可选的，本发明实施例中信号线12可以是PVDD信号线，也可以是Data信号线，在具体实施过程中，每一个像素电路通过不同的连接部分别与不同的信号线相连接。

举例说明，请参考图3，图3为本发明实施例提供的一种具体可行的像素电路架构示意图。如图3所示，像素电路11中至少可以包括：第一开关晶体管M1、第二开关晶体管M3、初始化晶体管M2、驱动晶体管DTFT和有机发光二极管OLED。

初始化晶体管M2的栅极与第一扫描信号线S1相连；第一开关晶体管M1的栅极与第二扫描信号线S2相连；第二开关晶体管M3的栅极与发光控制线EMIT相连；驱动晶体管DTFT的栅极与初始化晶体管M2的漏极相连；驱动晶体管DTFT的源极分别与第一开关晶体管M1的漏极和第二开关晶体管M3的漏极相连；有机发光二极管OLED与驱动晶体管DTFT的漏极相连。

具体的，上述初始化晶体管M2的源极与参考信号线VREF相连，用于在第一扫描信号线S1的控制下处于导通状态时，利用参考信号线VREF的参考电位对驱动晶体管DTFT的栅极初始化；上述第一开关晶体管M1的源极与Data信号线相连，用于在第二扫描信号线S2的控制下处于导通状态时，将Data信号线的数据信号输入驱动晶体管DTFT的源极；上述第二开关晶体管M3的源极与PVDD信号线相连，用于在发光控制线EMIT的控制下处于导通状态时，将PVDD信号线提供的电源信号写入驱动晶体管DTFT的源极。

像素电路11一般还包括：补偿晶体管M4和存储电容C。补偿晶体管M4的栅极与第二扫描信号线S2相连，源极与驱动晶体管DTFT的栅极相连，漏极与驱动晶体管DTFT的漏极相连。存储电容C的第一端d1与PVDD信号线相连，第二端d2与驱动晶体管DTFT的栅极相连，存储电容C用于存储驱动晶体管DTFT的栅极电压。

补偿晶体管M4在第二扫描信号线S2的控制下处于导通状态时，将驱动晶体管DTFT的漏极与栅极导通。即在第二扫描信号线S2导通第一开关晶体管M1时，补偿晶体管M4也处于导通状态，Data信号线加载的数据信号通过导通的第一开关晶体管M1加载至驱动晶体管DTFT的源极，驱动晶体管DTFT在补偿晶体管M4导通的情况下栅极和漏极处于短接状态，使得Data信号写入驱动晶体管DTFT的栅极直至栅极电压达到Vdata-|Vth|，驱动晶体管DTFT进入饱和状态，栅极电压不再变化，即将驱动晶体管DTFT的阈值电压在数据写入阶段补偿到驱动晶体管DTFT的栅极，可以消除之后发光阶段从驱动晶体管DTFT输入至有机发光二极管OLED的驱动电流中|Vth|的影响，即消除驱动晶体管阈值电压漂移对发光的影响，使有机电致发光显示面板具有阈值电压补偿功能。

像素电路11中还可以包括发光控制晶体管M5，发光控制晶体管M5的栅极与发光控制线EMIT相连，源极与驱动晶体管DTFT的漏极相连，漏极与有机发光二极管OLED相连。发光控制晶体管M5在发光控制线EMIT的控制下处于导通状态时，将驱动晶体管DTFT的漏极与有机发光二极管OLED导通。即发光控制晶体管M5在初始化阶段和数据写入阶段均处于截止状态，可以避免在两这个阶段有驱动电流驱动有机发光二极管OLED发光。

像素电路11中还可以包括：阳极复位晶体管M6；阳极复位晶体管M6的栅极与第一扫描信号线S1相连，源极与参考信号线VREF相连，漏极与有机发光二极管OLED相连。阳极复位晶体管M6在第一扫描信号线S1的控制下处于导通状态时，将有机发光二极管OLED与参考信号线VREF导通。即在第一扫描信号线S1导通初始化晶体管M2时，阳极复位晶体管M6也处于导通状态，参考信号线VREF通过初始化晶体管M2和阳极复位晶体管M6分别对驱动晶体管DTFT的栅极和有机发光二极管OLED进行初始化复位。

应理解，上述图3所示的像素电路的具体电路结构仅是示意性说明，像素电路11的具体电路结构还可以采用其它连接方式，在此不做限定。不论何种连接方式的像素电路，其都需要在时序信号的控制下工作，因此，不论何种连接方式的像素电路，都会存在晶体管与信号线相连。

在图3中，第一开关晶体管M1的源极外接Data信号线，在这种情况下，本发明实施例所提供的连接部便可以为第一开关晶体管M1的源极区。此外，第二开关晶体管M3的源极外接PVDD信号线，在这种情况下，本发明实施例所提供的连接部也可以为第二开关晶体管M3的源极区。具体的，图4为本发明实施例提供的一种像素电路版图结构示意图，其为图3所示的像素电路在显示面板中的一种可行的具体实现方式。如图4所示，第一开关晶体管M1与Data信号线通过桥接点d1相连，其中，以虚线圆圈表示的区域为第一开关晶体管M1的栅极。请结合图3，图4中第一开关晶体管M1与桥接点d1之间的结构即为第一开关晶体管M1的源极，也是本发明实施例所提供的连接部D1。与之类似的，图4中第二开关晶体管与PVDD信号线通过桥接点d2相连，其中，以虚线圆圈表示的区域为第二开关晶体管M3的栅极。请结合图3，图4中第二开关晶体管M3与桥接点d2之间的结构即为第二开关晶体管M3的源极，也是本发明实施例所提供的连接部D2。

本发明实施例中，各子区域a内的连接部111的电阻，随子区域a与信号线12的信号输入端之间的距离增大而减小。可选的，部分子区域a的连接部111包括轻掺杂区，具有轻掺杂区的连接部111的电阻大于其他连接部111的电阻。现有的TFT晶体管源极区多为重掺杂，载流子迁移率高，通过设置轻掺杂区，可以降低源极区的载流子迁移率从而增大连接部111的电阻。在显示面板中，距离信号输入端较远的子区域a所接收的信号走线损耗大，距离信号输入端较近的子区域a所接收的信号走线损耗小，因此，可以在距离信号输入端较近的子区域a的连接部设置轻掺杂区，以补偿走线损耗对不同子区域a输入信号带来的差异，从而提高显示面板的均一性。

图5为本发明实施例提供的一种信号线和晶体管源极区之间的连接方式示意图，如图5所示，连接部111中设置有轻掺杂区b，通过轻掺杂区b调节连接部111的电阻。具体的，各像素电路11的连接部111均包括轻掺杂区。在每个像素电路11的连接部111均设置轻掺杂区b，可以对每个像素电路11的连接部111电阻都进行调整，从而使得每个像素电路11所接收的信号达到一致，最大程度上提升显示面板的均一性。

具体的，各子区域a的轻掺杂区b的宽度为连接部111的宽度，各子区域a的轻掺杂区b沿连接部111方向的长度随子区域a与信号线12的信号输入端之间的距离增大而减小。本发明实施例定义连接部111的宽度方向为平行于信号线12的方向，如图中箭头y所示方向，相应的，长度方向为垂直于信号线12的方向，如图中箭头x所示方向。由于轻掺杂区b的宽度和长度与电阻大小之间的相关关系正好相反，而且一般情况下，连接部111的宽度非常小，可调节的范围并不大，因此，可在连接部111的长度方向调节轻掺杂区b的长度，在此情况下，轻掺杂区b的长度越长，其面积越大，相应的，TFT源极区的重掺杂区面积便越小，连接部111的电阻越大。因此，各子区域a的轻掺杂区b沿连接部111方向的长度随子区域与信号线12的信号输入端之间的距离增大而减小，便可以使得各子区域a内的连接部111的电阻，随子区域a与信号线12的信号输入端之间的距离增大而减小，进而能够通过连接部111的电阻差异补偿走线损耗带来的各子区域a输入信号的差异，提高显示面板的均一性。

可选的，各子区域a的连接部111的长度相同。首先，各子区域a的连接部111的长度相同，有利于信号线12的排线，减少绕线情况发生。此外，连接部111的长度也是影响连接部111电阻的一个因素，控制连接部111的长度相同更利于通过轻掺杂区b调整各子区域a的连接部111电阻。

可选的，各子区域a的轻掺杂区b的掺杂浓度随子区域a与信号线12的信号输入端之间的距离增大而升高。轻掺杂区b的掺杂浓度越高，其载流子迁移率越大，电阻越小，相反的，轻掺杂区b的掺杂浓度越低，其载流子迁移率越小，电阻越大。因此，各子区域a的轻掺杂区b的掺杂浓度随子区域a与信号线12的信号输入端之间的距离增大而升高，便可以使得各子区域a内的连接部111的电阻，随子区域a与信号线12的信号输入端之间的距离增大而减小，进而能够通过连接部111的电阻差异补偿走线损耗带来的各子区域a输入信号的差异，提高显示面板的均一性。

可选的，信号线12与连接部111的轻掺杂区互不重叠。图6为本发明实施例提供的连接部侧切示意图，如图6所示，基板01上生长有缓冲层02，在缓冲层02上为晶体管源极区，即本发明实施例中的连接部111。图6中，连接部111包括轻掺杂区b和重掺杂区c，在源极区上设置有包括过孔的介质层03，信号线12通过介质层03的过孔与源极区的重掺杂区c重叠。本发明实施例中，信号线12与连接部111的轻掺杂区b互不重叠，这是因为，信号线12与连接部111的轻掺杂区b重叠的话，会增大信号线12中载流子的注入势垒，而与重掺杂区重叠的话，可以降低信号线12中载流子的注入势垒，获得更好的欧姆接触。

在上述实施例中，通过轻掺杂区b实现了各子区域a的连接部111电阻的调节。可选的，各子区域a的连接部111的宽度随子区域a与信号线12的信号输入端之间的距离增大而增大。以图2中的子区域a1、子区域a2、子区域a3和子区域a4为例，其宽度变化规律如图7所示，图7为本发明实施例提供的一种连接部宽度变化示意图。在图2中，子区域a1、子区域a2、子区域a3和子区域a4距信号输入端的距离逐渐增大，与之对应的，图7中示出了一条信号线12上上述四个子区域a的连接部宽度变化趋势，由于子区域a1距离信号输入端的距离最小，因此子区域a1中与该条信号线12相连的三个子像素11的连接部111的宽度最小。子区域a2距离信号输入端的距离较子区域a1有所增加，因此其连接部111的宽度也随之增加。基于相同的规律，子区域a3的连接部宽度和子区域a4的连接部宽度依次递增。在本发明实施例中，不论连接部111中是否具有轻掺杂区b，其电阻都符合随宽度的增大而减小的物理规律。因此，在其它影响连接部111电阻的因素相同时，各子区域a的连接部111的宽度随子区域a与信号线12的信号输入端之间的距离增大而增大，便可以使得各子区域a内的连接部111的电阻，随子区域a与信号线12的信号输入端之间的距离增大而减小，进而能够通过连接部111的电阻差异补偿走线损耗带来的各子区域a输入信号的差异，提高显示面板的均一性。

可选的，各子区域a的连接部111的宽度随子区域a与信号线12的信号输入端之间的距离增大而减小。在本发明实施例中，还可以通过改变连接部111的长度来补偿走线损耗造成的差异。图8为本发明实施例提供的一种连接部长度变化示意图，其依旧与图2中的子区域a1、子区域a2、子区域a3和子区域a4相对应。在图2中，子区域a1、子区域a2、子区域a3和子区域a4距信号输入端的距离逐渐增大，与之对应的，图8中示出了一条信号线12上上述四个子区域a的连接部长度变化趋势，由于子区域a1距离信号输入端的距离最小，因此子区域a1中与该条信号线12相连的三个子像素11的连接部111的长度最大，由于在像素阵列中与同一信号线12相连的像素电路11距信号线12的直线距离应保持一致，因此，距离信号输入端较近的子区域a1的连接部111可采用如图8所述的蛇形结构，在不影响像素电路11距信号线12的直线距离的情况下增加连接部111的长度。子区域a2距离信号输入端的距离较子区域a1有所增加，因此其连接部111的长度也随之减小。基于相同的规律，子区域a3的连接部宽度和子区域a4的连接部长度依次递减。在各子区域a的其它影响连接部111电阻的因素相同时，各子区域a的连接部111的长度随子区域a与信号线12的信号输入端之间的距离增大而减小，便可以使得各子区域a内的连接部111的电阻，随子区域a与信号线12的信号输入端之间的距离增大而减小，进而能够通过连接部111的电阻差异补偿走线损耗带来的各子区域a输入信号的差异，提高显示面板的均一性。

在上述实施例中为每个子区域配置了连接部111的电阻，一种可选的实现方式，各子区域a内仅包含一行像素电路。请参考图2，同一行像素电路11距离驱动电路2的距离几乎相同，因此，其走线损耗相差无几。同时，按行计算相对于按单个像素电路计算的方式精简的多，可以提高计算效率。在为连接部111分配电阻时，可以综合调节轻掺杂区b的长度、轻掺杂区b的掺杂浓度、连接部宽度等因素以提高对连接部111电阻的调节精度。

可选的，本发明实施例尤其适用于异型显示屏。在异型显示屏中，显示区域包括第一显示区域和第二显示区域，其中，第二显示区域内一行像素电路的像素电路数量小于第一显示区域内一行像素电路的像素电路数量。图9为本发明实施例提供的一种异型显示面板的显示区域示意图，如图9所示，显示区域1包括第一显示区域1a和第二显示区域1b，由于异型区域3的存在，使得第二显示区域1b内一行像素电路的像素电路11数量小于第一显示区域1a内一行像素电路的像素电路11的数量。由于第二显示区域1b的存在，阻断了显示面板中部分信号线的延伸，现有技术中多采用绕线方式将信号线沿异型区域3的边缘绕过，这种方式增大了信号线的长度，进而增大了信号的走线损耗。采用本发明实施例所提供的显示面板，根据信号线所经过的距离合理设置像素电路连接部的电阻，便可以补偿绕线带来的额外的走线损耗，从而提高显示面板的均一性。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图10所示，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

本发明实施例提供的上述显示面板及显示装置，显示面板的显示区域包括：呈阵列排布的多个像素电路，和多条信号线；处于同一列的各像素电路通过至少一条信号线相连；各像素电路具有与信号线相连的连接部；显示区域包括多个子区域，每个子区域至少包括一个像素电路；同一子区域内的连接部的电阻相同；各子区域内的连接部的电阻，随子区域与信号线的信号输入端之间的距离增大而减小。对于显示面板中的子区域而言，与信号线的信号输入端之间的距离越远，信号经信号线到达子区域的走线损耗便越大，由于子区域间距离信号输入端的距离不同，使得每个子区域所接收的信号在信号线中的走线损耗存在差异。本发明实施例中，通过调节位于像素电路的连接部的电阻，使得距离信号输入端越近的子区域的连接部电阻越大，从而在一定程度上弥补了不同子区域所接收的信号在信号线中走线损耗的差异，进而提高了显示面板的均一性。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种显示面板，其特征在于，在所述显示面板的显示区域包括：呈阵列排布的多个像素电路，和多条信号线；

处于同一列的各所述像素电路通过至少一条所述信号线相连；

各所述像素电路具有与所述信号线相连的连接部；

所述显示区域包括多个子区域，每个所述子区域至少包括一个所述像素电路；

同一所述子区域内的连接部的电阻相同；各所述子区域内的连接部的电阻，随所述子区域与所述信号线的信号输入端之间的距离增大而减小。

2.如权利要求1所述的显示面板，其特征在于，所述连接部为所述像素电路中与所述信号线连接的晶体管源极区。

3.如权利要求1所述的显示面板，其特征在于，至少部分所述子区域的连接部包括轻掺杂区，具有所述轻掺杂区的连接部的电阻大于其他连接部的电阻。

4.如权利要求3所述的显示面板，其特征在于，各所述像素电路的连接部均包括轻掺杂区。

5.如权利要求3所述的显示面板，其特征在于，所述各子区域的轻掺杂区的宽度为所述连接部的宽度，所述各子区域的轻掺杂区沿所述连接部方向的长度随所述子区域与所述信号线的信号输入端之间的距离增大而减小。

6.如权利要求5所述的显示面板，其特征在于，所述各子区域的连接部的长度相同。

7.如权利要求3所述的显示面板，其特征在于，所述各子区域的轻掺杂区的掺杂浓度随所述子区域与所述信号线的信号输入端之间的距离增大而升高。

8.如权利要求3所述的显示面板，其特征在于，所述信号线与所述连接部的轻掺杂区互不重叠。

9.如权利要求1所述的显示面板，其特征在于，所述各子区域的连接部的宽度随所述子区域与所述信号线的信号输入端之间的距离增大而增大。

10.如权利要求9所述的显示面板，其特征在于，所述信号线为电源电压信号线和/或数据信号线。

11.如权利要求9所述的显示面板，其特征在于，各所述子区域内仅包含一行所述像素电路。

12.如权利要求1至11任一项所述的显示面板，其特征在于，所述显示区域包括第一显示区域和第二显示区域，其中，所述第二显示区域内一行像素电路的像素电路数量小于所述第一显示区域内一行像素电路的像素电路数量。

13.一种显示装置，其特征在于，包括如权利要求1至12任一项所述的显示面板。