CN108511466A - 阵列基板、显示屏及显示装置 - Google Patents

Abstract

本发明涉及一种阵列基板、显示屏及显示装置，该阵列基板上对应的显示区包括异形显示区和非异形显示区，阵列基板包括与显示区中像素连接的信号线。在异形显示区的至少一条信号线连接至少一个晶体管，晶体管的源极和漏极短接并连接至相应的信号线上，晶体管的栅极连接固定电位信号。通过在异形显示区的信号线连接晶体管，增大异形显示区中信号线的负载，解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。

Description

阵列基板、显示屏及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板、显示屏及显示装置。

背景技术

目前，常见的显示装置，例如显示器、电视机、手机、平板电脑等，其显示屏通常为规则的矩形。随着显示技术的发展，矩形的显示屏已经不能满足用户多样化的使用需求。因而，显示屏的形状越来越多样化。

通常，非矩形的显示屏称为异形显示屏。异形显示屏包括异形显示区与非异形显示区。异形显示区中的每行像素个数与非异形显示区的每行像素个数不同。

在传统技术中，显示面板中的驱动电路通过不同的扫描线控制对应行上的像素。然而，扫描线为对应行上的像素提供相同的扫描信号时，异形显示区与非异形显示区因每行像素个数不同会导致扫描线上的负载不同，从而使显示的图像亮度不均，影响显示效果。

发明内容

基于此，有必要针对传统技术中异形显示区与非异形显示区因像素数量不同而导致显示图像亮度不均的技术问题，提供一种阵列基板、显示屏及显示装置。

一种阵列基板，所述的阵列基板包括：基板，所述基板上设置有显示区和围绕所述显示区的非显示区，所述显示区包括阵列排布的像素；所述显示区划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；信号线，位于所述显示区且与所述像素连接；在所述异形显示区，所述信号线中的至少一条所述信号线连接至少一个晶体管，至少一条所述信号线连接所述晶体管的源极和漏极，所述晶体管的栅极连接固定电位信号。

在其中一个实施例中，所述信号线包括扫描信号线、数据信号线、发射控制信号线中的至少一种。

在其中一个实施例中，在所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的至少一个所述晶体管的栅极面积与所在行的像素数量呈负相关。

在其中一个实施例中，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；，在每个子异形显示区，每一行像素所对应的所述晶体管的栅极面积与所在的所述子异形显示区的每一行上的像素数量呈负相关。

在其中一个实施例中，在所述异形显示区，至少一条所述信号线分别连接多个所述晶体管，多个所述晶体管位于所述非显示区；多个所述晶体管的源极和漏极互相连接并通过第一引出线连接至每条所述信号线，多个所述晶体管的栅极互相连接并通过第二引出线连接至所述固定电位信号。

在其中一个实施例中，每条所述信号线连接的所述晶体管的数量随着每条所述信号线所对应的像素数量的减少而增大。

在其中一个实施例中，所述第一引出线的宽度随着每条所述信号线所对应的像素数量的减少而减小；或所述第一引出线的长度随着每条所述信号线所对应的像素数量的减少而增加；或所述第一引出线的厚度随着每条所述信号线所对应的像素数量的减少而减小

在其中一个实施例中，对所述信号线连接的驱动器单侧设置或者双侧设置在所述非显示区。

一种显示屏，包括上述任一实施例中的阵列基板。

一种显示装置，包括如上述实施例中所述的显示屏。

上述阵列基板、显示屏及显示装置，该阵列基板上对应的显示区包括异形显示区和非异形显示区，阵列基板包括与显示区中像素连接的信号线。在异形显示区的至少一条信号线连接至少一个晶体管，晶体管的源极和漏极短接并连接至相应的信号线上，晶体管的栅极连接固定电位信号。通过在异形显示区的信号线连接晶体管，增大异形显示区中信号线的负载，解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。

附图说明

图1为本申请一个实施例中阵列基板的结构示意图；

图2为本申请一个实施例中晶体管的结构示意图；

图3为本申请一个实施例中驱动器单侧设置的阵列基板的结构示意图；

图4为本申请一个实施例中阵列基板的结构示意图；

图5为本申请一个实施例中的多个子异形显示区的结构示意图；

图6为本申请一个实施例中阵列基板的结构示意图；

图7为本申请一个实施例中阵列基板的结构示意图；

图8为本申请一个实施例中阵列基板的结构示意图；

图9为本申请一个实施例中驱动器双侧设置的阵列基板的结构示意图；

图10为本申请一个实施例中显示装置的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

在一个实施例中，请参见图1，本申请提供一种阵列基板，该阵列基板包括基板，基板上设置有显示区和围绕显示区的非显示区110，显示区域划分为异形显示区120和非异形显示区130，该基板上对应的显示区域包括阵列排布的像素140，异形显示区120每一行的像素数量均小于非异形显示区130任一行的像素数量。其中，驱动器在驱动异形显示区每行上的像素及非异形显示区每行上的像素时，由于异形显示区与非异形显示区每行上的像素数量不等，即负载不同，这会导致异形显示区和非异形显示区的显示效果不均匀。

可以理解的是，非异形显示区中的各行像素数量相等，非异形显示区一般是规则区域，例如，非异形显示区的形状为矩形。非异形显示区每行上的像素数量一般相等，负载基本一致，则非异形显示区中的每行像素的发光特性保持一致。

请参见图1，该阵列基板还包括信号线，信号线位于异形显示区120和非异形显示区130，与阵列排布的像素连接。在异形显示区120，信号线中的至少一条信号线连接至少一个晶体管150，晶体管150的源极和漏极短接，至少一条信号线连接晶体管150的源极和漏极，晶体管150的栅极连接固定电位信号Vf。

其中，晶体管150可以是低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。晶体管150可以采用P型薄膜晶体管，也可以采用N型薄膜晶体管。在晶体管150采用P型薄膜晶体管时，在晶体管的栅极输入低电平信号；在晶体管150采用N型薄膜晶体管时，在晶体管的栅极输入高电平信号。固定电位信号Vf是直流电压信号，固定电位信号Vf可以是电源正极信号，固定电位信号Vf也可以是电源负极信号，固定电位信号Vf还可以是电位固定的参考电压信号。则采用P型薄膜晶体管时，晶体管150的栅极可以连接电源负极信号或者负的参考电压信号；采用N型薄膜晶体管时，晶体管150的栅极可以连接电源正极信号或者正的参考电压信号。

在本实施例中，在异形显示区的至少一条信号线连接至少一个晶体管，且晶体管的源极和漏极短接并连接至相应的信号线上，晶体管的栅极连接固定电位信号。通过在异形显示区的信号线连接晶体管，增大异形显示区中信号线的负载。请参见图2，晶体管包括缓冲层210、位于缓冲层210上的半导体层(未标出)、位于半导体层上的栅氧化层230、位于栅氧化层230远离半导体层一侧的栅极240、位于栅极240上的间绝缘层250、位于间绝缘层250远离半导体层一侧的源漏金属层，半导体层包括源极221、漏极222和沟道223。源漏金属层包括源极金属引线261和漏极金属引线262。

在本实施例中，晶体管对应的栅氧化层230的厚度小于电容氧化层(未示出)的厚度，其中，电容氧化层指的是电容第一极板与电容第二极板之间的介质层。一般情况下，当栅氧化层230与电容氧化层介电常数相等时，则晶体管的单位面积电容值大于电容的单位面积电容值，所以可以缩小补偿负载所占的区域面积，相应地增大显示区在显示屏的占比或者缩小边框占用面积。此外，由于金属层发光，在曝光的工艺过程中半导体层形成图形的精度由于金属层。另外，在一般情况下，金属层厚度大于半导体层的厚度，导致实际的半导体层的刻蚀精度优于金属层。那么，金属-半导体形成的晶体管电容与金属-金属平板电容相比，晶体管电容的实际参数值与设计参数值的误差会很小，使用晶体管进行电容负载补偿更精确。那么在本实施中通过在信号线连接晶体管进行负载补偿可以更准确地解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。

在一个实施例中，请参见图3，阵列基板包括扫描驱动电路310、发射驱动电路320和数据驱动器330和信号线。其中，信号线包括:扫描信号线S1、S2至Sn、数据信号线D1、D2至Dn、发射控制信号线E1、E2至En的至少一种。扫描驱动电路310通过扫描信号线S1至Sn连接矩阵形式排列的多个像素PX11至PXnm，像素PX11至PXnm也连接到发射控制信号线E1至Em，并通过发射控制信号线E1至En连接发射驱动电路。数据信号线D1至Dn连接数据驱动电路和对应的像素并传递数据信号。其中，发射控制信号线E1至En大致平行于扫描信号线S1至Sn，数据信号线D1至Dn大致垂直于扫描信号线S1至Sn。

具体地，请参见图1，在异形显示区120，晶体管150源极和漏极均可以连接扫描信号线中至少一条扫描信号线，比如晶体管150源极和漏极均可以连接异形显示区120中的扫描信号线S10和/或扫描信号线S20。晶体管150源极和漏极均可以连接数据信号线中至少一条数据信号线，晶体管150源极和漏极可以连接异形显示区120中的数据信号线D3和/或数据信号线D4。晶体管150源极和漏极均可以连接发射控制信号线(未示出)中至少一条发射控制信号线(未示出)。

在本实施例中，在异形显示区，通过扫描信号线、数据信号线、发射控制信号线中的至少一种信号线上连接晶体管的漏极和源极，相应地增大异形显示区的负载，补偿异形显示区与非异形显示区之间的负载差异，改善显示效果。

在一个实施例中，在异形显示区120，至少两行上的像素数量不同，且每一行像素所对应的至少一个晶体管的栅极面积随着所在行的像素数量的减少而增大。其中，栅极面积近似等于沟道面积。在异形显示区中至少两行上的像素数量不同，每条信号线与阵列排布的像素连接，且至少一根信号线连接晶体管。晶体管的MOS电容与晶体管的栅极面积正相关，当异形显示区的每行上的像素数量减少时，为了使得异形显示区与非异形显示区的显示效果一致，可以相应地增大信号线上负载，则晶体管的栅极面积随着所在行的像素数量的减少而增大。比如，请参见图4，异形显示区120中三行上像素数量不等，三行像素对应的扫描信号线分别连接一个晶体管。第一行像素对应的扫描线连接晶体管410的栅极和漏极，第二行像素对应的扫描线连接晶体管420的栅极和漏极，第三行像素对应的扫描线连接晶体管430的的栅极和漏极和连接。晶体管410的栅极、晶体管420的栅极及晶体管330的栅极均连接固定电压信号Vf。由于第一行像素数量为4、第二行像素数量为6、第三行像素数量为8，则晶体管410、晶体管420、晶体管430的栅极面积依次减小，即晶体管的栅极面积与所在行的像素数量呈负相关。

通常情况下，驱动器是逐行驱动显示区的像素。然而，根据实际情况，驱动器可以逐列驱动显示区的像素。驱动器在驱动异形显示区每列上的像素时，驱动器的负载与异形显示区每列上的像素数量相关。当异形显示区的每列上像素数量减少时，异形显示区对应的晶体管的栅极面积可以在列方向上随着增大。

在本实施例中，可以根据异形显示区中每行上的像素数量精确地设计不同栅极面积的晶体管，解决异形显示区与非异形显示区的显示不均匀性的技术问题。

在一个实施例中，异形显示区包括至少一个子异形显示区，在每个子异形显示区，包括至少两行像素，且每一行的像素数量分别相同。每一行像素所对应的晶体管的栅极面积与所在的子异形显示区的每行上的像素数量呈负相关。其中，异形显示区可以包括一个子异形显示区，异形显示区可以包括多个子异形显示区，在子异形显示区至少两行上的像素数量相同。请参见图5，异形显示区包括第一子异形显示区510、第二子异形显示区520、第三子异形显示区530、第四子异形显示区540，以第一子异形显示区510为例进行说明，第一子异形显示区510包括至少一行像素，且第一子异形显示区510对应的多行像素的数量是近似相等的。第一子异形显示区510的中多行像素对应多条扫描信号线，多条扫描信号线各自连接晶体管，晶体管的栅极面积随所在的子异形显示区的每行像素数量的变化而变化，且第一子异形显示区510中的任一行像素对应的晶体管的栅极面积是相等的。同理可知第二子异形显示区520、第三子异形显示区530、第四子异形显示区540中的任一行像素对应的晶体管的栅极面积是相等的，在此不再赘述。

具体地，每个子异形显示区中的像素数量可以相等，也可以不相等。像素数量不等的每个子异形显示区对应的晶体管的栅极面积也是不相等的，晶体管的栅极面积与每个子异形显示区的每行的像素数量呈负相关，即晶体管的栅极面积随所在的每个子异形显示区的每行的像素数量的减小而增大，随每个子异形显示区的每行的像素数量的增加而减小。比如，第一子异形显示区510的每行像素数量小于第三子异形显示区530的每行像素数量，则第一子异形显示区510对应的晶体管的栅极面积小于第三子异形显示区530对应的晶体管的栅极面积。

本实施例中，通过将异形显示区划分为不同的子异形显示区，若子异形显示区中每行的像素数量近似相等，针对该子异形显示区设计晶体管，使得版图布局简洁，并减少工艺上复杂性。

在一个实施例中，在异形显示区，至少一条信号线分别连接多个晶体管，多个晶体管位于非显示区。具体地，异形显示区的每条信号线均连接多个晶体管，非显示区位于显示区的四周。多个晶体管的源极和漏极互相连接并通过第一引出线连接至每条信号线，多个晶体管的栅极互相连接并通过第二引出线连接至固定电位信号。

其中，显示区中包括阵列排布的像素，每行像素连接扫描信号线和发射控制信号线，每列像素连接数据信号线。本实施例中的每条信号线指的是扫描信号线、发射控制信号线和数据信号线中的任一种，以扫描信号线为例进行说明。请参见图6，异形显示区120的扫描信号线均连接多个晶体管，多个晶体管位于非显示区110，非显示区110位于显示区的周边。各个晶体管的源极和漏极互相连接并通过第一引出线610连接至扫描信号线，多个晶体管的栅极互相连接并通过第二引出线620连接至固定电位信号Vf。在此不再赘述发射控制信号线和数据信号线与晶体管的连接。

进一步地，每条信号线连接的晶体管的数量随着每条信号线所对应的像素数量的减少而增大。其中，在异形显示区，每条信号线对应的像素数量越少，为了使得异形显示区与非异形显示区的显示效果一致，在像素数量较小的信号线上需要连接数量较多的晶体管，以补偿异形显示区与非异形显示区的负载差异。即每条信号线连接的晶体管的数量随着每条信号线所对应的像素数量的减少而增大。比如，请参见图6，异形显示区120中的第一行的像素数量是4，第二行的像素数量是6，在第一像素对应的扫描信号线补偿3个晶体管，在第二像素对应的扫描信号线补偿2个晶体管。

进一步地，第一引出线的宽度随着每条信号线所对应的像素数量的减少而减小。或者第一引出线的长度随着每条信号线所对应的像素数量的减少而增加。或者第一引出线的厚度随着每条信号线所对应的像素数量的减少而减小。

其中，请参见图6，第一引出线610具有一定的宽度，引出线上电阻与第一引出线610的宽度有关。通过改变第一引出线610的宽度，相应地改变第一引出线610上的电阻，以进一步地补偿异形显示区与非异形显示区中的电阻负载差异。请参见图6，第一引出线610具有一定的长度，引出线上电阻与第一引出线610的长度有关，可以通过改变第一引出线610的长度，相应地改变第一引出线610上的电阻，以进一步地补偿异形显示区与非异形显示区中的电阻负载差异。请参见图6，第一引出线610具有一定的厚度，引出线上电阻与第一引出线610的厚度有关，可以通过改变第一引出线610的厚度，相应地改变第一引出线610上的电阻，以进一步地补偿异形显示区与非异形显示区中的电阻负载差异。

具体地，通过适应性地配置第一引出线的宽度、厚度、长度中任一个以补偿异形显示区对应的信号线上的电阻负载。比如，在异形显示区，根据每条信号线所对应的像素数量适应性地配置第一引出线610的宽度，每条信号线所对应的像素数量较小时，减小第一引出线的宽度以对该条信号线补偿较大的电阻。再比如，在异形显示区，根据每条信号线所对应的像素数量适应性地配置第一引出线610的长度，每条信号线所对应的像素数量较小时，增大第一引出线的长度以对该条信号线补偿较大的电阻。比如将第一引出线610的形状设置为S等曲线形状增大第一引出线的长度。还有，在异形显示区，根据每条信号线所对应的像素数量适应性地配置第一引出线610的厚度，每条信号线所对应的像素数量较小时，减小第一引出线的厚度以对该条信号线补偿较大的电阻。在本实施例中，以配置扫描信号线的宽度为例进行说明，请参见图6，异形显示区120中的第一行的像素数量是4，第一行的像素数量是6，第一行像素对应的扫描信号线连接的第一引出线610的宽度大于第二行像素对应的扫描信号线连接的第一引出线610的宽度。

需要说明的是，本实施例中改变第一引出线的长度、宽度及厚度是以适应性配置引出线上的走线电阻以补偿电阻负载的前提下进行的。而且，异形显示区中的每根信号线连接至少一个晶体管，本申请对多个晶体管的位置不作特别的限定。比如，请参见图7、图8,晶体管可以位于显示区的边缘，也可以位于非显示区内，晶体管可以沿着异形显示区边缘710布局，也可以布局在非显示区内。比如非显示区域中的区域810、区域820、区域830、区域840等没有像素的位置。总之，根据实际情况对晶体管进行布局，本申请对晶体管位置不做特别的限定。

在一个实施例中，对信号线连接的驱动器单侧设置或者双侧设置在非显示区。其中，驱动器包括栅极驱动单元和数据驱动单元，栅极驱动单元包括扫描驱动单元和发射控制单元。扫描驱动单元，用于将扫描信号顺序地施加到像素。发射驱动单元，用于将发射控制信号施加到像素。数据驱动单元，用于将数据信号顺序地施加到像素。其中，驱动单元可以是单独设置的独立单元，也可以是驱动电路。以驱动电路为例进行说明。请参见图3，驱动器单侧设在非显示区中。请参见图9，驱动器双侧设在非显示区中，栅极驱动电路包括第一栅极驱动电路910和第二栅极驱动电路920。第一栅极驱动电路910和第二栅极驱动电路920分别设置在阵列基板两侧的非显示区域内。数据驱动电路包括第一数据驱动电路930和第二数据驱动电路940。第一数据驱动电路930和第二数据驱动电路940分别设置在阵列基板两端的非显示区域内。

在一个实施例中，本申请提供一种显示屏，该显示屏包括上述任一实施例中的阵列基板。在本实施例中，显示屏的形状可以为包括圆形、椭圆形、多边形以及包括圆弧的图形中的至少一种的封闭图形。例如带R角、槽口或切口(notch)或圆形的显示屏。

在一个实施例中，本申请提供一种显示装置1000，请参见图10，显示装置1000包括如上述实施例中的显示屏1010。

需要说明的是，异形显示区中的像素数量与非异形显示区中分布的像素数量不同，例如异形显示区中每一行的像素的数量，与非异形显示区中每一行的像素数量不同。可以理解，异形显示区与非异形显示区的区分是相对而言的。本申请中，将显示区中像素数量较少的部分区域，作为“异形显示区”；将显示区中像素数量较多的部分区域，作为“非异形显示区”。

另外，本申请实施例中所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请范围的情况下，可以将第一引出线称为第二引出线，且类似地，可将第二引出线称为第一引出线。第一引出线和第二引出线两者都是引出线，但其不是同一引出线。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，所述的阵列基板包括：

基板，所述基板上设置有显示区和围绕所述显示区的非显示区，所述显示区包括阵列排布的像素；所述显示区划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；

信号线，位于所述显示区且与所述像素连接；

在所述异形显示区，所述信号线中的至少一条所述信号线连接至少一个晶体管，至少一条所述信号线连接所述晶体管的源极和漏极，所述晶体管的栅极连接固定电位信号。

2.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括扫描信号线、数据信号线、发射控制信号线中的至少一种。

3.根据权利要求2所述的阵列基板，其特征在于，在所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的至少一个所述晶体管的栅极面积与所在行的像素数量呈负相关。

4.根据权利要求2所述的阵列基板，其特征在于，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；

在每个子异形显示区，每一行像素所对应的所述晶体管的栅极面积与所在的所述子异形显示区的每一行上的像素数量呈负相关。

5.根据权利要求2所述的阵列基板，其特征在于，在所述异形显示区，至少一条所述信号线分别连接多个所述晶体管，多个所述晶体管位于所述非显示区；

多个所述晶体管的源极和漏极互相连接并通过第一引出线连接至每条所述信号线，多个所述晶体管的栅极互相连接并通过第二引出线连接至所述固定电位信号。

6.根据权利要求5所述的阵列基板，其特征在于，每条所述信号线连接的所述晶体管的数量随着每条所述信号线所对应的像素数量的减少而增大。

7.根据权利要求5所述的阵列基板，其特征在于，所述第一引出线的宽度随着每条所述信号线所对应的像素数量的减少而减小；或

所述第一引出线的长度随着每条所述信号线所对应的像素数量的减少而增加；或

所述第一引出线的厚度随着每条所述信号线所对应的像素数量的减少而减小。

8.根据权利要求2所述的阵列基板，其特征在于，对所述信号线连接的驱动器单侧设置或者双侧设置在所述非显示区。

9.一种显示屏，其特征在于，包括如权利要求1-8中任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括如权利要求9中所述的显示屏。