CN108492775A - 阵列基板、显示屏及显示装置 - Google Patents

Abstract

本发明涉及一种阵列基板、显示屏及显示装置，该阵列基板包括：基板，基板上对应的显示区域包括阵列排布的像素，显示区域划分为异形显示区和非异形显示区；位于所述异形显示区的第一数据写入单元包括至少一个第一开关晶体管，位于所述非异形显示区的第二数据写入单元包括至少一个第二开关晶体管，所述第一开关晶体管的宽长比小于所述第二开关晶体管的宽长比，以使所述第一数据写入单元输出的数据电压等于所述第二数据写入单元输出的数据电压，解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题。

Description

阵列基板、显示屏及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板、显示屏及显示装置。

背景技术

目前，常见的显示装置，例如显示器、电视机、手机、平板电脑等，其显示屏通常为规则的矩形。随着显示技术的发展，矩形的显示屏已经不能满足用户多样化的使用需求。因而，显示屏的形状越来越多样化。

通常，非矩形的显示屏称为异形显示屏。异形显示屏包括异形显示区与非异形显示区。异形显示区中的每行像素个数与非异形显示区的每行像素个数不同。

在传统技术中，显示面板中的驱动电路通过不同的扫描线控制对应行上的像素。然而，扫描线为对应行上的像素提供相同的扫描信号时，异形显示区与非异形显示区因每行像素个数不同会导致扫描线上的负载不同，从而使显示的图像亮度不均，影响显示效果。

发明内容

基于此，有必要针对传统技术中异形显示区与非异形显示区因像素数量不同而导致显示图像亮度不均的技术问题，提供一种阵列基板、显示屏及显示装置。

一种阵列基板，所述的阵列基板包括：基板，所述基板上对应的显示区域包括阵列排布的像素，所述显示区域划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；数据写入单元，位于所述显示区域且与每个所述像素对应；每个所述数据写入单元的第一端连接所述像素对应的数据电压信号，第二端接所述像素对应的驱动晶体管的栅极；位于所述异形显示区的第一数据写入单元包括至少一个第一开关晶体管，位于所述非异形显示区的第二数据写入单元包括至少一个第二开关晶体管，所述第一开关晶体管的宽长比小于所述第二开关晶体管的宽长比，以使所述第一数据写入单元输出的数据电压等于所述第二数据写入单元输出的数据电压。

可选地，在前述阵列基板中，所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的所述第一开关晶体管的宽长比随所在行的像素数量的减少而减小。

可选地，在前述阵列基板中，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；在每个子异形显示区内，每一行像素所对应的所述第一开关晶体管的宽长比随所在的所述子异形显示区中每一行上的像素数量的减少而减小。

可选地，在前述阵列基板中，所述第一开关晶体管的栅绝缘层的介电常数均小于所述第二开关晶体管的栅绝缘层的介电常数。

可选地，在前述阵列基板中，所述第一开关晶体管的栅绝缘层的厚度均大于所述第二开关晶体管的栅绝缘层的厚度。

可选地，在前述阵列基板中，当所述第一开关晶体管的沟道宽度与所述第二开关晶体管的沟道宽度相等时，所述第一开关晶体管的沟道长度大于所述第二开关晶体管的沟道长度。

可选地，在前述阵列基板中，当所述第一开关晶体管的沟道长度等于所述第二开关晶体管的沟道长度时，所述第一开关晶体管的沟道宽度小于所述第二开关晶体管的沟道宽度。

可选地，在前述阵列基板中，所述阵列基板还包括数据信号线，所述异形显示区的数据信号线的宽度小于所述非异形显示区的数据信号线的宽度。

一种显示屏，包括如上所述的阵列基板。

一种显示装置，包括如上所述的显示屏。

上述阵列基板、显示屏及显示装置，该阵列基板上对应的显示区域包括异形显示区和非异形显示区，位于异形显示区的第一数据写入单元包括至少一个第一开关晶体管，位于非异形显示区的第二数据写入单元包括至少一个第二开关晶体管，第一开关晶体管的宽长比小于第二开关晶体管的宽长比，以使第一数据写入单元输出的数据电压等于第二数据写入单元输出的数据电压，从而解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。

附图说明

图1为本申请一个实施例中阵列基板的结构示意图；

图2为本申请一个实施例中阵列基板中的像素的结构示意图；

图3为本申请一个实施例中的2T1C像素电路的电路图；

图4为本申请一个实施例中的6T1C像素电路的电路图；

图5为本申请一个实施例中的多个子异形显示区的结构示意图；

图6为本申请一个实施例中的第一开关晶体管的结构示意图；

图7为本申请一个实施例中显示装置的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

在一个实施例中，请参见图1，本申请实施例提供一种阵列基板，该阵列基板包括基板，该基板上对应的显示区域包括阵列排布的像素110，显示区域可以划分为异形显示区120和非异形显示区130，异形显示区120每一行的像素数量均小于非异形显示区130任一行的像素数量。可以理解的是，非异形显示区中的各行像素数量相等，非异形显示区一般是规则区域，例如，非异形显示区的形状为矩形。非异形显示区每行像素数量一般相等即扫描信号线上连接的负载基本一致，则数据电压的写入时间基本相等，且非异形显示区的像素对应的数据写入单元的开关晶体管的宽长比相等，则非异形显示区中的每行像素对应的驱动晶体管栅极的数据电压趋于相等，从而流经有机发光二极管的驱动电流相等，又发光亮度与驱动电流有关，那么非异形显示区的发光亮度是均一的。

其中，数据驱动器在驱动异形显示区每行上的像素及非异形显示区每行上的像素时，由于异形显示区120每一行的像素数量均小于非异形显示区130任一行的像素数量，即异形显示区120中每根扫描信号线上连接的负载小于非异形显示区130中每根扫描信号线上连接的负载，异形显示区120数据电压的写入时间比非异形显示区130数据电压的写入时间长，从而异形显示区120中驱动晶体管的栅极电压大于非异形显示区130中驱动晶体管的栅极电压。这样流经有机发光二极管的驱动电流不等，最终导致异形显示区120与非异形显示区130的显示亮度不均一。

请参见图2，该阵列基板上像素110设置有数据写入单元210，位于显示区域且与每个像素110对应。每个数据写入单元210的第一端连接像素对应的数据电压信号，第二端接像素对应的驱动晶体管DTFT的栅极。请参见图1，异形显示区120设有第一数据写入单元140，非异形显示区130设有第二数据写入单元150。通过分别在异形显示区120及非异形显示区130设置第一数据写入单元140、第二数据写入单元150，第一数据写入单元140包括至少一个第一开关晶体管，第二数据写入单元150包括至少一个第二开关晶体管，第一开关晶体管的宽长比小于第二开关晶体管的宽长比。

其中，晶体管的宽长比指的是晶体管的导电沟道的宽与长的比值即W/L。一般情况下，开关晶体管的宽长比越小，驱动能力即带负载的能力越弱，写入数据电压的速度越慢，数据电压信号相应地减小。具体地，异形显示区的第一数据写入单元可以包括一个第一开关晶体管，也可以包括两个第一开关晶体管或更多数量的开关晶体管。同样的，非异形显示区的第二数据写入单元可以包括一个第二开关晶体管，也可以包括两个第二开关晶体管或更多数量的开关晶体管。具体地，异形显示区120对应的第一开关晶体管的宽长比小于非异形显示区130对应的第二开关晶体管的宽长比。第一开关晶体管对应的写入数据电压的速度小于第二开关晶体管对应的写入数据电压的速度。

因为数据电压的写入的时间和负载有关系，异形显示区120的像素数量小，异形显示区120中每根扫描信号线上连接的负载较小，数据电压的写入时间较长，使得异形显示区120与非异形显示区130的显示亮度不均一。且第一开关晶体管的驱动能力与数据电压信号写入驱动晶体管栅极的速度有关。在本实施例中，通过减小第一开关晶体管的宽长比降低第一开关晶体管的驱动能力即减慢数据电压信号的写入速度，补偿异形显示区像素与非异形显示区像素分别对应的数据电压写入时间的差异，使得第一数据写入单元140输出的数据电压等于第二数据写入单元150输出的数据电压，从而异形显示区中每行上的像素与非异形显示区中每行上的像素分别对应的驱动晶体管栅极电压相等，进而异形显示区与非异形显示区的驱动电流相等，那么解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题。

示例性地，请参见图3，2T1C像素电路包括晶体管P1、晶体管D1及电容C1。其中，晶体管D1用作驱动晶体管，晶体管D1栅极与源极的电压差值决定了流经有机发光二极管OLED的驱动电流。晶体管D1的源极电压等于电源信号VDD。晶体管P1用于开关晶体管，第一数据写入单元140包括晶体管P1，晶体管P1根据其栅极电压导通或者关断。当扫描信号Sn使晶体管P1导通时，数据电压信号Dn流经晶体管P1至晶体管D1的栅极。晶体管D1栅极的电压值受到晶体管P1参数的影响。

进一步地，请见图1及图3，异形显示区120的像素对应的第一数据写入单元140的开关晶体管宽长比小于非异形显示区130的像素对应的第二数据写入单元150的开关晶体管的宽长比。即第一数据写入单元140的晶体管P1宽长比小于第二数据写入单元150的晶体管P1宽长比。异形显示区120的第一数据写入单元140的晶体管P1宽长比较小，其驱动能力相对较弱，减慢了数据电压信号的写入速度，在一定程度上补偿异形显示区像素与非异形显示区像素分别对应的数据电压写入时间的差异，相应地减小了第一数据写入单元输出的数据电压与第二数据写入单元输出的数据电压之间的差异，使得异形显示区120像素对应的数据电压与非异形显示区130像素对应的数据电压相等，解决了异形显示区和非异形显示区显示不均一的技术问题，改善了显示效果。

示例性地，请参见图4，6T1C像素电路包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、电容C1及电容C2。其中，晶体管M1用作驱动晶体管。晶体管M1栅极与源极的电压差值决定了流经有机发光二极管OLED的驱动电流。晶体管M1的源极电压等于电源信号VDD。晶体管M2、晶体管M3、晶体管M4、晶体管M5及晶体管M6用作开关晶体管，数据写入单元包括晶体管M2及晶体管M3。当晶体管M2、晶体管M3导通时，数据电压信号Vdata流经晶体管M2及晶体管M3，将数据电压信号Vdata写入驱动晶体管M1的栅极。

进一步地，请见图1及图4，异形显示区120的像素对应的第一数据写入单元140的开关晶体管宽长比小于非异形显示区130的像素对应的第二数据写入单元150的开关晶体管的宽长比。第一数据写入单元140包括晶体管M2及晶体管M3，晶体管M2及晶体管M3的宽长比小于第二数据写入单元150的晶体管M2及晶体管M3的宽长比。异形显示区120的数据写入单元140的晶体管M2及晶体管M3的宽长比较小，其驱动能力相对较弱，补偿第一数据写入单元140输出的数据电压与第二数据写入单元150输出的数据电压之间的差异，解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题，改善了显示效果。

在一个实施例中，所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的所述第一开关晶体管的宽长比随所在行的像素数量的减少而减小。

具体地，数据驱动器在驱动异形显示区每行上的像素时，数据驱动器的负载与异形显示区每行上的像素数量相关。当异形显示区的每行上的像素数量减少时，异形显示区对应的第一开关晶体管的宽长比可以在列方向上随着减小。通常情况下，数据驱动器逐行驱动显示区的像素。然而，根据实际情况，数据驱动器也可以逐列驱动显示区的像素。数据驱动器在驱动异形显示区每列上的像素时，数据驱动器的负载与异形显示区每列上的像素数量相关。当异形显示区的每列上像素数量减少时，异形显示区对应的第一开关晶体管的宽长比可以在行方向上随着减小。在本实施例中，可以根据异形显示区中每行上的像素数量设计不同宽长比的第一开关晶体管，精确地补偿异形显示区各行像素之间因像素数量不等导致的数据电压的写入有效时间的差异，使得异形显示区各行像素对应的数据电压相等，流经有机发光二极管的驱动电流相等，从而解决异形显示区与非异形显示区的显示不均匀性的技术问题。

在一个实施例中，异形显示区包括至少一个子异形显示区，子异形显示区包括至少两行像素，且每一行的像素数量分别相同；在每个子异形显示区内，每一行像素所对应的第一开关晶体管的宽长比随所在的子异形显示区中每一行上的像素数量的减少而减小。具体地，异形显示区可以包括一个子异形显示区，异形显示区也可以包括多个子异形显示区，请参见图5，异形显示区包括第一子异形显示区510、第二子异形显示区520、第三子异形显示区530。以第一子异形显示区510为例进行说明，第一子异形显示区510包括至少一行像素，且第一子异形显示区510对应的多行像素的数量是近似相等的，则第一子异形显示区510的第一开关晶体管的宽长比随所在的子异形显示区中每一行上的像素数量的变化而变化，且第一子异形显示区510中的任一行像素对应的第一输出晶体管的宽长比是相等的。具体地，每个子异形显示区中的像素数量可以不相等。像素数量不等的每个子异形显示区对应的第一开关晶体管的宽长比也是不相等的，第一开关晶体管的宽长比与所在的子异形显示区中每一行上的像素数量呈正相关，即第一开关晶体管的宽长比随着所在的子异形显示区中每一行上的像素数量的增加而变大，随时所在的子异形显示区中每一行上的像素数量的减少而减小。比如，第一子异形显示区510中每一行上的像素数量小于第三子异形显示区530中每一行上的像素数量，则第一子异形显示区510对应的第一开关晶体管的宽长比小于第三子异形显示区530对应的第一开关晶体管的宽长比。

在本实施例中，通过将异形显示区划分为不同的子异形显示区，子异形显示区中每行的像素数量看作近似相等，针对该子异形显示区设计第一输出晶体管，子异形显示区中每行像素对应的第一开关晶体管是相同的宽长比，这样可以使得版图布局相对地简洁，减少工艺的复杂。而且，异形显示区对应的第一开关晶体管的驱动能力较弱，则数据电压信号的写入速度较慢，补偿异形显示区像素与非异形显示区像素分别对应的数据电压写入时间的差异，使得异形显示区与非异形显示区的分别对应数据电压相等解决了因为异形显示区的像素数量较少引起的异形显示区像素对应的数据电压高的问题，进而解决了显示效果不均匀的问题。

在一个实施例中，阵列基板还包括数据信号线，异形显示区的数据信号线的宽度小于非异形显示区的数据信号线的宽度。

其中，数据驱动器通过数据信号线与显示区中每个像素对应的数据写入单元连接，数据写入单元将数据电压信号写在驱动晶体管的栅极。通过改变数据信号线的线宽可以实现异形显示区的电阻补偿。减小异形显示区的数据信号线的宽度，以使异形显示区的数据信号线的宽度小于非异形显示区的数据信号线的宽度，增大异形显示区的数据信号线上压降，则异形显示区中的数据写入单元写在驱动晶体管的栅极的数据电压减小，减少异形显示区中每行上的像素对应的数据电压与非异形显示区中每行上的像素对应的数据电压的差异，使得异形显示区与非异形显示区的数据电压相等，从而异形显示区和非异形显示区的显示效果是一致的。在本实施例中，通过减小异形显示区中第一开关晶体管的宽长比并合理配置异形显示区的数据信号线的宽度，降低异形显示区中第一开关晶体管的驱动能力并适当地进行电阻补偿，使异形显示区和非异形显示区的发光电流相等，解决了异形显示区与非异形显示区中因负载不同所导致的显示的图像亮度不均的技术问题，提升亮度均一性。

在一个实施例中，可以通过以下两种方式改变晶体管的宽长比W/L以使异形显示区对应的第一开关晶体管的宽长比小于非异形显示区对应的第二开关晶体管的宽长比，具体包括如下：

当异形显示区对应的第一开关晶体管的沟道宽度W1与非异形显示区对应的第二开关晶体管的沟道宽度相等W2时，异形显示区对应第一开关晶体管的沟道长度L1大于非异形显示区对应的第二开关晶体管的沟道长度L2。

当异形显示区对应第一开关晶体管的沟道长度L1等于非异形显示区对应第二开关晶体管的沟道长度L2时，异形显示区对应的第一开关晶体管的沟道宽度W1小于非异形显示区对应的第二开关晶体管的沟道宽度W2。

在本实施例中，通过控制第一开关晶体管与第二开关晶体管的沟道宽度相等，相应性地改变第一开关晶体管的长度，或者通过控制第一开关晶体管与第二开关晶体管的沟道长度相等，相应性地改变第一开关晶体管的宽度，以减小第一开关晶体管的宽长比，减弱第一开关晶体管的驱动能力，补偿异形显示区像素与非异形显示区像素分别对应的数据电压写入时间的差异，异形显示区中每行上的像素与非异形显示区中每行上的像素分别对应的数据电压相等，进而异形显示区与非异形显示区的驱动电流相等，从而解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题。

在一个实施例中，通过改变异形显示区对应的单位面积栅绝缘层电容改变异形显示区对应的第一开关晶体管的驱动能力。其中，请参见6，第一开关晶体管包括有源层610、位于有源层610上的半导体层(未标出)、位于半导体层上的栅绝缘层630、位于栅极绝缘层630远离半导体层一侧的栅极640、位于栅极640上的间绝缘层650、位于间绝缘层650远离半导体层一侧的源漏金属层，半导体层包括源极621、漏极622和沟道623。源漏金属层包括源极金属引线661和漏极金属引线662。则单位面积栅绝缘层电容与栅绝缘层的厚度及其介电常数有关，可以通过以下两种方式减小栅绝缘层电容以减弱第一开关晶体管的驱动能力：

通过改变晶体管的栅绝缘层630的介电常数以改变晶体管的驱动能力。具体地，第一开关晶体管的栅绝缘层的介电常数小于第二开关晶体管的栅绝缘层的介电常数。晶体管的驱动能力与晶体管的介电常数成正比，可以通过改变异形显示区对应第一开关晶体管的栅绝缘层的材料，以使异形显示区对应的第一开关晶体管的栅绝缘层的介电常数小于非异形显示区对应的第二开关晶体管的栅绝缘层的介电常数。

通过增加异形显示区对应的栅绝缘层630的厚度以减少异形显示区对应的第一开关晶体管的驱动能力。具体地，第一开关晶体管的栅绝缘层的厚度大于第二开关晶体管的栅绝缘层的厚度。在形成栅极绝缘层时，可以通过以下两种方法改变栅绝缘层的厚度：

第一种，在栅绝缘层表面形成第一掩膜层，第一掩膜层暴露出非异形显示区的栅极绝缘层。以第一掩膜层为掩膜，对非异形显示区的栅极绝缘层进行微刻蚀，以减小非异形显示区的栅绝缘层的厚度即相对地增大了异形区对应的栅绝缘层的厚度。

第二种，在半导体层上，形成第一栅绝缘层。在第一栅极绝缘层上，形成第二栅绝缘层。在第二栅绝缘层表面形成第二掩膜层。第二掩膜层暴露出非异形显示区的第二栅绝缘层。以第二掩膜层为掩膜，去除非异形显示区的第二栅绝缘层，暴露出非异形显示区的第一栅绝缘层。使得异形显示区对应的栅绝缘层厚度大于非异形显示区对应的栅绝缘层厚度。

在本实施例中，通过改变晶体管的栅绝缘层的介电常数或者增加异形显示区对应的栅绝缘层的厚度以减小异形显示区对应的单位面积栅绝缘层电容，从而减弱异形显示区对应的第一开关晶体管的驱动能力，进而减慢数据电压的写入速度，补偿异形显示区像素与非异形显示区像素分别对应的数据电压写入时间的差异，使得异形显示区中每行上的像素与非异形显示区中每行上的像素分别对应的数据电压相等，则异形显示区与非异形显示区的驱动电流相等，最终解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题。

在一个实施例中，本申请提供一种显示屏，该显示屏包括上述任一实施例中的阵列基板。在本发明实施例中，显示屏的形状可以为包括圆形、椭圆形、多边形以及包括圆弧的图形中的至少一种的封闭图形。例如带R角、槽口或切口(notch)或圆形的显示屏。

在一个实施例中，本申请提供一种显示装置700，请参见图7，显示装置700包括如上述实施例中的显示屏710。

需要说明的是，异形显示区中的像素数量与非异形显示区中分布的像素数量不同，例如异形显示区中每一行的像素的数量，与非异形显示区中每一行的像素数量不同。可以理解，异形显示区与非异形显示区的区分是相对而言的。本申请中，将显示区中像素数量较少的部分区域，作为“异形显示区”；将显示区中像素数量较多的部分区域，作为“非异形显示区”。

另外，本申请实施例中所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请范围的情况下，可以将第一开关晶体管称为第二开关晶体管，且类似地，可将第二开关晶体管称为第一开关晶体管。第一开关晶体管和第二开关晶体管两者都是开关晶体管，但其不是同一开关晶体管。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，所述的阵列基板包括：

基板，所述基板上对应的显示区域包括阵列排布的像素，所述显示区域划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；

数据写入单元，位于所述显示区域且与每个所述像素对应；每个所述数据写入单元的第一端连接所述像素对应的数据电压信号，第二端接所述像素对应的驱动晶体管的栅极；

位于所述异形显示区的第一数据写入单元包括至少一个第一开关晶体管，位于所述非异形显示区的第二数据写入单元包括至少一个第二开关晶体管，所述第一开关晶体管的宽长比小于所述第二开关晶体管的宽长比，以使所述第一数据写入单元输出的数据电压等于所述第二数据写入单元输出的数据电压。

2.根据权利要求1所述的阵列基板，其特征在于，所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的所述第一开关晶体管的宽长比随所在行的像素数量的减少而减小。

3.根据权利要求1所述的阵列基板，其特征在于，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；

在每个子异形显示区内，每一行像素所对应的所述第一开关晶体管的宽长比随所在的所述子异形显示区中每一行上的像素数量的减少而减小。

4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述第一开关晶体管的栅绝缘层的介电常数均小于所述第二开关晶体管的栅绝缘层的介电常数。

5.根据权利要求1至3任一所述的阵列基板，其特征在于，所述第一开关晶体管的栅绝缘层的厚度均大于所述第二开关晶体管的栅绝缘层的厚度。

6.根据权利要求1至3任一所述的阵列基板，其特征在于，当所述第一开关晶体管的沟道宽度与所述第二开关晶体管的沟道宽度相等时，所述第一开关晶体管的沟道长度大于所述第二开关晶体管的沟道长度。

7.根据权利要求1至3任一所述的阵列基板，其特征在于，当所述第一开关晶体管的沟道长度等于所述第二开关晶体管的沟道长度时，所述第一开关晶体管的沟道宽度小于所述第二开关晶体管的沟道宽度。

8.根据权利要求1至3任一所述的阵列基板，其特征在于，所述阵列基板还包括数据信号线，所述异形显示区的数据信号线的宽度小于所述非异形显示区的数据信号线的宽度。

9.一种显示屏，其特征在于，包括如权利要求1-8中任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括如权利要求9中所述的显示屏。