CN114300531A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN114300531A
CN114300531A CN202111667359.0A CN202111667359A CN114300531A CN 114300531 A CN114300531 A CN 114300531A CN 202111667359 A CN202111667359 A CN 202111667359A CN 114300531 A CN114300531 A CN 114300531A
Authority
CN
China
Prior art keywords
transistor
sub
pixel
light
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111667359.0A
Other languages
English (en)
Inventor
施姣
张娣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111667359.0A priority Critical patent/CN114300531A/zh
Priority to US17/687,594 priority patent/US11948505B2/en
Publication of CN114300531A publication Critical patent/CN114300531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括多个子像素，子像素包括像素电路和发光元件，像素电路包括第一晶体管，第一晶体管的第一极与第一参考电压信号端连接，第一晶体管的第二极与发光元件的阳极电连接；在子像素的发光保持阶段，第一参考电压信号端接入负电位信号或者接地电位信号；多个子像素中第一子像素的颜色与第二子像素的颜色不同；第一子像素中的第一晶体管的沟道区的宽长比N1大于第二子像素中的第一晶体管的沟道区的宽长比N2。显示装置包括上述显示面板。本发明可以避免部分颜色子像素在其他颜色子像素发光时出现偷亮的情况，还可以避免低灰阶下不同颜色的发光元件出现色偏现象，有利于提升显示效果。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器是一种主动发光显示器件，其具有制备工艺简单、成本低、高对比度、广视角、低功耗等优点，在数码产品上得到了广泛的运用，是新型显示技术中主要的技术之一。OLED显示技术相比较传统的LCD(Liquid Crystal Display，即液晶显示器)显示方式不同，无需背光灯，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光。OLED主要是通过TFT(Thinfilm transistor，即薄膜晶体管)控制输出电流的大小，从而显示不同的亮度。
在全彩OLED显示领域，R/G/B三原色发光材料的高效率极为重要，目前，由于材料本身的性质，不同颜色的发光材料的发光效率和寿命差异较大，容易导致环境波动(如环境温度、湿度、电场等的变化)时，低灰阶画面存在色偏问题。并且OLED的子像素通常采取阵列排布方式蒸镀，由于蒸镀工艺以及发光材料特性的影响，使得红色子像素、蓝色子像素与绿色子像素的启动电压不同，导致容易出现部分子像素偷亮的现象，使得显示效果大大降低。
因此，提供一种可以在不影响面板电路结构和整体性能的情况下，提高显示效果的显示面板和显示装置，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种显示面板和显示装置，以解决现有技术中部分子像素容易偷亮且低灰阶画面下容易出现色偏的显示问题。
本发明公开了一种显示面板，包括：多个子像素，子像素包括电连接的像素电路和发光元件，像素电路包括第一晶体管，第一晶体管的第一极与第一参考电压信号端连接，第一晶体管的第二极与发光元件的阳极电连接；其中，在子像素的发光保持阶段，第一参考电压信号端接入负电位信号或者接地电位信号；多个子像素至少包括第一子像素和第二子像素，第一子像素的颜色与第二子像素的颜色不同；第一子像素中的第一晶体管的沟道区的宽长比为N1，第二子像素中的第一晶体管的沟道区的宽长比为N2；其中，N1＞N2。
基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。
与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的显示面板中，第一子像素中的第一晶体管的沟道区的宽长比大于第二子像素中的第一晶体管的沟道区的宽长比，可以使得第一子像素中的第一晶体管的漏电流大于第二子像素中的第一晶体管的漏电流，从而使得第一子像素中的发光元件在低灰阶发光时，相比于第二子像素，有较大的电流从第一子像素中的第一晶体管漏出，使得第一子像素中的发光元件的发光效率降低，有利于增强其亮度稳定性。若原本第一子像素中的发光元件的发光效率大于第二子像素中的发光元件的发光效率，则在通过设置第一子像素中的第一晶体管的沟道区的宽长比大于第二子像素中的第一晶体管的沟道区的宽长比后，可以使得第一子像素中的发光元件的发光效率降低，尽量与第二子像素中的发光元件的发光效率一致或基本一致，即第一子像素中的发光元件在低灰阶下的亮度波动减小，从而使得第一子像素中的发光元件的亮度增幅减小，尽量达到与第二子像素中的发光元件相同的亮度增幅，最终不同颜色的发光元件在环境变化下的亮度波动尽可能达到平衡，使得在低灰阶下不同颜色的发光元件发光正常，避免色偏现象，进而低灰阶的白画面显示正常，有利于提升显示面板低灰阶下的显示效果。并且本发明设置启亮电压小的第一子像素中的第一晶体管的沟道区的宽长比大于启亮电压大的第二子像素中的第一晶体管的沟道区的宽长比，由于晶体管的沟道区的宽长比越大，该晶体管的漏电流也越大，当第二子像素中的发光元件启亮后，载流子迁移至第一子像素中的发光元件中时，可以通过第一子像素中的第一晶体管较强的漏流性能，在第一子像素中的第一晶体管截止的状态下将漏流导出，以避免第一子像素中的发光元件偷亮，从而有利于提高显示效果。本发明通过设置显示面板中，不同颜色发光元件的阳极连接的第一晶体管的沟道区的宽长比不同，来均衡不同颜色子像素的显示效果，避免部分颜色子像素在其他颜色子像素发光时出现偷亮的情况，还可以避免低灰阶下不同颜色的发光元件出现色偏现象，进而可以在不影响面板电路结构和整体性能的情况下，有利于提升显示面板低灰阶下的显示效果。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的显示面板的平面结构示意图；
图2是图1中Q区域的子像素中包括的像素电路和发光元件的连接结构示意图；
图3是在不同值的低灰阶下不同颜色发光元件对应的效率曲线图；
图4是本发明实施例提供的显示面板中的第一晶体管的膜层结构示意图；
图5是图1中Q区域的子像素中包括的像素电路和发光元件的另一种连接结构示意图；
图6是图1中Q区域的子像素中包括的像素电路和发光元件的另一种连接结构示意图；
图7是图1中Q区域的子像素中包括的像素电路和发光元件的另一种连接结构示意图；
图8是图1的子像素中的像素电路和发光元件的连接结构示意图；
图9是图1的子像素中的像素电路和发光元件的另一种连接结构示意图；
图10是图1的子像素中的像素电路和发光元件的另一种连接结构示意图；
图11是图9中的具体电路连接结构图；
图12是图10中的具体电路连接结构图；
图13是对图11的像素电路中改变不同第一晶体管的沟道区的宽长比后低灰阶下测得的漏电流数据图；
图14是图1的子像素中的像素电路和发光元件的另一种电路连接结构示意图；
图15是图11中的电路结构制作在显示面板上时的一种电路版图；
图16是图11中的电路结构制作在显示面板上时的另一种电路版图；
图17是图11中的电路结构制作在显示面板上时的另一种电路版图；
图18是图15中第一子像素和第二子像素中的第一晶体管的一种对比图；
图19是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图；
图20是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图；
图21是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图；
图22是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图；
图23是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图；
图24是图11中的电路结构制作在显示面板上时的另一种电路版图；
图25是图11中的电路结构制作在显示面板上时的另一种电路版图；
图26是本发明实施例提供的显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请结合参考图1和图2，图1是本发明实施例提供的显示面板的平面结构示意图，图2是图1中Q区域的子像素中包括的像素电路和发光元件的连接结构示意图(可以理解的是，为了清楚示意本实施例的结构，图1进行了透明度填充)，本实施例提供的显示面板000，包括：多个子像素00，子像素00包括电连接的像素电路10和发光元件20，像素电路10包括第一晶体管T1，第一晶体管T1的第一极与第一参考电压信号端RV1连接，第一晶体管T1的第二极与发光元件20的阳极电连接；其中，在子像素00的发光保持阶段，第一参考电压信号端RV1接入负电位信号或者接地电位信号；多个子像素00至少包括第一子像素00A和第二子像素00B，第一子像素00A的颜色与第二子像素00B的颜色不同；
第一子像素00A中的第一晶体管T1的沟道区的宽长比为N1，第二子像素00B中的第一晶体管T1的沟道区的宽长比为N2；其中，N1＞N2。
具体而言，本实施例提供的显示面板000可以为有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，显示面板000可以包括多个子像素00，可选的，多个子像素00可以包括多种不同颜色(图1中以不同填充图案表示)，如至少可以包括红色子像素、绿色子像素、蓝色子像素，还可以包括白色子像素等；多个子像素00在显示面板000上可以呈阵列排布，或者还可以为其他排布方式，本实施例的图1仅以多个子像素00阵列排布为例进行示例说明，可以理解的是，本实施例的图1中以一个子像素00向显示面板000出光面的正投影形状为条状为例进行示例，具体实施时，子像素00的形状包括但不局限于此形状，可以根据实际需求进行设计。
如图2所示，本实施例的子像素00包括电连接的像素电路10和发光元件20，可选的，发光元件20可以为有机发光二极管，像素电路10用于在显示面板000上驱动信号线(如扫描线、数据线、电压信号线等，图中未示意)的信号作用下将发光驱动电流传输至发光元件20，为发光元件20提供驱动电流，使其发光。
本实施例的像素电路10包括第一晶体管T1，可以理解的是，本实施例的图2中仅以框图表示像素电路10中除第一晶体管T1以外的结构，对于像素电路10中的其他具体结构本实施例不作限定，具体实施时，像素电路10包括但不局限于本实施例的结构，像素电路10还可以包括其他能够实现发光元件20发光的结构，如复位模块、数据信号写入模块等，本实施例在此不作赘述，具体可参考相关技术中像素电路10的结构进行理解。
本实施例的像素电路10包括第一晶体管T1，第一晶体管T1的第一极与第一参考电压信号端RV1连接，第一晶体管T1的第二极与发光元件20的阳极连接；可选的，第一参考电压信号端RV1可以与显示面板000中的第一参考电压信号线(图中未示意)连接，使得在子像素00的发光保持阶段，通过第一参考电压信号线为第一参考电压信号端RV1接入负电位信号或者接地电位信号。可以理解的是，本实施例中的子像素00的发光保持阶段可以理解为子像素00中的发光元件20处于发光状态且持续一段时间的阶段为发光状态的阶段，此时可选的，第一晶体管T1处于截止状态。在一些可选的实施例中，像素电路10驱动子像素发光00时，子像素的工作时段可以包括多个发光保持阶段。本实施例的多个子像素00至少包括第一子像素00A和第二子像素00B，第一子像素00A的颜色与第二子像素00B的颜色不同，即第一子像素00A中的发光元件20A和第二子像素00B中的发光元件20B的发光材料不同，可以在像素电路10的驱动下发出不同颜色的光。本实施例对于第一参考电压信号端RV1接入的信号为负电位信号还是接地电位信号不做具体限定，对于负电位信号的具体数值也不作限定，仅需满足通过第一晶体管T1，使得在第一晶体管T1导通的状态下能够将负电位信号或接地电位信号传输至发光元件20的阳极即可。第一晶体管T1的作用可以理解为用于将发光元件20的阳极电位拉低，对阳极电位进行复位的晶体管。
由于现有技术中，一般显示面板上的各个子像素中的起到相同作用的晶体管的尺寸设计一致，并未进行区别设计。但是由于不同颜色子像素中的发光元件的发光材料不同，使得不同颜色发光元件的发光效率也不同，进而使得不同颜色的发光元件在低灰阶下的表现不一致，如环境变化时(环境温度、湿度、电场的变化)，发光元件的低灰阶发光表现主要受发光元件的阳极充电的影响，即发光元件的低灰阶发光主要受与发光元件的阳极连接的第一晶体管的电流的影响，低灰阶条件下，第一晶体管的电流变化处于发光元件效率逐渐升高阶段，不同颜色的发光元件的效率升高趋势不同，即不同颜色的发光元件的效率不同，容易导致显示面板在低灰阶显示时色度存在差异，且刷新越高色度差异越严重。
具体如图3所示，图3是在不同值的低灰阶下不同颜色发光元件对应的效率曲线图，横坐标为灰阶值，纵坐标为发光元件的发光效率，可选的，红光和绿光材料的发光效率已经满足商业需求，而蓝光材料的效率和寿命开发相对落后，图3中的曲线M1表示的是红色发光元件，曲线M2表示的是绿色发光元件，曲线M3表示的是蓝色发光元件，由图3可知，在某一范围内的低灰阶值下，红色发光元件和绿色发光元件的效率均大于蓝色发光元件的效率，红色发光元件的效率大于绿色发光元件的效率，且由于红色发光元件和绿色发光元件的效率在该灰阶值范围内上升幅度较大，而当显示面板处于低灰阶时，效率较高的发光元件的电流通常偏小，所以当环境温度变化时，轻微的电流变化对低灰阶时发光元件的亮度影响较大，容易导致亮度波动较大；而蓝色发光元件效率在该灰阶值范围内上升幅度较小，电流较大，所以当环境温度变化时，容易导致亮度波动较小，从而使得红色发光元件和绿色发光元件的电流增幅比蓝色发光元件的电流增幅大，进而使得红色发光元件和绿色发光元件的亮度增幅比蓝色发光元件的亮度增幅大，最终导致环境温度上升时，红色发光元件和绿色发光元件容易发偏青黄色的光，进而产生低灰阶下的色偏现象。
可以理解是的是，本实施例的图3中仅是以一种材料体系进行示例，以解释说明该种材料体系制得的不同颜色发光元件的发光效率与灰阶之间的关系，具体实施时，包括但不局限于此，在一些其他材料体系的显示面板中，曲线M1、曲线M2、曲线M3与颜色的对应关系不受图3限制，还可以包括其他对应关系，本实施例在此不作赘述。
并且由于第一子像素00A的颜色与第二子像素00B的颜色不同，即第一子像素00A中的发光元件20A和第二子像素00B中的发光元件20B的发光材料不同，因此第一子像素00A中的发光元件20A和第二子像素00B中的发光元件20B的发光性能也会有差异。例如由于第一子像素00A中的发光元件20A和第二子像素00B中的发光元件20B的发光材料不同，可能会使得第一子像素00A中的发光元件20A的启亮电压VA要小于第二子像素00B中的发光元件20B的启亮电压VB。那么在需要使得第二子像素00B中的发光元件20B发光时，发光元件20B的阳极电压达到启亮电压VB，此时发光元件20B发光，载流子会通过显示面板中发光元件20中的公共膜层横向(沿平行于显示面板000的出光面方向)迁移至与该第二子像素00B相邻的其他颜色的子像素中。可以理解的是，发光元件20为有机发光二极管时，可以包括依次叠置的阳极、空穴传输层、发光层、电子传输层和阴极，其中不同发光元件20中的阳极相互独立设置，不同发光元件20中的发光层因材料不同所以同样也相互独立设置，彼此之间不会连接，而空穴传输层、电子传输层和阴极一般为整层设置，即不同发光元件20中的空穴传输层是相互连接的，不同发光元件20中的电子传输层也是相互连接的，不同也是相互连接的中的阴极也是相互连接的，因此可以将阴极层、空穴传输层和电子传输层叫做发光元件20的公共层。例如当第二子像素00B中的发光元件20B启亮后，载流子容易迁移至与其相邻的第一子像素00A中的发光元件20A中，由于第一子像素00A中的发光元件20A的启亮电压VA小于第二子像素00B中的发光元件20B的启亮电压VB，即第一子像素00A中的发光元件20A的启亮电压VA相对较低，那么迁移过来的较少的载流子就很可能使得第一子像素00A中的发光元件20A发出微弱的光，出现第二子像素00B中的发光元件20B发光时，第一子像素00A中的发光元件20A偷亮的问题，影响显示效果。
因此为了解决上述问题，本实施例设置第一子像素00A中的第一晶体管T1的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1的沟道区的宽长比N2，可以使得第一子像素00A中的第一晶体管T1的漏电流大于第二子像素00B中的第一晶体管T1的漏电流(其中，晶体管的漏电流指的是晶体管在栅极电压为晶体管的截止电压时，在一定的源漏电压下的源漏极的电流)，从而使得第一子像素00A中的发光元件20A在低灰阶发光时，相比于第二子像素00B，有较大的电流从第一子像素00A中的第一晶体管T1漏出，使得第一子像素00A中的发光元件20A的发光效率降低，有利于增强其亮度稳定性。若原本第一子像素00A中的发光元件20A的发光效率大于第二子像素00B中的发光元件20B的发光效率，则在通过设置第一子像素00A中的第一晶体管T1的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1的沟道区的宽长比N2后，可以使得第一子像素00A中的发光元件20A的发光效率降低，尽量与第二子像素00B中的发光元件20B的发光效率一致或基本一致，即第一子像素00A中的发光元件20A随环境温度变化的亮度波动减小，从而使得第一子像素00A中的发光元件20A的亮度增幅减小，尽量达到与第二子像素00B中的发光元件20B相同的亮度增幅，最终不同颜色的发光元件20在环境变化下的亮度波动尽可能达到平衡，使得在低灰阶下不同颜色的发光元件20发光正常，避免色偏现象，进而低灰阶的白画面显示正常，有利于提升显示面板000低灰阶下的显示效果。
并且本实施例设置启亮电压小的第一子像素00A中的第一晶体管T1的沟道区的宽长比为N1，启亮电压大的第二子像素00B中的第一晶体管T1的沟道区的宽长比为N2，使得N1＞N2，即启亮电压小的第一子像素00A中的第一晶体管T1的沟道区的宽长比N1大于启亮电压大的第二子像素00B中的第一晶体管T1的沟道区的宽长比N2，由于晶体管的沟道区的宽长比越大，该晶体管的漏电流也越大，因此本实施例设置启亮电压小的第一子像素00A中的第一晶体管T1的沟道区的宽长比较大，即第一子像素00A中的第一晶体管T1的漏流性能较强。当第二子像素00B中的发光元件20B启亮后，且亮度较强时，载流子迁移至第一子像素00A中的发光元件20A中时，可以通过第一子像素00A中的第一晶体管T1较强的漏流性能，在第一子像素00A中的第一晶体管T1截止的状态下将漏流导出，以避免在不需要第一子像素00A发光的时候，第一子像素00A中的发光元件20A发生偷亮，从而有利于提高显示效果。
本实施例通过设置显示面板000中，不同颜色发光元件20连接的第一晶体管T1的沟道区的宽长比不同，来均衡不同颜色子像素的显示效果，避免部分颜色子像素在其他颜色子像素发光时出现偷亮的情况，还可以避免低灰阶下不同颜色的发光元件20出现色偏现象，进而可以在不影响面板电路结构和整体性能的情况下，有利于提升显示面板000低灰阶下的显示效果。
可以理解的是，本实施例设置显示面板000中，仅调整不同颜色发光元件20连接的第一晶体管T1的沟道区的宽长比不同，即可使得不同颜色的发光元件20连接的第一晶体管T1的整体大小尺寸不同，无需将一种颜色的发光元件20连接的第一晶体管T1整体尺寸做小或做大，使得不同颜色的发光元件20连接的第一晶体管T1的整体大小尺寸不同。本实施例对像素电路10的整体结构改动较少，即本实施例仅需调节发光元件20的阳极端口位置第一晶体管T1关态漏电流，达到调节低灰阶色偏的目的即可，无需改变其他结构，对第一晶体管T1的其他性能影响较小。第一晶体管的沟道长度值或者宽度值对影响晶体管不同特性均有一定影响，当显示面板中第一晶体管T1的沟道长度值或者宽度值有需求的时候，仅需要调整对应的沟道宽度值或者沟道长度值，即可提高显示面板低灰阶下的显示效果，在保障显示效果的情况下，对显示面板的空间排布影响较小。
可以理解的是，如图1、图2和图4所示，图4是本发明实施例提供的显示面板中的第一晶体管的膜层结构示意图(可以理解的是，为了清楚示意本实施例的结构，图4进行了透明度填充)，本实施例中的显示面板000可以包括衬底01(图中未填充)，发光元件20和像素电路10均设置于该衬底01上，第一晶体管T1包括第一栅极T1G、第一源极T1S、第一漏极T1D和第一有源部T1P，在垂直于该衬底01所在平面的方向上，第一栅极T1G与第一有源部T1P交叠的区域为第一晶体管T1的沟道区T1C。本实施例对于第一子像素00A中的第一晶体管T1的沟道区的宽和长不作具体限定，对于第二子像素00B中的第一晶体管T1的沟道区的宽和长不作具体限定，仅需满足不同颜色的第一子像素00A中的第一晶体管T1的沟道区的宽长比N1与第二子像素00B中的第一晶体管T1的沟道区的宽长比N2不同即可。
可选的，请继续结合参考图1和图4，本实施例中，第一晶体管T1还包括第一栅极T1G、第一源极T1S、第一漏极T1D；沿第一方向X，第一晶体管T1的沟道区T1C的长度为L，沿第二方向Y，第一晶体管T1的沟道区T1C的宽度为W，第一晶体管T1的沟道区T1C的宽长比为W/L；其中，在平行于显示面板000出光面的方向上，第一源极T1S指向第一漏极T1D的方向为第一方向X，第二方向Y与第一方向X相交，可选的，图中以第一方向X和第二方向Y在平行于显示面板000出光面的方向上相互垂直为例进行示例说明。
可选的，本实施例的第一晶体管T1可以为P型晶体管，第一晶体管T1包括第一有源部T1P，第一有源部T1P包括硅半导体。即本实施例中的第一晶体管T1可以为半导体硅的P型晶体管，半导体硅的P型晶体管相比于IGZO(indium gallium zinc oxide，铟镓锌氧化物)晶体管和N型晶体管而言，IGZO和N型晶体管防漏流性能较好，因此对于防漏电流性能稍差些的第一晶体管T1，通过本实施例设置不同颜色的发光元件20对应的第一晶体管T1的沟道区的宽长比不同，可以更好的通过改变其本身的漏电流实现改善色偏的效果。
需要说明的是，本实施例的显示面板000在高灰阶下(发光元件20的亮态发光下)，虽然第一子像素00A的第一晶体管T1的漏电流大于第二子像素00B的第一晶体管T1的漏电流，但是在高灰阶下，发光元件20的发光电流的量级比漏电流的量级大得多，因此本实施例设置不同颜色发光元件20连接的第一晶体管T1的沟道区的宽长比不同，对高灰阶下发光电流的影响可以忽略不计。
需要进一步说明的是，本实施例的显示面板000的结构包括但不局限于上述结构，具体实施时，显示面板000中还可以包括其他能够实现显示功能的结构，本实施例在此不作赘述，具体可参考相关技术中有机发光二极管显示面板的结构进行理解。
在一些可选实施例中，请继续结合参考图1-图4，本实施例中，在第一灰阶下，第一子像素00A中的发光元件20A的发光效率大于第二子像素00B中的发光元件20B的发光效率；其中，第一灰阶的灰阶值为Gray，5≤Gray≤65。由图3可知，本实施例中的第一子像素00A中的发光元件20A可以为红色发光元件或绿色发光元件中的任一种，第二子像素00B中的发光元件20B则可以为蓝色发光元件，满足在第一灰阶下，第一子像素00A中的发光元件20A的发光效率大于第二子像素00B中的发光元件20B的发光效率。或者第一子像素00A中的发光元件20A为红色发光元件，第二子像素00B中的发光元件20B为绿色发光元件，满足在第一灰阶下，第一子像素00A中的发光元件20A的发光效率大于第二子像素00B中的发光元件20B的发光效率，具体实施时，根据实际需求设置，本实施例不作具体限定。
本实施例解释说明了不同颜色发光元件对应的效率中，如图3所示，在第一灰阶范围内表示的低灰阶值下，不同颜色的三种发光元件20的效率的值区别较大，而在第一灰阶范围外，不同颜色的三种发光元件20的效率基本趋于一致。因此本实施例解决的低灰阶色偏的问题，是指在第一灰阶下，至少两个不同颜色的子像素00中，第一子像素00A中的发光元件20A的发光效率大于第二子像素00B中的发光元件20B的发光效率；其中，第一灰阶的灰阶值为Gray，5≤Gray≤65。如图3中，在第一灰阶的灰阶值大于等于5且小于等于65时，曲线M1示意的红色发光元件的发光效率大于曲线M2示意的绿色发光元件的发光效率，曲线M2示意的绿色发光元件的发光效率大于曲线M3示意的蓝色发光元件的发光效率，而在第一灰阶的灰阶值G小于5时，不同颜色的三种发光元件20的效率均接近0，在第一灰阶的灰阶值G大于65时，不同颜色的三种发光元件20的效率基本均在100左右。因此本实施例在设置原本发光效率大的第一子像素00A中的第一晶体管T1的沟道区的宽长比N1大于原本发光效率小的第二子像素00B中的第一晶体管T1的沟道区的宽长比N2后，可以使得第一子像素00A中的第一晶体管T1的漏电流大于第二子像素00B中的第一晶体管T1的漏电流，从而使得第一子像素00A中的发光元件20A在第一灰阶下发光时，相比于第二子像素00B，有较大的电流从第一子像素00A中的第一晶体管T1漏出，使得第一子像素00A中的发光元件20A的发光效率降低，尽量与第二子像素00B中的发光元件20B的发光效率一致或基本一致，有利于增强其亮度稳定性，即原本发光效率较大的第一子像素00A中的发光元件20A在其效率降低后，其随环境温度变化的亮度波动减小，从而使得第一子像素00A中的发光元件20A的亮度增幅减小，尽量达到与第二子像素00B中的发光元件20B相同的亮度增幅，最终不同颜色的发光元件20在环境变化下的亮度波动尽可能达到平衡，避免色偏现象，进而提升了显示面板在第一灰阶下的显示效果。
在一些可选实施例中，请结合参考图1和图5，图5是图1中Q区域的子像素中包括的像素电路和发光元件的另一种连接结构示意图，本实施例中，像素电路10还包括复位晶体管T0，复位晶体管T0的第一极与发光元件20的阳极连接，复位晶体管T0的第二极与复位信号端REF1连接。
本实施例解释说明了第一晶体管T1可以作为漏流晶体管使用，即第一晶体管T1与发光元件20的阳极电连接，并通过将启亮电压小的、发光效率高的第一子像素00A的第一晶体管T1的沟道区的宽长比设计的较大，以使得第一晶体管T1的漏电流增大，以解决子像素偷亮和低灰阶下显示面板色偏的问题。而显示面板000中像素电路10本身还可以包括复位晶体管T0，即本实施例中的第一晶体管T1和用于对发光元件20阳极复位的晶体管可以为两个不同的晶体管，复位晶体管T0的第一极与发光元件20的阳极连接，复位晶体管T0的第二极与复位信号端REF1连接，可以在像素电路10工作的初始化阶段通过复位信号端REF1提供的复位信号为发光元件20的阳极进行复位，使得发光元件20的阳极初始化，从而可以在显示过程中改善上一帧显示信号的残留，改善残影现象，提升显示效果。
可以理解的是，本实施例的像素电路10包括但不局限于图5所示的结构，具体实施时，像素电路10还可以包括其他电连接的用于实现发光元件20发光的模块结构(图5中仅以框图表示)，具体可参考相关技术中像素电路的电路结构进行理解，本实施例在此不作限定。
可选的，如图6所示，图6是图1中Q区域的子像素中包括的像素电路和发光元件的另一种连接结构示意图；本实施例中，像素电路10包括复位晶体管T0，复位晶体管T0的第一极与发光元件20的阳极连接，复位晶体管T0的第二极与复位信号端REF1连接；此时像素电路10中还可以包括驱动晶体管DT，第一晶体管T1的第二极与驱动晶体管DT的漏极连接，驱动晶体管DT的漏极与发光元件20的阳极电连接
本实施例解释说明了在像素电路10中，第一晶体管T1的第二极与发光元件10的阳极电连接，如图6所示，第一晶体管T1的第二极还与驱动晶体管DT的漏极连接，而第一晶体管T1的第一极与第一参考电压信号端RV1连接，第一晶体管T1可以为调节驱动晶体管DT性能的偏置调节晶体管。由于像素电路在发光阶段等非偏置阶段时，可能会存在驱动晶体管DT的栅极的电位大于驱动晶体管DT的漏极的电位的情况，长期处于这种情况下容易引起驱动晶体管DT内部离子极性化，进而在驱动晶体管DT的内部形成内建电场，导致驱动晶体管DT的特性曲线发生漂移，影响发光元件20的显示效果，所以本实施例设置可以在像素电路10的工作过程中包括电压偏置调节阶段，在电压偏置调节阶段，第一晶体管T1(偏置调节晶体管)导通，将第一参考电压信号端RV1提供的信号传输至驱动晶体管DT的漏极，以缓解驱动晶体管DT的阈值电压偏移情况，可以理解的，此时第一参考电压信号端RV1提供偏置调节电压。即，第一晶体管T1可以复用为偏置调节晶体管。即，本实施例的像素电路10在电压偏置调节阶段，第一晶体管T1导通，将偏置调节电压传输至驱动晶体管DT，调节驱动晶体管DT特性曲线；而在显示阶段(即发光元件20的发光阶段)，第一晶体管T1截止，第一参考电压信号端RV1传输负电位信号或者接地电位信号，通过对不同颜色的子像素00中的第一晶体管T1的沟道宽长比进行差异化设计，来均衡不同颜色子像素的显示效果，避免低灰阶下不同颜色的发光元件20出现色偏现象，进而可以提升显示面板000低灰阶下的显示效果。
可以理解的是，本实施例中第一晶体管T1的第二极与发光元件10的阳极电连接可以理解为二者之间能够实现电性连接的多种方式，如第一晶体管T1的第二极与发光元件10的阳极之间不包括其他结构时，则第一晶体管T1的第二极与发光元件10的阳极直接连接即可实现电连接；若第一晶体管T1的第二极与发光元件10的阳极之间包括其他结构，如像素电路10中还可以包括与发光元件20的阳极连接的发光控制晶体管等，此时在该发光控制晶体管导通的情况下，第一晶体管T1的第二极与发光元件10的阳极之间也可以实现电连接，本实施例对于第一晶体管T1的第二极与发光元件10的阳极电连接的具体结构不作限定，具体实施时，可根据像素电路的实际设计结构进行理解。本实施例中驱动晶体管DT的漏极与发光元件10的阳极电连接，也可理解为如像素电路10中还可以包括与发光元件20的阳极连接的发光控制晶体管等，此时在该发光控制晶体管导通的情况下，驱动晶体管DT的漏极与发光元件10的阳极之间也可以实现电连接。
需要说明的是，本实施例仅是示例性画出像素电路10中包括的连接结构，具体实施时，像素电路10的结构包括但不局限于此，还可以包括其他有利于实现驱动发光元件20有效发光，实现显示效果的结构，本实施例在此不作赘述。
在一些可选实施例中，请结合参考图1和图7，图7是图1中Q区域的子像素中包括的像素电路和发光元件的另一种连接结构示意图，本实施例中，第一晶体管T1复用为复位晶体管T0，第一参考电压信号端RV1复用为复位信号端REF1。
本实施例示例说明了由于第一晶体管T1的第一极与第一参考电压信号端RV1连接，第一晶体管T1的第二极与发光元件20的阳极连接，第一参考电压信号端RV1用于将负电位信号或者接地电位信号传输至发光元件20的阳极，而复位晶体管T0的第一极也与发光元件20的阳极连接，复位晶体管T0的第二极与复位信号端REF1连接，一般复位信号端REF1为发光元件20的阳极提供的复位信号也为低电位信号，因此本实施例的第一晶体管T1可以复用为复位晶体管T0，第一参考电压信号端RV1可以复用为复位信号端REF1使用，有利于通过复位晶体管T0(第一晶体管T1)实现像素电路10中对发光元件20的阳极复位，并通过对不同颜色的子像素00中，复位晶体管T0(第一晶体管T1)的沟道区的宽长比不同，解决色偏和偷亮的问题的同时，还有利于减少像素电路10中包括的晶体管的数量，进而降低显示面板000中的晶体管总数量，有利于提高面板透过率。
在一些可选实施例中，请结合参考图1和图8，图8是图1的子像素中的像素电路和发光元件的连接结构示意图，本实施例中，像素电路10还包括驱动晶体管DT、数据写入模块101、发光控制模块102；
发光控制模块102分别与第一电压信号端PVDD、发光元件20的阳极电连接；发光元件20的阴极与第二电源信号端PVEE电连接；
驱动晶体管DT分别与发光控制模块102、数据写入模块101电连接。
本实施例解释说明了像素电路10包括第一晶体管T1，可以理解的是，本实施例以第一晶体管T1复用为复位晶体管T0为例进行示例说明，第一晶体管T1的输出端与发光元件20的阳极连接，用于在复位阶段为发光元件20的阳极进行复位的同时，还通过对不同颜色的子像素00中，第一晶体管T1的沟道区的宽长比不同，解决色偏和偷亮的问题。
本实施例的像素电路10还包括驱动晶体管DT、数据写入模块101、发光控制模块102，其中，驱动晶体管DT用于在发光阶段提供驱动电流。发光控制模块102串联于第一电源信号端PVDD和发光元件20之间，发光控制模块102分别与第一电源信号端PVDD、发光元件20的阳极电连接，发光元件20的阴极与第二电源信号端PVEE电连接，发光控制模块102用于在发光阶段为发光元件20提供发光信号。发光元件20串联在驱动晶体管DT和第二电源信号端PVEE之间，用于响应驱动电流而发光。
可选的，如图8所示，本实施例的发光控制模块102可以包括第一发光控制模块1021和第二发光控制模块1022，第一发光控制模块1021的一端与第一电源信号端PVDD连接，第一电源信号端PVDD为第一发光控制模块102输入第一电压信号，第一电源信号端PVDD可以与显示面板000中的第一电源信号线(图中未示意)连接，第一发光控制模块1021的另一端与驱动晶体管DT的源极DTS连接，第二发光控制模块1022的一端与驱动晶体管DT的漏极DTD连接，第二发光控制模块1022的另一端与发光元件20的阳极连接，用于实现第一电源信号端PVDD、第一发光控制模块102、驱动晶体管DT、第二发光控制模块103、发光元件20、第二电源信号端PVEE之间的通路。第一发光控制模块1021和第二发光控制模块1022还可以分别包括第一发光信号端EM1和第二发光信号端EM2，第一发光信号端EM1和第二发光信号端EM2用于输入发光使能信号。具体的，第一发光控制模块1021的第一端可与第一电源信号端PVDD电连接，以输入第一电压信号，发光元件20的阴极与第二电源信号端PVEE电连接，以输入第二电压信号，第二电源信号端PVEE可以与显示面板000中的第二电源信号线(图中未示意)连接，第一电压信号和第二电压信号电平值不同，可设置第一电压信号的值大于第二电压信号的值。第一发光控制模块1021的第一发光信号端EM1用于接收像素电路10的第一发光信号，第二发光控制模块1022的第二发光信号端EM2用于接收像素电路10的第二发光信号，以在发光阶段使得第一发光控制模块1021和第二发光控制模块1022导通，为发光元件20提供电流通路，使得发光元件20发光，并在其他阶段(如复位阶段或数据写入阶段等)控制第一发光控制模块1021及第二发光控制模块1022关断，以避免发光元件20在非发光阶段误发光。可选的，如图8所示，第一发光信号端EM1和第二发光信号端EM2可以连接在一起，用于接收相同的发光信号EM，即用于使得第一发光控制模块1021打开的第一发光信号和用于使得第二发光控制模块1022的第二发光信号可以共用，有利于减少显示面板中信号线的数量，提升显示面板透过率或者增加显示面板的布线空间。
可选的，如图8所示，本实施例的第一晶体管T1作为复位晶体管T0使用时，第一晶体管T1的输入端连接第一参考电压信号端RV1(复位信号端REF1)，第一参考电压信号端RV1接收第一复位信号，用于为第一晶体管T1提供第一复位信号，第一晶体管T1的输出端与发光元件20的阳极连接，第一参考电压信号端RV1通过接收的第一复位信号对发光元件20的阳极进行复位。可选的，第一晶体管T1还可以包括第一栅极T1G，第一栅极T1G用于接收第一复位使能信号，第一复位使能信号可以为第一扫描信号(如图8中示意的S1)，当第一晶体管T1的第一栅极T1G响应第一扫描信号打开时，第一参考电压信号端RV1的第一复位信号传输至发光元件20的阳极，第一复位信号可以利用其低电平的电位对发光元件20的阳极进行复位。
可选的，如图8所示，本实施例的数据写入模块101的输入端连接数据电压信号端DATA，数据写入模块101的输出端与驱动晶体管DT的源极DTS连接，数据电压信号端DATA可以与显示面板000中的数据线(图中未示意)连接，用于接收数据线上的数据电压信号，数据写入模块101的控制端S2可以用于接收数据写入使能信号，数据写入使能信号可以为第二扫描信号，即数据写入模块101的控制端S2接收的数据写入使能信号与第一晶体管T1的第一栅极T1G接收的第一复位使能信号可以均为第二扫描信号。当数据写入模块101的控制端S2响应第二扫描信号时，数据写入模块101处于导通状态，用于将数据电压信号端DATA的数据电压信号传输至驱动晶体管DT的源极DTS，为驱动晶体管DT提供数据电压信号。
可以理解的是，本实施例仅是举例说明像素电路10可以包括的模块结构，具体实施时，像素电路10与发光元件20的连接结构包括但不局限于此，还可以包括其他连接结构，可参考相关技术中有机发光显示面板中像素电路的连接结构进行理解，本实施例在此不作具体限定。
在一些可选实施例中，请结合参考图1和图9，图9是图1的子像素中的像素电路和发光元件的另一种连接结构示意图，本实施例中，像素电路10还包括第二晶体管T2，第二晶体管T2的第一极与第一参考电压信号端RV1连接，第二晶体管T2的第二极与驱动晶体管DT的栅极DTG连接。
本实施例解释说明了显示面板000的像素电路10还可以包括第二晶体管T2，第二晶体管T2的第一极即输入端可以与第一参考电压信号端RV1连接，第二晶体管T2的第二极即输出端可以与驱动晶体管DT的栅极DTG连接，第二晶体管T2可以接收第一参考电压信号端RV1提供的第一复位信号，用于对驱动晶体管DT的栅极DTG进行复位。可选的，第二晶体管T2的栅极可以为控制端S1，用于接收第一复位使能信号，第一复位使能信号可以为第一扫描信号，即第一晶体管T1和第二晶体管T2可以共用一个第一扫描信号作为复位使能信号，当第二晶体管T2的栅极响应第一扫描信号打开时，第一参考电压信号端RV1提供的第一复位信号传输至驱动晶体管DT的栅极DTG，可以利用其低电平的电位对驱动晶体管DT的栅极DTG进行复位，从而可以便于驱动晶体管DT在完成复位工作后的导通。
可以理解的是，本实施例仅是举例说明像素电路10可以包括的模块结构，具体实施时，像素电路10与发光元件20的连接结构包括但不局限于此，还可以包括其他连接结构，可参考相关技术中有机发光显示面板中像素电路的连接结构进行理解，本实施例在此不作具体限定。
需要说明的是，本实施例的第一晶体管T1和第二晶体管T2起到复位作用时，第一晶体管T1的输入端和第二晶体管T2的输入端可以共同连接至第一参考电压信号端RV1，以提供相同的第一复位信号对驱动晶体管DT的栅极DTG和发光元件20的阳极进行复位，具体实施时，复位晶体管的输入端的结构不局限于此，第一晶体管T1的输入端和第二晶体管T2的输入端还可以连接至不同的复位信号，本实施例在此不作具体限定。
需要进一步说明的是，本实施例中的第二晶体管T2、驱动晶体管DT均以P型晶体管为例进行示例说明，在一些其他可选实施例中，第二晶体管T2、驱动晶体管DT还可以选用N型晶体管，当第二晶体管T2、驱动晶体管DT选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第二晶体管T2、驱动晶体管DT选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，具体实施时，可根据实际需求设置晶体管的类型，本实施例在此不作限定。
在一些可选实施例中，请结合参考图1和图10，图10是图1的子像素中的像素电路和发光元件的另一种连接结构示意图，本实施例中，显示面板000的像素电路10还包括第三晶体管T3，第三晶体管T3的第一极与第二参考电压信号端RV2连接，第三晶体管T3的第二极与驱动晶体管DT的栅极DTG连接；
第二参考电压信号端RV2接入的电位与第一参考电压信号端RV1接入的电位不同。可选的，第二参考电压信号端RV2传输的电位大于第一参考电压信号端RV1传输的电位。
本实施例解释说明了显示面板000的像素电路10还可以包括第三晶体管T3，第三晶体管T3的第一极即输入端可以与第二参考电压信号端RV2连接，第三晶体管T3的第二极即输出端可以与驱动晶体管DT的栅极DTG连接，第三晶体管T3可以接收第二参考电压信号端RV2提供的第二复位信号，用于对驱动晶体管DT的栅极DTG进行复位。可选的，第三晶体管T3的栅极可以为控制端S1，用于接收第一复位使能信号，第一复位使能信号可以为第一扫描信号，即第一晶体管T1和第三晶体管T3可以共用一个第一扫描信号作为复位使能信号，当第三晶体管T3的栅极响应第一扫描信号打开时，第二参考电压信号端RV2提供的第二复位信号传输至驱动晶体管DT的栅极DTG，可以利用其低电平的电位对驱动晶体管DT的栅极DTG进行复位，从而可以便于驱动晶体管DT在完成复位工作后的导通。
本实施例中显示面板000可以包括不同的第一参考电压信号线和第二参考电压信号线，第一参考电压信号端RV1可以与显示面板000中的第一参考电压信号线(图中未示意)连接，使得通过第一参考电压信号线为第一参考电压信号端RV1接入负电位信号或者接地电位信号的第一复位信号。第二参考电压信号端RV2可以与显示面板000中的第二参考电压信号线(图中未示意)连接，使得通过第二参考电压信号线为第二参考电压信号端RV2接入第二复位信号，从而使得第一晶体管T1和第三晶体管T3利用不同的复位信号对发光元件20的阳极和驱动晶体管DT的栅极DTG进行复位。还可以通过第一晶体管T1和第二晶体管T2的输入端信号的独立设置，可以在测定第一晶体管T1漏流以进行匹配设计不同像素电路中对应的第一晶体管T1的宽长比时，更容易测定区别像素电路10中的漏流是第一晶体管T1的漏流，避免第一晶体管T1和第二晶体管T2均连接至第一参考电压信号端RV1时，出现漏流时无法区分是哪个晶体管漏流至第一参考电压信号端RV1。
本实施例的第二参考电压信号端RV2接入的电位与第一参考电压信号端RV1接入的电位不同。可选的，第二参考电压信号端RV2接入的电位大于第一参考电压信号端RV1接入的电位。
由于第二参考电压信号端RV2接入的电位不能太低，第二参考电压信号端RV2接入的电位若太低，则在数据写入阶段的数据写入模块101将固定的数据信号写入驱动晶体管DT时，由于第二参考电压信号端RV2接入的电位将驱动晶体管DT栅极DTG原本的电位拉的很低，所以很可能会造成对驱动晶体管DT的栅极DTG的充电充不满，尤其是当显示面板以高刷新频率进行驱动显示时，对显示效果的影响较大。而第一参考电压信号端RV1接入的电位则希望要更低一点，以便于对发光元件20的阳极复位更彻底，从而可以在显示过程中改善上一帧数据信号的残留，改善残影现象，提升显示效果的同时，还可以降低发生相邻子像素的发光元件20之间的横向漏电流引起的子像素偷亮的现象。
本实施例设置第一参考电压信号端RV1和第二参考电压信号端RV2相互独立，第二参考电压信号端RV2接入的电位与第一参考电压信号端RV1接入的电位不同，当需要拉低第一参考电压信号端RV1接入的电位，以改善发光元件20偷亮问题时，第二参考电压信号端RV2接入的电位无需再随着第一参考电压信号端RV1接入的电位的拉低而拉低，从而可以在对驱动晶体管DT的栅极DTG进行复位后，将数据信号写入驱动晶体管DT的栅极DTG时，就可以在一个稍高的第二参考电压信号端RV2接入的电位的基础上写入数据信号，有利于降低驱动晶体管DT的栅极DTG的初始电位与需要写入的数据信号之间的电压差，从而使得数据信号在数据写入阶段能够写入的更充分。
可以理解的是，本实施例对于第二参考电压信号端RV2接入的电位的类型、第一参考电压信号端RV1接入的电位的类型不作具体限定，第二参考电压信号端RV2接入的电位和第一参考电压信号端RV1接入的电位可以均为直流信号，或者第二参考电压信号端RV2可以为方波交流信号，第一参考电压信号端RV1接入的电位可以为直流信号，或者还可以是其他类型的信号，仅需满足第二参考电压信号端RV2接入的电位大于第一参考电压信号端RV1接入的电位即可，本实施例不作具体限定。
在一些可选实施例中，请结合参考图1、图4、图10和图11-图12，图11是图9中的具体电路连接结构图，图12是图10中的具体电路连接结构图，图13是对图11的像素电路中改变不同第一晶体管的沟道区的宽长比后低灰阶下测得的漏电流数据图，本实施例中，数据写入模块101包括第一数据写入晶体管T4和第二数据写入晶体管T5，第一数据写入晶体管T4的第一极与数据电压信号端DATA连接，第一数据写入晶体管T4的第二极与驱动晶体管DT的第一极(可以为驱动晶体管DT的源极DTS)连接；第二数据写入晶体管T5的第一极与驱动晶体管DT的栅极DTG连接，第二数据写入晶体管T5的第二极与驱动晶体管DT的第二极(可以为驱动晶体管DT的漏极DTD)连接；可选的，第一数据写入晶体管T4的栅极和第二数据写入晶体管T5的栅极可以共同连接第二扫描信号，即第一数据写入晶体管T4的栅极和第二数据写入晶体管T5的栅极共同响应第二扫描信号时，第一数据写入晶体管T4和第二数据写入晶体管T5处于导通状态；
发光控制模块102的第一发光控制模块1021包括第一发光控制晶体管T6，发光控制模块102的第二发光控制模块1022包括第二发光控制晶体管T7，第一发光控制晶体管T6的第一极与第一电压信号端PVDD连接，第一发光控制晶体管T6的第二极与驱动晶体管DT的第一极(可以为驱动晶体管DT的源极DTS)连接；第二发光控制晶体管T7的第一极与驱动晶体管DT的第二极(可以为驱动晶体管DT的漏极DTD)连接，第二发光控制晶体管T7的第二极与发光元件20的阳极连接；可选的，第一发光控制晶体管T6的栅极和第二发光控制晶体管T7的栅极可以共同连接同一个发光信号，即第一发光控制晶体管T6的栅极和第二发光控制晶体管T7的栅极共同响应该发光信号时，第一发光控制晶体管T6和第二发光控制晶体管T7处于导通状态；
还包括存储电容Cst，存储电容Cst的一端与第一电压信号端PVDD连接，存储电容Cst的另一端与驱动晶体管DT的栅极DTG连接。可选的，存储电容Cst用于稳定驱动晶体管DT的栅极DTG的电位，有利于驱动晶体管DT保持导通。
本实施例解释说明了显示面板000中的像素电路10可以包括的电路连接结构，该像素电路10包括多个晶体管和一个存储电容Cst，其中，一个晶体管为驱动晶体管DT，其余晶体管为开关晶体管。以本实施例的图11示意的像素电路10与发光元件20电连接的结构为例，以驱动晶体管DT的栅极DTG处表示第一节点N01，驱动晶体管DT的源极DTS处表示第二节点N02，驱动晶体管DT的漏极DTD处表示第三节点N03，发光元件20的阳极处作为第四节点N04，该像素电路10的工作原理如下：
在初始复位阶段，第一晶体管T1、第三晶体管T3导通，其余晶体管截止，第一节点N01电位为第二参考电压信号端RV2提供的第二复位信号Vref2，第四节点N04电位为第一参考电压信号端RV1提供的第一复位信号Vref1，驱动晶体管DT的栅极DTG和发光元件20的阳极复位。
在数据写入、阈值抓取阶段，第一数据写入晶体管T4和第二数据写入晶体管T5、驱动晶体管DT导通，其余晶体管截止，第二节点N02电位为数据电压信号端DATA提供的数据电压信号Vdata，第一节点N01与第三节点N03电位为Vdata-|Vth|，其中Vth为驱动晶体管DT的阈值电压。
在发光阶段，第一发光控制晶体管T6、第二发光控制晶体管T7、驱动晶体管DT导通，其余晶体管截止，第一电压信号端PVDD的第一电压信号Vpvdd传输至驱动晶体管DT，驱动晶体管DT产生驱动电流，驱动发光元件20发光，第二节点N02的电位为第一电压信号Vpvdd，第一节点N01的电位为Vdata-|Vth|，第三节点N03的电位为Vpvee+Voled，其中Vpvee为第二电源信号端PVEE提供的第二电压信号，可以为负电位，Voled为发光元件20上对应的电压，则发光电流Id＝k(Vgs-|Vth|)2＝k(Vpvdd-Vdat a-|Vth|)2；其中，常数k与驱动晶体管DT本身的性能有关。
本实施例提供的像素电路10和发光元件20连接的结构中，如图11所示，低灰阶条件下，驱动晶体管DT提供的驱动电流IDT一部分供给第一晶体管T1漏电流，表示为Ioff，另一部分供给发光元件20表示为IEL，低灰阶下IDT＝IEL+Ioff，本实施例中通过调整不同颜色的发光元件20连接的第一晶体管T1的沟道区的宽长比，可以使得第一晶体管T1的漏电流Ioff变化，根据实验数据可知，如图13所示，横坐标表示低灰阶值，纵坐标表示第一晶体管T1的漏电流，其中曲线M4表示第一晶体管T1的沟道区的宽长比为N2时的漏电流，曲线M5表示第一晶体管T1的沟道区的宽长比为N1时的漏电流，相当于曲线M5示意的第一晶体管T1的沟道区的宽长比N1大于曲线M4示意的第一晶体管T1的沟道区的宽长比N2，由图13的数据可知，在第一晶体管T1的沟道区的宽长比增大后，低灰阶下的漏电流Ioff明显增大。
由于发光元件20为有机发光二极管时，低灰阶下发光元件20的效率
Figure BDA0003452092950000241
其中，γEL表示低灰阶下发光元件20的效率，Lum表示显示面板的亮度，S表示显示面板的显示面积，Lum×S在同一个显示面板的基础上是固定值，因此本实施例针对原本低灰阶下效率较高的发光元件，比如第一子像素00A对应的发光元件20A，将第一子像素00A的第一晶体管T1的沟道区的宽长比增大，其漏电流Ioff增大，而第一子像素00A对应的发光元件20A的IEL不变，则低灰阶时相同亮度下该第一晶体管T1对应的发光元件20A的效率减小，稳定性增强，从而可以使得第一子像素00A中的发光元件20A的亮度增幅减小，尽量达到与第二子像素00B中的发光元件20B相同的亮度增幅，最终不同颜色的发光元件20在环境变化下的亮度波动尽可能达到平衡，使得在低灰阶下不同颜色的发光元件20发光正常，避免色偏现象，进而低灰阶的白画面显示正常，有利于提升显示面板000低灰阶下的显示效果。
需要说明的是，本实施例中的像素电路10包括的晶体管均以P型晶体管为例进行示例说明，在一些其他可选实施例中，还可以选用N型晶体管，或者部分数量的晶体管为N型晶体管部分数量的晶体管为P型晶体管的结构。当晶体管选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当晶体管选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，具体实施时，可根据实际需求设置晶体管的类型，本实施例在此不作限定。
可选的，如图14所示，图14是图1的子像素中的像素电路和发光元件的另一种电路连接结构示意图，本实施例中，像素电路10包括复位晶体管T0，复位晶体管T0的第一极与发光元件20的阳极连接，复位晶体管T0的第二极与复位信号端REF1连接；还包括第三晶体管T3，第三晶体管T3的第一极与第二参考电压信号端RV2连接，第三晶体管T3的第二极与驱动晶体管DT的栅极DTG连接；第二参考电压信号端RV2接入的电位与复位信号端REF1接入的电位可以不同。此时像素电路10中的第一晶体管T1的第二极与驱动晶体管DT的漏极(第三节点N03)连接，第一晶体管T1的第二极与第二发光控制晶体管T7的第一极连接。可选的，此时复位晶体管T0的栅极和第三晶体管T3的栅极可以连接同一复位使能信号，如图14中示意的复位使能信号S1，即复位晶体管T0的栅极和第三晶体管T3的栅极共同响应复位使能信号S1时，复位晶体管T0和第三晶体管T3处于导通状态；第一数据写入晶体管T4的栅极和第二数据写入晶体管T5的栅极可以共同连接使能信号S2，即第一数据写入晶体管T4的栅极和第二数据写入晶体管T5的栅极共同响应使能信号S2时，第一数据写入晶体管T4和第二数据写入晶体管T5处于导通状态；第一晶体管T1的栅极可以连接使能信号S3，即第一晶体管T1的栅极响应使能信号S3时，第一晶体管T1处于导通状态。
本实施例解释说明了在像素电路10中，第一晶体管T1的第二极与发光元件10的阳极电连接，第一晶体管T1的第二极与第二发光控制晶体管T7的第一极连接，第二发光控制晶体管T7的第二极与发光元件20的阳极连接，进而实现了第一晶体管T1的第二极与发光元件10的阳极电连接，如图14所示，第一晶体管T1的第二极还与驱动晶体管DT的第二极(即第三节点N03)连接，而第一晶体管T1的第一极与第一参考电压信号端RV1连接，第一晶体管T1可以为调节驱动晶体管DT性能的反偏置晶体管。由于像素电路在发光阶段等非偏置阶段时，可能会存在驱动晶体管DT的栅极的电位大于驱动晶体管DT的漏极的电位的情况，长期处于这种情况下容易引起驱动晶体管DT内部离子极性化，进而在驱动晶体管DT的内部形成内建电场，导致驱动晶体管DT的特性曲线发生漂移，影响发光元件20的显示效果，所以本实施例设置可以在像素电路10的工作过程中包括电压偏置调节阶段，在电压偏置调节阶段，第一晶体管T1(偏置调节晶体管)导通，将第一参考电压信号端RV1提供的信号传输至驱动晶体管DT的漏极(即第三节点N03)，以缓解驱动晶体管DT的阈值电压偏移情况，可以理解的，此时第一参考电压信号端RV1提供偏置调节电压。即，第一晶体管T1可以复用为偏置调节晶体管。即，本实施例的像素电路10在电压偏置调节阶段，第一晶体管T1导通，将偏置调节电压传输至驱动晶体管DT，调节驱动晶体管DT特性曲线；而在显示阶段(即发光元件20的发光阶段)，第一晶体管T1截止，第一参考电压信号端RV1传输负电位信号或者接地电位信号，通过对不同颜色的子像素00中的第一晶体管T1的沟道宽长比进行差异化设计，来均衡不同颜色子像素的显示效果，避免低灰阶下不同颜色的发光元件20出现色偏现象，进而可以提升显示面板000低灰阶下的显示效果。
可以理解的是，本实施例中第一晶体管T1的第二极与发光元件10的阳极电连接可以理解为二者之间能够实现电性连接的多种方式，如第一晶体管T1的第二极与发光元件10的阳极之间不包括其他结构时，则第一晶体管T1的第二极与发光元件10的阳极直接连接即可实现电连接；若第一晶体管T1的第二极与发光元件10的阳极之间包括其他结构，如本实施例中的在发光元件10的阳极接有第二发光控制晶体管T7时，在该第二发光控制晶体管T7导通的情况下，第一晶体管T1的第二极与发光元件10的阳极之间也可以实现电连接，本实施例对于第一晶体管T1的第二极与发光元件10的阳极电连接的具体结构不作限定，具体实施时，可根据像素电路的实际设计结构进行理解。
在一些可选实施例中，请结合参考图1、图4、图10和图11-图13、图15-图17，图15是图11中的电路结构制作在显示面板上时的一种电路版图，图16是图11中的电路结构制作在显示面板上时的另一种电路版图，图17是图11中的电路结构制作在显示面板上时的另一种电路版图(可以理解的是，本实施例仅是示意出了图11对应的电路结构的版图，具体实施时，图12还可以设计电路版图，区别仅在于图12中的第一参考电压信号端RV1和第二参考电压信号端RV2单独分开设置)，如图15所示，当显示面板000中的像素电路10制作在显示面板000的衬底01上时，可以示意为图15的版图，显示面板000的膜层结构至少可以包括第一金属层M1、第二金属层M2、第三金属层Mc、有源层POLY，第一金属层M1可以用于制作显示面板000中的第一扫描信号线(为第一晶体管T1和第二晶体管T2提供第一扫描信号S1)、第二扫描信号线(为第一数据写入晶体管T4的栅极和第二数据写入晶体管T5的栅极提供第二扫描信号S2)、发光信号线(为第一发光控制晶体管T6的栅极和第二发光控制晶体管T7的栅极提供发光信号EM)、各个晶体管的栅极等；第二金属层M2可以用于制作显示面板000中的数据线(为数据电压信号端DATA提供数据电压信号Vdata)、第一电源信号线(为第一电源信号端PVDD提供第一电压信号Vpvdd)、第二电源信号线(为第二电源信号端PVEE提供第二电压信号Vpvee)、各个晶体管的源极、漏极等；第三金属层Mc可以用于制作第一参考电压信号线(为第一参考电压信号端RV1提供第一复位信号)等。有源层POLY可以用于制作各个晶体管的有源部或者源极/漏极。
可选的，显示面板的膜层结构中还可以包括第四金属层(图15中未示意)，数据线和第一电源信号线或第一参考电压信号线中的至少一者也可以位于第四金属层，能够有效降低单层金属膜层结构中的信号线密度，有利于降低像素电路10的整体结构在衬底01上的投影面积，提高显示面板像素密度。可选的，可以将数据线设置于第四金属层，如此设置，在垂直于衬底01的方向上，可以使数据线所在的膜层离驱动晶体管DT所在的膜层较远，有利于降低数据线(为数据电压信号端DATA提供数据电压信号Vdata)与驱动晶体管DT栅极连接结构N101(可参考图15中虚线框示意的结构)之间的信号串扰，提高驱动晶体管DT栅极信号的稳定性，有利于提升显示效果。可选的，数据线设置于第四金属层时，第一电源信号线(为第一电源信号端PVDD提供第一电压信号Vpvdd的信号线)可以位于第三金属层Mc，且位于数据线所在膜层和驱动晶体管DT的栅极连接结构N101所在膜层之间，可以改善二者之间的信号串扰，驱动晶体管DT的栅极连接结构N101指的是连接第二数据写入晶体管T5和驱动晶体管DT的栅极，实现二者之间的信号传输的结构。可选的，还可以设置第一电源信号线至少部分位于第四金属层，数据线位于第三金属层Mc，此时，可以将第一电源信号线中位于第四金属层的部分结构设置成网状，以降低第一电源信号线的压降，提高显示面板的显示均一性。
当显示面板000中的像素电路10设置为图11所示的连接结构时，其对应的电路版图结构如图15(为了清楚示意本实施例中第一晶体管T1的沟道区，图15中以第一晶体管T1的沟道区为长条形为例进行示例)，图15中示意出了各个信号线和各个晶体管对应的位置，可以理解的是，本实施例的图15仅是示意出一种图11对应的像素电路的版图结构，具体实施时，包括但不局限于此设计。本实施例的图15中仅以两个子像素(第一子像素00A和第二子像素00B)对应在显示面板中的电路版图为例进行示例说明第一晶体管的沟道区的宽长比不同。具体如下：
如图16所示，第一子像素00A包括第一晶体管T1A和发光元件20A，第二子像素00B包括第一晶体管T1B和发光元件20B，第一晶体管T1A的沟道区的宽WA和长LA如图16所示，第一晶体管T1B的沟道区的宽WB和长LB如图16所示，N1＝WA/LA，N2＝WB/LB；可以设置第一晶体管T1A的沟道区的宽WA大于第一晶体管T1B的沟道区的宽WB，第一晶体管T1A的沟道区的长LA等于第一晶体管T1B的沟道区的长LB，使得第一子像素00A的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B的第一晶体管T1B的沟道区的宽长比N2。如图16所示，设置第一子像素00A中第一晶体管T1A沟道区位置的第一有源部T1P在第二方向Y上的宽度大于第二子像素00B中第一晶体管T1B沟道区位置的第一有源部T1P在第二方向Y上的宽度，则可以使得第一晶体管T1A的沟道区的宽WA大于第一晶体管T1B的沟道区的宽WB，实现第一子像素00A的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B的第一晶体管T1B的沟道区的宽长比N2。
或者，如图17所示，第一子像素00A包括第一晶体管T1A和发光元件20A，第二子像素00B包括第一晶体管T1B和发光元件20B，第一晶体管T1A的沟道区的宽WA和长LA如图17所示，第一晶体管T1B的沟道区的宽WB和长LB如图17所示，N1＝WA/LA，N2＝WB/LB；还可以设置第一晶体管T1A的沟道区的宽WA等于第一晶体管T1B的沟道区的宽WB，第一晶体管T1A的沟道区的长LA小于第一晶体管T1B的沟道区的长LB，使得第一子像素00A的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B的第一晶体管T1B的沟道区的宽长比N2。如图17所示，设置第一子像素00A中第一晶体管T1A沟道区位置的栅极在第一方向X上的宽度小于第二子像素00B中第一晶体管T1B沟道区位置的栅极在第一方向X上的宽度，则可以使得第一晶体管T1A的沟道区的长LA小于第一晶体管T1B的沟道区的长LB，实现第一子像素00A的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B的第一晶体管T1B的沟道区的宽长比N2。
可以理解的是，本实施例的图16和图17中仅是示例性画出改变第一晶体管T1沟道区宽长比的结构，包括但不局限于此，具体实施时，还可以通过其他手段改变第一晶体管T1沟道区宽长比，具体实施时，可根据实际需求选择设置。
在一些可选实施例中，请结合参考图1、图11、图15、图18和图19，
图18是图15中第一子像素和第二子像素中的第一晶体管的一种对比图，
图19是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图，本实施例中，第一子像素00A中的第一晶体管T1A的沟道区的宽度为W1，第二子像素00B中的第一晶体管T1B的沟道区的宽度为W2；
第一子像素00A中的第一晶体管T1A的沟道区的长度为L1，第二子像素00B中的第一晶体管T1B的沟道区的长度为L2；
W1＝W2，则L1＜L2；或者，
L1＝L2，则W1＞W2。
本实施例解释说明了改变第一晶体管T1沟道区宽长比的一种结构，如图18所示，可以通过将第一子像素00A中的第一晶体管T1A的沟道区的宽度W1和第二子像素00B中的第一晶体管T1的沟道区的宽度W2设置为相等，即W1＝W2，使得第一子像素00A中的第一晶体管T1A的沟道区的长度L1小于第二子像素00B中的第一晶体管T1B的沟道区的长度L2，即L1＜L2；或者，如图19所示，还可以通过将第一子像素00A中的第一晶体管T1A的沟道区的长度L1和第二子像素00B中的第一晶体管T1B的沟道区的长度L2设置为相等，即L1＝L2，使得第一子像素00A中的第一晶体管T1A的沟道区的宽度W1大于第二子像素00B中的第一晶体管T1的沟道区的宽度W2，即W1＞W2，从而实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2，使得显示面板000中不同颜色发光元件20连接的第一晶体管T1的沟道区的宽长比不同，来均衡不同颜色子像素的显示效果，避免低灰阶下不同颜色的发光元件20出现色偏现象，提升显示面板000的显示效果。
在一些可选实施例中，请继续结合参考图1、图11、图15、图18和图19，本实施例中，沿第一方向X，第一子像素00A中，第一晶体管T1A的第一栅极T1G的长度为A1；第二子像素00B中，第一晶体管T1B的第一栅极T1G的长度为A2；
沿第二方向Y，第一子像素00A中，第一晶体管T1A的第一有源部T1P的长度为B1；第二子像素00B中，第一晶体管T1B的第一有源部T1P的长度为B2；
A1＝A2，则B1＞B2；或者，
B1＝B2，则A1＜A2。
本实施例解释说明了如图19所示，可以增加第一晶体管T1的沟道区的宽W的一种结构，可以通过增加第二方向Y上，第一子像素00A中第一晶体管T1A的第一有源部T1P的长度B1，即第一方向X上，第一子像素00A中第一晶体管T1A的第一栅极T1G的长度A1与第二子像素00B中第一晶体管T1B的第一栅极T1G的长度A2相等，使得第二方向Y上，第一子像素00A中第一晶体管T1A的第一有源部T1P的长度B1大于第二子像素00B中第一晶体管T1B的第一有源部T1P的长度B2，从而相当于增加了第一子像素00A中第一晶体管T1A的沟道区的宽W1，从而实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2。
如图18所示，可以减小第一晶体管T1的沟道区的长L的一种结构，可以通过减小第一方向X上，第一子像素00A中第一晶体管T1A的第一栅极T1G的长度A1，即第二方向Y上，第一晶体管T1A的第一有源部T1P的长度B1与第二子像素00B中，第一晶体管T1B的第一有源部T1P的长度B2相等，使得第一方向X上，第一子像素00A中第一晶体管T1A的第一栅极T1G的长度A1小于第二子像素00B中第一晶体管T1B的第一栅极T1G的长度A2，从而相当于减小了第一子像素00A中第一晶体管T1A的沟道区的长L1，从而实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2。
在一些可选实施例中，请结合参考图1、图11、图15和图20、图21，图20是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图，图21是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图，本实施例中，第一栅极T1G包括第一子部T1G1和第二子部T1G2，在垂直于显示面板000出光面的方向上，第一子部T1G1与第一有源部T1P交叠，第二子部T1G2与第一有源部T1P不交叠，即第一晶体管T1的沟道区T1C指的是第一子部T1G1与第一有源部T1P交叠的区域；
沿第一方向X，第一子像素00A中，第一晶体管T1A的第一栅极T1G的第一子部T1G1的长度为C1，第二子部T1G2的长度为C2；第二子像素00B中，第一晶体管T1B的第一栅极T1G的第一子部T1G1的长度为C3，第二子部T1G2的长度为C4；
沿第二方向Y，第一子像素00A中，第一晶体管T1A的第一有源部T1P的长度为D1，第二子像素00B中，第一晶体管T1B的第一有源部T1P的长度为D2；
D1＝D2，C2＝C4，则C1＜C3。
本实施例解释说明了实现不同颜色对应的第一晶体管T1沟道区宽长比不同，可以通过对两个不同颜色的发光元件20对应的第一晶体管的第一栅极做一些不同的形状设计，具体为：
如图20所示，沿第一方向X，第一子像素00A中，第一晶体管T1A的第一栅极T1G的第一子部T1G1的长度为C1，第二子部T1G2的长度为C2，C1＜C2，即第一晶体管T1A的第一栅极T1G包括宽窄不同的两段，与第一有源部T1P交叠的第一子部T1G1沿第一方向X的长度C1较小，而第二子像素00B中，第一晶体管T1B的第一栅极T1G的第一子部T1G1的长度C3与第二子部T1G2的长度C4可以相等，即第一晶体管T1B的第一栅极T1G没有特别的形状设计，仍然为长条结构。此时，可以在沿第二方向Y，第一子像素00A中第一晶体管T1A的第一有源部T1P的长度D1与第二子像素00B中第一晶体管T1B的第一有源部T1P的长度D2相等的情况下即D1＝D2时，沿第一方向X，第一晶体管T1A的第一栅极T1G的第二子部T1G2的长度C2仍然与第一晶体管T1B的第一栅极T1G的第二子部T1G2的长度C4相等的情况下即C2＝C4时，使得沿第一方向X，第一晶体管T1A的第一栅极T1G的第一子部T1G1的长度C1小于第一晶体管T1B的第一栅极T1G的第一子部T1G1的长度C3，相当于通过对第一晶体管T1A的第一栅极T1G做不同的形状设计，减小第一晶体管T1A的沟道区的长度L1，从而可以增加第一子像素00A中的第一晶体管T1A的沟道区的宽长比，实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2。
如图21所示，沿第一方向X，第二子像素00B中，第一晶体管T1B的第一栅极T1G的第一子部T1G1的长度为C3，第二子部T1G2的长度为C4，C3＞C4，即第一晶体管T1B的第一栅极T1G包括宽窄不同的两段，与第一有源部T1P交叠的第一子部T1G1沿第一方向X的长度C3较大，而第一子像素00A中，第一晶体管T1A的第一栅极T1G的第一子部T1G1的长度C1与第二子部T1G2的长度C2可以相等，即第一晶体管T1A的第一栅极T1G没有特别的形状设计，仍然为长条结构。此时，可以在沿第二方向Y，第一子像素00A中第一晶体管T1A的第一有源部T1P的长度D1与第二子像素00B中第一晶体管T1B的第一有源部T1P的长度D2相等的情况下即D1＝D2时，沿第一方向X，第一晶体管T1A的第一栅极T1G的第二子部T1G2的长度C2仍然与第一晶体管T1B的第一栅极T1G的第二子部T1G2的长度C4相等的情况下即C2＝C4时，使得沿第一方向X，第一晶体管T1A的第一栅极T1G的第一子部T1G1的长度C1小于第一晶体管T1B的第一栅极T1G的第一子部T1G1的长度C3，相当于通过对第一晶体管T1B的第一栅极T1G做不同的形状设计，增大第一晶体管T1B的沟道区的长度L2，从而可以减小第二子像素00B中的第一晶体管T1B的沟道区的宽长比，实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2。
在一些可选实施例中，请结合参考图1、图11、图15和图22、图23，图22是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图，图23是图15中第一子像素和第二子像素中的第一晶体管的另一种对比图，本实施例中，第一晶体管T1的第一有源部T1P包括第三子部T1P1和第四子部T1P2，在垂直于显示面板000出光面的方向上，第三子部T1P1与第一栅极T1G交叠，第四子部T1P2与第一栅极T1G不交叠；即第一晶体管T1的沟道区T1C指的是第三子部T1P1与第一栅极T1G交叠的区域；
沿第二方向Y，第一子像素00A中，第一晶体管T1A的第一有源部T1P的第三子部T1P的长度为E1，第四子部T1P2的长度为E2；第二子像素00B中，第一晶体管T1B的第一有源部T1P的第三子部T1P1的长度为E3，第四子部T1P2的长度为E4；
沿第一方向X，第一子像素00A中，第一晶体管T1A的第一栅极T1G的长度为F1，第二子像素00B中，第一晶体管T1B的第一栅极T1G的长度为F2；
F1＝F2，E2＝E4，则E1＞E3。
本实施例解释说明了实现不同颜色对应的第一晶体管T1沟道区宽长比不同，可以通过对两个不同颜色的发光元件20对应的第一晶体管的第一有源部做一些不同的形状设计，具体为：
如图22所示，沿第二方向Y，第一子像素00A中，第一晶体管T1A的第一有源部T1P的第三子部T1P1的长度为E1，第四子部T1P2的长度为E2，E1＞E2，即第一晶体管T1A的第一有源部T1P包括宽窄不同的两段，与第一栅极T1G交叠的第三子部T1P1沿第二方向Y的长度E1较大，而第二子像素00B中，第一晶体管T1B的第一有源部T1P的第三子部T1P的长度E3与第四子部T1P2的长度E4可以相等，即第一晶体管T1B的第一有源部T1P没有特别的形状设计，仍然为长条结构。此时，可以在沿第一方向X，第一子像素00A中第一晶体管T1A的第一栅极T1G的长度F1与第二子像素00B中第一晶体管T1B的第一栅极T1G的长度F2相等的情况下即F1＝F2时，沿第二方向Y，第一晶体管T1A的第一有源部T1P的第四子部T1P2的长度E2仍然与第一晶体管T1B的第一有源部T1P的第四子部T1P2的长度E4相等的情况下即E2＝E4时，使得沿第二方向X，第一晶体管T1A的第一有源部T1P的第三子部T1P1的长度E1大于第一晶体管T1B的第一有源部T1P的第三子部T1P1的长度E3，相当于通过对第一晶体管T1A的第一有源部T1P做不同的形状设计，增大第一晶体管T1A的沟道区的宽度W1，从而可以增加第一子像素00A中的第一晶体管T1A的沟道区的宽长比，实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2。
如图23所示，沿第二方向Y，第二子像素00B中，第一晶体管T1B的第一有源部T1P的第三子部T1P1的长度为E3，第四子部T1P2的长度为E4，E3＜E4，即第一晶体管T1B的第一有源部T1P包括宽窄不同的两段，与第一栅极T1G交叠的第三子部T1P1沿第二方向Y的长度E3较小，而第一子像素00A中，第一晶体管T1A的第一有源部T1P的第三子部T1P1的长度E1与第四子部T1P2的长度E2可以相等，即第一晶体管T1A的第一有源部T1P没有特别的形状设计，仍然为长条结构。
此时，可以在沿第一方向X，第一子像素00A中第一晶体管T1A的第一栅极T1G的长度F1与第二子像素00B中第一晶体管T1B的第一栅极T1G的长度F2相等的情况下即F1＝F2时，沿第二方向Y，第一晶体管T1A的第一有源部T1P的第四子部T1P2的长度E2仍然与第一晶体管T1B的第一有源部T1P的第四子部T1P2的长度E4相等的情况下即E2＝E4时，使得沿第二方向X，第一晶体管T1A的第一有源部T1P的第三子部T1P1的长度E1大于第一晶体管T1B的第一有源部T1P的第三子部T1P1的长度E3，相当于通过对第一晶体管T1B的第一有源部T1P做不同的形状设计，减小第一晶体管T1B的沟道区的宽度W2，从而可以减小第二子像素00B中的第一晶体管T1B的沟道区的宽长比，实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2。
需要说明的是，本实施例中仅以第一晶体管T1的沟道区的形状为矩形为例进行示例，以清楚解释沟道区的宽度和长度，具体实施时，沟道区的形状不局限于此，沟道区的形状还可以包括其他，可参考相关技术中的其他形状进行理解，本实施例不作限定。
可以理解的是，本实施例的图18-图23仅是示例性画出几种使得显示面板000中不同颜色发光元件20连接的第一晶体管T1的沟道区的宽长比不同的实施方式，具体实施时，包括但不局限于此结构，还可以为其他能够改变晶体管沟道区宽长比的结构，本实施例在此不作赘述。
在一些可选实施例中，请继续结合参考图1-图4、图15，本实施例中，第一晶体管T1的沟道区T1C的长度L≤3.5μm，第一晶体管T1的沟道区T1C的宽度W≤3μm。可选的，第一晶体管T1的沟道区T1C的宽度W＝2um。本实施例解释说明了为了考虑显示面板000的整个布局空间，避免显示面板中的晶体管占用过多空间影响透过率，一般设置像素电路10中，第一晶体管T1的沟道区T1C的长度L≤3.5μm，第一晶体管T1的沟道区T1C的宽度W≤3μm。例如第一晶体管T1的沟道区T1C的宽度W＝2um，则第一子像素00A中的第一晶体管T1A的沟道区T1C的长度L可以为2.7μm，第二子像素00B中的第一晶体管T1B的沟道区T1C的长度L可以为3μm，从而实现第一子像素00A中的第一晶体管T1A的沟道区的宽长比N1大于第二子像素00B中的第一晶体管T1B的沟道区的宽长比N2的同时，还有利于保证显示面板的透过率，提升显示效果。
在一些可选实施例中，请结合参考图1、图4、图11、图15、图24、图25，图24是图11中的电路结构制作在显示面板上时的另一种电路版图，图25是图11中的电路结构制作在显示面板上时的另一种电路版图，本实施例中，第一子像素00A中包括第一过孔R1A和至少一个第二过孔R2A，在平行于显示面板000出光面的方向上，第一过孔R1A到第一晶体管T1A的沟道区的距离K1小于第二过孔R2A到第一晶体管T1A的沟道区的距离K3；
第二子像素00B中包括第三过孔R1B和至少一个第四过孔R2B，在平行于显示面板000出光面的方向上，第三过孔R1B到第一晶体管T1B的沟道区的距离K2小于第四过孔R2B到第一晶体管T1B的沟道区的距离K4；
K1＜K2。
本实施例解释说明了采用显示面板000中的不同导电膜层制作像素电路结构时，往往需要将位于相互绝缘且不同导电膜层的结构电连接，以实现信号的传输，如结合图11和图15所示，第一晶体管T1的第一源极T1S与第一参考电压信号端RV1连接，第一源极T1S位于第二金属层M2，第一参考电压信号端RV1所在的第一参考电压信号线位于第三金属层MC，两者为了实现电连接，需要设置贯穿第二金属层M2和第三金属层MC之间绝缘层的过孔R。可以理解的是，一个子像素00的像素电路10中需要包括多个过孔R。
由于在制程过程中，过孔的制作过程中，氢离子(栅极绝缘层与有源部之间的界面处存在的氢离子)很可能经由过孔蒸发，因此通过调整不同子像素00中过孔到第一晶体管T1的沟道区的距离可以调整第一晶体管的特性，氢离子蒸发的越多，第一晶体管T1导通或截止性能越差，氢离子蒸发的越少，第一晶体管T1导通或截止性能越好。
本实施例设置第一子像素00A中包括第一过孔R1A和至少一个第二过孔R2A，在平行于显示面板000出光面的方向上，第一过孔R1A到第一晶体管T1A的沟道区的距离K1小于第二过孔R2A到第一晶体管T1A的沟道区的距离K3，即可以理解为第一过孔R1A是距离第一晶体管T1A的沟道区最近的一个过孔，而第二过孔R2A可以为一个，也可以为两个或多个，第一过孔R1A与第一子像素00A中的其他任一个第二过孔R2A相比，第一过孔R1A到第一晶体管T1A的沟道区的距离最近；同理第二子像素00B中包括第三过孔R1B和至少一个第四过孔R2B，在平行于显示面板000出光面的方向上，第三过孔R1B到第一晶体管T1B的沟道区的距离K2小于第四过孔R2B到第一晶体管T1B的沟道区的距离K4，即可以理解为第三过孔R1B是距离第一晶体管T1B的沟道区最近的一个过孔，而第四过孔R2B可以为一个，也可以为两个或多个，第三过孔R1B与第二子像素00B中的其他任一个第四过孔R2B相比，第三过孔R1B到第一晶体管T1B的沟道区的距离最近。可选的，如图15和图24所示，第一过孔R1A可以理解为第一子像素00A中的第二金属层M2的第一晶体管T1A的第一源极与第三金属层MC的第一参考电压信号线连接的过孔，第三过孔R1B可以理解为第二子像素00B中的第二金属层M2的第一晶体管T1B的第一源极与第三金属层MC的第一参考电压信号线连接的过孔，即不同子像素中距离第一晶体管T1的沟道区最近的过孔可以为实现相同功能的过孔，或者在一些其他实施例中，不同子像素中距离第一晶体管T1的沟道区最近的过孔也可以不同类型的过孔，仅需满足第一过孔R1A是距离第一晶体管T1A的沟道区最近的一个过孔、第三过孔R1B是距离第一晶体管T1B的沟道区最近的一个过孔即可。可以理解的是，本实施例中的沟道区到过孔的距离可以为在平行于显示面板000出光面的方向上，沟道区最靠近该过孔的边缘位置到过孔最靠近该沟道区的边缘位置之间的距离，或者当沟道区和过孔均为几何图像是，还可以理解为在平行于显示面板000出光面的方向上，沟道区的几何中心到过孔的几何中心之间的距离(如图24所示)。
需要说明的是，本实施例仅是示例性画出电路版图中与第一晶体管T1A距离最近的第一过孔R1A和与第一晶体管T1B距离最近的第三过孔R1B，具体实施时，如图15和图24、图25所示，第一子像素00A和第二子像素00B设计的版图范围内还可能包括上一行的子像素中的第一晶体管，此时，该晶体管也可以设计过孔与其沟道区距离的不同，使得上一行第一子像素的性能改变，其原理与本实施例设置的原理类似，本实施例在此不作赘述。
本实施例设置在平行于显示面板000出光面的方向上，第一子像素00A中第一过孔R1A到第一晶体管T1A的沟道区的距离K1小于第二子像素00B中第三过孔R1B到第一晶体管T1B的沟道区的距离K2，可以使得第一晶体管T1A的沟道区的较近距离范围内就有过孔，从而加快了第一子像素00A中第一晶体管T1A的氢离子的蒸发，使得第一子像素00A中第一晶体管T1A的氢离子蒸发量提高，有利于降低第一子像素00A中第一晶体管T1A的导通或截止性能，从而可以使得第一子像素00A中的发光元件20A在低灰阶下的亮度波动减小，尽量达到与第二子像素00B中的发光元件20B相同的亮度波动程度，最终不同颜色的发光元件20在环境变化下的亮度波动尽可能达到平衡，使得在低灰阶下不同颜色的发光元件20发光正常，避免色偏现象，进而低灰阶的白画面显示正常，有利于提升显示面板000低灰阶下的显示效果。
可选的，本实施例中的图24仅是举例说明可以通过改变子像素00中距离第一晶体管T1的沟道区最近的过孔的位置来调整晶体管的特性，具体实施时，调整晶体管本身特性的方式包括但不局限于此，还可以通过增加围绕第一子像素00A中第一晶体管T1A的过孔的数量(未附图示意)，还可以通过增大第一过孔R1A的孔径Q1，即使得第一过孔R1A的孔径Q1大于第三过孔R1B的孔径Q2，使得第一过孔R1A的边缘向靠近第一晶体管T1A的沟道区的方向靠拢，实现减小第一过孔R1A到第一晶体管T1A的沟道区的距离K1(如图25所示)，还可以通过在第一子像素00A中第一晶体管T1A的周围增设虚拟过孔的方式提高氢离子的蒸发量，或者还可以是其他实施方式，具体实施时，可根据实际需求选择设置，本实施例在此不作赘述。
需要进一步说明的是，本实施例仅是以图15的电路版图举例说明第一晶体管T1周围与其最近的过孔，包括但不局限于此过孔，具体实施时，可根据实际电路版图进行设计，本实施例在此不作赘述。
在一些可选实施例中，请参考图26，图26是本发明实施例提供的显示装置的结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图26实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的显示面板中，第一子像素中的第一晶体管的沟道区的宽长比大于第二子像素中的第一晶体管的沟道区的宽长比，可以使得第一子像素中的第一晶体管的漏电流大于第二子像素中的第一晶体管的漏电流，从而使得第一子像素中的发光元件在低灰阶发光时，相比于第二子像素，有较大的电流从第一子像素中的第一晶体管漏出，使得第一子像素中的发光元件的发光效率降低，有利于增强其亮度稳定性。若原本第一子像素中的发光元件的发光效率大于第二子像素中的发光元件的发光效率，则在通过设置第一子像素中的第一晶体管的沟道区的宽长比大于第二子像素中的第一晶体管的沟道区的宽长比后，可以使得第一子像素中的发光元件的发光效率降低，尽量与第二子像素中的发光元件的发光效率一致或基本一致，即第一子像素中的发光元件在低灰阶下的亮度波动减小，从而使得第一子像素中的发光元件的亮度增幅减小，尽量达到与第二子像素中的发光元件相同的亮度增幅，最终不同颜色的发光元件在环境变化下的亮度波动尽可能达到平衡，使得在低灰阶下不同颜色的发光元件发光正常，避免色偏现象，进而低灰阶的白画面显示正常，有利于提升显示面板低灰阶下的显示效果。并且本发明设置启亮电压小的第一子像素中的第一晶体管的沟道区的宽长比大于启亮电压大的第二子像素中的第一晶体管的沟道区的宽长比，由于晶体管的沟道区的宽长比越大，该晶体管的漏电流也越大，当第二子像素中的发光元件启亮后，载流子迁移至第一子像素中的发光元件中时，可以通过第一子像素中的第一晶体管较强的漏流性能，在第一子像素中的第一晶体管截止的状态下将漏流导出，以避免第一子像素中的发光元件偷亮，从而有利于提高显示效果。本发明通过设置显示面板中，不同颜色发光元件的阳极连接的第一晶体管的沟道区的宽长比不同，来均衡不同颜色子像素的显示效果，避免部分颜色子像素在其他颜色子像素发光时出现偷亮的情况，还可以避免低灰阶下不同颜色的发光元件出现色偏现象，进而可以在不影响面板电路结构和整体性能的情况下，有利于提升显示面板低灰阶下的显示效果。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (24)

1.一种显示面板，其特征在于，包括：多个子像素，所述子像素包括电连接的像素电路和发光元件，所述像素电路包括第一晶体管，所述第一晶体管的第一极与第一参考电压信号端连接，所述第一晶体管的第二极与所述发光元件的阳极电连接；其中，在所述子像素的发光保持阶段，所述第一参考电压信号端接入负电位信号或者接地电位信号；多个所述子像素至少包括第一子像素和第二子像素，所述第一子像素的颜色与所述第二子像素的颜色不同；
所述第一子像素中的所述第一晶体管的沟道区的宽长比为N1，所述第二子像素中的所述第一晶体管的沟道区的宽长比为N2；其中，N1＞N2。
2.根据权利要求1所述的显示面板，其特征在于，在第一灰阶下，所述第一子像素中的所述发光元件的发光效率大于所述第二子像素中的所述发光元件的发光效率；其中，所述第一灰阶的灰阶值为Gray，5≤Gray≤65。
3.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括复位晶体管，所述复位晶体管的第一极与所述发光元件的阳极连接，所述复位晶体管的第二极与复位信号端连接。
4.根据权利要求3所述的显示面板，其特征在于，所述像素电路还包括驱动晶体管，所述第一晶体管的第二极与所述驱动晶体管的漏极连接，所述驱动晶体管的漏极与所述发光元件的阳极电连接。
5.根据权利要求3所述的显示面板，其特征在于，所述第一晶体管复用为所述复位晶体管，所述第一参考电压信号端复用为所述复位信号端。
6.根据权利要求4所述的显示面板，其特征在于，所述像素电路还包括数据写入模块、发光控制模块；
所述发光控制模块分别与第一电压信号端、所述发光元件的阳极电连接；所述发光元件的阴极与第二电源信号端电连接；
所述驱动晶体管分别与所述发光控制模块、所述数据写入模块电连接。
7.根据权利要求6所述的显示面板，其特征在于，
还包括第二晶体管，所述第二晶体管的第一极与所述第一参考电压信号端连接，所述第二晶体管的第二极与所述驱动晶体管的栅极连接。
8.根据权利要求6所述的显示面板，其特征在于，还包括第三晶体管，所述第三晶体管的第一极与第二参考电压信号端连接，所述第三晶体管的第二极与所述驱动晶体管的栅极连接；
所述第二参考电压信号端接入的电位与所述第一参考电压信号端接入的电位不同。
9.根据权利要求8所述的显示面板，其特征在于，所述第二参考电压信号端接入的电位大于所述第一参考电压信号端接入的电位。
10.根据权利要求6所述的显示面板，其特征在于，
所述数据写入模块包括第一数据写入晶体管和第二数据写入晶体管，所述第一数据写入晶体管的第一极与数据电压信号端连接，所述第一数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述第二数据写入晶体管的第一极与所述驱动晶体管的栅极连接，所述第二数据写入晶体管的第二极与所述驱动晶体管的第二极连接；
所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，所述第一发光控制晶体管的第一极与所述第一电压信号端连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接；所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光元件的阳极连接；
还包括存储电容，所述存储电容的一端与所述第一电压信号端连接，所述存储电容的另一端与所述驱动晶体管的栅极连接。
11.根据权利要求10所述的显示面板，其特征在于，所述第一晶体管的第二极与所述驱动晶体管的第二极连接，所述第一晶体管的第二极与所述第二发光控制晶体管的第一极连接。
12.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管为P型晶体管，所述第一晶体管包括第一有源部，所述第一有源部包括硅半导体。
13.根据权利要求12所述的显示面板，其特征在于，
所述第一晶体管还包括第一栅极、第一源极、第一漏极；
沿第一方向，所述第一晶体管的沟道区的长度为L，沿第二方向，所述第一晶体管的沟道区的宽度为W，所述第一晶体管的沟道区的宽长比为W/L；
其中，在平行于所述显示面板出光面的方向上，所述第一源极指向所述第一漏极的方向为第一方向，所述第二方向与所述第一方向相交。
14.根据权利要求13所述的显示面板，其特征在于，
所述第一子像素中的所述第一晶体管的沟道区的宽度为W1，所述第二子像素中的所述第一晶体管的沟道区的宽度为W2；
所述第一子像素中的所述第一晶体管的沟道区的长度为L1，所述第二子像素中的所述第一晶体管的沟道区的长度为L2；
W1＝W2，则L1＜L2；或者，
L1＝L2，则W1＞W2。
15.根据权利要求13所述的显示面板，其特征在于，
沿所述第一方向，所述第一子像素中，所述第一晶体管的所述第一栅极的长度为A1；所述第二子像素中，所述第一晶体管的所述第一栅极的长度为A2；
沿所述第二方向，所述第一子像素中，所述第一晶体管的所述第一有源部的长度为B1；所述第二子像素中，所述第一晶体管的所述第一有源部的长度为B2；
A1＝A2，则B1＞B2；或者，
B1＝B2，则A1＜A2。
16.根据权利要求13所述的显示面板，其特征在于，所述第一栅极包括第一子部和第二子部，在垂直于所述显示面板出光面的方向上，所述第一子部与所述第一有源部交叠，所述第二子部与所述第一有源部不交叠；
沿所述第一方向，所述第一子像素中，所述第一晶体管的所述第一栅极的所述第一子部的长度为C1，所述第二子部的长度为C2；所述第二子像素中，所述第一晶体管的所述第一栅极的所述第一子部的长度为C3，所述第二子部的长度为C4；
沿所述第二方向，所述第一子像素中，所述第一晶体管的所述第一有源部的长度为D1，所述第二子像素中，所述第一晶体管的所述第一有源部的长度为D2；
D1＝D2，C2＝C4，则C1＜C3。
17.根据权利要求13所述的显示面板，其特征在于，所述第一有源部包括第三子部和第四子部，在垂直于所述显示面板出光面的方向上，所述第三子部与所述第一栅极交叠，所述第四子部与所述第一栅极不交叠；
沿所述第二方向，所述第一子像素中，所述第一晶体管的所述第一有源部的所述第三子部的长度为E1，所述第四子部的长度为E2；所述第二子像素中，所述第一晶体管的所述第一有源部的所述第三子部的长度为E3，所述第四子部的长度为E4；
沿所述第一方向，所述第一子像素中，所述第一晶体管的所述第一栅极的长度为F1，所述第二子像素中，所述第一晶体管的所述第一栅极的长度为F2；
F1＝F2，E2＝E4，则E1＞E3。
18.根据权利要求13所述的显示面板，其特征在于，所述第一晶体管的沟道区的长度L≤3.5μm，所述第一晶体管的沟道区的宽度W≤3μm。
19.根据权利要求1所述的显示面板，其特征在于，
所述第一子像素中包括第一过孔和至少一个第二过孔，在平行于所述显示面板出光面的方向上，所述第一过孔到所述第一晶体管的沟道区的距离小于所述第二过孔到所述第一晶体管的沟道区的距离；其中，所述第一过孔到所述第一子像素中的所述第一晶体管的沟道区的距离为K1；
所述第二子像素中包括第三过孔和至少一个第四过孔，在平行于所述显示面板出光面的方向上，所述第三过孔到所述第一晶体管的沟道区的距离小于所述第四过孔到所述第一晶体管的沟道区的距离；其中，所述第三过孔到所述第二子像素中的所述第一晶体管的沟道区的距离为K2；
K1＜K2。
20.根据权利要求1所述的显示面板，其特征在于，所述第一子像素中的所述发光元件为红色发光元件或绿色发光元件中的任一种，所述第二子像素中的所述发光元件为蓝色发光元件。
21.根据权利要求1所述的显示面板，其特征在于，所述第一子像素中的所述发光元件为红色发光元件，所述第二子像素中的所述发光元件为绿色发光元件。
22.根据权利要求1所述的显示面板，其特征在于，所述发光元件包括有机发光二极管。
23.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管的沟道区的形状为矩形。
24.一种显示装置，其特征在于，包括权利要求1-23任一项所述的显示面板。
CN202111667359.0A 2021-12-31 2021-12-31 显示面板和显示装置 Pending CN114300531A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111667359.0A CN114300531A (zh) 2021-12-31 2021-12-31 显示面板和显示装置
US17/687,594 US11948505B2 (en) 2021-12-31 2022-03-04 Display panel and display device with controllable width-to-length ratio of channel region in different subpixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111667359.0A CN114300531A (zh) 2021-12-31 2021-12-31 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN114300531A true CN114300531A (zh) 2022-04-08

Family

ID=80973744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111667359.0A Pending CN114300531A (zh) 2021-12-31 2021-12-31 显示面板和显示装置

Country Status (2)

Country Link
US (1) US11948505B2 (zh)
CN (1) CN114300531A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743507A (zh) * 2022-04-28 2022-07-12 云谷（固安）科技有限公司 显示面板及其驱动方法、显示装置
CN114783370A (zh) * 2022-05-05 2022-07-22 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN115762413A (zh) * 2022-08-19 2023-03-07 武汉天马微电子有限公司 显示面板及显示装置
WO2024007313A1 (zh) * 2022-07-08 2024-01-11 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309100B (zh) * 2018-09-29 2020-12-29 京东方科技集团股份有限公司 薄膜晶体管、栅极驱动电路和显示面板
DE102021122723A1 (de) * 2020-09-03 2022-03-03 Lg Display Co., Ltd. Anzeigevorrichtung
KR20220050591A (ko) * 2020-10-16 2022-04-25 엘지디스플레이 주식회사 표시장치, 구동회로 및 구동방법
US11798474B2 (en) * 2020-10-27 2023-10-24 Boe Technology Group Co., Ltd. Display panel, driving method thereof and display device
CN112542126B (zh) 2020-12-15 2022-08-05 合肥维信诺科技有限公司 显示面板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743507A (zh) * 2022-04-28 2022-07-12 云谷（固安）科技有限公司 显示面板及其驱动方法、显示装置
CN114743507B (zh) * 2022-04-28 2024-02-09 云谷（固安）科技有限公司 显示面板及其驱动方法、显示装置
CN114783370A (zh) * 2022-05-05 2022-07-22 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN114783370B (zh) * 2022-05-05 2023-10-20 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
WO2024007313A1 (zh) * 2022-07-08 2024-01-11 京东方科技集团股份有限公司 显示面板及显示装置
CN115762413A (zh) * 2022-08-19 2023-03-07 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US11948505B2 (en) 2024-04-02
US20230215350A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US11569311B2 (en) Array substrate with sub-pixels including power-supplying wire portions having openings therebetween and manufacturing method thereof, and display panel
CN114300531A (zh) 显示面板和显示装置
CN113196160A (zh) 阵列基板及其制作方法、显示装置以及显示基板
WO2022242287A1 (zh) 像素驱动电路、显示面板及其控制方法和显示设备
US11961471B2 (en) Display substrate and display device
KR20170052776A (ko) 유기 발광 표시 패널
WO2023071560A1 (zh) 显示模组和显示设备
US11568821B2 (en) Array substrate and method for manufacturing same and method for controlling same, and display apparatus
US10984711B2 (en) Pixel driving circuit, display panel and driving method
CN113506539B (zh) 显示模组和显示设备
US11088235B2 (en) Display panel and display device for improving display effect
CN114679914B (zh) 显示基板及其制作方法、显示装置
US11790847B2 (en) Display substrate and display device
CN113470556A (zh) 显示装置
CN111463362B (zh) 一种显示面板及其制备方法、驱动方法、显示装置
CN116403531A (zh) 显示面板和显示装置
US20220359577A1 (en) Light emitting display device
US8519618B2 (en) Display
CN113674692B (zh) 电压降补偿方法、装置及电子设备
CN111583793B (zh) 柔性显示屏
CN109873012A (zh) 一种有机发光二极管显示面板及显示装置
US11404514B2 (en) Display device including irregularly-shaped gate disposed below driving thin-film transistor
CN115226412A (zh) 显示面板及显示装置
CN113299232A (zh) 一种显示面板及其驱动方法、显示装置
WO2023230919A1 (zh) 显示基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination