JP2003167533A

JP2003167533A - 表示装置

Info

Publication number: JP2003167533A
Application number: JP2001370247A
Authority: JP
Inventors: Hiroshi Nakayama; 弘中山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-12-04
Filing date: 2001-12-04
Publication date: 2003-06-13

Abstract

(57)【要約】【課題】保持キャパシタの静電容量とキックキャパシタ
の静電容量との比にバラツキを生じ難い表示装置を提供
すること。【解決手段】本発明の表示装置１は、基板２上に配置さ
れる複数の走査線４と前記走査線４に略直交して配置さ
れる複数の信号線５と、これら走査線４および信号線５
の交点付近に配置される画素スイッチ１４と、前記信号
線５から前記画素スイッチ１４を介して供給される映像
信号を所定期間保持する第１および第２キャパシタ１
３，１５と、前記映像信号に基づいて表示動作を行う表
示素子１１とを備え、前記第１および第２キャパシタ１
３，１５は同一平面上に同一層構造で構成されることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に関する。

【０００２】

【従来の技術】有機エレクトロルミネッセンス（以下、
有機ＥＬという）表示装置は、軽量、薄型、高輝度とい
う特徴を有している。そのため、近年、有機ＥＬ表示装
置は、携帯電話のような携帯用情報機器のモニタディス
プレイなどとして注目されている。

【０００３】有機ＥＬ表示装置は、典型的には、マトリ
クス状に配列された複数の表示画素で画像を表示するよ
うに構成されている。このような有機ＥＬ表示装置で
は、複数本の走査線及び複数本の信号線がそれぞれ表示
画素の行と列とに沿って配置されている。各表示画素
は、有機ＥＬ素子、一対の電源線間でこの有機ＥＬ素子
に直列接続された駆動トランジスタ、この駆動トランジ
スタのゲート電圧を保持する保持キャパシタ、及び駆動
トランジスタのゲート電圧を制御する画素スイッチで主
に構成されている。

【０００４】上記の有機ＥＬ表示装置では、各表示画素
は、キックキャパシタ、リセットスイッチ、及び出力ス
イッチをさらに含み、閾値キャンセル回路を構成するこ
とができる。このような閾値キャンセル回路を含んだ有
機ＥＬ表示装置によると、駆動トランジスタの閾値電圧
のバラツキに基づく駆動電流のバラツキを防止すること
ができる。

【０００５】しかしながら、このような有機ＥＬ表示装
置では、表示画素間で保持キャパシタの静電容量とキッ
クキャパシタの静電容量との比にバラツキを生じた場
合、それら表示画素間で駆動電流にバラツキを生ずるこ
ととなる。また、表示装置間で保持キャパシタの静電容
量とキックキャパシタの静電容量との比にバラツキを生
じた場合、それら表示装置間で駆動電流にバラツキを生
ずることとなる。したがって、保持キャパシタの静電容
量とキックキャパシタの静電容量との比のバラツキは可
能な限り抑制することが望まれる。ところが、従来の有
機ＥＬ表示装置では、そのようなバラツキを抑制するこ
とは困難であった。

【０００６】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑みて為されたものであり、保持キャパシタの静電容
量とキックキャパシタの静電容量との比にバラツキを生
じ難い表示装置を提供することを目的とする。

【０００７】また本発明は、表示素子へ供給する映像信
号の変動を低減することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、基板上に配置される複数の走査線と前記
走査線に略直交して配置される複数の信号線と、これら
走査線および信号線の交点付近に配置される画素スイッ
チと、前記信号線から前記画素スイッチを介して供給さ
れる映像信号を所定期間保持する第１および第２キャパ
シタと、前記映像信号に基づいて表示動作を行う表示素
子とを備え、前記第１および第２キャパシタは同一平面
上に同一層構造で構成されることを特徴とする表示装置
を提供する。

【０００９】また、本発明は、基板上に配置される複数
の走査線と前記走査線に略直交して配置される複数の信
号線と、前記走査線に接続するゲート電極および前記信
号線に接続するソース電極とを備えた第１トランジスタ
と、一対の電極間に誘電体膜を備え、一方の電極が前記
第１トランジスタのドレイン電極と接続する第１キャパ
シタと、前記第１キャパシタの他方の電極に接続するゲ
ート電極および第１電源線に接続するソース電極を有す
る第２トランジスタと、一対の電極間に誘電体膜を備
え、一方の電極が前記第２トランジスタのゲート電極と
接続し、他方の電極が前記第２トランジスタの前記ソー
ス電極に接続する第２キャパシタと、ゲート電極が第１
制御線と接続し、ソース電極が前記第２トランジスタの
ドレイン電極に接続し、ドレイン電極が前記第２トラン
ジスタのゲート電極に接続する第３トランジスタと、ゲ
ート電極が第２制御線と接続し、ソース電極が前記第２
トランジスタのドレイン電極と接続する第４トランジス
タと、一対の電極間に光変調層を備え、一方の電極が前
記第４トランジスタのドレイン電極と接続する表示素子
を備え、前記第１キャパシタを構成する誘電体膜と前記
第２キャパシタを構成する誘電体膜とは同一であること
を特徴とする表示装置を提供する。

【００１０】本発明において、画素スイッチ、出力スイ
ッチ、及びリセットスイッチとしては、トランジスタや
ダイオードのようなスイッチング素子を用いることがで
きる。

【００１１】本発明において、駆動制御素子と画素スイ
ッチトランジスタと出力スイッチトランジスタとリセッ
トスイッチトランジスタの少なくとも１つは、薄膜トラ
ンジスタであり且つそのゲート絶縁膜が前記保持キャパ
シタの容量を構成する誘電体膜及び前記キックキャパシ
タの容量を構成する誘電体膜と同一であってもよい。

【００１２】本発明において、上記表示素子は、駆動電
圧または駆動電流に応じて光学特性が変化する表示素子
であれば特に制限はない。例えば、上記表示素子として
は、有機エレクトロルミネッセンス表示素子のように駆
動電流に応じて発光輝度が変化する表示素子や、液晶表
示素子のように駆動電圧に応じて透過率または反射率が
変化する表示素子などを挙げることができる。

【００１３】なお、「保持キャパシタ（の容量）を構成
する誘電体膜とキックキャパシタ（の容量）を構成する
誘電体膜とが同一である」ことは、それら誘電体膜が同
時に及び同じ材料で成膜されたことを意味している。こ
のような特徴は、例えば、表示装置の断面構造を調べる
ことにより確認可能である。すなわち、それら誘電体膜
の断面が連続している場合、それら誘電体膜は同一であ
ると判断することができる。また、それら誘電体膜の断
面が不連続であっても、それら誘電体膜が別々に成膜さ
れたことを示す構造的特徴が見られず且つそれら誘電体
膜の組成及び膜厚がほぼ等しい場合には、それら誘電体
膜は同一であると判断することができる。

【００１４】同様に、「ゲート絶縁膜が保持キャパシタ
（の容量）を構成する誘電体膜及びキックキャパシタ
（の容量）を構成する誘電体膜と同一である」ことは、
それら誘電体膜及びゲート絶縁膜が同時に及び同じ材料
で成膜されたことを意味している。このような特徴も、
例えば、表示装置の断面構造を調べることにより確認可
能である。すなわち、それら誘電体膜及びゲート絶縁膜
の断面が連続している場合、それらは同一であると判断
することができる。また、それら誘電体膜及びゲート絶
縁膜の断面が不連続であっても、それらが別々に成膜さ
れたことを示す構造的特徴が見られず且つそれらの組成
及び膜厚がほぼ等しい場合には、それら誘電体膜及びゲ
ート絶縁膜は同一であると判断することができる。

【００１５】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。なお、各図に
おいて、同様または類似の構成要素には同一の参照符号
を付し、重複する説明は省略する。

【００１６】図１は、本発明の実施形態に係る表示装置
を概略的に示す回路図である。本実施形態では、表示素
子が有機ＥＬ表示素子である場合を例に説明する。

【００１７】図１に示す表示装置１は、有機ＥＬ表示装
置であって、ガラス基板のような基板２と、基板２上に
マトリクス状に配列された複数の表示画素３と、それら
表示画素３の行と列とに沿ってそれぞれ延在した複数本
の走査線４及び複数本の信号線５と、これら走査線４及
び信号線５をそれぞれ駆動する走査線ドライバ８及び信
号線ドライバ９とを備えている。各表示画素３は、表示
素子１１と、駆動制御素子１２と、保持キャパシタ１３
と、画素スイッチ１４と、キックキャパシタ１５と、出
力スイッチ１６と、リセットスイッチ１７とを含んでい
る。なお、ここでは、駆動制御素子１２、画素スイッチ
１４、出力スイッチ１６、及びリセットスイッチ１７の
それぞれにトランジスタを使用することとする。例え
ば、画素スイッチ１４をＮ型トランジスタ、駆動制御素
子１２、出力スイッチ１６、及びリセットスイッチ１７
をＰ型トランジスタで構成する。

【００１８】表示素子１１と出力スイッチトランジスタ
１６と駆動制御素子１２とは、一対の電源線ＤＶＤＤ，
ＤＶＳＳ間で電源線ＤＶＳＳ側から電源線ＤＶＤＤ側に
向けて順に直列に接続されている。画素スイッチトラン
ジスタ１４とキックキャパシタ１５とは信号線５と駆動
制御素子１２のゲート電極との間で信号線５側から駆動
制御素子１２側に向けて順に直列に接続されており、画
素スイッチトランジスタ１４のゲート電極は走査線４に
接続されている。保持キャパシタ１３は電源線ＤＶＤＤ
と駆動制御素子１２のゲート電極との間に接続され、リ
セットスイッチトランジスタ１７は出力スイッチトラン
ジスタ１６の駆動制御素子１２側で出力スイッチトラン
ジスタ１６と駆動制御素子１２のゲート電極との間に接
続されている。また、出力スイッチトランジスタ１６及
びリセットスイッチトランジスタ１７のゲート電極は制
御線６，７にそれぞれ接続されている。

【００１９】この表示装置１では、電源線ＤＶＤＤの電
位は例えば＋１０Ｖに設定し、電源線ＤＶＳＳの電位は
例えば０Ｖに設定する。画素スイッチトランジスタ１４
は、走査線４から供給される走査信号によって駆動され
たときに信号線５から供給される映像信号電圧を駆動制
御素子１２のゲート電極に印加する。駆動制御素子１２
は、この映像信号電圧に応じた駆動電流を有機ＥＬ表示
素子１１に供給する。有機ＥＬ表示素子１１は、例え
ば、赤色、緑色、または青色の蛍光性有機化合物を含ん
だ薄膜である発光層をカソード電極とアノード電極との
間に挟持した構造を有している。このような有機ＥＬ表
示素子１１では、その発光層に電子及び正孔を注入して
それらの再結合を生じさせることにより励起子を生成
し、この励起子の失活時に生じる光放出によって発光す
る。

【００２０】信号線ドライバ９は、各水平走査期間に映
像信号電圧を複数本の信号線５に並列的に供給する。走
査線ドライバ８は、各垂直走査期間に複数本の走査線４
に走査信号を順次供給する。各行の画素スイッチトラン
ジスタ１４は、これら走査線４のうちの対応した１本か
ら共通に供給される走査信号により１水平走査期間だけ
導通し、走査信号が再び１垂直走査期間後に供給される
まで非導通となる。１行分の駆動制御素子１２は、これ
ら画素スイッチトランジスタ１４が導通することによっ
て複数本の信号線５から供給される映像信号電圧に対応
した駆動電流を有機ＥＬ表示素子１１にそれぞれ供給す
る。

【００２１】また、信号線ドライバ９は、映像信号電圧
を出力するのに先立って、一時的に所定のリセット電圧
を出力するように構成されている。この表示装置１で
は、画素スイッチトランジスタ１４を介してリセット電
圧を供給する際、制御線６，７からの制御信号により、
リセットスイッチトランジスタ１７は導通状態とし、出
力スイッチトランジスタ１６は非導通状態とする。この
とき、駆動制御素子１２のゲート電極の電位は、経路Ｐ
ａｔｈ１を経由して流れる電流により、駆動制御素子１
２の閾値電圧Ｖ_thに等しくなるまで上昇する。

【００２２】続いて、画素スイッチトランジスタ１４を
介して映像信号電圧を供給するとともに、制御線６，７
からの制御信号により、リセットスイッチトランジスタ
１７を非導通状態とし、出力スイッチトランジスタ１６
を導通状態とする。これにより、駆動制御素子１２のゲ
ート電極の電位は閾値電圧Ｖ_thに映像信号電圧を加えた
レベルとなり、駆動電流が経路Ｐａｔｈ２を経由して流
れる。

【００２３】このような方法で表示を行った場合、駆動
電流はリセット電圧と映像信号電圧との差によって決定
されることとなる。したがって、駆動制御素子１２間で
それらの閾値電圧にバラツキがあったとしても、それら
閾値電圧のバラツキに起因して駆動電流のバラツキが生
ずるのを防止することができる。

【００２４】さて、本実施形態に係る有機ＥＬ表示装置
１では、保持キャパシタ１３の容量を構成する誘電体膜
とキックキャパシタ１５の容量を構成する誘電体膜とは
同一である。このような構成にすると、保持キャパシタ
１３の静電容量とキックキャパシタ１５の静電容量との
比にバラツキが生じるのを抑制することができる。これ
については、図２を参照しながら説明する。

【００２５】図２は、本発明の実施形態に係る有機ＥＬ
表示装置の一部を概略的に示す断面図である。図２に示
す構造では、基板２上に形成された絶縁膜２１上に、保
持キャパシタ１３の一方の電極１３ａと、キックキャパ
シタ１５の一方の電極１５ａと、薄膜トランジスタ２０
のソース・ドレイン領域及びチャネル領域を構成するｐ
ｏｌｙ−Ｓｉ膜２０ａとが並置されており、それらは誘
電体膜（或いは、絶縁膜）２２で覆われている。誘電体
膜２２上には、保持キャパシタ１３の他方の電極１３ｂ
と、キックキャパシタ１５の他方の電極１５ｂと、薄膜
トランジスタ２０のゲート電極２０ｂとが並置されてお
り、それらは層間絶縁膜２３で覆われている。層間絶縁
膜２３上には、ソース電極２０ｃ及びドレイン電極２０
ｄが設けられており、それらは絶縁膜２２，２３に設け
られたコンタクトホールを介してｐｏｌｙ−Ｓｉ膜２０
ａのソース・ドレイン領域に接続されている。なお、参
照番号２４はパシベーション膜を示している。また、ト
ランジスタ２０は、図１に示したトランジスタ１２，１
４，１６，１７の少なくとも１つを代表して示してい
る。

【００２６】保持キャパシタ１３の容量を構成する誘電
体膜の膜厚とキックキャパシタ１５の容量を構成する誘
電体膜の膜厚は、それぞれ、表示装置１の全体にわたっ
て均一であることが理想であるが、現実的には、或る程
度のバラツキを生ずる。それら膜厚のバラツキは、保持
キャパシタ１３の静電容量及びキックキャパシタ１５の
静電容量の双方にバラツキを生じさせる。

【００２７】これら静電容量のバラツキは、それら膜厚
の比が表示画素３間でほぼ一定に保たれていれば、駆動
電流に大きな影響を与えることはない。しかしながら、
従来技術では、保持キャパシタ１３の容量とキックキャ
パシタ１５の容量とに互いに異なる誘電体層を使用して
いた。すなわち、保持キャパシタ１３の容量を構成する
誘電体膜がキックキャパシタ１５の容量を構成する誘電
体膜とを別々の工程で成膜していた。

【００２８】通常、別々に成膜した複数の薄膜間で膜厚
分布に相関はない。そのため、従来技術では、上記膜厚
の比にバラツキを生じ、その結果、表示装置１間や表示
画素３間で駆動電流にバラツキを生じていたのである。

【００２９】これに対し、図２にように、保持キャパシ
タ１３の容量とキックキャパシタ１５の容量とに同一の
誘電体膜２２を用いた場合、複数の誘電体膜を成膜する
ことに起因して上記膜厚の比にバラツキを生ずることは
ない。また、保持キャパシタ１３とキックキャパシタ１
５とは近接して配置されるため、各表示画素３内で保持
キャパシタ１３の膜厚とキックキャパシタ１５の膜厚と
が大きく異なることはない。したがって、図２に示すよ
うに、保持キャパシタ１３の容量とキックキャパシタ１
５の容量とに同一の誘電体膜２２を用いることにより、
上記膜厚の比にバラツキが生ずること、すなわち、表示
装置１間や表示画素３間で駆動電流にバラツキが生ずる
のを抑制することが可能となる。

【００３０】なお、本発明者は、保持キャパシタ１３の
容量とキックキャパシタ１５の容量とに同一の誘電体膜
を用いることによって生ずる効果を確認するために、以
下のシミュレーションを行っている。

【００３１】図３は、保持キャパシタの容量を構成する
誘電体膜がキックキャパシタの容量を構成する誘電体膜
とは異なる有機ＥＬ表示装置の一部を概略的に示す断面
図である。

【００３２】図３に示す構造では、図示しない基板上に
形成された絶縁膜２１上に、キックキャパシタ１５の一
方の電極１５ａと、薄膜トランジスタ２０のソース・ド
レイン領域及びチャネル領域を構成するｐｏｌｙ−Ｓｉ
膜２０ａとが並置されており、それらは絶縁膜（或い
は、誘電体膜）２２で覆われている。絶縁膜２２上に
は、キックキャパシタ１５の他方の電極１５ｂと、薄膜
トランジスタ２０のゲート電極２０ｂとが並置されてお
り、それらは層間絶縁膜２３で覆われている。なお、図
３に示す構造において、電極１５ｂは保持キャパシタ１
３の一方の電極を兼ねている。層間絶縁膜２２上には、
保持キャパシタ１３の他方の電極１３ｂとソース電極２
０ｃ及びドレイン電極２０ｄとが並置されており、それ
らはパシベーション膜２４で覆われている。ソース電極
２０ｃ及びドレイン電極２０ｄは絶縁膜２２，２３に設
けられたコンタクトホールを介してｐｏｌｙ−Ｓｉ膜２
０ａのソース・ドレイン領域に接続されている。

【００３３】図３に示す構造を採用した有機ＥＬ表示装
置１では、保持キャパシタ１３の誘電体膜の膜厚及びキ
ックキャパシタ１５の誘電体膜の膜厚がそれぞれ±１０
％の範囲内で変化した場合、駆動電流はセンター条件に
対して±３０％程度の範囲内でバラツキを生ずることと
なる。一方、図２示す構造を採用した有機ＥＬ表示装置
１では、保持キャパシタ１３の誘電体膜の膜厚及びキッ
クキャパシタ１５の誘電体膜の膜厚がそれぞれ±１０％
の範囲内で変化した場合、駆動電流のセンター条件に対
するバラツキは±１０％程度の範囲内に収まる。このよ
うに、保持キャパシタ１３の容量とキックキャパシタ１
５の容量とに同一の誘電体膜を用いることにより、駆動
電流のバラツキを極めて効果的に抑制することが可能と
なる。

【００３４】本実施形態において、誘電体膜２２は、図
２に示すように、保持キャパシタ１３の容量及びキック
キャパシタ１５の容量に加え、表示画素３の一部を構成
する薄膜トランジスタ２０のゲート絶縁膜も兼ねている
ことが好ましい。これについては、図２乃至図５を参照
しながら説明する。

【００３５】図４は、図２に示す構造を採用した有機Ｅ
Ｌ表示装置の一部を概略的に示す平面図である。また、
図５は、図３に示す構造を採用した有機ＥＬ表示装置の
一部を概略的に示す平面図である。

【００３６】一般に、層間絶縁膜２３は、走査線４と信
号線５とのクロスショートを低減することなどを目的と
して、ゲート絶縁膜２２に比べて遥かに厚く形成する。
例えば、ゲート絶縁膜２２の膜厚を８０ｎｍ程度とし、
層間絶縁膜２３の膜厚は６６０ｎｍ程度とする。そのた
め、図３に示すように保持キャパシタ１３の誘電体膜と
して層間絶縁膜２３を使用した場合、保持キャパシタ１
３で十分な静電容量を実現するには、図３及び図５に示
すように保持キャパシタ１３を大面積とする必要があ
る。

【００３７】これに対し、図２に示すように保持キャパ
シタ１３及びキックキャパシタ１５６の誘電体膜並びに
薄膜トランジスタ２０のゲート絶縁膜として絶縁膜２２
を使用した場合、図２及び図４に示すように保持キャパ
シタ１３を大面積とすることなく、それらで十分な静電
容量（それぞれ、通常は０．１ｐＦ以上、典型的には
０．２ｐＦ程度）を実現することができる。例えば、図
３及び図５に示す構造に対し、保持キャパシタ１３が占
める面積を１／８程度にまで減少させることができる。
したがって、そのような構造を採用することにより、保
持キャパシタ１３及びキックキャパシタ１５が占める面
積を低減することができる。

【００３８】また、保持キャパシタ１３及びキックキャ
パシタ１５の一方の電極、ここでは下部電極１３ａ、１
５ａよりも、他方の電極、ここでは上部電極１３ｂ、１
５ｂを表面積が大きくなるよう形成することにより、マ
スクズレ等横方向のズレに対して、容量のバラツキを抑
制することが可能となる。

【００３９】また、上述の実施例のように、基板２上に
表示画素３、走査線ドライバ８、信号線ドライバ９を一
体的に同時に形成する場合、保持キャパシタ１３及びキ
ックキャパシタ１５の一方の電極１３ａ、１５ａは、こ
れら回路を構成する薄膜トランジスタの半導体層（ここ
ではｐ−Ｓｉ膜）と同時に形成することができる。した
がって、薄膜トランジスタのソース領域、ドレイン領域
に注入する不純物を保持キャパシタ１３およびキックキ
ャパシタ１５の下部電極１３ａ、１５ａにも同時に高濃
度注入することにより、これらキャパシタ１３，１５の
電圧依存性を抑制することができる。

【００４０】本実施例では例えば、基板２上に形成され
るＮ型トランジスタの半導体層と同時にキャパシタ１
３，１５の下部電極を構成している。つまり、Ｎ型トラ
ンジスタのソース領域およびドレイン領域とほぼ同等の
濃度のＮ型不純物（例えばリン）を高濃度注入された半
導体層を下部電極として用いることができる。

【００４１】表示画素回路の構成は上記実施形態に限定
されるものではなく、本発明は、映像信号を保持するキ
ャパシタを複数備えた表示画素回路一般に適用すること
ができる。

【００４２】

【発明の効果】以上説明したように、本発明では、保持
キャパシタの容量とキックキャパシタの容量とに同一の
誘電体膜を使用するため、保持キャパシタの静電容量と
キックキャパシタの静電容量との比にバラツキが生ずる
のを抑制することができる。したがって、表示装置間や
表示画素間で駆動電流にバラツキが生ずるのを抑制する
ことが可能となる。

【００４３】すなわち、本発明によると、複数のキャパ
シタのより映像信号を保持する表示装置において、これ
らキャパシタの静電容量の比にバラツキを生じ難い表示
装置が提供される。そして映像信号の変動を抑制するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る表示装置を概略的に示
す回路図。

【図２】本発明の実施形態に係る有機ＥＬ表示装置の一
部を概略的に示す断面図。

【図３】保持キャパシタの容量を構成する誘電体膜がキ
ックキャパシタの容量を構成する誘電体膜とは異なる有
機ＥＬ表示装置の一部を概略的に示す断面図。

【図４】図２に示す構造を採用した有機ＥＬ表示装置の
一部を概略的に示す平面図。

【図５】図３に示す構造を採用した有機ＥＬ表示装置の
一部を概略的に示す平面図。

【符号の説明】

１…表示装置２…基板３…表示画素４…走査線５…信号線６，７…制御線８…走査線ドライバ９…信号線ドライバ１１…表示素子１２…駆動制御素子１３…保持キャパシタ１３ａ，１３ｂ，１５ａ，１５ｂ…電極１４…画素スイッチ１５…キックキャパシタ１６…出力スイッチ１７…リセットスイッチ２０…薄膜トランジスタ２０ａ…ｐｏｌｙ−Ｓｉ膜２０ｂ…ゲート電極２０ｃ…ソース電極２０ｄ…ドレイン電極２１〜２３…絶縁膜２４…パシベーション膜

フロントページの続きＦターム(参考） 3K007 AB02 AB17 BA06 DB03 GA04 5C094 AA03 AA07 AA43 AA55 BA03 BA27 CA19 CA25 DA13 DA15 EA04 FA01 FA02 FB01 FB12 FB14 FB15 FB20 5F110 AA30 BB01 BB02 CC01 DD02 DD11 GG02 GG13 NN03 NN73 QQ08

Claims

【特許請求の範囲】

【請求項１】基板上に配置される複数の走査線と前記
走査線に略直交して配置される複数の信号線と、これら
走査線および信号線の交点付近に配置される画素スイッ
チと、前記信号線から前記画素スイッチを介して供給される映
像信号を所定期間保持する第１および第２キャパシタ
と、前記映像信号に基づいて表示動作を行う表示素子とを備
え、前記第１および第２キャパシタは同一平面上に同一層構
造で構成されることを特徴とする表示装置。
【請求項２】基板上に配置される複数の走査線と前記
走査線に略直交して配置される複数の信号線と、前記走査線に接続するゲート電極および前記信号線に接
続するソース電極とを備えた第１トランジスタと、一対の電極間に誘電体膜を備え、一方の電極が前記第１
トランジスタのドレイン電極と接続する第１キャパシタ
と、前記第１キャパシタの他方の電極に接続するゲート電極
および第１電源線に接続するソース電極を有する第２ト
ランジスタと、一対の電極間に誘電体膜を備え、一方の電極が前記第２
トランジスタのゲート電極と接続し、他方の電極が前記
第２トランジスタの前記ソース電極に接続する第２キャ
パシタと、ゲート電極が第１制御線と接続し、ソース電極が前記第
２トランジスタのドレイン電極に接続し、ドレイン電極
が前記第２トランジスタのゲート電極に接続する第３ト
ランジスタと、ゲート電極が第２制御線と接続し、ソース電極が前記第
２トランジスタのドレイン電極と接続する第４トランジ
スタと、一対の電極間に光変調層を備え、一方の電極が前記第４
トランジスタのドレイン電極と接続する表示素子を備
え、前記第１キャパシタを構成する誘電体膜と前記第２キャ
パシタを構成する誘電体膜とは同一であることを特徴と
する表示装置。
【請求項３】前記第１乃至第４トランジスタの少なく
とも１つは、そのゲート絶縁膜が前記第１および第２キ
ャパシタを構成する誘電体膜と同一であることを特徴と
する請求項２に記載の表示装置。
【請求項４】前記表示素子は有機エレクトロルミネッ
センス表示素子であることを特徴とする請求項１乃至請
求項３のいずれか１項に記載の表示装置。