CN113394236A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN113394236A CN113394236A CN202110595300.9A CN202110595300A CN113394236A CN 113394236 A CN113394236 A CN 113394236A CN 202110595300 A CN202110595300 A CN 202110595300A CN 113394236 A CN113394236 A CN 113394236A
- Authority
- CN
- China
- Prior art keywords
- display panel
- transistor
- connection portion
- semiconductor
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 153
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000002834 transmittance Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 114
- 239000003990 capacitor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000864342 Homo sapiens Tyrosine-protein kinase BTK Proteins 0.000 description 1
- 101000621427 Homo sapiens Wiskott-Aldrich syndrome protein Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 102100029823 Tyrosine-protein kinase BTK Human genes 0.000 description 1
- 102100023034 Wiskott-Aldrich syndrome protein Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请公开了一种显示面板及显示装置。显示面板包括像素电路，像素电路包括多个晶体管，各晶体管包括半导体部，像素电路还包括多个连接部，连接部连接在晶体管的半导体部之间，多个连接部包括至少一个第一连接部，第一连接部包括透明导电材料。根据本申请实施例，能够提高显示面板的透光率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展，出现了屏下指纹识别或屏下摄像头的显示技术。然而屏下指纹识别或屏下摄像头对透光率有一定要求，目前还需要提高显示面板的透光率。
发明内容
本申请提供一种显示面板及显示装置，能够提高显示面板的透光率。
第一方面，本申请实施例提供一种显示面板，其包括像素电路，像素电路包括多个晶体管，各晶体管包括半导体部，像素电路还包括多个连接部，连接部连接在晶体管的半导体部之间，多个连接部包括至少一个第一连接部，第一连接部包括透明导电材料。
第二方面，基于同一发明构思，本申请实施例提供一种显示装置，其包括如第一方面实施例的显示面板。
根据本申请实施例提供的显示面板及显示装置，一方面，由于多个连接部中包括至少一个第一连接部，第一连接部包括透明导电材料，相对于连接部均为半导体连接部，第一连接部的透光率较高，从而可以提高显示面板的透光率；另一方面，相对于连接部均为半导体连接部，第一连接部具有较低的电阻率，能够提高像素电路的性能。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1示出本申请一种实施例提供的显示面板的俯视示意图；
图2示出本申请一种实施例提供的像素电路的电路结构示意图；
图3示出本申请一种实施例提供的显示面板的局部版图结构示意图；
图4示出图3中半导体部及连接部的结构示意图；
图5示出图1中A-A向的一种截面示意图；
图6示出图3中B-B向的一种截面示意图；
图7示出图3中C-C向的一种截面示意图；
图8示出图3中C-C向的另一种截面示意图；
图9示出晶体管的一种俯视示意图；
图10示出本申请另一种实施例提供的显示面板的局部版图结构示意图；
图11示出图2的一种时序示意图；
图12示出本申请一种实施例提供的显示装置的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
本申请实施例提供一种显示面板及显示装置，以下将结合附图对本申请实施例提供的显示面板及显示装置进行说明。
如图1所示，本申请实施例提供的显示面板100包括多个像素电路10。多个像素电路10可以阵列分布于显示区。例如，多个像素电路10可以在相交的第一方向X和第二方向Y上呈阵列分布。
本申请对像素电路10的具体电路结构不做限定，为了结合附图更好的说明本申请，以下以像素电路10包括七个晶体管和一个存储电容为例进行解释说明，应当理解的是，这并不用于限定本申请。
请结合参考图2至图4，像素电路10的多个晶体管可以包括驱动晶体管T3、数据写入晶体管T2、补偿晶体管T4、栅极初始化晶体管T5、电源写入晶体管T1、发光控制晶体管T6及阳极初始化晶体管T7。像素电路10还可以包括存储电容Cst。
各晶体管均包括半导体部。例如，驱动晶体管T3的半导体部为b3，数据写入晶体管T2的半导体部为b2，补偿晶体管T4的半导体部为b4，栅极初始化晶体管T5的半导体部为b5，电源写入晶体管T1的半导体部为b1，发光控制晶体管T6的半导体部为b6，阳极初始化晶体管T7的半导体部为b7。另外，以图4所示的半导体部b1～b7为第i+1行像素电路10的各晶体管的半导体部为例，图4中的半导体部b5i+2可以表示第i+2行像素电路10中的栅极初始化晶体管T5的半导体部，图4中的半导体部b7i可以表示第i行像素电路10中的阳极初始化晶体管T7的半导体部。像素电路10还包括连接部20，连接部20连接在晶体管的半导体部之间。可以理解的是，具有连接关系的晶体管的半导体部之间才连接有连接部20。例如，电源写入晶体管T1的半导体部b1与驱动晶体管T3的半导体部b3之间具有连接关系，因此电源写入晶体管T1的半导体部b1与驱动晶体管T3的半导体部b3之间可连接有连接部20；数据写入晶体管T2的半导体部b2与驱动晶体管T3的半导体部b3之间具有连接关系，因此数据写入晶体管T2的半导体部b2与驱动晶体管T3的半导体部b3之间可连接有连接部20，等。
多个连接部20中包括至少一个第一连接部21，第一连接部21包括透明导电材料。示例性的，透明导电材料的透光率可以不小于50％。例如，透明导电材料的透光率可以大于等于90％。示例性的，透明导电材料可以包括氧化铟锡(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide，IZO)中的至少一者。
为了更好的理解显示面板的膜层结构，下面介绍一个示例。如图5所示，显示面板100可以包括衬底01，位于衬底01一侧的缓冲层02以及设置于缓冲层02远离衬底01一侧的驱动器件层03。驱动器件层03可包括在远离衬底01方向上层叠设置的栅极金属层M1、电容金属层MC及源漏极金属层M2。栅极金属层M1与缓冲层02之间设置有半导体层b。各金属层之间以及半导体层b与栅极金属层M1之间设置有绝缘层。示例性的，栅极金属层M1与半导体层b之间设有栅极绝缘层GI，电容金属层MC与栅极金属层M1之间设有电容绝缘层IMD，源漏极金属层M2与电容金属层MC之间设有层间介质层ILD。另外，显示面板100还可以包括平坦化层PLN、像素定义层PDL，发光元件可包括层叠设置的阳极RE、发光层OM和阴极SE。
半导体层b为晶体管的半导体部所在的膜层，栅极金属层M1为晶体管的栅极所在的金属导电层，电容金属层MC为电容的其中一个极板所在的金属导电层，源漏极金属层M2为晶体管的源极和漏极所在的金属导电层。
示例性的，以图6所示的阳极初始化晶体管T7为例。晶体管T7包括有源层b77、栅极g7、源极s7和漏极d7。有源层包括沟道区和位于沟道区两侧的源区和漏区。沟道区在显示面板所在平面上的正投影与栅极在显示面板所在平面上的正投影交叠，源区和漏区在显示面板所在平面上的正投影与栅极在显示面板所在平面上的正投影均无交叠。沟道区的掺杂浓度低于源区和漏区的掺杂浓度。阳极初始化晶体管T7的有源层b77包括轻掺杂区CHD和位于轻掺杂区CHD两侧的两个重掺杂区PD。轻掺杂区CHD与阳极初始化晶体管T7的栅极交叠，两个重掺杂区PD与阳极初始化晶体管T7的栅极无交叠，轻掺杂区CHD为沟道区，两个重掺杂区PD分别为源区和漏区。示例性的，有源层b77的源区和漏区可以直接作为晶体管T7的源极s7和漏极d7。阳极初始化晶体管T7的半导体部b7可以为轻掺杂区CHD，两个重掺杂区PD可以分别为阳极初始化晶体管T7的源区和漏区。可以理解的是，第一扫描信号线S1可以复用为阳极初始化晶体管T7的栅极g7。
示例性的，显示面板100包括与第一连接部21相邻的绝缘层。如图5所示，例如，第一连接部21可与缓冲层02、栅极绝缘层GI、电容绝缘层IMD、层间介质层ILD、平坦化层PLN、像素定义层PDL中的任意一者或多者相邻。可以理解的是，缓冲层02、平坦化层PLN、像素定义层PDL也均为绝缘层。
而根据本申请实施例，一方面，由于多个连接部20中包括至少一个第一连接部21，第一连接部21包括透明导电材料，相对于连接部20均为半导体连接部，第一连接部21的透光率较高，从而可以提高显示面板的透光率；另一方面，相对于连接部20均为半导体连接部，第一连接部21具有较低的电阻率，能够提高像素电路的性能。
申请人发现，在连接部20均为半导体连接部(即连接部20包括半导体材料，例如包括硅)的情况下，单个包括半导体材料连接部20的透光率以及与连接部20相邻的单个绝缘层的透光率虽然都比较高(例如均大于或等于90％)，但由于包括半导体材料连接部20的折射率与绝缘层的折射率差异较大，在包括半导体材料连接部20和与连接部20相邻的绝缘层叠加后，导致透光率大大降低，例如降低到43％以下。
示例性的，在垂直于显示面板所在平面的方向上，显示面板100包括位于第一连接部21至少一侧且与第一连接部21相邻的绝缘层，第一连接部21的折射率与绝缘层的折射率的差值的绝对值小于等于0.5。例如，与第一连接部21相邻的绝缘层的折射率和第一连接部21的折射率之间的差值的绝对值可以为0、0.1、0.2、0.3、0.5等。作为一个示例，与第一连接部21相邻的绝缘层的折射率和第一连接部21的折射率之间的差值的绝对值可以小于等于0.3。在与第一连接部21相邻的绝缘层的折射率和第一连接部21的折射率之间的差值的绝对值小于等于0.3的情况下，与第一连接部21相邻的绝缘层和第一连接部21叠加后的透光率能够大于或等于90％。
示例性的，如图5所示，第一连接部21若设置于衬底01与缓冲层02之间，则缓冲层02即为该绝缘层，第一连接部21的折射率与缓冲层02的折射率的差值的绝对值小于等于0.3。又例如，第一连接部21若设置于栅极金属层M1，则栅极绝缘层GI以及电容绝缘层IMD即为该绝缘层，第一连接部21的折射率与栅极绝缘层GI以及电容绝缘层IMD的折射率的差值的绝对值均小于等于0.3。
本申请实施例中，在第一连接部21和与其相邻的绝缘层之间的折射率差异较小的情况下，可以进一步提高显示面板的透光率。
在一些可选的实施例中，显示面板100还可以包括金属部。如图5所示，金属部可设置于栅极金属层M1、电容金属层MC、源漏极金属层M2以及阳极RE所在膜层。由于金属部的透光率通常较低，在垂直于显示面板所在平面的方向上，即使将与金属部交叠处的连接部设置为第一连接部，对金属部所在区域的透光率也没有多大贡献，因此，第一连接部21在显示面板所在平面上的正投影与金属部在显示面板所在平面上的正投影之间可具有间隙。可以理解为，第一连接部21在显示面板所在平面上的正投影与金属部在显示面板所在平面上的正投影无交叠。
请结合参考图3和图5，显示面板100还可以包括扫描信号线、发光控制信号线Emit、参考电压信号线Vref、电源电压信号线PVDD及数据信号线Vdata。扫描信号线可包括第一扫描信号线S1和第二扫描信号线S2，各像素电路10可至少对应连接有第一扫描信号线S1和第二扫描信号线S2。参考电压信号线Vref用于传输重置电压信号，重置电压信号可用于重置驱动晶体管T3的栅极电位或发光元件的阳极电位。电源电压信号线PVDD用于为像素电路10提供电流源。示例性的，电源电压信号线PVDD用于提供正电压信号，例如4.6V。参考电压信号线Vref用于提供负电压信号，例如-3.5V。
示例性的，扫描信号线及发光控制信号线Emit可设置于栅极金属层M1，参考电压信号线Vref可设置于电容金属层MC，电源电压信号线PVDD及数据信号线Vdata可设置于源漏极金属层M2。发光元件的阳极RE位于平坦化层PLN远离衬底01的一侧，发光元件的阳极RE通过过孔与像素电路的至少一个晶体管连接。另外，存储电容Cst的一个极板位于栅极金属层M1，另一个极板位于电容金属层MC。
扫描信号线、发光控制信号线Emit、参考电压信号线Vref、电源电压信号线PVDD、数据信号线Vdata以及发光元件的阳极RE均包括透光率较低的金属材料。例如，扫描信号线、发光控制信号线Emit、参考电压信号线Vref、电源电压信号线PVDD、数据信号线Vdata中的任意一者可包括钼(Mo)，发光元件的阳极RE可以为Ti/Al/Ti的叠层结构。
另外，图3中以虚线框示意了发光元件的阳极RE。为了更清楚的说明发光元件的阳极RE与像素电路的连接位置，示例性的，如图3所示，过孔h11及过孔h12可以是像素电路10与发光元件的阳极RE之间的连接过孔，过孔h11与过孔h12之间可通过过渡连接部L1连接，过渡连接部L1可位于源漏极金属层M2。各像素电路的阳极初始化晶体管T7的半导体部b7与参考电压信号线Vref通过连接部20、过渡连接部L2及过孔h21、h22连接。
在一些可选的实施例中，金属部可以包括扫描信号线、发光控制信号线Emit、参考电压信号线Vref、电源电压信号线PVDD、数据信号线Vdata、发光元件的阳极RE中的至少一种。例如，金属部可以包括扫描信号线、发光控制信号线Emit、参考电压信号线Vref、电源电压信号线PVDD、数据信号线Vdata、发光元件的阳极RE中的全部，也就是说，在垂直于显示面板所在平面的方向上，第一连接部21与扫描信号线、发光控制信号线Emit、参考电压信号线Vref、电源电压信号线PVDD、数据信号线Vdata、发光元件的阳极RE均无交叠。
当然，也可以不考虑金属部的遮挡，例如可以将第一连接部11与金属部在垂直于显示面板所在平面的方向上设置为存在交叠。例如，可以设置为像素电路10中每个晶体管的半导体部的两端都连接有第一连接部11。
如图3及图4所示，连接部20还包括第二连接部22，第二连接部22与半导体部同层设置且至少包括同一材料，第一连接部21通过第二连接部22与半导体部连接。第二连接部22与半导体部可均设置于半导体层。
示例性的，第二连接部22以及各晶体管的半导体部均包括多晶硅。例如，以图6所示的阳极初始化晶体管T7为例，可以在衬底01上形成一层包括多晶硅的有源层b77，然后对有源层b77的沟道区(即轻掺杂区CHD、半导体部b7)进行遮挡，对沟道区两侧的有源层进行重掺杂，得到位于沟道区两侧的重掺杂区PD(即第二连接部22)。
示例性的，像素电路10的晶体管均为低温多晶硅(Low Temperature Poly-Silicon，LTPS)晶体管，LTPS晶体管具有较高的迁移率，有利于提升像素电路的驱动能力。
本申请实施例中，第二连接部22直接与半导体部连接，由于第二连接部22与半导体部同层设置且至少包括同一材料，第二连接部22可作为晶体管的有源层的重掺杂区PD，也就是说，第二连接部22可作为晶体管的有源层的源区和漏区。如果直接将第一连接部21作为晶体管的有源层的源区和漏区，会造成晶体管的源极和漏极的电阻率非常大(例如方阻为100左右)，导致晶体管难以驱动，失去实用意义。而本申请中第二连接部22直接与半导体部连接，且第二连接部22与半导体部同层设置且至少包括同一材料，第一连接部21通过第二连接部22与半导体部间接连接，避免第一连接部21直接作为晶体管的有源层的源区和漏区，避免晶体管难以驱动的问题，从而使得本申请更具有实用意义。
示例性的，以数据写入晶体管T2、驱动晶体管T3和补偿晶体管T4为例，由于数据写入晶体管T2与驱动晶体管T3应当具备连接关系，因此数据写入晶体管T2的半导体部b2和驱动晶体管T3的半导体部b3之间连接有连接部20，如图7或图8所示，该连接部20可包括两个第二连接部22和一个第一连接部21，第一连接部21连接在两个第二连接部22之间，两个第二连接部22中的一个与驱动晶体管T3的半导体部b3直接连接，另一个和数据写入晶体管T2的半导体部b2直接连接。另外，驱动晶体管T3和补偿晶体管T4应当具备连接关系，因此驱动晶体管T3的半导体部b3和补偿晶体管T4的半导体部b4之间连接有连接部20，如图7或图8所示，该连接部20可包括两个第二连接部22和一个第一连接部21，第一连接部21连接在两个第二连接部22之间，两个第二连接部22中的一个与驱动晶体管T3的半导体部b3直接连接，另一个和补偿晶体管T4的半导体部b4直接连接。同理，其它半导体部之间的连接部20可以按照驱动晶体管T3的半导体部b3和补偿晶体管T4的半导体部b4之间的连接部20的设置方式设置，在此不再赘述。可以理解的是，第二扫描信号线S2可以复用为数据写入晶体管T2的栅极g2以及补偿晶体管T4的栅极g4。另外，驱动晶体管T3的栅极g3可以复用为存储电容Cst的一个极板，存储电容Cst的另一个极板可设置于电容金属层MC。在一些可选的实施例中，第二连接部22在载流子传输路径方向上的长度大于或等于1.5微米。示例性的，如图9所示，以发光控制晶体管T6为例，发光控制晶体管T6的半导体部b6的一端通过第二连接部22连接有第一连接部21，第二连接部22的长度可以大于或等于1.5微米(μm)。例如，第二连接部22的长度可以为1.5微米、1.6微米、1.8微米等。如上文所述，第二连接部22作为晶体管的源区和漏区，如果第二连接部22的长度过短，则会影响晶体管的性能，将第二连接部22的长度可以大于或等于1.5微米，可避免影响晶体管的性能。
在一些可选的实施例中，第一连接部21与第二连接部22之间可设置有绝缘层。也就是说，第一连接部21和第二连接部22位于显示面板的不同膜层。基于目前的显示面板的制备工艺技术，如果直接将第一连接部21、第二连接部22及半导体部均设置于同一膜层，第一连接部21的成膜和刻蚀过程中会对第二连接部22及半导体部造成污染破坏，通过将第一连接部21与第二连接部22及半导体部设置不同膜层，可防止第一连接部21的成膜和刻蚀过程中对第二连接部22及半导体部造成污染破坏的情况。
当然，显示面板的制备工艺技术更为成熟时，也可以将第一连接部21、第二连接部22及半导体部均设置于同一膜层，本申请对此不作限定。
在一些可选的实施例中，如图7所示，第二连接部22及半导体部设置于半导体层b。第二连接部22位于第一连接部21远离衬底01的一侧。例如，第一连接部21可设置于衬底01与缓冲层02之间。
在另一些可选的实施例中，第二连接部22部位于第一连接部21靠近衬底01的一侧。示例性的，第二连接部22位于半导体层b，第一连接部21可位于如图8所示的栅极金属层M1背向衬底01的一侧，例如，第一连接部21与栅极金属层M1之间间隔绝缘层IMD1，第一连接部21与电容金属层MC之间间隔绝缘层IMD2，当然第一连接部21也可位于其它膜层。
第一连接部21和第二连接部22位于不同膜层的情况下，可通过过孔将两者连接。
在一些可选的实施例中，仍以图2所示的像素电路为例，多个晶体管包括驱动晶体管T3、数据写入晶体管T2、补偿晶体管T4、栅极初始化晶体管T5、电源写入晶体管T1、发光控制晶体管T6及阳极初始化晶体管T7；驱动晶体管T3的半导体部b3与数据写入晶体管T2的半导体部b2之间、驱动晶体管T3的半导体部b3与补偿晶体管T4的半导体部b4之间以及发光控制晶体管T6的半导体部b6与阳极初始化晶体管T7的半导体部b7之间中的至少一个连接有第一连接部21。
其中，电源写入晶体管T1的第一极与电源电压信号线PVDD电连接，电源写入晶体管T1的第二极与驱动晶体管T3的第一极电连接，发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，发光控制晶体管T6的第二极与发光元件D的阳极电连接，电源写入晶体管T1的栅极和发光控制晶体管T6的栅极均与发光控制信号线Emit电连接。数据写入晶体管T2的第一极与数据信号线Vdata电连接，数据写入晶体管T2的第二极与驱动晶体管T3的第一极电连接，补偿晶体管T4的第一极与驱动晶体管T3的第二极电连接，补偿晶体管T4的第二极与驱动晶体管T3的栅极电连接，数据写入晶体管T2的栅极和补偿晶体管T4的栅极均与第二扫描信号线S2电连接。栅极初始化晶体管T5的第一极与参考电压信号线Vref电连接，栅极初始化晶体管T5的第二极与驱动晶体管T3的栅极电连接，阳极初始化晶体管T7的第一极与参考电压信号线Vref电连接，阳极初始化晶体管T7的第二极与发光元件D的阳极电连接，栅极初始化晶体管T5的栅极和阳极初始化晶体管T7的栅极均与第一扫描信号线S1电连接。发光元件D的阴极与公共电源信号线PVEE电连接。公共电源信号线PVEE上的电压可以为负电压，例如-2.5V。另外，像素电路10还包括存储电容Cst，存储电容Cst的第一极与驱动晶体管T3的栅极电连接，存储电容Cst的第二极与电源电压信号线PVDD电连接。
示例性的，显示面板的发光元件可包括红色发光元件、绿色发光元件及蓝色发光元件。图10示出了各颜色的发光元件的阳极与连接部20的位置关系，为了更清楚的示意出连接部20，图10中用虚线框表示各颜色的发光元件的阳极，且对显示面板的其它膜层进行了隐藏绘示。其中R-RE表示红色发光元件的阳极，G-RE表示绿色发光元件的阳极，B-RE表示蓝色发光元件的阳极。另外，为了更清楚的示意各颜色的发光元件所电连接的像素电路，图10中用驱动晶体管T3的半导体部b3来区分，其中，R-b3表示红色发光元件电连接的像素电路中的驱动晶体管T3的半导体部，G-b3表示绿色发光元件电连接的像素电路中的驱动晶体管T3的半导体部，B-b3表示蓝色发光元件电连接的像素电路中的驱动晶体管T3的半导体部。
如图10所示，驱动晶体管T3的半导体部b3与数据写入晶体管T2的半导体部b2之间的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，驱动晶体管T3的半导体部b3与数据写入晶体管T2的半导体部b2之间的连接部20存在未被任意一种颜色的发光元件的阳极遮挡的区域。
驱动晶体管T3的半导体部b3与补偿晶体管T4的半导体部b4之间的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间也具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，驱动晶体管T3的半导体部b3与补偿晶体管T4的半导体部b4之间的连接部20也存在未被任意一种颜色的发光元件的阳极遮挡的区域。
另外，发光控制晶体管T6的半导体部b6与阳极初始化晶体管T7的半导体部b7之间的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间也具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，发光控制晶体管T6的半导体部b6与阳极初始化晶体管T7的半导体部b7之间的连接部20也存在未被任意一种颜色的发光元件的阳极遮挡的区域。
因此，驱动晶体管T3的半导体部b3与数据写入晶体管T2的半导体部b2之间、驱动晶体管T3的半导体部b3与补偿晶体管T4的半导体部b4之间以及发光控制晶体管T6的半导体部b6与阳极初始化晶体管T7的半导体部b7之间中的至少一个可连接有第一连接部21。图10示例性的示出了上述三个之间的全部均连接有第一接连部21。通过在上述位置设置第一连接部21，可避免设置的第一连接部21被发光元件的阳极遮挡，从而避免在对显示面板的透光率没有多大贡献的区域内设置第一连接部21。
在一些可选的实施例中，显示面板可以包括多种颜色的发光元件，各颜色的发光元件均包括阳极，至少一种颜色的发光元件可以为第一发光元件。与第一发光元件的阳极电连接的像素电路可以称为第一像素电路。
第一像素电路的阳极初始化晶体管T7的半导体部与参考电压信号线Vref通过连接部20连接。
第一像素电路的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20在显示面板所在平面上的正投影与阳极在显示面板所在平面上的正投影之间具有间隙，第一像素电路的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20至少包括第一连接部21。
示例性的，如图10所示，红色发光元件所对应的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，红色发光元件所对应的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20存在未被任意一种颜色的发光元件的阳极遮挡的区域。另外，蓝色发光元件所对应的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间也具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，蓝色发光元件所对应的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20存在未被任意一种颜色的发光元件的阳极遮挡的区域。而绿色发光元件所对应的阳极初始化晶体管T7与参考电压信号线Vref之间连接的连接部20在显示面板所在平面上的正投影与绿色发光元件的阳极G-RE在显示面板所在平面上的正投影交叠。
因此，红色发光元件和蓝色发光元件可以为第一发光元件，与红色发光元件、蓝色发光元件分别电连接的像素电路可以为第一像素电路。同理，通过在上述位置设置第一连接部21，可避免设置的第一连接部21被发光元件的阳极遮挡，从而避免在对显示面板的透光率没有多大贡献的区域内设置第一连接部21。
在一些可选的实施例中，仍以与第一发光元件的阳极电连接的像素电路为第一像素电路为例，第一像素电路的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20在显示面板所在平面上的正投影与阳极在显示面板所在平面上的正投影之间具有间隙，第一像素电路的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20至少包括第一连接部21。
示例性的，如图10所示，红色发光元件所对应的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，红色发光元件所对应的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20存在未被任意一种颜色的发光元件的阳极遮挡的区域。另外，部分蓝色发光元件所对应的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20在显示面板所在平面上的正投影与任意一种颜色的发光元件的阳极在显示面板所在平面上的正投影之间具有间隙，可以理解为，在垂直于显示面板所在平面的方向上，部分蓝色发光元件所对应的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20存在未被任意一种颜色的发光元件的阳极遮挡的区域。而绿色发光元件所对应的补偿晶体管T4的半导体部b4与栅极初始化晶体管T5的半导体部b5之间连接的连接部20在显示面板所在平面上的正投影与绿色发光元件的阳极在显示面板所在平面上的正投影交叠。
因此，红色发光元件和/或部分蓝色发光元件可以为第一发光元件，与红色发光元件、蓝色发光元件分别电连接的像素电路可以为第一像素电路。同理，通过在上述位置设置第一连接部21，可避免设置的第一连接部21被发光元件的阳极遮挡，从而避免在对显示面板的透光率没有多大贡献的区域内设置第一连接部21。
在一些可选的实施例中，如图10所示，驱动晶体管T3的半导体部b3与发光控制晶体管T6的半导体部b6之间的连接部20在显示面板所在平面上的正投影与阳极在显示面板所在平面上的正投影容易存在交叠，另外，驱动晶体管T3的半导体部b3与电源写入晶体管T1的半导体部b1之间的连接部在显示面板所在平面上的正投影与阳极在显示面板所在平面上的正投影也容易存在交叠，因此，驱动晶体管T3的半导体部b3与发光控制晶体管T6的半导体部b6以及驱动晶体管T3的半导体部b3与电源写入晶体管T1的半导体部b1之间可以均连接有第二连接部22。例如，驱动晶体管T3的半导体部b3与发光控制晶体管T6的半导体部b6以及驱动晶体管T3的半导体部b3与电源写入晶体管T1的半导体部b1之间可以仅连接有第二连接部22。同理，在上述位置不再设置第一连接部21，从而避免在对显示面板的透光率没有多大贡献的区域内设置第一连接部21。
为了更好的理解像素电路10的工作过程，以像素电路的晶体管均为P型晶体管为例，如图2和图11所示，像素电路的工作过程可以包括复位阶段、数据写入阶段及发光阶段。在复位阶段，第一扫描信号线S1提供低电平信号，栅极初始化晶体管T5导通，参考电压信号线Vref上的参考电压传输至驱动晶体管T3的栅极，重置驱动晶体管T3的栅极电位。在数据写入阶段，输入写入晶体管T2及补偿晶体管T4导通，数据信号线Vdata上的数据电压传输至驱动晶体管T3的栅极，且补偿晶体管T4对驱动晶体管T3的阈值电压进行补偿，且阳极初始化晶体管T7导通，参考电压信号线Vref上的参考电压传输至发光元件D的阳极，重置发光元件D的阳极电位。在发光阶段，电源写入晶体管T1及发光控制晶体管T6导通，驱动晶体管T3产生驱动电流，驱动发光元件D发光。
应当理解的是，本申请实施例附图提供的像素电路的具体结构以及显示面板的版图结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。
本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图12，图12是本申请实施例提供的一种显示装置的结构示意图。图12提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图12实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。
Claims (14)
1.一种显示面板，其特征在于，包括：
像素电路，所述像素电路包括多个晶体管，各所述晶体管包括半导体部，所述像素电路还包括多个连接部，所述连接部连接在所述晶体管的半导体部之间，多个所述连接部包括至少一个第一连接部，所述第一连接部包括透明导电材料。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括金属部，所述第一连接部在所述显示面板所在平面上的正投影与所述金属部在所述显示面板所在平面上的正投影之间具有间隙。
3.根据权利要求2所述的显示面板，其特征在于，所述金属部包括扫描信号线、发光控制信号线、参考电压信号线、电源电压信号线、数据信号线、发光元件的阳极中的至少一种。
4.根据权利要求1所述的显示面板，其特征在于，所述连接部还包括第二连接部，所述第二连接部与所述半导体部同层设置且至少包括同一材料，所述第一连接部通过所述第二连接部与所述半导体部连接。
5.根据权利要求4所述的显示面板，其特征在于，所述第一连接部与所述第二连接部之间设置有绝缘层。
6.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括衬底，所述第二连接部位于所述第一连接部远离所述衬底的一侧，或者，所述第二连接部位于所述第一连接部靠近所述衬底的一侧。
7.根据权利要求4所述的显示面板，其特征在于，多个所述晶体管包括驱动晶体管、数据写入晶体管、补偿晶体管、栅极初始化晶体管、电源写入晶体管、发光控制晶体管及阳极初始化晶体管；
所述驱动晶体管的半导体部与所述数据写入晶体管的半导体部之间、所述驱动晶体管的半导体部与所述补偿晶体管的半导体部之间以及所述发光控制晶体管的半导体部与所述阳极初始化晶体管的半导体部之间中的至少一个连接有所述第一连接部。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括参考电压信号线及第一发光元件，所述第一发光元件包括阳极，所述像素电路包括与所述阳极电连接的第一像素电路；
所述第一像素电路的所述阳极初始化晶体管的半导体部与所述参考电压信号线通过所述连接部连接，所述第一像素电路的所述阳极初始化晶体管与所述参考电压信号线之间连接的所述连接部在所述显示面板所在平面上的正投影与所述阳极在所述显示面板所在平面上的正投影之间具有间隙，所述第一像素电路的所述阳极初始化晶体管与所述参考电压信号线之间连接的所述连接部至少包括所述第一连接部。
9.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括第一发光元件，所述第一发光元件包括阳极，所述像素电路包括与所述第一发光元件的阳极电连接的第一像素电路；
所述第一像素电路的所述补偿晶体管的半导体部与所述栅极初始化晶体管的半导体部之间连接的所述连接部在所述显示面板所在平面上的正投影与所述阳极在所述显示面板所在平面上的正投影之间具有间隙，所述第一像素电路的所述补偿晶体管的半导体部与所述栅极初始化晶体管的半导体部之间连接的所述连接部至少包括所述第一连接部。
10.根据权利要求7所述的显示面板，其特征在于，所述驱动晶体管的半导体部与所述发光控制晶体管的半导体部之间以及所述驱动晶体管的半导体部与所述电源写入晶体管的半导体部之间均连接有所述第二连接部。
11.根据权利要求1所述的显示面板，其特征在于，所述半导体部的材料包括多晶硅。
12.根据权利要求4所述的显示面板，其特征在于，
所述第二连接部在载流子传输路径方向上的长度大于或等于1.5微米。
13.根据权利要求1所述的显示面板，其特征在于，在垂直于所述显示面板所在平面的方向上，所述显示面板包括位于所述第一连接部至少一侧且与所述第一连接部相邻的绝缘层，所述第一连接部的折射率与所述绝缘层的折射率的差值的绝对值小于等于0.5。
14.一种显示装置，其特征在于，包括如权利要求1至13任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110595300.9A CN113394236B (zh) | 2021-05-28 | 2021-05-28 | 显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110595300.9A CN113394236B (zh) | 2021-05-28 | 2021-05-28 | 显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394236A true CN113394236A (zh) | 2021-09-14 |
| CN113394236B CN113394236B (zh) | 2024-04-09 |
Family
ID=77619595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110595300.9A Active CN113394236B (zh) | 2021-05-28 | 2021-05-28 | 显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394236B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023065672A1 (zh) * | 2021-10-22 | 2023-04-27 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101000897A (zh) * | 2000-02-22 | 2007-07-18 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR20080010865A (ko) * | 2006-07-28 | 2008-01-31 | 삼성전자주식회사 | 하이브리드 박막 트랜지스터 및 그 제조방법 |
| US20100188593A1 (en) * | 2009-01-26 | 2010-07-29 | Nec Lcd Technologies, Ltd. | Thin-film transistor array substrate, method of manufacturing same and liquid crystal display device |
| CN103163668A (zh) * | 2011-12-15 | 2013-06-19 | 武汉天马微电子有限公司 | 液晶显示装置的检测装置 |
| CN203480181U (zh) * | 2013-09-30 | 2014-03-12 | 北京京东方光电科技有限公司 | 阵列基板及显示装置 |
| CN103943632A (zh) * | 2013-12-31 | 2014-07-23 | 上海天马微电子有限公司 | 一种阵列基板及其制备方法、液晶显示器 |
| CN110854172A (zh) * | 2019-11-26 | 2020-02-28 | 京东方科技集团股份有限公司 | 半导体器件、像素电路、显示面板及显示装置 |
| US20200168686A1 (en) * | 2018-11-23 | 2020-05-28 | Shanghai Tianma AM-OLED Co., Ltd. | Display panel and display device |
| CN112071268A (zh) * | 2020-08-12 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
| CN112271205A (zh) * | 2020-11-06 | 2021-01-26 | 武汉华星光电半导体显示技术有限公司 | 显示装置及电子设备 |
| CN112599571A (zh) * | 2020-12-08 | 2021-04-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| WO2021063025A1 (zh) * | 2019-09-30 | 2021-04-08 | 昆山国显光电有限公司 | 透明显示面板、显示装置及其显示面板 |
| CN112670304A (zh) * | 2020-12-25 | 2021-04-16 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
| CN112750861A (zh) * | 2019-10-29 | 2021-05-04 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
-
2021
- 2021-05-28 CN CN202110595300.9A patent/CN113394236B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101000897A (zh) * | 2000-02-22 | 2007-07-18 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR20080010865A (ko) * | 2006-07-28 | 2008-01-31 | 삼성전자주식회사 | 하이브리드 박막 트랜지스터 및 그 제조방법 |
| US20100188593A1 (en) * | 2009-01-26 | 2010-07-29 | Nec Lcd Technologies, Ltd. | Thin-film transistor array substrate, method of manufacturing same and liquid crystal display device |
| CN103163668A (zh) * | 2011-12-15 | 2013-06-19 | 武汉天马微电子有限公司 | 液晶显示装置的检测装置 |
| CN203480181U (zh) * | 2013-09-30 | 2014-03-12 | 北京京东方光电科技有限公司 | 阵列基板及显示装置 |
| CN103943632A (zh) * | 2013-12-31 | 2014-07-23 | 上海天马微电子有限公司 | 一种阵列基板及其制备方法、液晶显示器 |
| US20200168686A1 (en) * | 2018-11-23 | 2020-05-28 | Shanghai Tianma AM-OLED Co., Ltd. | Display panel and display device |
| WO2021063025A1 (zh) * | 2019-09-30 | 2021-04-08 | 昆山国显光电有限公司 | 透明显示面板、显示装置及其显示面板 |
| CN112750861A (zh) * | 2019-10-29 | 2021-05-04 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN110854172A (zh) * | 2019-11-26 | 2020-02-28 | 京东方科技集团股份有限公司 | 半导体器件、像素电路、显示面板及显示装置 |
| CN112071268A (zh) * | 2020-08-12 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
| CN112271205A (zh) * | 2020-11-06 | 2021-01-26 | 武汉华星光电半导体显示技术有限公司 | 显示装置及电子设备 |
| CN112599571A (zh) * | 2020-12-08 | 2021-04-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN112670304A (zh) * | 2020-12-25 | 2021-04-16 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023065672A1 (zh) * | 2021-10-22 | 2023-04-27 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394236B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220376020A1 (en) | Display substrate and display device | |
| KR20170124065A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| WO2021169571A1 (zh) | 显示面板和电子装置 | |
| CN113745253B (zh) | 显示面板及显示装置 | |
| US20220102461A1 (en) | Display device, display panel and method of manufacturing display panel | |
| US20230209932A1 (en) | Display panel and manufacturing method thereof, and display device | |
| EP4113612A1 (en) | Display substrate and manufacturing method therefor, and display apparatus | |
| EP4012774A1 (en) | Display panel and electronic apparatus | |
| US7079093B2 (en) | Organic light emitting diodes display | |
| CN113725233B (zh) | 一种透明显示面板、透明显示装置及制作方法 | |
| US20220320245A1 (en) | Display substrate and display device | |
| CN113394236B (zh) | 显示面板及显示装置 | |
| US20240138189A1 (en) | Display device and manufacturing method thereof | |
| US20220310751A1 (en) | Display panel and display device | |
| US20220199733A1 (en) | Display substrate and display device | |
| US11600681B2 (en) | Display device and manufacturing method thereof | |
| US20220284857A1 (en) | Display device and manufacturing method thereof | |
| CN110896090A (zh) | Tft基板以及包括该tft基板的发光显示装置 | |
| US20220320225A1 (en) | Display substrate and method for manufacturing the same, and display device | |
| US20240047474A1 (en) | Array substrate, display panel and display device | |
| US20240119895A1 (en) | Pixel circuit, display panel, and display device | |
| US11727872B2 (en) | Pixel circuit, display substrate and display device | |
| WO2024060127A1 (zh) | 显示基板和显示装置 | |
| US20240144849A1 (en) | Pixel circuit, display panel, and display device | |
| US11930664B2 (en) | Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211021 Address after: No.8, liufangyuanheng Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430074 Applicant after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd. Applicant after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201 Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |