CN104217656A - 显示设备 - Google Patents

Abstract

一种显示设备，包括：像素单元，包含多个像素，该多个像素与多条控制线和多条电力线耦接以共同接收相同的控制信号和电源；多个入口焊盘，位于像素单元的外部，该多个入口焊盘被配置为向多条电力线提供电源；焊盘条，与多个入口焊盘电耦接；以及多个耦接图案，与多条电力线的末端部分接触并且与焊盘条的末端部分对应，该多个耦接图案将多条电力线与所述焊盘条电连接，并且焊盘条的末端部分与多条电力线的末端部分中的一个或多个与所述多个耦接图案具有不同的接触面积。

Description

显示设备

对相关申请的交叉引用

通过引用而将于2013年5月31日在韩国知识产权局提交的题目为“Display Device(显示设备)”、韩国专利申请第10-2013-0062659号的内容整体合并于此。

技术领域

实施例的一个方面涉及一种显示设备。

背景技术

在显示设备当中，有机发光显示设备使用通过电子与空穴的重组而发光的有机发光二极管来显示图像。有机发光显示设备具有较快的响应速度并且以低功耗来驱动。因此，有机发光显示设备已作为下一代显示设备而成为关注焦点。

通常，有机发光显示设备包括：像素单元，被配置为包括多个像素；驱动电路，被配置为向像素单元提供驱动信号；控制电路，被配置为向像素单元提供控制信号；以及电源电路，被配置为向像素单元提供电力。当扫描信号被提供给每个像素时，每个像素利用与数据信号对应的亮度来发光，该数据信号是与扫描信号同步提供的。因此，有机发光显示设备显示预定图像。

发明内容

根据实施例，提供一种显示设备，包括：像素单元，包含多个像素，该多个像素与多条控制线和多条电力线耦接以共同接收相同的控制信号和电源；多个入口焊盘(pad)，位于像素单元的外部，该多个入口焊盘被配置为向多条电力线提供电源；焊盘条，与多个入口焊盘电耦接；以及多个耦接图案，与多条电力线的末端部分以及焊盘条的对应末端部分接触，该多个耦接图案将多条电力线与所述焊盘条电连接，并且焊盘条的末端部分与多条电力线的末端部分中的一个或多个与所述多个耦接图案具有不同的接触面积。

接触面积可以在距入口焊盘最近的耦接图案中被形成为最小。随着耦接图案靠近入口焊盘时，接触面积可以变小。

接触面积可以在距入口焊盘最远的耦接图案中被形成为最大。随着耦接图案远离入口焊盘时，接触面积可以变大。

可以由具有比焊盘条和电力线的电阻更大的电阻的材料来形成耦接图案。形成耦接图案的材料可以是掺杂型半导体。

可以以步进形状来形成分别与耦接图案接触的焊盘条的末端部分和多条电力线的末端部分中的一个或多个，在步进形状中，接触面积从距入口焊盘最近的地带起至距入口焊盘最远的地带逐渐增加。

电源可以是被共同施加到多个像素的初始化电源。

显示设备可以包括：位于像素单元之外的多个入口焊盘，以分别向多条控制线施加控制信号；被配置为允许入口焊盘通过其来耦接的焊盘条；以及多个耦接图案，分别与焊盘条的末端部分和多条控制线的末端部分接触以允许入口焊盘和控制线通过其被电耦接，其中，分别与耦接图案接触的焊盘条的末端部分和多条控制线的末端部分中的一个或多个对于多个图案中的每个具有不同的接触面积。

可以由具有比焊盘条和控制线的电阻更大的电阻的材料来形成耦接图案。可以以步进形状来形成分别与耦接图案接触的焊盘条的末端部分和多条控制线的末端部分中的一个或多个，在步进形状中，接触面积从距入口焊盘近的地带起至距入口焊盘远的地带逐渐增加。

像素可以包括：有机发光二极管，被配置为具有耦接到第二电源的阴极；第一晶体管，耦接在数据线和第一节点之间，当扫描信号被提供到扫描线时该第一晶体管导通；第一电容器，耦接在第一节点和初始化电源之间；以及像素电路，被配置为与施加到第一节点的电压相对应地控制经由有机发光二极管从第一电源流到第二电源的电流的量。

像素电路可以包括：第三晶体管，耦接在第一节点和第三节点之间，该第三晶体管具有与第一晶体管的导通时段不重叠的导通时段；第二晶体管，被配置为与施加到第二节点的电压相对应地控制从经由第三节点耦接的第一电源流到经由第四节点耦接的有机发光二极管的电流的量；第四晶体管，耦接在第二节点和第四节点之间，该第四晶体管与第三晶体管同时被导通或截止；以及存储电容器，耦接在第二节点和第一电源之间。

像素电路还可以包括：第五晶体管耦接在第二节点和初始化电源之间，该第五晶体管具有与第一晶体管和第三晶体管的导通时段不重叠的导通时段；第六晶体管，耦接在第三节点和第一电源之间，该第六晶体管与第五晶体管同时被导通或截止；第七晶体管，与第六晶体管并联耦接在第三节点和第一电源之间，该第七晶体管具有与第一晶体管的导通时段重叠的导通时段；以及第八晶体管，耦接在第四节点和有机发光二极管之间，该第八晶体管与第七晶体管同时被导通或截止。

附图说明

通过参照附图详细描述示范性实施例，特征对于本领域普通技术人员来说将变得显而易见，其中：

图1图示根据实施例的显示设备的框图；

图2图示在图1中示出的像素的结构的电路图；

图3图示在图2中示出的像素的驱动方法的波形图；

图4A和图4B图示用于向在图1中示出的像素和电耦接到入口焊盘的多条电力线共同施加初始化电源的入口焊盘的示意性平面图；

图5图示图4A的特定地带A和B的截面图；以及

图6图示在图4A的特定地带C中的电阻的曲线。

具体实施方式

此后将参照附图更全面地描述示例实施例；然而，可以以不同的形式来具体化示例实施例，并且它们不应当被认为是局限于这里所阐述的实施例。相反，提供这些实施例，以使得本公开将是全面的和完备的并且将向本领域技术人员全面传达示范性实施例。

在附图中，为了图示清晰，层和区域的尺度可能被放大。应当明白，当一个元素被称为在两个元素“之间”时，其可以是两个元素之间的唯一元素，或者也可以存在一个或多个中间元素。同样，当一个元素被称为“耦接到”另一个元素时，其不仅可以被直接耦接到另一个元素，而且可以经由中间元素而被间接耦接到另一个元素。此外，为了简明起见省略了全面理解实施例所不必要的一些元素。另外，通篇中类似的参考数字指代类似的元素。

图1图示根据实施例的显示设备的框图。

参照图1，根据实施例的显示设备可以包括：像素单元140，被配置为包含位于由扫描线S1至Sn和数据线D1至Dm限定的区域中的像素142；扫描驱动器110，被配置为驱动扫描线S1至Sn；控制驱动器120，被配置为驱动共同耦接到像素142的、作为发射控制线的第一控制线a1至an、第二控制线b1至bn和第三控制线c1至cn；数据驱动器130，被配置为驱动数据线D1至Dm；以及定时控制器150，被配置为控制驱动器110、120和130。

在此情况下，第一控制信号CL1被共同施加到第一控制线a1至an，并且第二控制信号CL2被共同施加到第二控制线b1至bn。此外，第三控制信号CL3被共同施加到第三控制线c1至cn。

向像素142施加作为像素电源的第一电源ELVDD和第二电源ELVSS以及用于初始化每个像素142中的驱动晶体管的栅极电极的初始化电源Vint。在此情况下，初始化电源Vint通过多条初始化电力线p1至pm被共同分别施加到像素142。第一电源ELVDD被设置为高电平电压，并且第二电源ELVSS被设置为低电平电压。

例如，第一电源ELVDD可以具有15V的正电压电平，且第二电源ELVSS可以具有-5V的负电压电平或0V的地电压电平。初始化电源Vint可以具有作为比数据信号的电压更低的电压的0V的地电压电平。

在该实施例中，扫描驱动器110在一帧的第三时段(图3的T3)期间向扫描线S1至Sn逐行提供扫描信号。如果向扫描线S1至Sn逐行提供扫描信号，则为每条水平线选择像素142。

控制驱动器120或扫描驱动器110在一帧中除了第三时段T3之外的第一时段和第二时段(图3的T1和T2)期间向第三控制线c1至cn、即发射控制线提供发射控制信号。

这里，扫描信号被设置为包括在像素142中的晶体管能够被导通的电压，并且作为发射控制信号的第三控制信号CL3被设置为包括在像素142中的晶体管能够被截止的电压。因而，在第一时段和第二时段期间，即当发射控制信号被提供给第三控制线c1至cn时，像素142被设置为处于非发射状态。也就是说，在其中晶体管被实施为P型晶体管的实施例中，扫描信号被设置为低电平电压并且发射控制信号被设置为高电平电压。

数据驱动器130与扫描信号同步地向数据线D1至Dm提供数据信号。然后，数据信号被提供给由扫描信号所选择的像素142。

如上所述，控制驱动器120在一帧中除了第三时段T3之外的第一时段T1和第二时段T2期间向作为发射控制线的第三控制线c1至cn提供发射控制信号。此外，控制驱动器120在一帧的第一时段T1期间向第一控制线a1至an提供第一控制信号CL1，并在一帧的第二时段T2期间向第二控制线b1至bn提供第二控制信号CL2。这里，第一控制信号CL1和第二控制信号CL2被设置为包括在像素142中的晶体管能够被导通的电压。也就是说，在其中晶体管被实施为P型晶体管的实施例中，第一控制信号CL1和第二控制信号CL2被设置为低电平电压。

像素142位于扫描线S1至Sn与数据线D1至Dm的交叉部分。在一帧中的第一时段T1期间像素142被初始化，并且在一帧中的第二时段T2期间其补偿驱动晶体管的阈值电压。在第三时段T3期间，像素142在发光的同时利用与数据信号对应的电压被充电。

这里，在第二时段T2期间，在像素单元140中包括的所有像素142同时补偿驱动晶体管的阈值电压。在其中像素142如上所述同时补偿驱动晶体的阈值电压的情况下，能够充分确保第二时段T2，并且因此可以稳定地补偿驱动晶体管的阈值电压。也就是说，在其中以120Hz或更高的速度来驱动像素单元140的情况下，也能够充分确保第二时段T2，从而稳定地补偿驱动晶体管的阈值电压。

此后，将参照图2和图3来详细描述在图1中示出的像素142的实施例和像素142的驱动方法。

图2图示像素142的电路图。参照图2，根据该实施例的像素142可以包括第一晶体管M1、第一电容器C1、像素电路144和有机发光二极管OLED。

有机发光二极管OLED的阳极耦接到像素电路144，并且有机发光二极管OLED的阴极耦接到第二电源ELVSS。有机发光二极管OLED利用与从像素电路144提供的电流的量对应的预定亮度来发光。

第一晶体管M1的第一极耦接到数据线Dm，并且第一晶体管M1的第二极耦接到与像素电路144耦接的第一节点N1。第一晶体管M1的栅极电极耦接到扫描线Sn。当扫描信号被提供给扫描线Sn时，第一晶体管M1导通。

第一电容器C1耦接在第一节点和初始化电源Vint之间。利用与数据信号对应的电压对第一电容器C1充电。这里，初始化电源Vint通过多条初始化电力线p1至pm被共同分别施加到像素142，并且可以被设置为比数据信号的电压更低的电压(例如0V)。

像素电路144充满从第一电容器C1提供的电压，即与数据信号的电压对应的预定电压。像素电路144与所充电的电压相对应地来控制从第一电源ELVDD提供到有机发光二极管OLED的电流的量。

在该实施例中，像素142可以包括第二晶体管M2至第八晶体管M8以及存储电容器Cst。

作为驱动晶体管的第二晶体管M2的第一极耦接到第三节点N3，并且第二晶体管M2的第二极耦接到第四节点N4。第二晶体管M2的栅极电极耦接到第二节点N2。第二晶体管M2与施加到第二节点N2的电压相对应地控制提供给有机发光二极管OLED的电流的量。

第三晶体管M3的第一极耦接到第一节点N1，并且第三晶体管M3的第二极耦接到第三节点N3。第三晶体管M3的栅极电极耦接到第二控制线，使得第二控制信号CL2被施加到第二控制线。当第二控制信号CL2被提供给第二控制线时，第三晶体管M3导通，以允许第一节点N1和第三节点N3彼此电耦接。

第四晶体管M4的第一极耦接到第四节点N4，并且第四晶体管M4的第二极耦接到第二节点N2。第四晶体管M4的栅极电极耦接到第二控制线，使得第二控制信号CL2被施加到第二控制线。当第二控制信号CL2被提供给第二控制线时，第四晶体管M4导通，以允许第二节点N2和第四节点N4彼此电耦接。如果第二节点N2和第四节点N4彼此电耦接，则第二晶体管M2处于二极管连接方式。

第五晶体管M5的第一极耦接到第二节点N2，并且第五晶体管M5的第二极耦接到初始化电源Vint。第五晶体管M5的栅极电极耦接到第一控制线，使得第一控制信号CL2被施加到第一控制线。当第一控制信号CL1被提供给第一控制线时，第五晶体管M5导通，以向第二节点N2提供初始化电源Vint的电压。

第六晶体管M6的第一极耦接到第一电源ELVDD，并且第六晶体管M6的第二极耦接到第三节点N3。第六晶体管M6的栅极电极耦接到第一控制线，使得第一控制信号CL1被施加到第一控制线。当第一控制信号CL1被提供给第一控制线时，第六晶体管M6导通，以将第一电源ELVDD的电压提供给第三节点N3。

第七晶体管M7的第一极耦接到第一电源ELVDD，并且第七晶体管M7的第二极耦接到第三节点N3。第七晶体管M7的栅极电极耦接到作为发射控制线的第三控制线，使得第三控制信号CL3被施加到第三控制线。当作为发射控制信号的第三控制信号CL3被提供给第三控制线时第七晶体管M7截止，并且当不提供发射控制信号时第七晶体管M7导通。

第八晶体管M8的第一极耦接到第四节点N4，并且第八晶体管M8的第二极耦接到有机发光二极管OLED的阳极。第八晶体管M8的栅极电极耦接到第三控制线，使得第三控制信号CL3被施加到第三控制线。当发射控制信号CL3被提供给第三控制线时第八晶体管M8截止，并且当不提供发射控制信号CL3时第八晶体管M8导通。

存储电容器Cst耦接在第一电源ELVDD和第二节点N2之间。存储电容器Cst与在第一电容器C1和第二电容器C2中充电的电压相对应地充电与数据信号对应的电压和第二晶体管M2的阈值电压。

图3图示像素142的驱动方法的波形图。参照图3，根据该实施例的驱动方法中的一帧被划分为第一时段T1、第二时段T2和第三时段T3。

第一时段T1是初始化时段，其中初始化电源的电压被提供给第二节点N2、即驱动晶体管M2的栅极电极。第二时段T2是补偿时段，其中补偿第二晶体管M2的阈值电压。第三时段T3是发射和数据写入时段，其中在第一电容器C1和第二电容器C2中充电与数据信号对应的电压，并且同时，有机发光二极管OLED利用预定亮度发光。

首先，发射控制信号CL3在第一时段T1和第二时段T2期间被提供给第三控制线，并且在第三时段T3不提供。如果发射控制信号CL3在第一时段T1和第二时段T2期间被提供给第三控制线，则第七晶体管M7和第八晶体管M8导通。然后，第二晶体管M2和有机发光二极管OLED彼此去电耦接。并且因此有机发光二极管OLED在第一时段T1和第二时段T2期间被设置为处于非发射状态。

在第一时段T1期间第一控制信号CL1被提供给第一控制线。如果第一控制信号CL1被提供给第一控制线，则第五晶体管M5和第六晶体管M6导通。如果第五晶体管M5导通，则初始化电源Vint的电压被提供给第二节点N2。如果第六晶体管M6导通，则第一电源ELVDD的电压被提供给第三节点N3。这里，初始化电源Vint被设置为比数据信号的电压更低的电压，并且因此第一晶体管M1在第一时段T1期间被设置为处于导通偏置(on-bias)状态。

在第二时段T2期间第二控制信号CL2被施加到第二控制线。如果第二控制信号CL2被施加到第二控制线，则第三晶体管M3和第四晶体管M4导通。

如果第四晶体管M4导通，则第二晶体管M2被以二极管方式耦接。如果第三晶体管M3导通，则存储在第一电容器C1中的数据信号的电压被提供给第三节点N3。在此情况下，施加到第二节点N2的电压被初始化为低于数据信号的电压的初始化电源Vint的电压，因此第二晶体管M2导通。如果第二晶体管M2导通，则施加到第三节点N3的电压经由以二极管方式耦接的第二晶体管M2被提供给第二节点N2。在这样的情况下，存储电容器Cst存储与数据信号对应的电压和第二晶体管M2的阈值电压。

在第三时段T3期间停止将发射控制信号CL3提供到第三控制线。如果停止将发射控制信号CL3提供到第三控制线，则第七晶体管M7和第八晶体管M8导通。如果第七晶体管M7导通，则第一电源ELVDD和第三节点N3彼此电耦接。如果第八晶体管M8导通，则第四节点N4被电耦接到有机发光二极管OLED。然后，第二晶体管M2与施加到第二节点N2的电压相对应地来控制经由有机发光二极管OLED从第一电源ELVDD流到第二电源ELVSS的电流的量。在这种情况下，有机发光二极管OLED与施加到其的电流的量对应地产生具有预定亮度的光。

同时，在第三时段T3期间扫描信号[S1]至[Sn]被逐行地提供给扫描线S1至Sn。如果扫描信号被逐行提供给扫描线S1至Sn，则包括在位于每个水平线上的每个像素142中的第一晶体管M1导通。如果第一晶体管M1导通，则来自数据线(数据线D1至Dm中的任何一个)的数据信号[Dm]被提供给包括在每个像素142中的第一节点N1。在此情况下，第一电容器C1充电与数据信号对应的电压。实际上，在实施例中，通过重复上述过程而显示预定图像。

同时，虽然为了便于说明参照P型晶体管来描述实施例，但是实施例不限于此。换句话说，晶体管可以被形成为N型晶体管。

在实施例中，有机发光二极管OLED可以产生与从驱动晶体管M2提供的电流的量对应的红、绿和蓝光。然而，实施例不限于此。例如，有机发光二极管OLED可以产生与从驱动晶体管提供的电流的量对应的白光。在这种情况下，使用分离滤色器等来实现彩色图像。

在根据参照图1至图3描述的该实施例的显示设备中，第一控制线a1至an、第二控制线b1至bn、第三控制线c1至cn以及具有施加到其的初始化电源Vint的初始化电力线p1至pm被共同耦接到像素142。因此，同样的第一控制信号CL1至第三控制信号CL3以及同样的初始化电源被共同施加到每个像素142。也就是说，为了通过像素显示具有均匀图像质量的图像，有必要向每个像素提供具有相同电压的第一至第三控制信号和初始化电源。

然而，可能发生压降(IR压降)，其中施加到每个像素的第一至第三控制信号以及初始化电源的电压由于各个电压输入的入口焊盘之间的长度差异以及第一控制线a1至an、第二控制线b1至bn、第三控制线c1至cn和初始化电力线p1至pm之间的长度差异而变得彼此不同。在压降中，当像素单元的面积变大时，线的长度增加，并且因此像素之间的亮度变化可能增加。

具体而言，在该实施例中，如图2中所示，初始化电源Vint被施加到在每个像素中提供的第一电容器C1的一端。在这种情况下，针对每一帧，第一电容器C1充电与施加到每个像素的数据信号对应的电压。这里，如果初始化电源Vint没有被稳定地施加到所有像素，则可能由于每个像素的亮度变化而发生Mura(不均)类型的缺陷。

因此，在该实施例中，在初始化电源和/或控制信号中，电耦接至向其施加初始化电源和/或控制信号的每个入口焊盘的多个初始化电力线和/或控制线之间的电阻差异被最小化。因此，可以减少亮度的不均匀性。

此后，将参照图4A至图6来详细描述通过其能够克服亮度变化的问题的、根据一个实施例的结构。为了便于说明，将在图4至图6中示出的实施例中描述被共同耦接到像素142的初始化电力线p1至pm以及用于向初始化电力线提供初始化电源Vint的入口焊盘的结构和耦接关系。也就是说，第一至第三控制线以及用于分别向第一至第三控制线提供控制信号的入口焊盘的耦接结构可以与在图4至图6中示出的结构基本相同。

图4A和图4B图示示意性地示出用于共同向像素142施加初始化电源Vint的入口焊盘以及电耦接到入口焊盘的多条电力线p1至pm的结构的平面图。图5图示图4A的特定地带A和B的截面图。图6图示示出图4A的特定地带C中的电阻的曲线。

首先，参照图4A，根据实施例的显示设备可以进一步包括在像素单元140(图1)的外部区域中的多个入口焊盘410和焊盘条420。初始化电源Vint被施加到多个入口焊盘410，并且焊盘条420沿公共耦接至入口焊盘410的第一方向延伸。

如图4A中所示，入口焊盘410和焊盘条420可以被集成地形成。例如，可以由低电阻金属材料来形成入口焊盘410和焊盘条420。

多条初始化电力线440、即初始化电力线p1至pm的位置与焊盘条420间隔开，例如，初始化电力线440可以沿与第一方向垂直的第二方向与焊盘条420间隔开。多条初始化电力线440沿朝向像素单元140的第二方向延伸，以向像素142提供初始电源。

初始化电力线440被布置为向所有像素142共同提供相同的初始化电源。根据在图1中示出的实施例，可以与各个数据线D1至Dm并行地布置初始化电力线p1至pm。例如，焊盘条420可以不断延伸以沿着所有电力线400延伸。

此外，形成分别与初始化电力线440接触的岛屿形状的耦接图案430，以将初始化电力线440电耦接到焊盘条420。也就是说，耦接图案430被形成为分别与初始化电力线440的末端部分和焊盘条420的末端部分接触，使得初始化电力线440与焊盘条420通过耦接图案430而彼此电耦接。

在这种情况下，耦接图案430由具有比焊盘条420和初始化电力线440的电阻更高的电阻的材料形成，焊盘条420是由低电阻金属材料形成的。例如，耦接图案430可以由高浓度掺杂的半导体形成。

通过图4A示出的配置，施加到入口焊盘410的初始化电源Vint通过焊盘条420和耦接图案430被施加到初始化电力线440。

当将距入口焊盘410最近的地带A与距入口焊盘410最远的地带B、即两个相邻入口焊盘410之间的中央部分进行比较时，可能由于通过其施加初始化电源Vint的电流路径之间的长度差异而存在电阻差异。也就是说，距入口焊盘410最近的地带A中的电阻小于距入口焊盘410最远的地带B中的电阻。

为了最小化在电耦接至入口焊盘410的多条初始化电力线440中的电阻差异，在距入口焊盘410最近的地带A中增加电阻并且在距入口焊盘410远的地带B中减少电阻。也就是说，为了最小化电阻差异，如图4A中所示来控制与耦接图案430接触的初始化电力线440和焊盘条420的末端部分的形状、例如长度。

具体而言，参照图4A，耦接图案430被形成为使得在地带A、即其电阻最小的地带中初始化电力线440a以及与耦接图案430重叠的焊盘条420的末端部分的面积被最小化。此外，耦接图案430被形成为使得在地带B、即其电阻最大的地带中初始化电力线440b以及与耦接图案430重叠的焊盘条420的末端部分的面积被最大化。也就是说，与每个耦接图案430接触的初始化电力线440和焊盘条420的末端部分的接触面积在地带A中被形成为最小并且在地带B中被形成为最大。

例如，可以以步进形状来形成与耦接图案430重叠的初始化电力线440中的每一个的末端部分，并且可以以步进形状、例如步进图案来形成与耦接图案430重叠的焊盘条420的边缘420a的部分。例如，可以通过耦接图案430与对应初始化电力线440以及焊盘条420之间的重叠面积来限定初始化电力线440的末端部分和焊盘条420的边缘420a的部分的步进形状，并且该步进形状可以被调整为在距相应入口焊盘410最远的地带而不是距相应入口焊盘410最近的地带中具有更大的步进形状，例如步进更大面积的图案。例如，初始化电力线440的重叠的末端部分以及焊盘条420的边缘420a的部分的面积从距入口焊盘410最近的地带A至距入口焊盘410最远的地带B逐渐增加，如图4A所示。例如，当从耦接图案430至对应的最近入口焊盘410的距离增加时，每个耦接图案430与对应初始化电力线440以及焊盘条420之间的接触面积增加，因此耦接图案430与对应初始化电力线440以及焊盘条420之间的接触面积在与对应的最近入口焊盘410直接相邻、例如与其对齐的耦接图案430处最小，并且在距对应的最近入口焊盘410最远、例如两个相邻入口焊盘410之间的中央部分的耦接图案430处最大。

也就是说，参考图5的截面图，在位于地带A中的耦接图案430中，不与初始化电力线440a和焊盘条420重叠的地带的长度Da比在地带B中不与初始化电力线440b和焊盘条420重叠的地带的长度Db更长。因而，在地带A中耦接图案430的重叠地带比地带B中的更小，即焊盘条420的边缘与对应初始化电力线440a/440b的相对边缘之间的非重叠长度Da大于非重叠长度Db，所以位于地带A中的耦接图案430的电阻大于地带B中的电阻。这是因为耦接图案430的材料的电阻大于初始化电力线440a以及焊盘条420的电阻并且其长度在地带A中更大。

图6图示示出在图4A的特定地带C中的电阻的曲线。地带C反映出耦接到图4A中的焊盘条420以及多条初始化电力线440的耦接图案430的电阻，多条初始化电力线440分别耦接到耦接图案430。

参照图6，在距入口焊盘410最近的地带A中的耦接图案430的电阻(大约800Ω)最大，并且在距入口焊盘410最远的地带B中的耦接图案430的电阻(大约10Ω)最小。因此，根据本实施例，依据因通过焊盘条420的电流路径的不同长度而导致的不同电阻来改变耦接图案430的电阻可以控制初始化电力线440的电阻，从而最小化电耦接至各个入口焊盘410的多条初始化电力线440之间的电阻差异，并且由此降低亮度的非均匀性。

根据另一实施例，初始化电力线440和焊盘条420中仅一个的末端部分可以是步进形状的，以控制电阻，如将参照图4B详细描述的。除了焊盘条420’的结构与焊盘条420的结构不同之外，图4B的实施例的配置和操作与图4A的实施例的那些基本相同。因此，通过类似的参考数字来指示与图4A的实施例相同的组件，并且将省略对它们的详细描述。

参照图4B，与图4A的实施例不同，不以步进形状来形成而是以直线形状来形成与多个耦接图案430重叠的焊盘条420’的末端部分420a’。在这种情况下，与焊盘条420’的末端部分420a’重叠的耦接图案430的面积彼此相等。

然而，与图4A的实施例类似的，以步进形状来形成分别耦接至多个耦接图案430的初始化电力线440的末端部分，其中重叠的末端部分的面积从距入口焊盘410最近的地带A至距入口焊盘410最远的地带B逐渐增加。因而，根据图4B的实施例，距入口焊盘410最近的地带A的电阻最大，并且距入口焊盘410最远的地带B的电阻最小。

虽然这些图中未示出，但是作为另一个实施例，分别与多个耦接图案430重叠的初始化电力线440的末端部分可以具有相同的长度，但是可以以步进形状来形成与耦接图案430重叠的焊盘条420的末端部分。在这种情况下，距入口焊盘410最近的地带A的电阻最大，并且距入口焊盘410最远的地带B的电阻最小。

通过归纳和回顾的方式，在有机发光显示设备中，可以通过施加到像素的控制信号和/或电源的电压电平来影响每个像素的发光亮度。也就是说，控制信号和/或电源变为确定像素的发光亮度的除了数据信号之外的首要因素。因此，为了显示具有均匀图像质量的图像，具有相同电压的控制信号和/或电源有必要被提供给每个像素。

然而，可能发生压降(IR压降)，其中施加到各个像素的电压由于耦接到各个像素的线之间的长度差异而变得彼此不同。例如，当显示设备的显示面板变得更大时，线的长度被加长，并且因此像素之间的亮度变化可能根据像素距接收控制信号和/或电源的焊盘的距离而增加。

因此，根据示范性实施例的显示设备，在共同施加到像素的电源和/或控制信号中，电耦接到向其施加电源和/或控制信号的每个入口焊盘的多条电力线和/或控制线之间的电阻差异被最小化，从而降低了显示面板的局部亮度不均匀性。

这里已经公开了示例实施例，并且虽然采用了特定术语，但是它们被用于并且应被解释为仅仅是一般性的和描述性的意义，而并非用于限制的目的。在一些例子中，如对于本申请要提交的领域中的一名普通技术人员来说明显的是，结合特定实施例所描述的特性、特征和/或元素可以单独使用，或者可以与结合其他实施例所描述的特性、特征和/或元素结合使用，除非明确指出并非如此。因此，本领域技术人员应当明白，可以在不脱离本发明的精神和范围的情况下做出形式上和细节上的各种改变，在下面的权利要求中阐述本方面的范围。

Claims (15)

1.一种显示设备，包括：

像素单元，包含多个像素，该多个像素与多条控制线和多条电力线耦接以共同接收相同的控制信号和电源；

至少一个入口焊盘，位于像素单元的外部，该至少一个入口焊盘被配置为向多条电力线提供电源；

焊盘条，与至少一个入口焊盘电耦接；以及

多个耦接图案，与多条电力线的末端部分以及焊盘条的对应末端部分接触，该多个耦接图案与多条电力线和所述焊盘条电连接，并且焊盘条的末端部分与多条电力线的末端部分中的一个或多个与所述多个耦接图案具有不同的接触面积。

2.根据权利要求1所述的显示设备，其中，接触面积在距至少一个入口焊盘中的每个入口焊盘最近的耦接图案中最小。

3.根据权利要求1所述的显示设备，其中，当耦接图案与对应入口焊盘之间的距离减小时，接触面积减小。

4.根据权利要求1所述的显示设备，其中，接触面积在距至少一个入口焊盘中的每个入口焊盘最远的耦接图案中最大。

5.根据权利要求1所述的显示设备，其中，当耦接图案与对应入口焊盘之间的距离增加时，接触面积增加。

6.根据权利要求1所述的显示设备，其中，多个耦接图案包括具有比焊盘条和多条电力线的电阻更大的电阻的材料。

7.根据权利要求6所述的显示设备，其中，多个耦接图案包括掺杂型半导体。

8.根据权利要求1所述的显示设备，其中，焊盘条的末端部分和多条电力线的末端部分中的一个或多个具有步进形状，并且在步进形状中，接触面积从距至少一个入口焊盘中的一个入口焊盘近的地带起至距至少一个入口焊盘中的该入口焊盘远的地带逐渐增加。

9.根据权利要求1所述的显示设备，其中，电源是被配置为共同施加到多个像素的初始化电源。

10.根据权利要求1所述的显示设备，还包括：

位于像素单元之外的多个第二入口焊盘，多个第二入口焊盘被配置为向多条控制线施加控制信号；

第二焊盘条，电耦接至多个第二入口焊盘；以及

多个第二耦接图案，与多条控制线的末端部分和第二焊盘条的对应末端部分接触，多个第二耦接图案将多个控制线和第二焊盘条电连接，并且第二焊盘条的末端部分和多条控制线的末端部分中的一个或多个与多个第二耦接图案具有不同的接触面积。

11.根据权利要求10所述的显示设备，其中，第二耦接图案包括具有比第二焊盘条和控制线的电阻更大的电阻的材料。

12.根据权利要求10所述的显示设备，其中，第二焊盘条的末端部分和多条控制线的末端部分中的一个或多个具有步进形状，并且在步进形状中，接触面积从距多个第二入口焊盘中的一个入口焊盘近的地带起至距多个第二入口焊盘中的该入口焊盘远的地带逐渐增加。

13.根据权利要求9所述的显示设备，其中，每个像素包括：

有机发光二极管，具有耦接到第二电源的阴极；

第一晶体管，耦接在数据线和第一节点之间，当扫描信号被提供到扫描线时该第一晶体管导通；

第一电容器，耦接在第一节点和初始化电源之间；以及

像素电路，被配置为依据施加到第一节点的电压来控制经由有机发光二极管从第一电源流到第二电源的电流的量。

14.根据权利要求13所述的显示设备，其中，像素电路还包括：

第三晶体管，耦接在第一节点和第三节点之间，该第三晶体管具有与第一晶体管的导通时段不重叠的导通时段；

第二晶体管，被配置为依据施加到第二节点的电压来控制从经由第三节点耦接的第一电源流到经由第四节点耦接的有机发光二极管的电流的量；

第四晶体管，耦接在第二节点和第四节点之间，该第四晶体管与第三晶体管同时被导通或截止；以及

存储电容器，耦接在第二节点和第一电源之间。

15.根据权利要求14所述的显示设备，其中，像素电路还包括：

第五晶体管，耦接在第二节点和初始化电源之间，该第五晶体管具有与第一晶体管和第三晶体管的导通时段不重叠的导通时段；

第六晶体管，耦接在第三节点和第一电源之间，该第六晶体管与第五晶体管同时被导通或截止；

第七晶体管，与第六晶体管并联耦接在第三节点和第一电源之间，该第七晶体管具有与第一晶体管的导通时段重叠的导通时段；以及

第八晶体管，耦接在第四节点和有机发光二极管之间，该第八晶体管与第七晶体管同时被导通或截止。