TWI655763B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI655763B
TWI655763B TW103118241A TW103118241A TWI655763B TW I655763 B TWI655763 B TW I655763B TW 103118241 A TW103118241 A TW 103118241A TW 103118241 A TW103118241 A TW 103118241A TW I655763 B TWI655763 B TW I655763B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
pad
node
display device
Prior art date
Application number
TW103118241A
Other languages
English (en)
Other versions
TW201503356A (zh
Inventor
朴慶泰
金東奎
文盛載
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201503356A publication Critical patent/TW201503356A/zh
Application granted granted Critical
Publication of TWI655763B publication Critical patent/TWI655763B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

顯示裝置包含含有耦合至複數個控制線和複數個電力線的複數個像素以共同地接收相同的控制訊號和電源的像素單元；位於像素單元外側的複數個輸入襯墊(inlet pad)，複數個輸入襯墊配置以施加電源至複數個電力線；電性耦合複數個輸入襯墊之襯墊條；及接觸複數個電力線端部及對應之襯墊條端部之複數個耦合圖案，複數個耦合圖案電性連接複數個電力線和輸入襯墊，且一或多個襯墊條端部和複數個電力線端部與複數個耦合圖案具有相異的接觸面積。

Description

顯示裝置
相關申請案之交互參照
於2013年5月31日向韓國智慧財產局所提出，且名為「顯示裝置」之韓國專利申請號10-2013-0062659之全部內容於此併入做為參考。
本實施例之態樣係相關於一種顯示裝置。
顯示裝置中，有機發光顯示裝置使用透過電子和電洞的再結合而發光的有機發光二極體來顯示圖像。有機發光顯示裝置有快的反應速率且以低功耗驅動。因此，有機發光顯示裝置作為次世代顯示裝置而受到矚目。
一般而言，有機發光顯示裝置包含配置以包含複數個像素的像素單元、配置以供應驅動訊號至像素單元的驅動電路、配置以供應控制訊號至像素單元的控制電路、以及配置以供應電力至像素單元的電力供應電路。當掃描訊號被供應至各像素時，各像素發出的光具有對應於與掃描訊號同步供應的資料訊號之亮度。因此，有機發光顯示裝置顯示預定的圖像。
根據實施例提供一種顯示裝置，其包含：含有複數個像素的像素單元，複數個像素耦合至複數個控制線和複數個電力線以共同接收相同的控制訊號和電源；位於像素單元的外側之複數個輸入襯墊，複數個輸入襯墊被配置以施加電源至複數個電力線；電性耦合複數個輸入襯墊之襯墊條；以及接觸複數個電力線的端部及相應之襯墊條的端部之複數個耦合圖案，複數個耦合圖案電性連接複數個電力線和襯墊條，且一或多個襯墊條的端部與複數個電力線的端部與複數個耦合圖案具有相異的接觸面積。
接觸面積在最接近輸入襯墊的耦合圖案內可形成為最小。接觸面積可隨著耦合圖案接近輸入襯墊而變小。
接觸面積在最遠離輸入襯墊的耦合圖案內可形成為最大。接觸面積可隨著耦合圖案遠離輸入襯墊而變大。
耦合圖案可以具有電阻較襯墊條和電力線的電阻大的材料形成。形成耦合圖案的材料可為摻雜半導體。
分別與耦合圖案接觸之一或多個襯墊條的端部和複數個電力線的端部，可形成為階梯形(step shape)，其中接觸面積從接近輸入襯墊的區域逐漸地往遠離輸入襯墊的區域增加。
電源可為共同地施加至複數個像素之初始化電源。
顯示裝置可包含位在像素單元的外側之複數個輸入襯墊以分別施加控制訊號至複數個控制線，襯墊條被配置以允許輸入襯墊透過其耦合；以及分別與襯墊條的端部和複數個控制線的端部接觸以允許輸入襯墊和控制線透過其耦合之複數個耦合圖案，其中分別與耦合圖案接觸之一或多個襯墊條的端部和複數個控制線的端部於各複數個圖案具有相異的接觸面積。
耦合圖案可以具有電阻大於襯墊條和控制線之電阻的材料形成。分別與耦合圖案接觸之一或多個襯墊條的端部和複數個控制線的端部可形 成為階梯形，其中接觸面積從接近輸入襯墊之區域往遠離輸入襯墊之區域逐漸地增加。
像素可包含：配置以具有耦合至第二電源的陰極電極之有機發光二極體；耦合於資料線和第一節點之間之第一電晶體，當掃描訊號被供應至掃描線時，第一電晶體被開啟；耦合於第一節點和初始化電源之間之第一電容器；以及配置以對應從第一電容器供應的電壓，控制經由有機發光二極體從第一電源流至第二電源的電流量之像素電路。
像素電路可包含：耦合於第一節點和第三節點之間之第三電晶體，第三電晶體具有不與第一電晶體之開啟週期重疊之開啟週期；配置以對應施加至第二節點之電壓，控制從經由第三節點耦合之第一電源至經由第四節點耦合之有機發光二極體之電流量的第二電晶體；耦合於第二和第四節點之間之第四電晶體，第四電晶體與第三電晶體同時開啟或關閉；耦合於第二節點和第一電源之間之儲存電容器。
像素電路可進一步包含：耦合於第二節點和初始化電源之間之第五電晶體，第五電晶體具有不與第一和第三電晶體的開啟週期重疊之開啟週期；耦合於第三節點和第一電源之間之第六電晶體，第六電晶體與第五電晶體同時開啟或關閉；平行於第六電晶體地耦合於第三節點和第一電源之間之第七電晶體，第七電晶體具有與第一電晶體之開啟週期重疊之開啟週期；以及耦合於第四節點和有機發光二極體之間之第八電晶體，第八電晶體與第七電晶體同時開啟或關閉。
110‧‧‧掃描驅動器
120‧‧‧控制驅動器
130‧‧‧資料驅動器
140‧‧‧像素單元
142‧‧‧像素
144‧‧‧像素電路
150‧‧‧時序控制器
440、440a、440b、p1-pm‧‧‧初始化電力線
410‧‧‧輸入襯墊
420、420’‧‧‧襯墊條
420a‧‧‧邊緣
420a’‧‧‧端部
430‧‧‧耦合圖案
Da、Db‧‧‧長度
A、B、C‧‧‧區域
C1‧‧‧第一電容器
Cst‧‧‧儲存電容器
CL1‧‧‧第一控制訊號
CL2‧‧‧第二控制訊號
CL3‧‧‧第三控制訊號
D1-Dm‧‧‧資料線
S1-Sn‧‧‧掃描線
a1-an‧‧‧第一控制線
b1-bn‧‧‧第二控制線
c1-cn‧‧‧第三控制線
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
M5‧‧‧第五電晶體
M6‧‧‧第六電晶體
M7‧‧‧第七電晶體
M8‧‧‧第八電晶體
N1‧‧‧第一節點
N2‧‧‧第二節點
N3‧‧‧第三節點
N4‧‧‧第四節點
T1‧‧‧第一週期
T2‧‧‧第二週期
T3‧‧‧第三週期
Vint‧‧‧初始化電源
ELVDD‧‧‧第一電源
ELVSS‧‧‧第二電源
OLED‧‧‧有機發光二極體
藉由參照附圖詳細說明示例性實施例，特徵將對本領域之普通技術人員而言變得顯而易見。在附圖中：第1圖描繪根據一實施例的顯示裝置之方塊圖。
第2圖描繪顯示於第1圖之像素的構造之電路圖。
第3圖描繪顯示於第2圖之像素的驅動方法的波形圖。
第4A圖和第4B圖描繪用以共同施加初始化電源至顯示於第1圖的像素之輸入襯墊和電性耦合至輸入襯墊的複數個電力線之平面示意圖。
第5圖描繪第4A圖的特定區域A和B之截面圖。
第6圖描繪第4A圖的特定區域C內之電阻的圖表。
現在範例實施例將參照附圖被更完整地描述於下；然而，他們可被以不同的形式實施且不應當被理解為受限於本文闡述的實施例。相反地，提供這些實施例以使這些公開將為透徹且完整的，並將充分地傳達示例性實施給本領域之普通技術人員。
在圖式中，層和區域的尺寸可為了說明之明確性而被誇大。將被理解的是當一元件被指稱為在兩元件「之間」時，其可為在兩元件之間的唯一元件，或是也可存在一或多個中介元件。同時，當一元件被指稱為「耦合」至另一元件，其可不只是直接耦合至另一元件，也可為透過中介元件間接地耦合至另一元件。更進一步，為了明確性，省略對於實施例的充分理解而言為非必要之某些元件。此外，通篇相似的附圖標記指稱相似的元件。
第1圖描繪根據一實施例的顯示裝置之方塊圖。
參照第1圖，根據一實施例的顯示裝置可包含：配置以包含位於由掃描線S1至Sn和資料線D1至Dm定義的區域內的像素142之像素單元140；配置以驅動掃描線S1至Sn之掃描驅動器110；配置以驅動共同地耦合至像素142之第一控制線a1至an、第二控制線b1至bn、作為發光控制線的第三控制線c1至cn之控制驅動器120；配置以驅動資料線D1至Dm之資料驅動器130；以及配置以控制驅動器110、120和130之時序控制器150。
在此情況中，第一控制訊號CL1共同地被施加至第一控制線a1至an，且第二控制訊號CL2共同地被施加至第二控制訊號線b1至bn。另外，第三控制訊號CL3共同地被施加至第三控制線c1至cn。
作為像素電源之第一和第二電源ELVDD和ELVSS、以及用以初始化在各像素142內的驅動電晶體的閘極電極之初始化電源Vint被施加至像素142。在此情況下，初始化電源Vint分別透過複數個初始化電力線p1至pm被共同地施加至像素142。第一電源ELVDD被設為高位準電壓，且第二電源ELVSS被設為低位準電壓。
舉例而言，第一電源ELVDD可有15V的正電壓位準，且第二電源ELVSS可有-5V的負電壓位準或0V的接地電壓位準。初始化電源Vint可有0V的接地電壓位準作為低於資料訊號的電壓位準。
在本實施例，在一個訊框內的第三週期期間(第3圖的T3)，掃描驅動器110逐步地供應掃描訊號至掃描線S1至Sn。若掃描訊號逐步地供應至掃描線S1至Sn，像素142以各水平線地被選擇。
在一個訊框內除了第三週期T3以外的第一和第二週期(第3圖的T1和T2)期間，控制驅動器120或掃描驅動器110供應發光控制訊號至第三控制線c1至cn，即發光控制線。
於此，掃描訊號被設為包含在像素142內的電晶體於該電壓下可被開啟之電壓，且作為發光控制訊號的第三控制訊號CL3被設為包含在像素142內的電晶體於該電壓下可被關閉之電壓。如此，像素142在第一和第二週期期間，即當發光控制訊號被供應至第三控制線c1至cn時，被設定為於非發光狀態。 亦即，在其中電晶體被實施為P型電晶體的實施例中，掃描訊號被設定為低位準電壓，且發光控制訊號被設定為高位準電壓。
資料驅動器130與掃描訊號同時供應資料訊號至資料線D1至Dm。接著，資料訊號被供應至經由掃描訊號所選擇的像素142。
如上述，控制驅動器120在一個訊框裡除了第三週期T3以外的第一和第二週期T1和T2內，供應發光控制訊號至作為發光控制線之第三控制線c1至cn。另外，控制驅動器120在一個訊框內之第一週期T1期間供應第一控制訊號CL1至第一控制線a1至an，且在一個訊框內之第二週期T2期間供應第二控制訊號CL2至第二控制線b1至bn。於此，第一和第二控制訊號CL1和CL2被設定為包含在像素142內的電晶體於該電壓下可被開啟之電壓。亦即，在其中電晶體被實施為P型電晶體的實施例中，第一和第二控制訊號CL1和CL2被設定為低位準電壓。
像素142位在掃描線S1至Sn和資料線D1至Dm的交叉部分。像素142在一個訊框內之第一週期T1期間被初始化，且在一個訊框內之第二週期T2期間補償驅動電晶體的臨界電壓。在第三週期T3期間，像素142以對應於資料訊號的電壓充電同時發光。
於此，在第二週期T2期間，包含在像素單元140內的所有像素142同步補償驅動電晶體的臨界電壓。在其中像素142如同上述同時補償驅動電晶體的臨界電壓的情形下，可充分地確保第二週期T2，且因此，穩定地補償驅動電晶體的臨界電壓是可能的。亦即，在其中像素單元140以120Hz或更多的高速驅 動之情況下，也可充分地確保第二週期T2，從而穩定地補償驅動電晶體的臨界電壓。
在下文中，顯示於第1圖之像素142及像素142的驅動方法的實施例將參考第2圖和第3圖被詳細描述。
第2圖描繪像素142的電路圖。參考第2圖，根據此實施例的像素142可包含第一電晶體M1、第一電容器C1、像素電路144、和有機發光二極體OLED。
有機發光二極體OLED的陽極電極被耦合至像素電路144，且有機發光二極體OLED的陰極電極被耦合至第二電源ELVSS。有機發光二極體OLED以對應於從像素電路144供應的電流量之預定亮度發光。
第一電晶體M1的第一電極被耦合至資料線Dm，且第一電晶體M1的第二電極被耦合至與像素電路144耦合的第一節點N1。第一電晶體M1的閘極電極被耦合至掃描線Sn。當掃描訊號被供應至掃描線Sn時，第一電晶體M1被開啟。
第一電容器C1被耦合在第一節點和初始化電源Vint之間。第一電容器C1以對應於資料訊號的電壓充電。於此，初始化電源Vint分別透過複數個初始化電力線p1至pm而被共同施加至像素142，且可被設定為低於資料訊號的電壓之電壓(例如，0V)。
像素電路144充入從第一C1供給的電壓，即對應於資料訊號的電壓的預定電壓。像素電路144對應充入之電壓，控制從第一電源ELVDD供給至有機發光二極體OLED的電流量。
在本實施例，像素142可包含第二至第八電晶體M2至M8和儲存電容器Cst。
作為驅動電晶體之第二電晶體M2的第一電極被耦合至第三節點N3，且第二電晶體M2的第二電極被耦合至第四節點N4。第二電晶體M2的閘極電極被耦合至第二節點N2。第二電晶體M2對應於施加至第二節點N2的電壓，控制從經由第三節點耦合之第一電源ELVDD至經由第四節點耦合之有機發光二極體OLED的電流量。
第三電晶體M3的第一電極被耦合至第一節點N1，且第三電晶體M3的第二電極被耦合至第三節點N3，第三電晶體M3具有之開啟週期不與第一電晶體的開啟週期重疊。第三電晶體M3的閘極電極被耦合至第二控制線，以使第二控制訊號CL2被施加至第二控制線。當第二控制訊號CL2被供給至第二控制線時，第三電晶體M3被開啟，以允許第一和第三節點N1和N3彼此電性耦合。
第四電晶體M4的第一電極被耦合至第四節點N4，且第四電晶體M4的第二電極被耦合至第二節點N2。第四電晶體M4的閘極電極被耦合至第二控制線，以使第二控制訊號CL2被施加至第二控制線。當二控制訊號CL2被供給至第二控制線時，第四電晶體M4被開啟，以允許第二和第四節點N2和N4彼此電性耦合。若第二和第四節點N2和N4彼此電性耦合，則第二電晶體M2為二極體耦合。
第五電晶體M5的第一電極被耦合至第二節點N2，且第五電晶體M5的第二電極被耦合至初始化電源Vint，第五電晶體M5有不與第一和第三電晶體的開啟週期重疊的開啟週期。第五電晶體M5的閘極電極被耦合至第一控制線，以使第一控制訊號CL1被施加至第一控制線。當第一控制訊號CL1被供給至第一控制線時，第五電晶體M5被開啟以供給初始化電源Vint的電壓至第二節點N2。
第六電晶體M6的第一電極被耦合至第一電源ELVDD，且第六電晶體M6的第二電極被耦合至第三節點N3。第六電晶體M6的閘極電極被耦合至 第一控制線，以使得第一控制訊號CL1被施加至第一控制線。當第一控制訊號CL1被供給至第一控制線時，第六電晶體M6被開啟以供給第一電源ELVDD的電壓至第三節點N3。
第七電晶體M7的第一電極被耦合至第一電源ELVDD，且第七電晶體M7的第二電極被耦合至第三節點N3，第七電晶體M7有與第一電晶體之開啟週期重疊的開啟週期。第七電晶體M7的閘極電極耦合至作為發光控制線之第三控制線以使第三控制訊號CL3被供給至第三控制線。當作為發光控制訊號之第三控制訊號CL3被施加至第三控制線時，第七電晶體M7被關閉，且當不施加發光控制訊號時，第七電晶體M7被開啟。
第八電晶體M8的第一電極被耦合至第四節點N4，且第八電晶體M8的第二電極被耦合至有機發光二極體OLED的陽極電極。第八電晶體M8的閘極電極被耦合至第三控制線，以使第三控制訊號CL3被施加至第三控制線。當作為發光控制訊號之第三控制訊號CL3被供給至第三控制線時，第八電晶體M8被關閉，且當不施加發光控制訊號時，第八電晶體M8被開啟。
儲存電容器Cst被耦合在第一電源ELVDD和第二節點N2之間。儲存電容器Cst對應於在第一電容器C1內充入之電壓，充入對應於資料訊號和第二電晶體M2的臨界電壓之電壓。
第3圖描繪像素142的驅動方法的波形圖。參考第3圖，根據此實施例之驅動方法內的一個訊框被劃分為第一週期T1、第二週期T2、和第三週期T3。
第一週期T1為初始化週期，在其中初始化電源的電壓被供給至第二節點N2，即驅動電晶體M2的閘極電極。第二週期T2是補償週期，在其中第二電晶體M2的臨界電壓被補償。第三週期T3為發光和資料寫入週期，在其中對應 於資料訊號之電壓被充入第一電容器C1，且同時，有機發光二極體OLED以預定亮度發光。
首先，發光控制訊號CL3在第一和第二週期T1和T2期間被供給至第三控制線，且在第三週期T3的期間不供給。在第一和第二週期T1和T2的期間，若發光控制訊號CL3被供給至第三控制線，則第七和第八電晶體M7和M8被關閉。接著，第二電晶體M2和有機發光二極體OLED彼此去電性耦合，且因此，在第一和第二週期T1和T2期間，有機發光二極體OLED被設定於非發光狀態。
在第一週期T1期間，第一控制訊號CL1被供給至第一控制線。若第一控制訊號CL1被供給至第一控制線，則第五和第六電晶體M5和M6被開啟。 若第五電晶體M5被開啟，則初始化電源Vint的電壓被供給至第二節點N2。若第六電晶體M6被開啟，則第一電源ELVDD的電壓被供給至第三節點N3。於此，初始化電源Vint被設定為低於資料訊號的電壓之電壓，且因此第一電晶體M1於第一週期T1期間被設定在偏壓狀態(on-bias state)。
第二控制訊號CL2在第二週期T2期間被供給至第二控制線。若第二控制訊號CL2被供給至第二控制線，則第三和第四電晶體M3和M4被開啟。
若第四電晶體M4被開啟，則第二電晶體M2為二極體耦合。若第三電晶體M3被開啟，儲存在第一電容器C1內的資料訊號的電壓被供給至第三節點N3。在此情況，施加至第二節點N2的電壓被初始化為初始化電源Vint的電壓，其低於資料訊號的電壓，且因此第二電晶體M2被開啟。若第二電晶體M2被開啟，則施加至第三節點N3的電壓經由二極體耦合的第二電晶體M2被供給至第二節點N2。在此情況下，儲存電容器Cst儲存對應於資料訊號和第二電晶體M2的臨界電壓的電壓。
在第三週期T3的期間停止發光控制訊號CL3對第三控制線的供給。若發光控制訊號CL3對第三控制線的供給停止，第七和第八電晶體M7和M8 被開啟。若第七電晶體M7被開啟，第一電源ELVDD和第三節點N3彼此電性耦合。若第八電晶體M8被開啟，則第四節點N4被電性耦合至有機發光二極體OLED。然後，第二電晶體M2對應於施加至第二節點N2的電壓，控制從第一電源ELVDD經由該有機發光二極體OLED流至第二電源ELVSS的電流量。在此情況下，有機發光二極體OLED對應於施加至其的電流量，產生具有預定亮度的光。
同時，在第三週期T3期間，掃描訊號[S1]至[Sn]被逐步地供給至掃描線S1至Sn。若掃描訊號係逐步地供給至掃描線S1至Sn，則包含在位於各水平線上的各像素142內的第一電晶體M1被開啟。若第一電晶體M1被開啟，來自資料線(資料線D1至Dm的任一個)的資料訊號[Dm]被供給至包含在各像素142內的第一節點N1。在此情況下，第一電容器C1充入對應於資料訊號的電壓。實際上，在一實施例裡，預定的圖像藉由重複上述程序而被顯示。
同時，雖然實施例為了說明上之方便而參考P型電晶體描述於上，但實施例並不限於此。換句話說，電晶體可形成為N型電晶體。
在實施例中，對應於自驅動電晶體M2供給的電流量，有機發光二極體OLED可產生紅、綠、和藍光。然而，實施例並不限於此。舉例而言，有機發光二極體OLED可對應於從驅動電晶體供給的電流量而產生白光。在此情況，使用分開的濾色片等實施彩色圖像。
根據參考第1圖至第3圖描述的實施例之顯示裝置內，第一控制線a1至an、第二控制線b1至bn、第三控制線c1至cn、和具有施加於其之初始化電源Vint之初始化電力線p1至pm共同地耦合至像素142。因此，相同的第一至第三控制訊號CL1至CL3和相同的初始化電源被共同地施加至各像素142。亦即，為了透過像素顯示均勻圖像品質之圖像，必需供給各像素具有相同電壓之第一至第三控制訊號和初始化電源。
然而，由於各別電壓輸入的輸入襯墊之間的長度差異以及第一控制線a1至an、第二控制線b1至bn、第三控制線c1至cn、及初始化電力線p1至pm之間的長度差異，有可能發生其中被供給至各像素之第一至第三控制訊號和初始化電源的電壓之電壓降(IR drop)變得彼此不同。在電壓降中，當像素單元的面積變大時，線的長度增加，且因此可能增加像素之間的亮度變化。
詳細而言，在此實施例中，如同第2圖所示，初始化電源Vint被施加至提供於各像素的第一電容器C1的一個終端。在此情況下，第一電容器C1充入對應於各訊框施加至各像素之資料訊號之電壓。因此，若初始化電源Vint不持續地施加至所有像素，則可能由於各像素的亮度變化而發生不均勻型(Mura-type)缺陷。
因此，在本實施例裡，在初始化電源和/或控制訊號內，電性耦合至被施加初始化電源和/或控制訊號之各輸入襯墊之複數個初始化電力線和/或控制線之間電阻差被最小化。因此，可減少亮度的不均勻性。
在下文中，將參考第4A圖至第6圖詳細說明透過其可克服亮度變化的問題之根據一實施例之構造。為了便於說明，共同地耦合至像素142的初始化電力線p1至pm以及用以提供初始化電源Vint至初始化電力線的輸入襯墊的構造與耦合關係將於參照第4A圖至第6圖中所示的實施例裡描述。亦即，第一至第三控制線和用以分別提供控制訊號至該第一和第三控制線的輸入襯墊的耦合構造可為大致上等同於如第4A圖至第6圖所示的構造。
第4A圖和第4B圖顯示描繪用以共同地施加初始化電源Vint至像素142的輸入襯墊以及電性耦合至輸入襯墊的複數個電力線p1至pm的構造的示意性平面圖。第5圖描繪第4A圖的特定區域A和B的截面圖。第6圖顯示描繪第4A圖的特定區域C內的電阻的圖表。
首先，參考第4A圖，根據實施例的顯示裝置可更進一步包含在像素單元140的外側的區域內之複數個輸入襯墊410和襯墊條420(第1圖)。初始化電源Vint被施加至複數個輸入襯墊410，且襯墊條420在第一方向延伸以共同地耦合至輸入襯墊410。
如第4A圖所示，輸入襯墊410和襯墊條420可被整合地形成。舉例而言，輸入襯墊410和襯墊條420可以低電阻金屬材料形成。
複數個初始化電力線440，即初始化電力線p1至pm，被放置以與襯墊條420隔開，例如，初始化電力線440可沿著垂直於第一方向之第二方向與襯墊條420隔開。複數個初始化電力線440朝向像素單元140於第二方向延伸，以將初始化電源供應至像素142。
初始化電力線440被排列以共同地施加相同的初始化電源至所有像素142。根據第1圖所示之實施例，初始化電力線p1至pm可被排列平行於各別資料線D1至Dm。舉例而言，襯墊條420可連續地延伸以沿著所有電力線440延展。
另外，分別與初始化電力線440接觸之島型耦合圖案430被形成以將初始化電力線440電性耦合至襯墊條420。亦即，耦合圖案430被形成以分別與初始化電力線440的端部和襯墊條420的端部接觸，以使初始化電力線440和襯墊條420透過耦合圖案430彼此電性耦合。
在此情況下，耦合圖案430以具有之電阻高於以低電阻材料形成之襯墊條420和初始化電力線440之電阻的材料形成。舉例而言，耦合圖案430可以高濃度摻雜半導體形成。
透過第4A圖顯示的配置，施加至輸入襯墊410之初始化電源Vint透過襯墊條420和耦合圖案430而施加至初始化電力線440。
當比較最接近輸入襯墊410之區域A與最遠離輸入襯墊410之區域B，即在相鄰之輸入襯墊410之間的中間部分時，電阻的差異可能因為透過其施 加初始化電源Vint的電流路徑之間的長度差異而存在。亦即，在最接近輸入襯墊410之區域A內之電阻小於在最遠離輸入襯墊410之區域B內之電阻。
為了最小化電性耦合至輸入襯墊410之複數個初始化電力線440內的電阻差異，增加在最靠近輸入襯墊410之區域A內之電阻，且減少在遠離輸入襯墊410之區域B內之電阻。亦即，為了最小化電阻差異，如第4A圖所示地控制與耦合圖案430接觸之初始化電力線440和襯墊條420的端部之形狀，例如長度。
詳細而言，參照第4A圖，形成耦合圖案430以使與耦合圖案430重疊的初始化電力線440a和襯墊條420的端部的面積在區域A內被最小化，即區域的電阻為最小。另外，形成耦合圖案430以使與耦合圖案430重疊的初始化電力線440b和襯墊條420的端部的面積在區域B被最大化，即區域的電阻為最大。 亦即，各耦合圖案430與初始化電力線440和襯墊條420的端部的接觸面積被形成為在區域A內最小而在區域B內最大。
舉例而言，與耦合圖案430重疊之每個初始化電力線440的端部可被形成為階梯形，且與耦合圖案430重疊之襯墊條420的邊緣420a的部分可被形成為階梯形，例如，階梯圖案。舉例而言，初始化電力線440的端部和襯墊條420的邊緣420a的部分之階梯形可藉由耦合圖案430和相應的初始化電力線440和襯墊條420之間的重疊區域而定義，且可被調整為相較於最接近各別輸入襯墊410之區域，在最遠離各別輸入襯墊410之區域內具有較大之階梯形，例如較大面積之階梯圖案。舉例而言，重疊初始化電力線440的終端部分和襯墊條420的邊緣420a的部分之區域從最靠近輸入襯墊410之區域A往最遠離輸入襯墊410之區域B逐漸增加，如第4A圖所示。舉例而言，各耦合圖案430和相應的初始化電力線440和襯墊條420之間的接觸面積隨著耦合圖案430與相應的最接近之輸入襯墊410的距離增加而增加，所以耦合圖案430和相應的初始化電力線440和襯墊條420之 間的接觸面積在直接鄰近於，例如，對齊於，相應的最接近輸入襯墊410之耦合圖案430時為最小，且在最遠離相應的最接近輸入襯墊410，例如，兩鄰近輸入襯墊410之間的中間部分之耦合圖案430時為最大。
亦即，參考第5圖之截面圖，在位於區域A內之耦合圖案430中不與初始化電力線440a和襯墊條420重疊之區域的長度Da長於位於區域B內的耦合圖案430中不與初始化電力線440b和襯墊條420重疊之區域的長度Db。因此，由於在區域A內的耦合圖案430的重疊區域小於在區域B內者，即襯墊條420的邊緣和相應的初始化電力線440a/440b的面對邊緣之間的非重疊長度Da大於非重疊長度Db，故位在區域A的耦合圖案430的電阻大於在區域B內的耦合圖案430的電阻。這是因為耦合圖案430的材料的電阻大於初始化電力線440a和襯點條420的材料的電阻，且其長度在區域A內較大。
第6圖描繪顯示第4A圖的特定區域C內的電阻之圖表。區域C反映第4A圖中所示之耦合至襯墊條420的耦合圖案430以及分別耦合至耦合圖案430的複數個初始化電力線440的電阻。
參考第6圖，在最接近輸入襯墊410的區域A內的耦合圖案430的電阻(約800Ω)為最大，且在最遠離輸入襯墊410的區域B內的耦合圖案430的電阻(約10Ω)為最小。因此，根據本實施例，根據通過襯墊條420不同長度的電流路徑導致之不同電阻而變化的耦合圖案430的電阻可控制初始化電力線440的電阻，藉此最小化電性耦合至各別輸入襯墊410的複數個初始化電力線440之中的電阻差異，並藉此減少亮度的不均勻性。
根據另一個實施例，只有初始化電力線440和襯墊條420中的其一之端部可為階梯形以控制電阻，如將參照第4B圖詳細所解釋的。第4B圖的實施例的配置和操作大致上和第4A圖的實施例的相同，除了襯墊條420’的構造異於 襯墊條420的以外。因此，與第4A圖的實施例相同的構件以相同之附圖標記指代，且將省略其詳細說明。
參照第4B圖，不像第4A圖的實施例，與複數個耦合圖案430重疊之襯墊條420’的端部420a’，不形成階梯形而是形成直線形。在此情況，重疊襯墊條420'的端部420a’之耦合圖案430的面積彼此等同。
然而，如同第4A圖的實施例，分別耦合至複數個耦合圖案430的初始化電力線440的端部形成為階梯形，其中重疊端部的面積從最接近輸入襯墊410之區域A往最遠離輸入襯墊410的區域B逐漸增加。如此，根據第4B圖的實施例，最接近輸入襯墊410的區域A的電阻為最大，且最遠離輸入襯墊410的區域B的電阻為最小。
雖然沒有在這些圖中顯示，作為另一實施例，分別與複數個耦合圖案430重疊的初始化電力線440的端部可有相同長度，且與耦合圖案430重疊的襯墊條420的端部可形成為階梯形。在此情況下，最接近輸入襯墊410的區域A的電阻為最大，且最遠離輸入襯墊410的區域B的電阻為最小。雖然沒有在這些圖中顯示，作為另一實施例，裝置包括：位於像素單元外的複數個第二輸入襯墊，複數個第二輸入襯墊配置以施加控制訊號至複數個控制線；電性耦合複數個第二輸入襯墊之第二襯墊條；以及接觸複數個控制線的端部及對應之第二襯墊條的端部的複數個第二耦合圖案，複數個第二耦合圖案電性連接複數個控制線和第二襯墊條，且一或多個第二襯墊條的端部和複數個控制線的端部具有與複數個第二耦合圖案相異的接觸面積。
透過總結和回顧的方式，在有機發光顯示裝置中，各像素的發光亮度可藉由施加至像素的控制訊號和/或電源的電壓位準而被影響。亦即，除了資料訊號以外，控制訊號和/或電源變成決定像素的發光亮度之主要因素。因此， 為了顯示具有均勻圖像品質之圖像，需要供給各像素具有相同電壓的控制訊號和/或電源。
然而，可能發生在施加至各別像素的電壓中之電壓降(IR drop)由於耦合至各別像素的線路之間的長度差而變得彼此不同。舉例而言，當顯示裝置的顯示面板變大時，線路的長度變長，且因此，像素之間的亮度變化可根據接受控制訊號和/或電源的襯墊與像素的距離而增加。
因此，根據示例性實施例的顯示裝置，在共同地施加至像素的電源和/或控制訊號內，電性耦合至施加電源和/或控制訊號之各輸入襯墊的複數個電力線和/或控制線間的電阻差異被最小化，藉此降低在顯示面板內亮度的局部不均勻性。
範例實施例已經在此被公開，且雖然採用特定用語，其僅以通用和描述性的意義使用及解釋，並不用於限制的目的。在某些情況下，隨著本申請案的提出將對本領域之普通技術人員而言顯而易見的是，與特定實施例結合描述的特徵、特性和/或元件可被單獨或與結合另一實施例描述的特徵、特性、和/或元件組合使用，除非另有明確說明。因此，將被本領域普通技術人員理解的是，可進行多種形式上和細節的改變而不背離如下列發明專利申請範圍所闡述的本發明的精神和範疇。

Claims (14)

  1. 一種顯示裝置，其包含：一像素單元，包含複數個像素，該複數個像素耦合至複數個控制線和複數個電力線以共同接收相同的一控制訊號和一電源；至少一輸入襯墊，位於該像素單元的外側，該至少一輸入襯墊被配置以施加該電源至該複數個電力線；一襯墊條，電性耦合該至少一輸入襯墊；以及複數個耦合圖案，接觸該複數個電力線的端部及相應之該襯墊條的端部，該複數個耦合圖案電性連接該複數個電力線和該襯墊條，且一或多個該襯墊條的端部和該複數個電力線的端部與該複數個耦合圖案的接觸面積分別對應該複數個電力線設定為相異，其中在最接近該至少一輸入襯墊的各該輸入襯墊之該耦合圖案內，接觸面積為最小。
  2. 如申請專利範圍第1項所述之顯示裝置，其中接觸面積隨著該耦合圖案和相應之該輸入襯墊之間的距離減少而減少。
  3. 如申請專利範圍第1項所述之顯示裝置，其中在最遠離該至少一輸入襯墊的各該輸入襯墊之該耦合圖案內，接觸面積為最大。
  4. 如申請專利範圍第1項所述之顯示裝置，其中接觸面積隨著該耦合圖案和相應之該輸入襯墊之間的距離增加而增加。
  5. 如申請專利範圍第1項所述之顯示裝置，其中該複數個耦合圖案包括具有電阻大於該襯墊條和該複數個電力線之電阻的一材料。
  6. 如申請專利範圍第5項所述之顯示裝置，其中該複數個耦合圖案包含一摻雜半導體。
  7. 如申請專利範圍第1項所述之顯示裝置，其中一或多個該襯墊條的端部以及該複數個電力線的端部有一階梯形，在該階梯形中之接觸面積從靠近該至少一輸入襯墊的該輸入襯墊之一區域逐漸地往遠離該至少一輸入襯墊的該輸入襯墊之一區域增加。
  8. 如申請專利範圍第1項所述之顯示裝置，其中該電源為配置以被共同施加至該複數個像素之一初始化電源。
  9. 如申請專利範圍第1項所述之顯示裝置，其包含：複數個第二輸入襯墊，位於該像素單元的外側，該複數個第二輸入襯墊配置以施加複數個控制訊號至該複數個控制線；一第二襯墊條，電性耦合至該複數個第二輸入襯墊；以及複數個第二耦合圖案，接觸該複數個控制線的端部及相應之該第二襯墊條的端部，該複數個第二耦合圖案電性連接至該複數個控制線和該第二襯墊條，且一或多個該第二襯墊條的端部和該複數個控制線的端部與該複數個第二耦合圖案的接觸面積分別對應該複數個控制線設定為相異。
  10. 如申請專利範圍第9項所述之顯示裝置，其中該複數個第二耦合圖案包含具有電阻大於該第二輸入襯墊和該複數個控制線的電阻之一材料。
  11. 如申請專利範圍第9項所述之顯示裝置，其中一或多個該第二襯墊條的端部和該複數個控制線的端部有一階梯形，該階梯形中之接觸面積從靠近該複數個第二輸入襯墊的該第二輸入襯墊之一區域逐漸地往遠離該複數個第二輸入襯墊的該第二輸入襯墊之一區域增加。
  12. 如申請專利範圍第8項所述之顯示裝置，其中各該像素包含：一有機發光二極體，具有耦合至一第二電源之一陰極電極；一第一電晶體，耦合於一資料線和一第一節點之間，當一掃描訊號被供應至一掃描線時，該第一電晶體被開啟；一第一電容器，耦合於該第一節點和該初始化電源之間；以及一像素電路，配置以根據自該第一電容器施加的電壓，控制經由該有機發光二極體從一第一電源流至該第二電源之電流量。
  13. 如申請專利範圍第12項所述之顯示裝置，其中該像素電路進一步包含：一第三電晶體，耦合於該第一節點和一第三節點之間，該第三電晶體具有不與該第一電晶體的開啟週期重疊之開啟週期；一第二電晶體，配置以根據施加至一第二節點之電壓，控制從經由該第三節點耦合的該第一電源到經由一第四節點耦合的該有機發光二極體的電流量；一第四電晶體，耦合於該第二節點和該第四節點之間，該第四電晶體與該第三電晶體同時開啟或關閉；以及一儲存電容器，耦合於該第二節點和該第一電源之間。
  14. 如申請專利範圍第13項所述之顯示裝置，其中該像素電路進一步包含：一第五電晶體，耦合於該第二節點和該初始化電源之間，該第五電晶體具有不與該第一電晶體和該第三電晶體的開啟週期重疊之開啟週期；一第六電晶體，耦合於該第三節點和該第一電源之間，該第六電晶體與該第五電晶體同時開啟或關閉；一第七電晶體，平行於該第六電晶體地耦合於該第三節點和該第一電源之間，該第七電晶體具有與該第一電晶體之開啟週期重疊之開啟週期；以及一第八電晶體，耦合於該第四節點和該有機發光二極體之間，該第八電晶體與該第七電晶體同時開啟或關閉。
TW103118241A 2013-05-31 2014-05-26 顯示裝置 TWI655763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130062659A KR102099311B1 (ko) 2013-05-31 2013-05-31 표시장치
??10-2013-0062659 2013-05-31

Publications (2)

Publication Number Publication Date
TW201503356A TW201503356A (zh) 2015-01-16
TWI655763B true TWI655763B (zh) 2019-04-01

Family

ID=50842129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118241A TWI655763B (zh) 2013-05-31 2014-05-26 顯示裝置

Country Status (6)

Country Link
US (1) US9214509B2 (zh)
EP (1) EP2808895A3 (zh)
JP (1) JP2014236219A (zh)
KR (1) KR102099311B1 (zh)
CN (1) CN104217656B (zh)
TW (1) TWI655763B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810143B (zh) * 2014-12-29 2018-09-28 昆山工研院新型平板显示技术中心有限公司 一种数据驱动电路及其驱动方法和有机发光显示器
CN105977260B (zh) * 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
KR102602221B1 (ko) 2016-06-08 2023-11-15 삼성디스플레이 주식회사 표시 장치
KR102572341B1 (ko) * 2016-07-29 2023-08-30 엘지디스플레이 주식회사 표시장치
KR102444489B1 (ko) * 2017-12-29 2022-09-16 엘지디스플레이 주식회사 유기발광 표시장치의 공통배선장치
WO2020093235A1 (zh) * 2018-11-06 2020-05-14 深圳市柔宇科技有限公司 显示面板上的金属层及显示面板
KR20210018561A (ko) * 2019-08-05 2021-02-18 삼성디스플레이 주식회사 표시 장치
CN113744631B (zh) * 2020-05-28 2023-08-29 元太科技工业股份有限公司 显示面板
TWI740516B (zh) 2020-05-28 2021-09-21 元太科技工業股份有限公司 顯示面板
KR20220079760A (ko) 2020-12-04 2022-06-14 삼성디스플레이 주식회사 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133693A (en) * 1998-07-30 2000-10-17 Alliedsignal Inc. Interconnects and electrodes for high luminance emissive displays
US20030117540A1 (en) * 2001-12-20 2003-06-26 Park Dae Lim Liquid crystal display panel of line on glass type and method of fabricating the same
US20040135956A1 (en) * 2002-08-07 2004-07-15 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
US20110157144A1 (en) * 2009-12-30 2011-06-30 Park Yong-Sung Pixel and organic light emitting display device using the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237679B1 (ko) 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
KR101006438B1 (ko) 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR100712293B1 (ko) 2005-05-24 2007-04-27 삼성에스디아이 주식회사 유기전계발광표시장치의 패널 및 이를 포함하는유기전계발광표시장치
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
KR101249984B1 (ko) * 2007-02-08 2013-04-01 삼성디스플레이 주식회사 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의제조 방법
KR20080086214A (ko) 2007-03-22 2008-09-25 삼성에스디아이 주식회사 평판 표시 장치
KR101100943B1 (ko) 2008-10-31 2011-12-29 삼성모바일디스플레이주식회사 유기전계발광표시장치의 제조방법
KR101015339B1 (ko) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20140042183A (ko) 2012-09-28 2014-04-07 삼성디스플레이 주식회사 표시장치
KR102042192B1 (ko) 2013-04-30 2019-11-08 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133693A (en) * 1998-07-30 2000-10-17 Alliedsignal Inc. Interconnects and electrodes for high luminance emissive displays
US20030117540A1 (en) * 2001-12-20 2003-06-26 Park Dae Lim Liquid crystal display panel of line on glass type and method of fabricating the same
US20040135956A1 (en) * 2002-08-07 2004-07-15 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
US20110157144A1 (en) * 2009-12-30 2011-06-30 Park Yong-Sung Pixel and organic light emitting display device using the same

Also Published As

Publication number Publication date
KR20140141192A (ko) 2014-12-10
CN104217656A (zh) 2014-12-17
US20140353632A1 (en) 2014-12-04
JP2014236219A (ja) 2014-12-15
KR102099311B1 (ko) 2020-04-10
TW201503356A (zh) 2015-01-16
EP2808895A3 (en) 2015-02-18
CN104217656B (zh) 2018-11-13
US9214509B2 (en) 2015-12-15
EP2808895A2 (en) 2014-12-03

Similar Documents

Publication Publication Date Title
TWI655763B (zh) 顯示裝置
TWI618046B (zh) 像素
CN104200771B (zh) 像素电路、阵列基板及显示装置
KR102650339B1 (ko) 전계 발광 표시 장치
KR101056233B1 (ko) 화소 및 이를 구비한 유기전계발광 표시장치
WO2019196758A1 (zh) 像素电路、显示面板及其驱动方法
US8138997B2 (en) Pixel, organic light emitting display using the same, and associated methods
TWI584460B (zh) 有機發光二極體顯示器
US10339862B2 (en) Pixel and organic light emitting display device using the same
US20110025659A1 (en) Organic light emitting display device
US9576522B2 (en) Organic light emitting display
KR20170026757A (ko) 화소 및 그의 구동방법
TW201503084A (zh) 有機發光顯示裝置之像素
JP7116539B2 (ja) 表示装置
TW201416783A (zh) 顯示裝置
US9514685B2 (en) Display device
KR20170002786A (ko) 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
US9711087B2 (en) Pixel with multiple capacitors and organic light emitting display
TW201743313A (zh) 有機發光二極體顯示器及其驅動方法
JP2017187608A (ja) 表示装置の駆動方法、及び表示装置
TW201346870A (zh) 顯示裝置
TW201441999A (zh) 有機發光顯示畫素及顯示裝置
US20150097762A1 (en) Pixel and organic light emitting display using the same
WO2020181999A1 (zh) 电致发光显示面板和电致发光显示装置
KR20150062349A (ko) 화소 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees