CN113410278B - 一种显示装置及显示设备 - Google Patents
一种显示装置及显示设备 Download PDFInfo
- Publication number
- CN113410278B CN113410278B CN202110680895.8A CN202110680895A CN113410278B CN 113410278 B CN113410278 B CN 113410278B CN 202110680895 A CN202110680895 A CN 202110680895A CN 113410278 B CN113410278 B CN 113410278B
- Authority
- CN
- China
- Prior art keywords
- segment
- data
- line
- display device
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种显示装置及显示设备,其中,显示装置,包括显示区和非显示区,所述非显示区中左右两侧中的至少一侧设置有数据驱动IC,包括沿第一方向排列的若干像素列,所述像素列通过数据驱动线与所述数据驱动IC电连接,所述显示区包括上下排列的第一区域和第二区域,用于驱动所述像素列中的奇数列的所述数据驱动线位于所述第一区域内,用于驱动所述像素列中的偶数列的所述数据驱动线位于所述第二区域内。本申请实施例提供的一种显示装置,通过将数据驱动IC布置在显示区的左右两侧位置处,实现下边框窄化,同时适用于折叠显示装置设计;通过将数据驱动线与数据线位于不同膜层,优化布线方案,防止发生信号线的断裂影响显示,提高显示的信赖性。
Description
技术领域
本申请一般涉及显示技术领域,具体涉及一种显示装置及显示设备。
背景技术
近年来,OLED屏幕以其轻薄,优异显示效果,高对比度,广色域,柔性等一系列的优点受到人们的广泛关注,被认为是有望取代液晶的下一代显示器方案。
随着人们对显示性能的要求提高,窄边框,多形态越来越符合人们的需求。但是下边框因为有IC bonding的问题,边款尺寸明显大于上左右边框;同时,在折叠显示中,因为折叠次数的限制,存在断线风险。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种显示装置及显示设备,可以实现下边框窄化。
一方面,本申请提供了一种显示装置,包括显示区和非显示区,所述非显示区中左右两侧中的至少一侧设置有数据驱动IC,包括沿第一方向排列的若干像素列,所述像素列通过数据驱动线与所述数据驱动IC电连接,所述显示区包括上下排列的第一区域和第二区域,用于驱动所述像素列中的奇数列的所述数据驱动线位于所述第一区域内,用于驱动所述像素列中的偶数列的所述数据驱动线位于所述第二区域内。
可选地,所述数据驱动线包括沿第一方向延伸的第一走线段和沿第二方向延伸的第二走线段。
可选地,所述第一区域内的第一走线段与所述第二区域内的第一走线段相对于所述第一区域与所述第二区域之间的中轴线对称设置。
可选地,所述像素列通过数据线实现所述像素列中各子像素的电连接,所述数据驱动线与所述数据线电连接,以实现所述数据驱动IC向对应的所述像素列提供数据信号。
可选地,各所述像素列对应的所述数据驱动线与所述数据线的接入点位于沿第二方向上的同一像素行位置处。
可选地,所述数据线与所述数据驱动线位于不同膜层,所述数据线与所述数据驱动线之间通过接触孔实现电连接。
可选地,所述第一走线段与所述第二走线段位于同一层,且所述第一走线段与所述第二走线段位于所述数据线的上方。
可选地,所述第一走线段位于沿第一方向延伸的初始信号线的上方,所述第二走线段位于沿第二方向延伸的所述数据线的上方。
可选地,所述第一走线段在所述数据线所在平面的正投影覆盖所述初始信号线的部分面积。
可选地,所述第一走线段位于沿第一方向延伸的栅极信号线的上方,所述第二走线段位于沿第二方向延伸的所述数据线的上方。
可选地,所述第一走线段在所述数据线所在平面的正投影位于所述栅极信号线与电容器之间的位置。
可选地,还包括与所述数据驱动线同层设置且相互绝缘的多个冗余走线段。
可选地,所述冗余走线段包括与所述第一走线段对齐的第一冗余段和与所述第二走线段对齐的第二冗余段,所述第一走线段用于填充所述第一走线段相对于最长第一走线段之间的第一空缺区域,所述第二走线段用于填充所述第二走线段相对于最长第二走线段之间的第二空缺区域。
可选地,所述冗余走线段还包括对应所述像素列中各子像素位置的第三冗余段,所述第三冗余段与VDD信号线通过接触孔电连接,所述VDD信号线与所述数据线同层设置。
第二方面,本申请提供了一种显示设备,包括如以上任一所述的显示装置。
本申请的实施例提供的技术方案可以包括以下有益效果:
本申请实施例提供的一种显示装置,通过将数据驱动IC布置在显示区的左右两侧位置处,实现下边框窄化,同时适用于折叠显示装置设计;通过将数据驱动线与数据线位于不同膜层,优化布线方案,防止发生信号线的断裂影响显示,提高显示的信赖性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1为现有技术中的提供的一种显示装置的结构示意图;
图2为本申请的实施例提供的一种显示装置的结构示意图;
图3为本申请的实施例提供的一种显示装置走线的结构示意图;
图4为本申请的实施例提供的一种接触孔位置处的截面示意图;
图5为本申请的实施例提供的一种数据驱动线的结构示意图;
图6为本申请的实施例提供的另一种数据驱动线的结构示意图;
图7为本申请的实施例提供的一种冗余走线段的结构示意图;
图8为本申请的实施例提供的一种冗余走线段位置处的截面示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1所示,现有显示设备的数据驱动IC设计位于下边款区域,因为走线间距的工艺限制以及显示设备宽度一定,扇区不能无限收窄,会占用1.2-1.5mm的宽度。
在现有的折叠显示中,为了data走线,通常会将数据驱动IC放置在panel(面板)的右侧,但因为左右折叠,在折叠区易发生信号线的断裂,影响显示。
为了缩减显示设备的下边框区域,本申请提出了一种解决方案,不仅适用于非折叠显示设备,还可以适用于折叠显示设备,在折叠显示设备中,还可以防止信号线发生断裂的情形发生。
请详见图2-3,本申请提供了一种显示装置,包括显示区AA和非显示区,所述非显示区中左右两侧中的至少一侧设置有数据驱动IC 1,包括沿第一方向排列的若干像素列,所述像素列通过数据驱动线2与所述数据驱动IC1电连接,所述显示区AA包括上下排列的第一区域A1和第二区域A2,用于驱动所述像素列中的奇数列的所述数据驱动线位于所述第一区域内,用于驱动所述像素列中的偶数列的所述数据驱动线位于所述第二区域内。
在本申请实施例中示意了显示装置具有一个数据驱动IC,并将数据驱动IC通过绑定工艺设置在显示区域的右侧边框位置,在其他一些实施例中,还可以设置多个数据驱动IC,同时,数据驱动IC可以放置在显示区域的两侧位置,通过放置在左右两侧位置,优于放置在下边框的位置,可以使得边框缩减,有利于窄化下边框,在具体设置时,可以根据不同的显示装置进行调整。
本申请中以像素呈矩阵形式排列为例进行的说明,本申请中的显示区域内设置有以第一方向排列的像素行和以第二方向排列的像素列,像素行中和像素列中为像素单元。像素单元可以为红色像素单元R、绿色像素单元G或蓝色像素单元B。可以理解的是,像素单元也可以是其他类型的像素单元,本申请对此不作限定。
需要说明的是,在本申请中像素行可以为沿第一方向排列成一排的像素单元,像素列为沿第二方向排列成一排的像素单元,当然,在其他实施例中,像素列和像素行的方向可以置换,在本申请中为了方便说明,第一方向的一排像素单元与一根数据线data连接,第二方向排列的一排的像素单元与一根栅线(图中未示出)连接。像素单元内设置有用于控制像素单元进行显示的像素电路。在本申请各个实施例中第一方向和第二方向分别对应水平方向和竖直方向的其一,在各实施例中,第一方向和第二方向可以互换,无论何种方向设置的像素行、像素列均可以完整实现本申请公开实施例。
另外需要说明的是,在本申请实施例中所说的对应像素行为沿第一方向上的对应方式,当然也可以为相反方向的对应方式,对应像素行可以为第二方向上的对应方式,也可以为相反方向的对应方式,在对像素行进行扫描时,一般为从第一像素行向下逐一扫描,或者从最后一像素行向上逐一扫描,因此,其对应方式为沿所在显示区域一个方向的位置对应即可。
一个子像素可以包括连接到对应栅线和对应数据线data的至少一个开关元件,以及与其连接的至少一个像素电极。开关元件可以包括至少一个薄膜晶体管,并且根据从栅线接收的栅极信号被开启或关断,来选择性地将从数据接收的数据电压传送到像素电极。每个像素可以按照根据施加到像素电极的数据电压的亮度来显示图像。
数据线data用于将数据驱动器的数据信号传输至像素阵列,栅线用于传输扫描信号,栅线的结构和布置方式可以参考现有技术,本申请并不对栅线的布置方式进行限制。
在本申请实施例中,所述像素列通过数据线data实现所述像素列中各子像素的电连接,所述数据驱动线2在所述接入点位置处通过接触孔与所述数据线电连接,以实现所述数据驱动IC向对应的所述像素列提供数据信号。
需要说明的是,像素列对应的数据线接入每个子像素的电连位置可以根据需要具体调整,数据线通过过孔3电连到TFT的源漏电极区。
在本申请实施例中通过调整接触孔的位置,实现数据驱动线与数据线在不同位置处的接入,接触孔的位置可以在沿像素列方向上的数据线的任一位置处。
可选地,各所述像素列对应的所述数据驱动线与所述数据线的接入点位于沿第二方向上的同一像素行位置处。其中,所述数据驱动线包括沿第一方向延伸的第一走线段21和沿第二方向延伸的第二走线段22,所述第一走线段21延伸到对应像素行的位置,所述第二走线段22延伸到所述接入点的位置。示例性地,数据驱动IC的data信号接入点位于panel的中部,确保所有data线的RC loading尽量保持一致,提高显示的均匀性,中部输入,提高驱动能力。
在一些实施例中,所述第一区域内的第一走线段21与所述第二区域内的第一走线段21相对于所述第一区域A1与所述第二区域A2之间的中轴线对称设置。
需要说明的是,第一区域内和第二区域内中第一走线段的布置方式可以采用相同的方式,例如沿同一方向上,第一走线段的长度均递增或递减,也可以采用第一区域和第二区域内走线对称的方式,本申请实施例中,并不限制第一走线段的布置方式,可以在应用时,根据不同的显示装置的应用场景,例如折叠方向等,进行具体确定。
在本申请实施例中,可以将数据驱动线2与数据线data设置在同一膜层,也可以将数据驱动线2与数据线data异层设置。将数据驱动线2和自电容电极同层设置虽然可以避免增加新的构图工艺,但是,将数据线data和数据驱动线2同层设置一方面由于布线空间的限制,会减少走线的宽度,另一方面还会影响像素开口率的问题。基于克服同层设置的缺点,本申请将数据驱动线2和数据线data位于不同膜层,所述数据线data与所述数据驱动线2之间通过接触孔实现电连接。
在具体设置时,所述第一走线段21与所述第二走线段22位于同一层,且所述第一走线段21与所述第二走线段22位于所述数据线data的上方。
需要说明的是,图2中示出了数据驱动线2和数据线data之间的示例性的位置关系图,在具体实施时,当数据驱动线2与数据线data位于不同膜层时,数据驱动线2与数据线data在投影关系上可以存在部分重叠,如图5和图6所示。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件,根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的,所以其源极、漏极是可以互换的。在本发明实施例中,为区分晶体管除栅极之外的两极,将其中源极称为第一级,漏极称为第二级,因此,晶体管的栅极也可以称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。
此外,本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种,其中,P型开关晶体管在栅极为低电位时导通,在栅极为高电位时截止,N型开关晶体管为在栅极为高电位时导通,在栅极为低电位时截止;在本申请实施例中均以P型开关晶体管为示例性说明,在具体实施时,可以采用N型或P型作为实施方案。
本发明的实施方式以具有底栅结构的薄膜晶体管作为例子进行描述,其中栅极设置在源极和漏极下方,但本发明并不限于此例子。所属领域的普通技术人员将理解,本发明也涵盖例如具有顶栅结构的薄膜晶体管,其中栅极设置在源极和漏极上。因为具有顶栅结构的薄膜晶体管是已知的,因此其详细描述将被省略。
参照图4,数据驱动线2设置在其中形成有接触孔4的平坦层上,数据驱动线2通过接触孔4与位于下层的数据线data实现连接,数据线data与薄膜晶体管的源漏金属层连接,因此可以向其施加驱动电压。
需要说明的是,图中示出了一种薄膜晶体管TFT的示例性结构,包括沿远离基板100的方向依次设置的有源层Act 200、栅极绝缘层GI 300、第一栅金属层Gate1 400、层间介质层ILD 500、第一源漏金属层SD1 600、第二栅金属层Gate2 700、平坦层PLN 800、第二源漏金属层SD2 900。
其中,第二源漏金属层SD2通过图案化工艺形成数据驱动线以及如下所述的冗余走线段。第一源漏金属层SD1通过图案化工艺形成data数据线、VDD信号线、VSS信号线等。
在显示技术领域中,图案化工艺,可只包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的图案化工艺。
多条栅线和多条数据线交叉限定多个呈阵列分布的像素单元,各像素单元之间包括位于像素行与相邻像素行之间沿第一方向延伸的第一间隙和位于像素列与相邻像素列之间沿第二方向延伸的第二间隙。第一走线段在阵列基板的正投影均位于像素单元之间的第一间隙区域内,第二走线段在阵列基板的正投影均位于像素单元之间的第二间隙区域内。
在像素单元之间的第一间隙区域内设置有SD连接线,可以用作走data数据线、VDD信号线、VSS信号线等;在第二区域内设置有Gate连接线,可以用作gate线(栅线)、reset、EM信号线,TFT的栅极,电容CST(电容器)的第一电极等;第二区域内还设置有Vinit信号线。
在一些实施例中,如图5所示,所述第一走线段21位于沿第一方向延伸的初始信号线Vinit的上方,所述第二走线段22位于沿第二方向延伸的所述数据线data的上方。所述第一走线段21在所述数据线所在平面的正投影覆盖所述初始信号线Vinit的部分面积。通过将第二走线段22设置在Vinit信号线上方,减少下层信号跳变对data的影响,Vinit是直流信号,相较于gate、EM干扰小。
在一些实施例中,如图6所示,所述第一走线段21位于沿第一方向延伸的栅极信号线gate的上方,所述第二走线段22位于沿第二方向延伸的所述数据线data的上方。其中,所述第一走线段21在所述数据线所在平面的正投影位于所述栅极信号线gate与电容器之间的位置。通过将第一走线段21设置在栅极信号线gate与电容器CST之间的空白区域,防止寄生电容的产生。
在本申请实施例中,所述显示装置还包括与所述数据驱动线同层设置且相互绝缘的多个冗余走线段5。
其中,所述冗余走线段5包括与所述第一走线段21对齐的第一冗余段51和与所述第二走线段22对齐的第二冗余段52,所述第一走线段21用于填充所述第一走线段21相对于最长第一走线段21之间的第一空缺区域,所述第二走线段22用于填充所述第二走线段22相对于最长第二走线段22之间的第二空缺区域。
优选地,所述冗余走线段5还包括对应所述像素列中各子像素位置的第三冗余段53,如图7所示,所述第三冗余段53与VDD信号线通过接触孔电连接,所述VDD信号线与所述数据线data同层设置。
通过第三冗余段53也可以与SD1的VDD信号线相连,减少VDD的电阻。需要说明的是,第三冗余段53走线的面积、形状不限于实施例,通过第三冗余段53还可以屏蔽N1点,减弱光照对DTFT的影响;在具体设置时,可以根据阳极的形状,调节第三冗余段53的位置,做阳极平坦化设计。
参照图8,冗余走线段的材料与所述第二源漏金属层SD2的材料相同,第二源漏金属层SD2通过图案化工艺形成所述的冗余走线段。冗余走线段5设置在平坦层上,通过设置冗余走线段5可以提高显示的均匀性,防止像素间差异过大。
第二方面,本申请提供了一种显示设备,包括如以上任一所述的显示装置。
显示设备可以终端设备可以是数字个人助理笔记管理模块(PDA)、智能型手机笔记管理模块(smart笔记管理模块phone)、手机、移动因特网装置笔记管理模块(Mobile笔记管理模块Internet笔记管理模块Device,笔记管理模块MID)、笔记本型计算机、车用计算机、数字相机、数字媒体播放器、游戏装置或是其它类型的移动运算装置。应当了解本发明并不限于此。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
除非另有定义,本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的,不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件,也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式,除非该特征在该另一个实施方式中不适用或是另有说明。
本发明已经通过上述实施方式进行了说明,但应当理解的是,上述实施方式只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。
Claims (12)
1.一种显示装置,包括显示区和非显示区,其特征在于,所述非显示区中左右两侧中的至少一侧设置有数据驱动IC,包括沿第一方向排列的若干像素列,所述像素列通过数据驱动线与所述数据驱动IC电连接,所述显示区包括上下排列的第一区域和第二区域,用于驱动所述像素列中的奇数列的所述数据驱动线位于所述第一区域内,用于驱动所述像素列中的偶数列的所述数据驱动线位于所述第二区域内;所述数据驱动线包括沿第一方向延伸的第一走线段和沿第二方向延伸的第二走线段;所述像素列通过数据线实现所述像素列中各子像素的电连接,所述数据驱动线与所述数据线电连接,各所述像素列对应的所述数据驱动线与所述数据线的接入点位于沿第二方向上的同一像素行位置处。
2.根据权利要求1所述的显示装置,其特征在于,所述第一区域内的第一走线段与所述第二区域内的第一走线段相对于所述第一区域与所述第二区域之间的中轴线对称设置。
3.根据权利要求1所述的显示装置,其特征在于,所述数据线与所述数据驱动线位于不同膜层,所述数据线与所述数据驱动线之间通过接触孔实现电连接。
4.根据权利要求3所述的显示装置,其特征在于,所述第一走线段与所述第二走线段位于同一层,且所述第一走线段与所述第二走线段位于所述数据线的上方。
5.根据权利要求4所述的显示装置,其特征在于,所述第一走线段位于沿第一方向延伸的初始信号线的上方,所述第二走线段位于沿第二方向延伸的所述数据线的上方。
6.根据权利要求5所述的显示装置,其特征在于,所述第一走线段在所述数据线所在平面的正投影覆盖所述初始信号线的部分面积。
7.根据权利要求3所述的显示装置,其特征在于,所述第一走线段位于沿第一方向延伸的栅极信号线的上方,所述第二走线段位于沿第二方向延伸的所述数据线的上方。
8.根据权利要求7所述的显示装置,其特征在于,所述第一走线段在所述数据线所在平面的正投影位于所述栅极信号线与电容器之间的位置。
9.根据权利要求1所述的显示装置,其特征在于,还包括与所述数据驱动线同层设置且相互绝缘的多个冗余走线段。
10.根据权利要求9所述的显示装置,其特征在于,所述冗余走线段包括与所述第一走线段对齐的第一冗余段和与所述第二走线段对齐的第二冗余段,所述第一冗余段用于填充所述第一走线段相对于最长第一走线段之间的第一空缺区域,所述第二冗余段用于填充所述第二走线段相对于最长第二走线段之间的第二空缺区域。
11.根据权利要求9所述的显示装置,其特征在于,所述冗余走线段还包括对应所述像素列中各子像素位置的第三冗余段,所述第三冗余段与VDD信号线通过接触孔电连接,所述VDD信号线与所述数据线同层设置。
12.一种显示设备,其特征在于,包括如权利要求1-11任一所述的显示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110680895.8A CN113410278B (zh) | 2021-06-18 | 2021-06-18 | 一种显示装置及显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110680895.8A CN113410278B (zh) | 2021-06-18 | 2021-06-18 | 一种显示装置及显示设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113410278A CN113410278A (zh) | 2021-09-17 |
CN113410278B true CN113410278B (zh) | 2023-01-10 |
Family
ID=77681689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110680895.8A Active CN113410278B (zh) | 2021-06-18 | 2021-06-18 | 一种显示装置及显示设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113410278B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114220834B (zh) * | 2021-12-09 | 2023-07-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102116898B1 (ko) * | 2013-10-28 | 2020-06-01 | 삼성디스플레이 주식회사 | 표시 장치 |
CN104090439B (zh) * | 2014-06-27 | 2017-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、柔性显示器件及电子设备 |
CN104090438B (zh) * | 2014-06-27 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及其驱动方法 |
CN105629611A (zh) * | 2016-03-11 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及其驱动方法 |
CN108122497B (zh) * | 2018-02-02 | 2023-11-14 | 京东方科技集团股份有限公司 | 一种柔性阵列基板、柔性显示装置及组装方法 |
KR102694386B1 (ko) * | 2018-12-28 | 2024-08-14 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2021
- 2021-06-18 CN CN202110680895.8A patent/CN113410278B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113410278A (zh) | 2021-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102381850B1 (ko) | 표시장치 | |
US11810504B2 (en) | Display substrate and display device | |
CN114023801A (zh) | 一种显示基板及其制作方法、显示装置 | |
CN114497151A (zh) | 一种显示面板 | |
EP1918997A2 (en) | Display device and method of manufacturing the same | |
US20220376003A1 (en) | Display panel and display apparatus | |
KR20100116553A (ko) | 반도체장치 | |
CN111092104A (zh) | 存储电容器、使用存储电容器的显示装置及其制造方法 | |
US20230178704A1 (en) | Display panel and display apparatus | |
US11238765B2 (en) | Display device | |
CN115244706A (zh) | 显示基板及其制备方法、显示装置 | |
US20220005912A1 (en) | Array substrate and display panel | |
CN115398639A (zh) | 显示基板及其制备方法、显示装置 | |
CN113410278B (zh) | 一种显示装置及显示设备 | |
US20230043192A1 (en) | Display backplane and manufacturing method thereof and display device | |
CN110473883B (zh) | 阵列基板及oled显示装置 | |
CN217506872U (zh) | 一种显示面板、显示屏及电子设备 | |
CN115104186A (zh) | 显示基板、显示面板、显示装置 | |
US8576207B2 (en) | Self-emission type display and method for fabricating the same | |
US8305537B2 (en) | Pixel array | |
CN115668499A (zh) | 阵列基板及显示装置 | |
US20240194144A1 (en) | Display panel and display apparatus | |
US12125437B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
CN110969934B (zh) | 阵列基板及显示面板 | |
US20240237433A1 (en) | Display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |