JP3519310B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3519310B2 JP3519310B2 JP12296299A JP12296299A JP3519310B2 JP 3519310 B2 JP3519310 B2 JP 3519310B2 JP 12296299 A JP12296299 A JP 12296299A JP 12296299 A JP12296299 A JP 12296299A JP 3519310 B2 JP3519310 B2 JP 3519310B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- relative permittivity
- axis direction
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 197
- 239000000758 substrate Substances 0.000 claims description 167
- 239000010409 thin film Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 50
- 239000011159 matrix material Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 description 29
- 230000003071 parasitic effect Effects 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910004156 TaNx Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 2
- 229910016024 MoTa Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Substances (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
をスイッチング素子に用いた液晶表示装置に関し、詳細
には、クロストーク、フリッカーを防止して高品質な画
質を図り得る液晶材料を用いた液晶表示装置に関するも
のである。
をスイッチング素子に用いた液晶表示装置に関し、詳細
には、クロストーク、フリッカーを防止して高品質な画
質を図り得る液晶材料を用いた液晶表示装置に関するも
のである。
【０００２】
【従来の技術】近年、薄膜トランジスタをスイッチング
素子に用いた液晶表示装置（以下、「ＴＦＴ−ＬＣＤ：
Thin Film Transistor−Liquid Crystal Display」とい
う）は、大型化及び高精細化が進んでいる。また、液晶
表示装置に求められる表示品位もマルチメディア化が進
むに伴って高度になってきている。
素子に用いた液晶表示装置（以下、「ＴＦＴ−ＬＣＤ：
Thin Film Transistor−Liquid Crystal Display」とい
う）は、大型化及び高精細化が進んでいる。また、液晶
表示装置に求められる表示品位もマルチメディア化が進
むに伴って高度になってきている。
【０００３】ところで、ＴＦＴ−ＬＣＤの主流となって
いる構造のパネル１００は、本発明の説明図である図１
２に示すように、片側のガラス基板１３１上に走査線１
０１…と信号線１０５…とＴＦＴ１０４…とを作り込
み、他方の基板１３２に全面に電極を形成するものであ
る。同図において、下側基板つまりガラス基板１３１の
横方向の線路が走査線１０１…、縦方向の線路が信号線
１０５…である。これら両配線１０１…・１０５…は、
極めて薄い絶縁層を挟んで交差している。しかし、走査
線１０１…及び信号線１０５…は極めて多数存在するた
め、これらの交差部によって形成される容量は全体とし
て無視できない大きさとなってしまう。
いる構造のパネル１００は、本発明の説明図である図１
２に示すように、片側のガラス基板１３１上に走査線１
０１…と信号線１０５…とＴＦＴ１０４…とを作り込
み、他方の基板１３２に全面に電極を形成するものであ
る。同図において、下側基板つまりガラス基板１３１の
横方向の線路が走査線１０１…、縦方向の線路が信号線
１０５…である。これら両配線１０１…・１０５…は、
極めて薄い絶縁層を挟んで交差している。しかし、走査
線１０１…及び信号線１０５…は極めて多数存在するた
め、これらの交差部によって形成される容量は全体とし
て無視できない大きさとなってしまう。
【０００４】特に、パネルの大型化・高精細化が進むに
つれて、この配線の容量を原因とする信号の遅延が深刻
になってきており、画素を十分に充電する時間が不足す
るというような問題が生じている。
つれて、この配線の容量を原因とする信号の遅延が深刻
になってきており、画素を十分に充電する時間が不足す
るというような問題が生じている。
【０００５】また、交差部での両配線１０１・１０５間
の絶縁不良による短絡や、段差の箇所での断線等の問題
もパネル生産性を悪くする原因となっている。
の絶縁不良による短絡や、段差の箇所での断線等の問題
もパネル生産性を悪くする原因となっている。
【０００６】そこで、これらの課題を解消するパネル構
造として、片側のガラス基板にＴＦＴと走査線とを設
け、信号線は他方の基板上に形成する構造が、例えば、
以下の文献に提案されている。
造として、片側のガラス基板にＴＦＴと走査線とを設
け、信号線は他方の基板上に形成する構造が、例えば、
以下の文献に提案されている。
【０００７】 J.F.Clerc et al. New Electrodes Ar
chitectures for Liquid Crystal Displays Based on T
hin Film Transistors. “ Japan Display '86" 沖賢一・他 新しいアクティブマトリクスによるフ
ルカラー液晶ディスプレイ テレビジョン学会技術報告
ITEJ Technical Report Vol.11 no.27,pp.73-78 沖賢一・他 アクティブマトリックス形表示装置
（特開昭62-133478 号公報） ここで、本発明の説明図である図１０に上記文献に示さ
れた構造のパネル構造を示す。尚、このような構造を、
本明細書では、「対向基板信号線構造」と呼ぶことにす
る。
chitectures for Liquid Crystal Displays Based on T
hin Film Transistors. “ Japan Display '86" 沖賢一・他 新しいアクティブマトリクスによるフ
ルカラー液晶ディスプレイ テレビジョン学会技術報告
ITEJ Technical Report Vol.11 no.27,pp.73-78 沖賢一・他 アクティブマトリックス形表示装置
（特開昭62-133478 号公報） ここで、本発明の説明図である図１０に上記文献に示さ
れた構造のパネル構造を示す。尚、このような構造を、
本明細書では、「対向基板信号線構造」と呼ぶことにす
る。
【０００８】上記の対向基板信号線構造のパネル３０で
は、ＴＦＴ基板３１上に、走査線１…、基準電位線２…
及びＴＦＴ４…が設けられる一方、対向基板３２に対向
基板信号線５…が取り付けられたものとなっている。従
って、走査線１…と対向基板信号線５…とは、薄膜を介
した交差がない構造となっている。このため、このパネ
ル３０では、走査線１…と対向基板信号線５…との容量
は大幅に低減され、配線の時定数に基づく信号の遅延が
大幅に低減される。それゆえ、信号遅延の問題が深刻と
なる大型高精細のＴＦＴ−ＬＣＤのパネルにこの対向基
板信号線構造は最適である。さらに、基板上での交差が
ないため、前述した短絡や断線不良の発生率が低下し、
歩留まり向上も期待できる。
は、ＴＦＴ基板３１上に、走査線１…、基準電位線２…
及びＴＦＴ４…が設けられる一方、対向基板３２に対向
基板信号線５…が取り付けられたものとなっている。従
って、走査線１…と対向基板信号線５…とは、薄膜を介
した交差がない構造となっている。このため、このパネ
ル３０では、走査線１…と対向基板信号線５…との容量
は大幅に低減され、配線の時定数に基づく信号の遅延が
大幅に低減される。それゆえ、信号遅延の問題が深刻と
なる大型高精細のＴＦＴ−ＬＣＤのパネルにこの対向基
板信号線構造は最適である。さらに、基板上での交差が
ないため、前述した短絡や断線不良の発生率が低下し、
歩留まり向上も期待できる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のＴＦＴ−ＬＣＤでは、スイッチング素子に非単結晶
シリコンのＴＦＴを用いる場合に、クロストークが大き
く、また、直流成分のシフトの抑制が困難であるという
問題点を有している。この問題は、対向基板信号線構造
のＴＦＴ−ＬＣＤでは、交差部を有する構造に比べてよ
り著しい現象として現れるので一層深刻な問題となる。
来のＴＦＴ−ＬＣＤでは、スイッチング素子に非単結晶
シリコンのＴＦＴを用いる場合に、クロストークが大き
く、また、直流成分のシフトの抑制が困難であるという
問題点を有している。この問題は、対向基板信号線構造
のＴＦＴ−ＬＣＤでは、交差部を有する構造に比べてよ
り著しい現象として現れるので一層深刻な問題となる。
【００１０】上記の問題について詳細に説明する。先
ず、図１３に交差部を有する構造のパネル１００の１画
素に対応する等価回路、及び図１１に対向基板信号線構
造のパネル３０の１画素に対応する等価回路を示す。
ず、図１３に交差部を有する構造のパネル１００の１画
素に対応する等価回路、及び図１１に対向基板信号線構
造のパネル３０の１画素に対応する等価回路を示す。
【００１１】同図１１及び図１３において、ＣLCは画素
電極による容量（以下、「画素容量」という）、Ｃgdは
ＴＦＴ４・１０４のゲート・ドレイン間容量（走査線と
画素電極との間の結合容量を含む）、ＣsdはＴＦＴ４・
１０４のソース・ドレイン間容量（ＴＦＴ４・１０４の
ソース電極Ｓが接続されている線路と画素電極との結合
容量を含む）である。尚、ＴＦＴ４・１０４のソース電
極Ｓが接続されている線路とは、交差部を有する構造の
パネル１００では信号線１０５…を示し、対向信号線溝
造のパネル３０では基準電位線２…を示す。
電極による容量（以下、「画素容量」という）、Ｃgdは
ＴＦＴ４・１０４のゲート・ドレイン間容量（走査線と
画素電極との間の結合容量を含む）、ＣsdはＴＦＴ４・
１０４のソース・ドレイン間容量（ＴＦＴ４・１０４の
ソース電極Ｓが接続されている線路と画素電極との結合
容量を含む）である。尚、ＴＦＴ４・１０４のソース電
極Ｓが接続されている線路とは、交差部を有する構造の
パネル１００では信号線１０５…を示し、対向信号線溝
造のパネル３０では基準電位線２…を示す。
【００１２】ここで、ＴＦＴ４・１０４がオフとなって
いる期間の画素電極の図示しない電荷（ＱLC）が液晶に
印加される電圧を決定するので、この画素電極の電荷
（ＱLC）はＴＦＴ４・１０４のオフの期間中はできる限
り、一定に保たれることが望ましい。
いる期間の画素電極の図示しない電荷（ＱLC）が液晶に
印加される電圧を決定するので、この画素電極の電荷
（ＱLC）はＴＦＴ４・１０４のオフの期間中はできる限
り、一定に保たれることが望ましい。
【００１３】この点について、図１３に示す交差部を有
する構造のパネル１００では、オフ期間中に画素電極の
電荷（ＱLC）を変動させる要素は、共通電極電位（Ｖ
com ）に対する走査線１０１…と信号線１０５…との相
対的電位であり、そのうち、共通電極電位（Ｖcom ）と
走査線電位（Ｖg ）との電位差は、全ての画素に対して
一定とすることができる。しかし、信号線電位（Ｖd ）
は、パネル１００に表示すべきパターンによって変化す
る電位であるので、これを一定とすることはできない。
する構造のパネル１００では、オフ期間中に画素電極の
電荷（ＱLC）を変動させる要素は、共通電極電位（Ｖ
com ）に対する走査線１０１…と信号線１０５…との相
対的電位であり、そのうち、共通電極電位（Ｖcom ）と
走査線電位（Ｖg ）との電位差は、全ての画素に対して
一定とすることができる。しかし、信号線電位（Ｖd ）
は、パネル１００に表示すべきパターンによって変化す
る電位であるので、これを一定とすることはできない。
【００１４】また、図１１に示す対向基板信号線構造の
パネル３０では、同様に、オフ期間中に画素電極の図示
しない電荷（ＱLC）を変動させる要素は、対向基板信号
線５…の電位（Ｖd ）に対する走査線１…と基準電位線
２…との相対的電位である。
パネル３０では、同様に、オフ期間中に画素電極の図示
しない電荷（ＱLC）を変動させる要素は、対向基板信号
線５…の電位（Ｖd ）に対する走査線１…と基準電位線
２…との相対的電位である。
【００１５】しかし、対向基板信号線５…の信号線電位
（Ｖd ）は、同様に、パターンによって変化する電位で
あるので、これを一定とすることはできない。
（Ｖd ）は、同様に、パターンによって変化する電位で
あるので、これを一定とすることはできない。
【００１６】走査線電位〔以下、「ゲート線電位」とい
う〕（Ｖg ）と基準電位線電位（Ｖref ）とは、少なく
とも各行毎のＴＦＴ４に対して共通に接続させているた
め、これを各画素毎に、それぞれの信号線電圧（Ｖd ）
に合わせて変化させることはできない。
う〕（Ｖg ）と基準電位線電位（Ｖref ）とは、少なく
とも各行毎のＴＦＴ４に対して共通に接続させているた
め、これを各画素毎に、それぞれの信号線電圧（Ｖd ）
に合わせて変化させることはできない。
【００１７】従って、対向基板信号線構造のパネル３０
では、信号線電圧（Ｖd ）に対するゲート線電位
（Ｖg ）と基準電位線電位（Ｖref ）との相対電圧は、
共に一定とすることができない。仮に、画素容量ＣLC、
ＴＦＴ４のゲート・ドレイン間容量Ｃgd、及びＴＦＴ４
のソース・ドレイン間容量Ｃsdの値がそれぞれ同一であ
るとすれば、交差部を有する構造のパネル１００に対し
て、「画素電極の電位変動がパネル３０に表示すべきパ
ターンに依存して変動する割合が本質的に大きい」とい
う課題を抱えた構造であると言うことになる。
では、信号線電圧（Ｖd ）に対するゲート線電位
（Ｖg ）と基準電位線電位（Ｖref ）との相対電圧は、
共に一定とすることができない。仮に、画素容量ＣLC、
ＴＦＴ４のゲート・ドレイン間容量Ｃgd、及びＴＦＴ４
のソース・ドレイン間容量Ｃsdの値がそれぞれ同一であ
るとすれば、交差部を有する構造のパネル１００に対し
て、「画素電極の電位変動がパネル３０に表示すべきパ
ターンに依存して変動する割合が本質的に大きい」とい
う課題を抱えた構造であると言うことになる。
【００１８】尚、交差部を有する構造のパネル１００で
は、後述するように、画素電極の電位の変動を相対的に
小さくすべく、補助容量を形成することが構造的に容易
であり、その点からも、対向基板信号線構造のパネル３
０に対して高い表示品位を得易い構造と言って良い。ま
た、前述した画素電極の電位変動は、具体的には、パタ
ーンに依存して生じるスミアつまりシミやムラ（クロス
トーク又はシャドーイング）として観測される。尚、上
記クロストークとは、マトリックスディスプレイにおい
て、ある領域の表示が迂回路を介して同じ列又は行の表
示に影響を与え、他の表示画素を駆動させてしまう現象
をいう。また、シャドーイングとはクロストークと同義
語である。
は、後述するように、画素電極の電位の変動を相対的に
小さくすべく、補助容量を形成することが構造的に容易
であり、その点からも、対向基板信号線構造のパネル３
０に対して高い表示品位を得易い構造と言って良い。ま
た、前述した画素電極の電位変動は、具体的には、パタ
ーンに依存して生じるスミアつまりシミやムラ（クロス
トーク又はシャドーイング）として観測される。尚、上
記クロストークとは、マトリックスディスプレイにおい
て、ある領域の表示が迂回路を介して同じ列又は行の表
示に影響を与え、他の表示画素を駆動させてしまう現象
をいう。また、シャドーイングとはクロストークと同義
語である。
【００１９】次に、直流成分の抑制が困難になる理由を
述べる。
述べる。
【００２０】一般に、画素の書き込み終了時に走査線の
信号が選択から非選択に変わり、その電圧がＴＦＴの寄
生容量Ｃpar を介して画素容量ＣLCにかかる。その結
果、画素の電位は常に書き込み直後に、 Ｃpar ／（ＣLC＋Ｃpar ） に比例した量だけマイナスシフトする。通常は、基準と
なる電圧を調整することによりマイナスシフトを補償で
きる。しかし、液晶は実効電圧によって誘電率が変わる
ためにマイナスシフト量が変わり、面内で一律に補償す
ることができない。これは、表示品位上では画面のちら
つき成分つまりフリッカー成分となって現れる。また、
残留している直流成分が大きいとシミやムラが発生し易
くなる。
信号が選択から非選択に変わり、その電圧がＴＦＴの寄
生容量Ｃpar を介して画素容量ＣLCにかかる。その結
果、画素の電位は常に書き込み直後に、 Ｃpar ／（ＣLC＋Ｃpar ） に比例した量だけマイナスシフトする。通常は、基準と
なる電圧を調整することによりマイナスシフトを補償で
きる。しかし、液晶は実効電圧によって誘電率が変わる
ためにマイナスシフト量が変わり、面内で一律に補償す
ることができない。これは、表示品位上では画面のちら
つき成分つまりフリッカー成分となって現れる。また、
残留している直流成分が大きいとシミやムラが発生し易
くなる。
【００２１】そこで、交差部を有する構造のパネル１０
０では、補助容量Ｃs を付加してマイナスシフト量の液
晶誘電率変動依存性を小さくするようにしている。
０では、補助容量Ｃs を付加してマイナスシフト量の液
晶誘電率変動依存性を小さくするようにしている。
【００２２】ところが、対向基板信号線構造のパネル３
０では、補助容量Ｃs を形成することが構造的に非常に
難しく、フリッカーの抑制が困難であった。
０では、補助容量Ｃs を形成することが構造的に非常に
難しく、フリッカーの抑制が困難であった。
【００２３】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、クロストーク、フリッカ
ー及び直流成分のシフトを低減して高品質な画質を図り
得る適切な物性値を有する液晶材料を備えた液晶表示装
置を提供することにある。
たものであって、その目的は、クロストーク、フリッカ
ー及び直流成分のシフトを低減して高品質な画質を図り
得る適切な物性値を有する液晶材料を備えた液晶表示装
置を提供することにある。
【００２４】
【課題を解決するための手段】請求項１に係る発明の液
晶表示装置は、上記課題を解決するために、マトリック
ス状に設けられた３端子を有するスイッチング素子と、
該スイッチング素子の各列の第１端子と接続された走査
線と、該スイッチング素子の各列毎の第２端子と接続さ
れた画素電極とを有する画素基板と、該画素基板に対向
し、該画素電極の各々に対向する対向電極と該対向電極
を各行毎に連ねて接続する信号線とを有する対向基板
と、該画素基板と該対向基板との間に挟持される液晶と
からなる液晶表示装置であって、上記３端子を有するス
イッチング素子は薄膜トランジスタからなり、該薄膜ト
ランジスタのチャネル長は６μｍ以下であり、かつオー
バーラップ長が３μｍ以下であるとともに、実効的な比
誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率ε
V として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV
とすると、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦
５．７５かつ２７≦Ｂ≦３６．２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及
び短軸方向比誘電率εV を有する液晶材料からなること
を特徴としている。
晶表示装置は、上記課題を解決するために、マトリック
ス状に設けられた３端子を有するスイッチング素子と、
該スイッチング素子の各列の第１端子と接続された走査
線と、該スイッチング素子の各列毎の第２端子と接続さ
れた画素電極とを有する画素基板と、該画素基板に対向
し、該画素電極の各々に対向する対向電極と該対向電極
を各行毎に連ねて接続する信号線とを有する対向基板
と、該画素基板と該対向基板との間に挟持される液晶と
からなる液晶表示装置であって、上記３端子を有するス
イッチング素子は薄膜トランジスタからなり、該薄膜ト
ランジスタのチャネル長は６μｍ以下であり、かつオー
バーラップ長が３μｍ以下であるとともに、実効的な比
誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率ε
V として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV
とすると、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦
５．７５かつ２７≦Ｂ≦３６．２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及
び短軸方向比誘電率εV を有する液晶材料からなること
を特徴としている。
【００２５】請求項２に係る発明の液晶表示装置は、上
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は６μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率εP 及び短軸方向比誘電率εV として表したと
き、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、１０．
２≦Ｘ≦１４．７、及び５．４３≦Ａ≦５．７５かつ２
７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ
−Ｂが成立する長軸方向比誘電率εP 及び短軸方向比誘
電率εV を有する液晶材料からなることを特徴としてい
る。
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は６μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率εP 及び短軸方向比誘電率εV として表したと
き、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、１０．
２≦Ｘ≦１４．７、及び５．４３≦Ａ≦５．７５かつ２
７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ
−Ｂが成立する長軸方向比誘電率εP 及び短軸方向比誘
電率εV を有する液晶材料からなることを特徴としてい
る。
【００２６】請求項３に係る発明の液晶表示装置は、上
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は６μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率εP 及び短軸方向比誘電率εV として表したと
き、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、１０．
２≦Ｘ≦１４．７、及びＡ＝５．５９かつＢ＝３２．０
２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する
長軸方向比誘電率εP 及び短軸方向比誘電率εV を有す
る液晶材料からなることを特徴としている。
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は６μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率εP 及び短軸方向比誘電率εV として表したと
き、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、１０．
２≦Ｘ≦１４．７、及びＡ＝５．５９かつＢ＝３２．０
２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する
長軸方向比誘電率εP 及び短軸方向比誘電率εV を有す
る液晶材料からなることを特徴としている。
【００２７】請求項４に係る発明の液晶表示装置は、上
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は５μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率ε P 及び短軸方向比誘電率ε V として表したと
き、Ｘ＝ε P ＋ε V 、Ｙ＝ε P ・ε V とすると、９．５
≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７５かつ２７
≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−
Ｂが成立する長軸方向比誘電率ε P 及び短軸方向比誘電
率ε V を有する液晶材料からなることを特徴としてい
る。
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は５μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率ε P 及び短軸方向比誘電率ε V として表したと
き、Ｘ＝ε P ＋ε V 、Ｙ＝ε P ・ε V とすると、９．５
≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７５かつ２７
≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−
Ｂが成立する長軸方向比誘電率ε P 及び短軸方向比誘電
率ε V を有する液晶材料からなることを特徴としてい
る。
【００２８】請求項５に係る発明の液晶表示装置は、上
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は５μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率ε P 及び短軸方向比誘電率ε V として表したと
き、Ｘ＝ε P ＋ε V 、Ｙ＝ε P ・ε V とすると、１０．
２≦Ｘ≦１４．７、及び５．４３≦Ａ≦５．７５かつ２
７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ
−Ｂが成立する長軸方向比誘電率ε P 及び短軸方向比誘
電率ε V を有する液晶材料からなることを特徴としてい
る。
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極とを
有する画素基板と、該画素基板に対向し、該画素電極の
各々に対向する対向電極と該対向電極を各行毎に連ねて
接続する信号線とを有する対向基板と、該画素基板と該
対向基板との間に挟持される液晶とからなる液晶表示装
置であって、上記３端子を有するスイッチング素子は薄
膜トランジスタからなり、該薄膜トランジスタのチャネ
ル長は５μｍ以下であり、かつオーバーラップ長が３μ
ｍ以下であるとともに、実効的な比誘電率を長軸方向比
誘電率ε P 及び短軸方向比誘電率ε V として表したと
き、Ｘ＝ε P ＋ε V 、Ｙ＝ε P ・ε V とすると、１０．
２≦Ｘ≦１４．７、及び５．４３≦Ａ≦５．７５かつ２
７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ
−Ｂが成立する長軸方向比誘電率ε P 及び短軸方向比誘
電率ε V を有する液晶材料からなることを特徴としてい
る。
【００２９】請求項６に係る発明の液晶表示装置は、上
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極と第
３端子に接続された信号線とを有する画素基板と、該画
素基板に対向し、該画素電極の各々に対向する対向電極
を有する対向基板と、該画素基板と該対向基板との間に
挟持される液晶とからなる液晶表示装置であって、上記
３端子を有するスイッチング素子は薄膜トランジスタか
らなり、該薄膜トランジスタのチャネル長は５μｍ以下
であり、かつオーバーラップ長が３μｍ以下であるとと
もに、実効的な比誘電率を長軸方向比誘電率ε P 及び短
軸方向比誘電率ε V として表したとき、Ｘ＝ε P ＋
ε V 、Ｙ＝ε P ・ε V とすると、１０．２≦Ｘ≦１４．
７、及びＡ＝５．５９かつＢ＝３２．０２の範囲のある
点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電
率ε P 及び短軸方向比誘電率ε V を有する液晶材料から
なることを特徴としている。
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極と第
３端子に接続された信号線とを有する画素基板と、該画
素基板に対向し、該画素電極の各々に対向する対向電極
を有する対向基板と、該画素基板と該対向基板との間に
挟持される液晶とからなる液晶表示装置であって、上記
３端子を有するスイッチング素子は薄膜トランジスタか
らなり、該薄膜トランジスタのチャネル長は５μｍ以下
であり、かつオーバーラップ長が３μｍ以下であるとと
もに、実効的な比誘電率を長軸方向比誘電率ε P 及び短
軸方向比誘電率ε V として表したとき、Ｘ＝ε P ＋
ε V 、Ｙ＝ε P ・ε V とすると、１０．２≦Ｘ≦１４．
７、及びＡ＝５．５９かつＢ＝３２．０２の範囲のある
点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電
率ε P 及び短軸方向比誘電率ε V を有する液晶材料から
なることを特徴としている。
【００３０】請求項７に係る発明の液晶表示装置は、上
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極と第
３端子に接続された信号線とを有する画素基板と、該画
素基板に対向し、該画素電極の各々に対向する対向電極
を有する対向基板と、該画素基板と該対向基板との間に
挟持される液晶とからなる液晶表示装置であって、上記
３端子を有するスイッチング素子は薄膜トランジスタか
らなり、該薄膜トランジスタのチャネル長は６μｍ以下
であり、かつオーバーラップ長が３μｍ以下であるとと
もに、実効的な比誘電率を長軸方向比誘電率ε P 及び短
軸方向比誘電率ε V として表したとき、Ｘ＝ε P ＋
ε V 、Ｙ＝ε P ・ε V とすると、９．５≦Ｘ≦１５．
５、及び５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．
２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する
長軸方向比誘電率ε P 及び短軸方向比誘電率ε V を有す
る液晶材料からなることを特徴としている。 請求項８に
係る発明の液晶表示装置は、上記課題を解決するため
に、マトリックス状に設けられた３端子を有するスイッ
チング素子と、該スイッチング素子の各列の第１端子と
接続された走査線と、該スイッチング素子の各列毎の第
２端子と接続された画素電極と第３端子に接続された信
号線とを有する画素基板と、該画素基板に対向し、該画
素電極の各々に対向する対向電極を有する対向基板と、
該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、上記３端子を有するスイッ
チング素子は薄膜トランジスタからなり、該薄膜トラン
ジスタのチャネル長は６μｍ以下であり、かつオーバー
ラップ長が３μｍ以下であるとともに、実効的な比誘電
率を長軸方向比誘電率ε P 及び短軸方向比誘電率ε V と
して表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝ε P ・ε V とす
ると、１０．２≦Ｘ≦１４．７、及び５．４３≦Ａ≦
５．７５かつ２７≦Ｂ≦３６．２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率ε P 及
び短軸方向比誘電率ε V を有する液晶材料からなること
を特徴としている。 請求項９に係る発明の液晶表示装置
は、上記課題を解決するために、マトリックス状に設け
られた３端子を有するスイッチング素子と、該スイッチ
ング素子の 各列の第１端子と接続された走査線と、該ス
イッチング素子の各列毎の第２端子と接続された画素電
極と第３端子に接続された信号線とを有する画素基板
と、該画素基板に対向し、該画素電極の各々に対向する
対向電極を有する対向基板と、該画素基板と該対向基板
との間に挟持される液晶とからなる液晶表示装置であっ
て、上記３端子を有するスイッチング素子は薄膜トラン
ジスタからなり、該薄膜トランジスタのチャネル長は６
μｍ以下であり、かつオーバーラップ長が３μｍ以下で
あるとともに、実効的な比誘電率を長軸方向比誘電率ε
P 及び短軸方向比誘電率ε V として表したとき、Ｘ＝ε
P ＋ε V 、Ｙ＝ε P ・ε V とすると、１０．２≦Ｘ≦１
４．７、及びＡ＝５．５９かつＢ＝３２．０２の範囲の
ある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比
誘電率ε P 及び短軸方向比誘電率ε V を有する液晶材料
からなることを特徴としている。そして、これらの構成
により、クロストーク、フリッカー及び直流成分のシフ
トを低減して、生産性が高く、大型高精細に適した画質
を持つ液晶表示装置を実現することができる。
記課題を解決するために、マトリックス状に設けられた
３端子を有するスイッチング素子と、該スイッチング素
子の各列の第１端子と接続された走査線と、該スイッチ
ング素子の各列毎の第２端子と接続された画素電極と第
３端子に接続された信号線とを有する画素基板と、該画
素基板に対向し、該画素電極の各々に対向する対向電極
を有する対向基板と、該画素基板と該対向基板との間に
挟持される液晶とからなる液晶表示装置であって、上記
３端子を有するスイッチング素子は薄膜トランジスタか
らなり、該薄膜トランジスタのチャネル長は６μｍ以下
であり、かつオーバーラップ長が３μｍ以下であるとと
もに、実効的な比誘電率を長軸方向比誘電率ε P 及び短
軸方向比誘電率ε V として表したとき、Ｘ＝ε P ＋
ε V 、Ｙ＝ε P ・ε V とすると、９．５≦Ｘ≦１５．
５、及び５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．
２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する
長軸方向比誘電率ε P 及び短軸方向比誘電率ε V を有す
る液晶材料からなることを特徴としている。 請求項８に
係る発明の液晶表示装置は、上記課題を解決するため
に、マトリックス状に設けられた３端子を有するスイッ
チング素子と、該スイッチング素子の各列の第１端子と
接続された走査線と、該スイッチング素子の各列毎の第
２端子と接続された画素電極と第３端子に接続された信
号線とを有する画素基板と、該画素基板に対向し、該画
素電極の各々に対向する対向電極を有する対向基板と、
該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、上記３端子を有するスイッ
チング素子は薄膜トランジスタからなり、該薄膜トラン
ジスタのチャネル長は６μｍ以下であり、かつオーバー
ラップ長が３μｍ以下であるとともに、実効的な比誘電
率を長軸方向比誘電率ε P 及び短軸方向比誘電率ε V と
して表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝ε P ・ε V とす
ると、１０．２≦Ｘ≦１４．７、及び５．４３≦Ａ≦
５．７５かつ２７≦Ｂ≦３６．２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率ε P 及
び短軸方向比誘電率ε V を有する液晶材料からなること
を特徴としている。 請求項９に係る発明の液晶表示装置
は、上記課題を解決するために、マトリックス状に設け
られた３端子を有するスイッチング素子と、該スイッチ
ング素子の 各列の第１端子と接続された走査線と、該ス
イッチング素子の各列毎の第２端子と接続された画素電
極と第３端子に接続された信号線とを有する画素基板
と、該画素基板に対向し、該画素電極の各々に対向する
対向電極を有する対向基板と、該画素基板と該対向基板
との間に挟持される液晶とからなる液晶表示装置であっ
て、上記３端子を有するスイッチング素子は薄膜トラン
ジスタからなり、該薄膜トランジスタのチャネル長は６
μｍ以下であり、かつオーバーラップ長が３μｍ以下で
あるとともに、実効的な比誘電率を長軸方向比誘電率ε
P 及び短軸方向比誘電率ε V として表したとき、Ｘ＝ε
P ＋ε V 、Ｙ＝ε P ・ε V とすると、１０．２≦Ｘ≦１
４．７、及びＡ＝５．５９かつＢ＝３２．０２の範囲の
ある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比
誘電率ε P 及び短軸方向比誘電率ε V を有する液晶材料
からなることを特徴としている。そして、これらの構成
により、クロストーク、フリッカー及び直流成分のシフ
トを低減して、生産性が高く、大型高精細に適した画質
を持つ液晶表示装置を実現することができる。
【００３１】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１４に基づいて説明すれば、以下の通りであ
る。
１ないし図１４に基づいて説明すれば、以下の通りであ
る。
【００３２】本実施の一形態の液晶表示装置は、図１０
に示すように、対向基板信号線構造のパネル３０からな
っており、マトリックス状に設けられた３端子を有する
スイッチング素子としてのＴＦＴ４…と、このＴＦＴ４
…の各列の第１端子と接続された走査線１…と、ＴＦＴ
４…の各列毎の第２端子と接続された基準電位線２…
と、ＴＦＴ４…各々の第３端子と接続された画素電極と
を有する画素基板と、該画素基板に対向し、該画素電極
の各々に対向する対向電極と該対向電極を各行毎に連ね
て接続する信号線としての対向基板信号線５…とを有す
る対向基板３２と、該画素基板と該対向基板３２との間
に挟持される液晶とからなっている。
に示すように、対向基板信号線構造のパネル３０からな
っており、マトリックス状に設けられた３端子を有する
スイッチング素子としてのＴＦＴ４…と、このＴＦＴ４
…の各列の第１端子と接続された走査線１…と、ＴＦＴ
４…の各列毎の第２端子と接続された基準電位線２…
と、ＴＦＴ４…各々の第３端子と接続された画素電極と
を有する画素基板と、該画素基板に対向し、該画素電極
の各々に対向する対向電極と該対向電極を各行毎に連ね
て接続する信号線としての対向基板信号線５…とを有す
る対向基板３２と、該画素基板と該対向基板３２との間
に挟持される液晶とからなっている。
【００３３】そして、この液晶表示装置は、上記３端子
を有するスイッチング素子は薄膜トランジスタからな
り、該薄膜トランジスタのチャネル長は６μｍ以下であ
る一方、上記の液晶は、実効的な比誘電率を長軸方向比
誘電率εP 及び短軸方向比誘電率εV として表したと
き、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、９．５
≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７５かつ２７
≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−
Ｂが成立する長軸方向比誘電率εP 及び短軸方向比誘電
率εV を有する液晶材料からなっている。
を有するスイッチング素子は薄膜トランジスタからな
り、該薄膜トランジスタのチャネル長は６μｍ以下であ
る一方、上記の液晶は、実効的な比誘電率を長軸方向比
誘電率εP 及び短軸方向比誘電率εV として表したと
き、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、９．５
≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７５かつ２７
≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−
Ｂが成立する長軸方向比誘電率εP 及び短軸方向比誘電
率εV を有する液晶材料からなっている。
【００３４】以下、この必然性について説明する。
【００３５】いま、画素書き込み終了時の残留直流成分
と画素電荷保持時の画素電極の電位変動（クロストー
ク）を定量的に評価する。
と画素電荷保持時の画素電極の電位変動（クロストー
ク）を定量的に評価する。
【００３６】ここで、画素書き込み終了時に直流成分が
残留する現象は、図１１に示す書き込み終了時のゲート
電位Ｖg の変動、つまりオンからオフへの変動が、ゲー
ト・ドレイン間寄生容量ＣTFT onとゲート・ドレイン間
の横電界容量Ｃgd lat との和、及び画素容量ＣLCの容量
分割によって画素電位が変動する現象である。
残留する現象は、図１１に示す書き込み終了時のゲート
電位Ｖg の変動、つまりオンからオフへの変動が、ゲー
ト・ドレイン間寄生容量ＣTFT onとゲート・ドレイン間
の横電界容量Ｃgd lat との和、及び画素容量ＣLCの容量
分割によって画素電位が変動する現象である。
【００３７】また、画素電荷保持時の画素電極が電位変
動する現象は、同図に示すソース電位Ｖs の変動が、ゲ
ート・ドレイン間寄生容量ＣTFT off と基準電位線・ド
レイン間の横電界容量Ｃsd lat とゲート・ドレイン間の
横電界容量Ｃgd lat との和、及び画素容量ＣLCの容量分
割によって画素電位が変動する現象である。
動する現象は、同図に示すソース電位Ｖs の変動が、ゲ
ート・ドレイン間寄生容量ＣTFT off と基準電位線・ド
レイン間の横電界容量Ｃsd lat とゲート・ドレイン間の
横電界容量Ｃgd lat との和、及び画素容量ＣLCの容量分
割によって画素電位が変動する現象である。
【００３８】ここで、上記の各容量は、以下のように導
出される。
出される。
【００３９】先ず、図３（ａ）（ｂ）に示すように、Ｔ
ＦＴ４におけるチャネル長Ｌ、チャネル幅Ｗ、ゲート電
極Ｇとドレイン電極（画素電極）Ｄとのオーバーラップ
長ΔＬ、ゲート絶縁膜８の単位面積当たりの容量Ｃoxと
すると、図１１に示すように、ＴＦＴ４自身の画素書き
込み時のゲート・ドレイン間寄生容量ＣTFT on及び電荷
保持時のゲート・ドレイン間寄生容量ＣTFT off は、そ
れぞれ、
ＦＴ４におけるチャネル長Ｌ、チャネル幅Ｗ、ゲート電
極Ｇとドレイン電極（画素電極）Ｄとのオーバーラップ
長ΔＬ、ゲート絶縁膜８の単位面積当たりの容量Ｃoxと
すると、図１１に示すように、ＴＦＴ４自身の画素書き
込み時のゲート・ドレイン間寄生容量ＣTFT on及び電荷
保持時のゲート・ドレイン間寄生容量ＣTFT off は、そ
れぞれ、
【００４０】
【数１】
【００４１】と表される。
【００４２】従って、対向基板信号線構造の場合、ドレ
イン電極（画素電極）Ｄに接続される画素書き込み時の
寄生容量Ｃpar onと電荷保持時の寄生容量Ｃ
par off は、
イン電極（画素電極）Ｄに接続される画素書き込み時の
寄生容量Ｃpar onと電荷保持時の寄生容量Ｃ
par off は、
【００４３】
【数２】
【００４４】と表される。
【００４５】画素電荷保持時のドレイン電極（画素電
極）Ｄの電位変動を評価するとき、本構造では対向基板
信号線５…とＴＦＴ基板３１側の走査線１…、及び基準
電位線２…間の電位変動量と画素の画素容量ＣLCと画素
（ドレイン）・走査線及び画素・基準電位線間の寄生容
量の容量比で画素電極の電位変動が決まる。
極）Ｄの電位変動を評価するとき、本構造では対向基板
信号線５…とＴＦＴ基板３１側の走査線１…、及び基準
電位線２…間の電位変動量と画素の画素容量ＣLCと画素
（ドレイン）・走査線及び画素・基準電位線間の寄生容
量の容量比で画素電極の電位変動が決まる。
【００４６】それに対して、交差部を有する構造のパネ
ル１００では、対向側の共通電位電極（本構造の基準電
位線に相当）とガラス基板１３１側の信号線間の電位変
動量と画素の画素容量と画素（ドレイン）・信号線の寄
生容量の容量比でドレイン電極（画素電極）Ｄの電位変
動が決まる。
ル１００では、対向側の共通電位電極（本構造の基準電
位線に相当）とガラス基板１３１側の信号線間の電位変
動量と画素の画素容量と画素（ドレイン）・信号線の寄
生容量の容量比でドレイン電極（画素電極）Ｄの電位変
動が決まる。
【００４７】従って、交差部を有する構造のパネル１０
０の、式（４）から電荷保持時のゲート・ドレイン間寄
生容量ＣTFT off 及びゲート・ドレイン間の横電界容量
Ｃgd lat の項が削除される。その点が対向基板信号線構
造のパネル３０と異なる点である。
０の、式（４）から電荷保持時のゲート・ドレイン間寄
生容量ＣTFT off 及びゲート・ドレイン間の横電界容量
Ｃgd lat の項が削除される。その点が対向基板信号線構
造のパネル３０と異なる点である。
【００４８】次に、画素ピッチを長辺側ピッチＰL 、短
辺側ピッチＰS とし、開口率をγ、液晶の実効的（標準
セルでの測定値）な比誘電率を長軸方向εP ・短軸方向
εV、真空中の誘電率をε0 、セル厚Ｔsel とすると、
それぞれの画素容量ＣLC(P)・画素容量ＣLC(V) は、
辺側ピッチＰS とし、開口率をγ、液晶の実効的（標準
セルでの測定値）な比誘電率を長軸方向εP ・短軸方向
εV、真空中の誘電率をε0 、セル厚Ｔsel とすると、
それぞれの画素容量ＣLC(P)・画素容量ＣLC(V) は、
【００４９】
【数３】
【００５０】と表される。上記において、長軸方向比誘
電率εP ×真空中の誘電率ε0 ＝長軸方向誘電率として
示され、短軸方向比誘電率εV ×真空中の誘電率ε0 ＝
短軸方向誘電率として示される。また、長軸方向比誘電
率εP 及び短軸方向比誘電率εV は以下のように定義す
る。即ち、通常のＴＮ（Twisted Nematic)液晶材料で
は、長軸方向比誘電率εP ＞短軸方向比誘電率εV であ
るため、液晶に印加される実行電圧値と液晶の誘電率と
の関係は、図１４に示すようになる。従って、実際の駆
動では、液晶に印加される実効電圧値の最小値を
Ｖmin 、最大値をＶmax とすると、最小値Ｖmin のとき
の液晶の誘電率が短軸方向比誘電率εV となり、最大値
をＶmax のときの液晶の誘電率が長軸方向比誘電率εP
となる。
電率εP ×真空中の誘電率ε0 ＝長軸方向誘電率として
示され、短軸方向比誘電率εV ×真空中の誘電率ε0 ＝
短軸方向誘電率として示される。また、長軸方向比誘電
率εP 及び短軸方向比誘電率εV は以下のように定義す
る。即ち、通常のＴＮ（Twisted Nematic)液晶材料で
は、長軸方向比誘電率εP ＞短軸方向比誘電率εV であ
るため、液晶に印加される実行電圧値と液晶の誘電率と
の関係は、図１４に示すようになる。従って、実際の駆
動では、液晶に印加される実効電圧値の最小値を
Ｖmin 、最大値をＶmax とすると、最小値Ｖmin のとき
の液晶の誘電率が短軸方向比誘電率εV となり、最大値
をＶmax のときの液晶の誘電率が長軸方向比誘電率εP
となる。
【００５１】ここで、上述したように、一般的なＴＮ液
晶材料は、誘電率異方性Δε＝εP−εV が正であるた
め、
晶材料は、誘電率異方性Δε＝εP−εV が正であるた
め、
【００５２】
【数４】
【００５３】となる。ここで、画素容量ＣLCは、画素容
量ＣLC(V) よりも大きくかつ画素容量ＣLC(P) よりも小
さいため上式となる。
量ＣLC(V) よりも大きくかつ画素容量ＣLC(P) よりも小
さいため上式となる。
【００５４】尚、垂直配向用の液晶では誘電率異方性Δ
ε＝εP −εV が負になるため、上記大小関係は逆転す
る。
ε＝εP −εV が負になるため、上記大小関係は逆転す
る。
【００５５】次に、書き込み特性から決まる各パラメー
タの制限条件を導出する。
タの制限条件を導出する。
【００５６】ＴＦＴ４の電界効果移動度をμ、走査線書
き込み電位をＶgh、ＴＦＴ４…の閾値をＶth、ソース電
位をＶs 、信号線電位（以下、「ドレイン電位」とい
う）をＶd とすると（Ｖs ＜Ｖd ）、ＴＦＴ４のオン電
流は、殆どＭＯＳ（Metal Oxide Semiconductor)トラン
ジスタの線型領域の電流式で近似的に表され、
き込み電位をＶgh、ＴＦＴ４…の閾値をＶth、ソース電
位をＶs 、信号線電位（以下、「ドレイン電位」とい
う）をＶd とすると（Ｖs ＜Ｖd ）、ＴＦＴ４のオン電
流は、殆どＭＯＳ（Metal Oxide Semiconductor)トラン
ジスタの線型領域の電流式で近似的に表され、
【００５７】
【数５】
【００５８】となる。尚、Ｖs ＞Ｖd では、式（８）の
ドレイン電極Ｄとソース電極Ｓとを交換した式となる。
ドレイン電極Ｄとソース電極Ｓとを交換した式となる。
【００５９】さらに、ＴＦＴ−ＬＣＤの実際の駆動条件
は、ライン反転駆動の場合、走査線書き込み電位Ｖghは
１５Ｖであり、ソース・ドレイン間電位Ｖds（＝｜Ｖs
−Ｖd ｜）は最大５Ｖ程度である。このため、画素書き
込み時間の大部分は、ソース・ゲート間電位Ｖgs（＝Ｖ
gh−Ｖs ）に比べてソース・ドレイン間電位Ｖdsが十分
小さい。よって、伝達コンダクタンスｇは、
は、ライン反転駆動の場合、走査線書き込み電位Ｖghは
１５Ｖであり、ソース・ドレイン間電位Ｖds（＝｜Ｖs
−Ｖd ｜）は最大５Ｖ程度である。このため、画素書き
込み時間の大部分は、ソース・ゲート間電位Ｖgs（＝Ｖ
gh−Ｖs ）に比べてソース・ドレイン間電位Ｖdsが十分
小さい。よって、伝達コンダクタンスｇは、
【００６０】
【数６】
【００６１】と近似できる。
【００６２】ここで、ＴＦＴ４のオン抵抗Ｒonは、伝達
コンダクタンスｇの逆数であるので、
コンダクタンスｇの逆数であるので、
【００６３】
【数７】
【００６４】となる。
【００６５】ところで、ＴＦＴ−ＬＣＤのトランジスタ
アレイは、図４に示すように、前記ＴＦＴ４のソース電
極２０・共通電位電極２４（又は前記基準電位線２）間
入力であって画素電極２２・共通電位電極２４（又は対
向側ソース電極）間出力であるＴＦＴ抵抗ＲTFT と画素
容量Ｃpix との積分回路になっており、積分回路に電圧
値Ｖinの矩形波が入力されたとき、出力電圧値Ｖ
out は、
アレイは、図４に示すように、前記ＴＦＴ４のソース電
極２０・共通電位電極２４（又は前記基準電位線２）間
入力であって画素電極２２・共通電位電極２４（又は対
向側ソース電極）間出力であるＴＦＴ抵抗ＲTFT と画素
容量Ｃpix との積分回路になっており、積分回路に電圧
値Ｖinの矩形波が入力されたとき、出力電圧値Ｖ
out は、
【００６６】
【数８】
【００６７】と表される。
【００６８】ここで、ｔは矩形波が入力されたときをゼ
ロとする時間である。また、式（１１）において、ＴＦ
Ｔ抵抗ＲTFT と画素容量Ｃpix との積であるＲTFT ・Ｃ
pixを時定数τと呼ぶ。
ロとする時間である。また、式（１１）において、ＴＦ
Ｔ抵抗ＲTFT と画素容量Ｃpix との積であるＲTFT ・Ｃ
pixを時定数τと呼ぶ。
【００６９】ここで、画素書き込み時の時定数τonを考
える。
える。
【００７０】即ち、画素書き込み時の時定数τonが最も
大きい場合、つまり画素容量が最も大きい場合は、
大きい場合、つまり画素容量が最も大きい場合は、
【００７１】
【数９】
【００７２】となる。
【００７３】尚、ここでは、誘電率異方性は正の場合を
考えている。但し、誘電率異方性が負の場合には、式
（１１）以降の議論は、長軸方向比誘電率εP 及び画素
容量ＣLC(P) を短軸方向比誘電率εV 及び画素容量Ｃ
LC(V) に置き換えて議論すれば良い。
考えている。但し、誘電率異方性が負の場合には、式
（１１）以降の議論は、長軸方向比誘電率εP 及び画素
容量ＣLC(P) を短軸方向比誘電率εV 及び画素容量Ｃ
LC(V) に置き換えて議論すれば良い。
【００７４】また、Ｃs は補助容量のことである。本構
造では、補助容量Ｃs の形成が困難であるため、Ｃs ＝
０として考える。
造では、補助容量Ｃs の形成が困難であるため、Ｃs ＝
０として考える。
【００７５】最も、書き込みが厳しい場合を考えると、
ソース電位Ｖs ≒０となるので、式（５）、式（１０）
及び式（１２）より、
ソース電位Ｖs ≒０となるので、式（５）、式（１０）
及び式（１２）より、
【００７６】
【数１０】
【００７７】となる。
【００７８】画素の書き込みに許される時間をτW とす
ると、画素に９９．７％以上充電するためには式（１
１）より、
ると、画素に９９．７％以上充電するためには式（１
１）より、
【００７９】
【数１１】
【００８０】となり、これを解くと、
５．８・τon≦τW ………式（１５）
となる。
【００８１】尚、上記において、画素に充電する割合を
９９．７％以上としたのは、６４階調において階調反転
しない条件を満たすようにしたものであり、人間の目で
は見えない程度の階調反転を行うために要求される一般
的な値を採用したものである。また、この条件は、６ビ
ットのものを対象しているので、９９．７％以上の充電
が要求されるが、３ビットのものであれば、例えば９
９．４％以上として少し小さくすることが可能である。
９９．７％以上としたのは、６４階調において階調反転
しない条件を満たすようにしたものであり、人間の目で
は見えない程度の階調反転を行うために要求される一般
的な値を採用したものである。また、この条件は、６ビ
ットのものを対象しているので、９９．７％以上の充電
が要求されるが、３ビットのものであれば、例えば９
９．４％以上として少し小さくすることが可能である。
【００８２】従って、３ビットのものであれば、式（１
４）以降の展開は、もう少し条件の緩いもので計算する
ことが可能である。
４）以降の展開は、もう少し条件の緩いもので計算する
ことが可能である。
【００８３】一方、３ビットにした場合に、画素に充電
する割合を９９．７％以上としたときには、６４階調よ
りも高い階調のものについて採用することが可能とな
る。
する割合を９９．７％以上としたときには、６４階調よ
りも高い階調のものについて採用することが可能とな
る。
【００８４】次に、上記の式（１５）において、画素の
書き込みに許される時間τW は、例えば、６０Ｈｚ駆動
である場合、走査線数がＮg とすると、線順次駆動であ
るため、
書き込みに許される時間τW は、例えば、６０Ｈｚ駆動
である場合、走査線数がＮg とすると、線順次駆動であ
るため、
【００８５】
【数１２】
【００８６】である。
【００８７】例を挙げると、株式会社ＩＢＭの標準規格
のパネルであるＳＶＧＡ(Super Video Graphics Allay)
の場合は、走査線数Ｎg ＝６００であるので、画素の書
き込みに許される時間τW ＝２６μｓ、同株式会社ＩＢ
Ｍの標準規格のパネルであるＸＧＡ(eXtended video Gr
aphics Allay) の場合は、走査線数Ｎg ＝７６８である
ので、τW ＝２０μｓとなる。
のパネルであるＳＶＧＡ(Super Video Graphics Allay)
の場合は、走査線数Ｎg ＝６００であるので、画素の書
き込みに許される時間τW ＝２６μｓ、同株式会社ＩＢ
Ｍの標準規格のパネルであるＸＧＡ(eXtended video Gr
aphics Allay) の場合は、走査線数Ｎg ＝７６８である
ので、τW ＝２０μｓとなる。
【００８８】しかし、実際は、走査信号及びソース信号
は理想的な矩形波ではないので、画素の書き込みに許さ
れる時間τW はマージン持っていなければならない。こ
のため、少し短くなる。
は理想的な矩形波ではないので、画素の書き込みに許さ
れる時間τW はマージン持っていなければならない。こ
のため、少し短くなる。
【００８９】尚、本説明においては、以降、上記のＳＶ
ＧＡ、ＸＧＡ等を精細度として捉えて説明する。
ＧＡ、ＸＧＡ等を精細度として捉えて説明する。
【００９０】次に、各容量の制限条件を導出する。
【００９１】画素書き込み終了時の残留直流成分の量Δ
Ｖは、走査信号のパルス高をＶg pp、画素容量ＣLCとす
ると、
Ｖは、走査信号のパルス高をＶg pp、画素容量ＣLCとす
ると、
【００９２】
【数１３】
【００９３】となる。
【００９４】ここで、画素容量ＣLCは、印加電圧依存性
を持つので、画素書き込み終了時の残留直流成分の量Δ
Ｖも印加電圧依存性を持つ。
を持つので、画素書き込み終了時の残留直流成分の量Δ
Ｖも印加電圧依存性を持つ。
【００９５】従って、画素容量ＣLCの印加電圧依存性か
ら画素書き込み終了時の残留直流成分の量ΔＶのずれ量
の最大値Ωは式（７）より、
ら画素書き込み終了時の残留直流成分の量ΔＶのずれ量
の最大値Ωは式（７）より、
【００９６】
【数１４】
【００９７】で表される。
【００９８】ずれ量の最大値Ωが大きいとフリッカーが
大きくなるため、ずれ量の最大値Ωは経験上ある値ω以
下に抑えなければならない。このため、 Ω≦ω ………式（１９） を満たさなければならない。
大きくなるため、ずれ量の最大値Ωは経験上ある値ω以
下に抑えなければならない。このため、 Ω≦ω ………式（１９） を満たさなければならない。
【００９９】画素電荷保持時の画素電極の電位変動、つ
まりクロストークを表すパラメータΨを、
まりクロストークを表すパラメータΨを、
【０１００】
【数１５】
【０１０１】と定義すると、パラメータΨは経験上ある
値ψよりも小さくなければならないので、 Ψ≦ψ ………式（２１） を満たさなければならない。
値ψよりも小さくなければならないので、 Ψ≦ψ ………式（２１） を満たさなければならない。
【０１０２】以上をまとめると、液晶誘電率変動依存性
によるフリッカーを抑え、寄生容量の結合によるクロス
トークを抑え、さらに、直流成分のシフトの低減を図る
ためには、下記の不等式を同時に満たす必要がある。
によるフリッカーを抑え、寄生容量の結合によるクロス
トークを抑え、さらに、直流成分のシフトの低減を図る
ためには、下記の不等式を同時に満たす必要がある。
【０１０３】式（２１）＋式（４）＋式（５）＋式
（６）にて一つの不等式（クロストーク） 式（１９）＋式（１８）＋式（３）＋式（５）＋式
（６）にて一つの不等式（直流成分のシフト） 式（１５）＋式（１６）＋式（１４）にて一つの不等
式（書き込み特性） 尚、フリッカーは書き込み不足や直流成分のシフトが大
きいことに起因するものであり、上記のを満たすこ
とにより達成できる。
（６）にて一つの不等式（クロストーク） 式（１９）＋式（１８）＋式（３）＋式（５）＋式
（６）にて一つの不等式（直流成分のシフト） 式（１５）＋式（１６）＋式（１４）にて一つの不等
式（書き込み特性） 尚、フリッカーは書き込み不足や直流成分のシフトが大
きいことに起因するものであり、上記のを満たすこ
とにより達成できる。
【０１０４】上記の条件を同時に満たすためには、（式
１４）（式１９）（式２１）を同時に満たせば良い。
１４）（式１９）（式２１）を同時に満たせば良い。
【０１０５】ここで、例えば、ω＝０．６、ψ＝０．０
５とする。尚、これらの数値は、一般的に定まる定数で
ある。
５とする。尚、これらの数値は、一般的に定まる定数で
ある。
【０１０６】また、１３．３インチ型の精細度ＸＧＡの
場合を考える。この場合、画素ピッチは８８μｍ×２６
４μｍである。ＴＦＴ４のチャネル長Ｌ＝４μｍは現在
量産できる最小チャネル長である。このとき、前記の制
限事項を満たす長軸方向比誘電率εP 及び短軸方向比誘
電率εV は、εP ＋εV を横軸にとり、かつεP ・εV
（εP ×εV を示す）を縦軸にとると、図１に示すよう
になる。尚、セル厚Ｔsel は４．５μｍとする。また、
チャネル幅Ｗは８μｍとし、オーバーラップ長ΔＬは
２．５μｍとした。さらに、カラーフィルターはストラ
イプ配列のものとして考えた。
場合を考える。この場合、画素ピッチは８８μｍ×２６
４μｍである。ＴＦＴ４のチャネル長Ｌ＝４μｍは現在
量産できる最小チャネル長である。このとき、前記の制
限事項を満たす長軸方向比誘電率εP 及び短軸方向比誘
電率εV は、εP ＋εV を横軸にとり、かつεP ・εV
（εP ×εV を示す）を縦軸にとると、図１に示すよう
になる。尚、セル厚Ｔsel は４．５μｍとする。また、
チャネル幅Ｗは８μｍとし、オーバーラップ長ΔＬは
２．５μｍとした。さらに、カラーフィルターはストラ
イプ配列のものとして考えた。
【０１０７】同図にも示すように、Ｘ＝εP ＋εV 、Ｙ
＝εP ・εV とすると、 Ｙ−５．６６Ｘ＝−３２．７±１．２ （９．５≦Ｘ≦
１５．５） の関係があることが分かった。尚、図１においては、ポ
イントは１０．５≦Ｘ≦１５について記載したが、上記
９．５≦Ｘ≦１５．５にて上記の式が成立するのは、最
小自乗法による式より明らかである。
＝εP ・εV とすると、 Ｙ−５．６６Ｘ＝−３２．７±１．２ （９．５≦Ｘ≦
１５．５） の関係があることが分かった。尚、図１においては、ポ
イントは１０．５≦Ｘ≦１５について記載したが、上記
９．５≦Ｘ≦１５．５にて上記の式が成立するのは、最
小自乗法による式より明らかである。
【０１０８】即ち、一般的に、
Ｙ−Ａ・Ｘ＝−Ｂ’±誤差 （但し、α≦Ｘ≦β）
の関係があることがわかった。
【０１０９】また、セル厚Ｔsel ＝４．５μｍ、チャネ
ル幅Ｗ＝８μｍ、オーバーラップ長ΔＬ＝２．５μｍの
条件にて、様々なサイズ、様々な精細度のパネルについ
ても計算し、表１に示す結果を得た。そして、何れの場
合においても、ＸとＹとは、図１に示すように、線型関
係があることを見出した。
ル幅Ｗ＝８μｍ、オーバーラップ長ΔＬ＝２．５μｍの
条件にて、様々なサイズ、様々な精細度のパネルについ
ても計算し、表１に示す結果を得た。そして、何れの場
合においても、ＸとＹとは、図１に示すように、線型関
係があることを見出した。
【０１１０】そして、これらの液晶材料は、何れも、実
効的な比誘電率を長軸方向比誘電率εP 及び短軸方向比
誘電率εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝ε
P ・εV とすると、９．５≦Ｘ≦１５．５、及び５．４
３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のある
点において、Ｙ＝Ａ・Ｘ−Ｂが成立することが分かっ
た。
効的な比誘電率を長軸方向比誘電率εP 及び短軸方向比
誘電率εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝ε
P ・εV とすると、９．５≦Ｘ≦１５．５、及び５．４
３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のある
点において、Ｙ＝Ａ・Ｘ−Ｂが成立することが分かっ
た。
【０１１１】
【表１】
【０１１２】即ち、表１においては、αの最小値は１０
となっており、βの最大値は１５．５である。よって、
１０≦Ｘ≦１５．５であり、９．５≦Ｘ≦１５．５を満
たす。また、５．４９≦Ａ≦５．７５であることから、
５．４３≦Ａ≦５．７５を満たす。さらに、Ｂの最小値
Ｂ’−３σは、精細度ＳＶＧＡの画素ピッチ３１５μｍ
における３１．２−３．０９＝２８．１１であり、Ｂの
最大値Ｂ’＋３σは、精細度ＸＧＡの画素ピッチ２４０
μｍにおける３３．７＋２．４６＝３６．１６≒３６．
２であり、２７≦Ｂ≦３６．２を満たす。
となっており、βの最大値は１５．５である。よって、
１０≦Ｘ≦１５．５であり、９．５≦Ｘ≦１５．５を満
たす。また、５．４９≦Ａ≦５．７５であることから、
５．４３≦Ａ≦５．７５を満たす。さらに、Ｂの最小値
Ｂ’−３σは、精細度ＳＶＧＡの画素ピッチ３１５μｍ
における３１．２−３．０９＝２８．１１であり、Ｂの
最大値Ｂ’＋３σは、精細度ＸＧＡの画素ピッチ２４０
μｍにおける３３．７＋２．４６＝３６．１６≒３６．
２であり、２７≦Ｂ≦３６．２を満たす。
【０１１３】ここで、上記表１における各項目の算出方
法について詳細に説明する。
法について詳細に説明する。
【０１１４】この表１は最小自乗法により求めたもので
ある。即ち、最小自乗法において、推定回帰式は、
ある。即ち、最小自乗法において、推定回帰式は、
【０１１５】
【数１６】
【０１１６】と示せる。
【０１１７】このとき、一般に回帰式がどの程度の観測
値の動きを説明しているかを示す指標として、
値の動きを説明しているかを示す指標として、
【０１１８】
【数１７】
【０１１９】が定義される。このｒ2 を決定係数(coeff
icient of determination)又は回帰の寄与率という。こ
こで、
icient of determination)又は回帰の寄与率という。こ
こで、
【０１２０】
【数１８】
【０１２１】は、次式で定義される。
【０１２２】
【数１９】
【０１２３】従って、ｒ2 は、
【０１２４】
【数２０】
【０１２５】となり、ｙi の平均からの偏差の平方和に
対して、回帰式がどれだけ説明を与えるかの比率として
表される。
対して、回帰式がどれだけ説明を与えるかの比率として
表される。
【０１２６】この決定係数は、また、次のようにも書き
換えることができる。
換えることができる。
【０１２７】
【数２１】
【０１２８】より、
【０１２９】
【数２２】
【０１３０】を得る。平方根をとれば、
【０１３１】
【数２３】
【０１３２】という関係が得られる。このように定義さ
れたｒを相関係数（correlation coefficient)という。
即ち、相関係数の自乗が決定係数である。
れたｒを相関係数（correlation coefficient)という。
即ち、相関係数の自乗が決定係数である。
【０１３３】また、表１における３σとは、統計量にお
ける平均値に対して、バラツキを表す標準偏差σの３倍
の確からしさを示しており、９９．７％の確からしさを
示す。
ける平均値に対して、バラツキを表す標準偏差σの３倍
の確からしさを示しており、９９．７％の確からしさを
示す。
【０１３４】以上が表１における各項目の見方である。
【０１３５】次に、同様にして、ω＝０．６、ψ＝０．
０５とし、１３．３インチ型の精細度ＸＧＡの場合につ
いて、オーバーラップ長ΔＬは２．５μｍのままで、Ｔ
ＦＴ４のチャネル長Ｌ＝５μｍとしてεP ＋εV を横軸
をとり、かつεP ・εV を縦軸にとると、図２に示すよ
うになる。このとき、セル厚Ｔsel は４．５μｍ、チャ
ネル幅Ｗは１０μｍである。
０５とし、１３．３インチ型の精細度ＸＧＡの場合につ
いて、オーバーラップ長ΔＬは２．５μｍのままで、Ｔ
ＦＴ４のチャネル長Ｌ＝５μｍとしてεP ＋εV を横軸
をとり、かつεP ・εV を縦軸にとると、図２に示すよ
うになる。このとき、セル厚Ｔsel は４．５μｍ、チャ
ネル幅Ｗは１０μｍである。
【０１３６】この図２についても、
Ｙ−５．６Ｘ＝−３１．７±１．０４ （９．５≦Ｘ≦
１５．５）の関係が得られた。
１５．５）の関係が得られた。
【０１３７】また、セル厚Ｔsel ＝４．５μｍ、チャネ
ル幅Ｗ＝１０μｍ、オーバーラップ長ΔＬ＝２．５μ
ｍ、チャネル長Ｌ＝５μｍの条件にて、様々なサイズ、
様々な精細度のパネルについても計算し、表２に示す結
果を得た。そして、何れの場合においても、図２と同様
に、線型関係があることを見出した。
ル幅Ｗ＝１０μｍ、オーバーラップ長ΔＬ＝２．５μ
ｍ、チャネル長Ｌ＝５μｍの条件にて、様々なサイズ、
様々な精細度のパネルについても計算し、表２に示す結
果を得た。そして、何れの場合においても、図２と同様
に、線型関係があることを見出した。
【０１３８】但し、上記表２におけるハイフンは動作し
ないところ、つまり式（１４）、式（１９）、式（２
１）を同時に満たさないところである。
ないところ、つまり式（１４）、式（１９）、式（２
１）を同時に満たさないところである。
【０１３９】従って、これらの液晶材料は、実効的な比
誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率ε
V として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV
とすると、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦
５．７５かつ２７≦Ｂ≦３６．２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP及
び短軸方向比誘電率εV を有することが分かった。
誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率ε
V として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV
とすると、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦
５．７５かつ２７≦Ｂ≦３６．２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP及
び短軸方向比誘電率εV を有することが分かった。
【０１４０】
【表２】
【０１４１】即ち、表２においては、αの最小値は１０
となっており、βの最大値は１５．５である。よって、
１０≦Ｘ≦１５．５であり、９．５≦Ｘ≦１５．５を満
たす。また、５．５３≦Ａ≦５．６５であることから、
５．４３≦Ａ≦５．７５を満たす。さらに、Ｂの最小値
Ｂ’−３σは、精細度ＳＶＧＡの画素ピッチ２８７μｍ
における３１．７−１．８１＝２９．８９であり、Ｂの
最大値Ｂ’＋３σは、ＳＶＧＡの画素ピッチ３１５μｍ
における３２．１＋１．９３＝３４．０３であり、２７
≦Ｂ≦３６．２を満たす。
となっており、βの最大値は１５．５である。よって、
１０≦Ｘ≦１５．５であり、９．５≦Ｘ≦１５．５を満
たす。また、５．５３≦Ａ≦５．６５であることから、
５．４３≦Ａ≦５．７５を満たす。さらに、Ｂの最小値
Ｂ’−３σは、精細度ＳＶＧＡの画素ピッチ２８７μｍ
における３１．７−１．８１＝２９．８９であり、Ｂの
最大値Ｂ’＋３σは、ＳＶＧＡの画素ピッチ３１５μｍ
における３２．１＋１．９３＝３４．０３であり、２７
≦Ｂ≦３６．２を満たす。
【０１４２】さらに、セル厚Ｔsel ＝３μｍ、チャネル
幅Ｗ＝１２μｍ、オーバーラップ長ΔＬ＝２．５μｍ、
チャネル長Ｌ＝４μｍの条件にて、様々なサイズ、様々
な精細度のパネルについても計算した結果、表３を得
た。
幅Ｗ＝１２μｍ、オーバーラップ長ΔＬ＝２．５μｍ、
チャネル長Ｌ＝４μｍの条件にて、様々なサイズ、様々
な精細度のパネルについても計算した結果、表３を得
た。
【０１４３】
【表３】
【０１４４】尚、この表３において、Ｗ／Ｌ＝１２／４
として、チャネル幅Ｗが１２μｍとなっているのは、８
μｍ（チャネル幅Ｗ）×４．５μｍ（セル厚Ｔsel ）／
３μｍ（セル厚Ｔsel ）＝１２μｍの計算を行なって求
めたものである。即ち、チャネル幅Ｗをセル厚Ｔsel に
反比例させて求めたものである。
として、チャネル幅Ｗが１２μｍとなっているのは、８
μｍ（チャネル幅Ｗ）×４．５μｍ（セル厚Ｔsel ）／
３μｍ（セル厚Ｔsel ）＝１２μｍの計算を行なって求
めたものである。即ち、チャネル幅Ｗをセル厚Ｔsel に
反比例させて求めたものである。
【０１４５】この表３についても、実効的な比誘電率を
長軸方向比誘電率εP 及び短軸方向比誘電率εV として
表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とする
と、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７
５かつ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ
＝Ａ・Ｘ−Ｂが成立することが分かる。
長軸方向比誘電率εP 及び短軸方向比誘電率εV として
表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とする
と、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７
５かつ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ
＝Ａ・Ｘ−Ｂが成立することが分かる。
【０１４６】即ち、表３においては、αの最小値は９．
５となっており、βの最大値は１５．５である。よっ
て、９．５≦Ｘ≦１５．５であり、９．５≦Ｘ≦１５．
５を満たす。また、５．４３≦Ａ≦５．６２であること
から、５．４３≦Ａ≦５．７５を満たす。さらに、Ｂの
最小値Ｂ’−３σは、精細度ＳＶＧＡの画素ピッチ３１
５μｍにおける３０．７−３．６９＝２７．０１≒２７
であり、Ｂの最大値Ｂ’＋３σは、精細度ＵＸＧＡの画
素ピッチ３００μｍにおける３２．６８＋２．６９＝３
５．３７であり、２７≦Ｂ≦３６．２を満たす。
５となっており、βの最大値は１５．５である。よっ
て、９．５≦Ｘ≦１５．５であり、９．５≦Ｘ≦１５．
５を満たす。また、５．４３≦Ａ≦５．６２であること
から、５．４３≦Ａ≦５．７５を満たす。さらに、Ｂの
最小値Ｂ’−３σは、精細度ＳＶＧＡの画素ピッチ３１
５μｍにおける３０．７−３．６９＝２７．０１≒２７
であり、Ｂの最大値Ｂ’＋３σは、精細度ＵＸＧＡの画
素ピッチ３００μｍにおける３２．６８＋２．６９＝３
５．３７であり、２７≦Ｂ≦３６．２を満たす。
【０１４７】このように、以上の関係を満たすような設
計パラメータを取ってやれば、表示品位の良い対向基板
信号線構造のＴＦＴ−ＬＣＤの作成が可能となることが
分かった。
計パラメータを取ってやれば、表示品位の良い対向基板
信号線構造のＴＦＴ−ＬＣＤの作成が可能となることが
分かった。
【０１４８】実際、後述する実施例に示すように、１
３．３インチ型の精細度ＸＧＡで前記関係を満たすパラ
メータと満たさないパラメータとを設計値に持ったパネ
ルを作成した結果、前記関係をパラメータを設計値に持
つパネルは、表示品位が良好であった。
３．３インチ型の精細度ＸＧＡで前記関係を満たすパラ
メータと満たさないパラメータとを設計値に持ったパネ
ルを作成した結果、前記関係をパラメータを設計値に持
つパネルは、表示品位が良好であった。
【０１４９】また、比較として、チャネル長Ｌ＝４μ
ｍ、画素ピッチ２６４μｍ、セル厚Ｔsel ＝４．５μｍ
とし、動作領域（２Ｖから５．５Ｖ）において長軸方向
比誘電率εP ＝５．７（液晶にかかる実効電圧が５．５
Ｖのときの値）、及び短軸方向比誘電率εV ＝３．３
（液晶にかかる実効電圧が２Ｖのときの値）のＴＮ液晶
を用いて精細度ＸＧＡのパネルを作成した。
ｍ、画素ピッチ２６４μｍ、セル厚Ｔsel ＝４．５μｍ
とし、動作領域（２Ｖから５．５Ｖ）において長軸方向
比誘電率εP ＝５．７（液晶にかかる実効電圧が５．５
Ｖのときの値）、及び短軸方向比誘電率εV ＝３．３
（液晶にかかる実効電圧が２Ｖのときの値）のＴＮ液晶
を用いて精細度ＸＧＡのパネルを作成した。
【０１５０】上記のパネルは、前述の関係を満たさない
パラメータを設計値に持つパネルであり、その結果、表
示品位（特にクロストーク）が悪いという結果が得られ
た。
パラメータを設計値に持つパネルであり、その結果、表
示品位（特にクロストーク）が悪いという結果が得られ
た。
【０１５１】また、表１ないし表３から分かるように、
チャネル長Ｌが長くなれば動作する領域が減ってくるこ
とが分かる。そして、チャネル長Ｌが６μｍを越えると
動作する領域は殆ど無くなる。それゆえ、チャネル長Ｌ
は６μｍ以下にしなければならない。
チャネル長Ｌが長くなれば動作する領域が減ってくるこ
とが分かる。そして、チャネル長Ｌが６μｍを越えると
動作する領域は殆ど無くなる。それゆえ、チャネル長Ｌ
は６μｍ以下にしなければならない。
【０１５２】また、画素ピッチが同じあればパネルの精
細度に関係無く同じような傾き（Ａ）、及び同じような
切片（Ｂ）になることが分かる。
細度に関係無く同じような傾き（Ａ）、及び同じような
切片（Ｂ）になることが分かる。
【０１５３】まとめると、薄膜トランジスタのチャネル
長は６μｍ以下である一方、液晶は、実効的な比誘電率
を長軸方向比誘電率εP 及び短軸方向比誘電率εV とし
て表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とする
と、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７
５かつ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ
＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及び短軸
方向比誘電率εV を有する液晶材料を持つ液晶材料を用
いれば、クロストークとフリッカーとを大幅に抑制する
ことができ、良好な表示品位を持つ液晶表示素子を作る
ことができる。
長は６μｍ以下である一方、液晶は、実効的な比誘電率
を長軸方向比誘電率εP 及び短軸方向比誘電率εV とし
て表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とする
と、９．５≦Ｘ≦１５．５、及び５．４３≦Ａ≦５．７
５かつ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ
＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及び短軸
方向比誘電率εV を有する液晶材料を持つ液晶材料を用
いれば、クロストークとフリッカーとを大幅に抑制する
ことができ、良好な表示品位を持つ液晶表示素子を作る
ことができる。
【０１５４】即ち、表１〜表３においては、αの最小値
は９．５となっており、βの最大値は１５．５である。
よって、９．５≦Ｘ≦１５．５であり、９．５≦Ｘ≦１
５．５を満たす。また、５．４３≦Ａ≦５．７５であ
る。さらに、Ｂの最小値Ｂ’−３σは、ＳＶＧＡの画素
ピッチ３１５μｍにおける３０．７−３．６９＝２７．
０１≒２７であり、Ｂの最大値Ｂ’＋３σは、ＸＧＡの
画素ピッチ２４０μｍにおける３３．７＋２．４６＝３
６．１６≒３６．２である。よって、２７≦Ｂ≦３６．
２となる。
は９．５となっており、βの最大値は１５．５である。
よって、９．５≦Ｘ≦１５．５であり、９．５≦Ｘ≦１
５．５を満たす。また、５．４３≦Ａ≦５．７５であ
る。さらに、Ｂの最小値Ｂ’−３σは、ＳＶＧＡの画素
ピッチ３１５μｍにおける３０．７−３．６９＝２７．
０１≒２７であり、Ｂの最大値Ｂ’＋３σは、ＸＧＡの
画素ピッチ２４０μｍにおける３３．７＋２．４６＝３
６．１６≒３６．２である。よって、２７≦Ｂ≦３６．
２となる。
【０１５５】最後に、より好ましい条件について、検討
した。その結果を、表４に示す。
した。その結果を、表４に示す。
【０１５６】この表４は、表１〜表３について、条件に
適合するものを抽出して、再度示したものであり、この
表４より、その下欄に平均等を示したものである。
適合するものを抽出して、再度示したものであり、この
表４より、その下欄に平均等を示したものである。
【０１５７】その結果、液晶は、実効的な比誘電率を長
軸方向比誘電率εP 及び短軸方向比誘電率εV として表
したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、
１０．２≦Ｘ≦１４．７、及び５．４３≦Ａ≦５．７５
かつ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝
Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及び短軸方
向比誘電率εV を有する液晶材料を持つ液晶材料を用い
れば、より好ましく、これによって、確実に、クロスト
ークとフリッカーとを大幅に抑制することができ、良好
な表示品位を持つ液晶表示装置を作ることができること
が分かった。
軸方向比誘電率εP 及び短軸方向比誘電率εV として表
したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、
１０．２≦Ｘ≦１４．７、及び５．４３≦Ａ≦５．７５
かつ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝
Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及び短軸方
向比誘電率εV を有する液晶材料を持つ液晶材料を用い
れば、より好ましく、これによって、確実に、クロスト
ークとフリッカーとを大幅に抑制することができ、良好
な表示品位を持つ液晶表示装置を作ることができること
が分かった。
【０１５８】即ち、αの平均値は１０．２であり、βの
平均値は１４．７である。よって、１０．２≦Ｘ≦１
４．７となる。また、Ａ及びＢについては、上記の条件
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２を採用
したものである。
平均値は１４．７である。よって、１０．２≦Ｘ≦１
４．７となる。また、Ａ及びＢについては、上記の条件
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２を採用
したものである。
【０１５９】さらに、液晶は、実効的な比誘電率を長軸
方向比誘電率εP 及び短軸方向比誘電率εV として表し
たとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、１
０．２≦Ｘ≦１４．７、及びＡ＝５．５９かつＢ＝３
２．０２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂが成
立する長軸方向比誘電率εP 及び短軸方向比誘電率εV
を有する液晶材料を持つ液晶材料を用いれば、最も好ま
しく、これによって、より確実に、クロストークとフリ
ッカーとを大幅に抑制することができ、良好な表示品位
を持つ液晶表示装置を作ることができることが分かっ
た。
方向比誘電率εP 及び短軸方向比誘電率εV として表し
たとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・εV とすると、１
０．２≦Ｘ≦１４．７、及びＡ＝５．５９かつＢ＝３
２．０２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂが成
立する長軸方向比誘電率εP 及び短軸方向比誘電率εV
を有する液晶材料を持つ液晶材料を用いれば、最も好ま
しく、これによって、より確実に、クロストークとフリ
ッカーとを大幅に抑制することができ、良好な表示品位
を持つ液晶表示装置を作ることができることが分かっ
た。
【０１６０】即ち、上述したように、αの平均値は１
０．２であり、βの平均値は１４．７であることから、
１０．２≦Ｘ≦１４．７を採用したものである。また、
Ａ及びＢについては、Ａの平均値５．５９及びＢ’の平
均値３２．０２を採用したものである。
０．２であり、βの平均値は１４．７であることから、
１０．２≦Ｘ≦１４．７を採用したものである。また、
Ａ及びＢについては、Ａの平均値５．５９及びＢ’の平
均値３２．０２を採用したものである。
【０１６１】
【表４】
【０１６２】また、上記の条件は、薄膜トランジスタの
チャネル長は５μｍ以下とすることにより、確実に、ク
ロストークとフリッカーとを大幅に抑制することがで
き、良好な表示品位を持つ液晶表示素子を作ることがで
きる。
チャネル長は５μｍ以下とすることにより、確実に、ク
ロストークとフリッカーとを大幅に抑制することがで
き、良好な表示品位を持つ液晶表示素子を作ることがで
きる。
【０１６３】また、上記の条件は、液晶の封入されるセ
ル厚Ｔsel が、０．５μｍ以上かつ６μｍ以下であると
きに確実にクロストークとフリッカーとを大幅に抑制す
ることができ、良好な表示品位を持つ液晶表示素子を作
ることができる。尚、上記のセル厚Ｔsel ０．５μｍ以
上については、上記の計算において、最小のセル厚Ｔ
sel として０．５μｍを用いたために、この条件となっ
たものである。従って、計算をやり直すことで、０．５
μｍ以下の有限の値であっても、クロストークとフリッ
カーとを大幅に抑制し、良好な表示品位を持つ液晶表示
装置を作ることができる可能性はある。
ル厚Ｔsel が、０．５μｍ以上かつ６μｍ以下であると
きに確実にクロストークとフリッカーとを大幅に抑制す
ることができ、良好な表示品位を持つ液晶表示素子を作
ることができる。尚、上記のセル厚Ｔsel ０．５μｍ以
上については、上記の計算において、最小のセル厚Ｔ
sel として０．５μｍを用いたために、この条件となっ
たものである。従って、計算をやり直すことで、０．５
μｍ以下の有限の値であっても、クロストークとフリッ
カーとを大幅に抑制し、良好な表示品位を持つ液晶表示
装置を作ることができる可能性はある。
【０１６４】尚、現行の製品として知る限りでは、最小
としてセル厚Ｔsel ＝１μｍの強誘電性液晶が市販され
ており、その外、セル厚Ｔsel ＝３μｍ（垂直配向の液
晶）〜セル厚Ｔsel ＝４．５μｍ及び５μｍ（現行ＴＮ
液晶）が市販されている。
としてセル厚Ｔsel ＝１μｍの強誘電性液晶が市販され
ており、その外、セル厚Ｔsel ＝３μｍ（垂直配向の液
晶）〜セル厚Ｔsel ＝４．５μｍ及び５μｍ（現行ＴＮ
液晶）が市販されている。
【０１６５】また、上記の条件は、液晶の誘電率異方性
が正の液晶材料に対応すべく、εP＞εV を満たすこと
で、現行ＴＮ液晶の大半において誘電率異方性が正であ
り、その大半のＴＮ液晶において、クロストークとフリ
ッカーとを大幅に抑制することができ、良好な表示品位
を持つ液晶表示装置を作ることができる。
が正の液晶材料に対応すべく、εP＞εV を満たすこと
で、現行ＴＮ液晶の大半において誘電率異方性が正であ
り、その大半のＴＮ液晶において、クロストークとフリ
ッカーとを大幅に抑制することができ、良好な表示品位
を持つ液晶表示装置を作ることができる。
【０１６６】また、上記の条件は、液晶の誘電率異方性
が負の液晶材料に対応すべく、εP＜εV を満たすこと
で、誘電率異方性が負である垂直配向用液晶材料におい
て、確実にクロストークとフリッカーとを大幅に抑制す
ることができ、良好な表示品位を持つ液晶表示装置を作
ることができる。
が負の液晶材料に対応すべく、εP＜εV を満たすこと
で、誘電率異方性が負である垂直配向用液晶材料におい
て、確実にクロストークとフリッカーとを大幅に抑制す
ることができ、良好な表示品位を持つ液晶表示装置を作
ることができる。
【０１６７】また、上記の条件は、薄膜トランジスタの
第１端子であるゲート電極と、第２端子であるソース電
極及び第３端子であるドレイン電極と半導体層との間に
挟装されるコンタククト層との重なり、つまりオーバー
ラップ長ΔＬが３μｍ以下であることにより、大半の薄
膜トランジスタにおいて、クロストークとフリッカーと
を大幅に抑制することができ、良好な表示品位を持つ液
晶表示装置を作ることができる。
第１端子であるゲート電極と、第２端子であるソース電
極及び第３端子であるドレイン電極と半導体層との間に
挟装されるコンタククト層との重なり、つまりオーバー
ラップ長ΔＬが３μｍ以下であることにより、大半の薄
膜トランジスタにおいて、クロストークとフリッカーと
を大幅に抑制することができ、良好な表示品位を持つ液
晶表示装置を作ることができる。
【０１６８】即ち、式（１９）＋式（１８）＋式（３）
＋式（５）＋式（６）にて決定される直流成分のシフト
の抑制と、式（２１）＋式（４）＋式（５）＋式（６）
にて決定されるクロストークとにおいて、オーバーラッ
プ長ΔＬは小さい方が好ましい。一方、現行の生産実績
は、オーバーラップ長ΔＬ＝２．５μｍである。
＋式（５）＋式（６）にて決定される直流成分のシフト
の抑制と、式（２１）＋式（４）＋式（５）＋式（６）
にて決定されるクロストークとにおいて、オーバーラッ
プ長ΔＬは小さい方が好ましい。一方、現行の生産実績
は、オーバーラップ長ΔＬ＝２．５μｍである。
【０１６９】従って、オーバーラップ長ΔＬが３μｍ以
下であることにより、現行製品のクロストークとフリッ
カーとを大幅に抑制することができ、良好な表示品位を
持つ液晶表示装置を作ることができる。
下であることにより、現行製品のクロストークとフリッ
カーとを大幅に抑制することができ、良好な表示品位を
持つ液晶表示装置を作ることができる。
【０１７０】また、勿論、この液晶材料を現行の交差部
を有する構造、即ち、図１２及び図１３に示すように、
マトリックス状に設けられた３端子を有するスイッチン
グ素子としてのＴＦＴ１０４…と、該ＴＦＴ１０４…の
各列の第１端子と接続された走査線１０１…と、該ＴＦ
Ｔ１０４…の各列毎の第２端子と接続された画素電極と
第３端子に接続された信号線１０５…を有する画素基板
としてのガラス基板１３１と、該ガラス基板１３１に対
向し、該画素電極の各々に対向する対向電極を有する対
向基板としての基板１３２と、該ガラス基板１３１と該
基板１３２との間に挟持される液晶とからなる液晶表示
装置に適用することは十分可能である。
を有する構造、即ち、図１２及び図１３に示すように、
マトリックス状に設けられた３端子を有するスイッチン
グ素子としてのＴＦＴ１０４…と、該ＴＦＴ１０４…の
各列の第１端子と接続された走査線１０１…と、該ＴＦ
Ｔ１０４…の各列毎の第２端子と接続された画素電極と
第３端子に接続された信号線１０５…を有する画素基板
としてのガラス基板１３１と、該ガラス基板１３１に対
向し、該画素電極の各々に対向する対向電極を有する対
向基板としての基板１３２と、該ガラス基板１３１と該
基板１３２との間に挟持される液晶とからなる液晶表示
装置に適用することは十分可能である。
【０１７１】そして、これによって、クロストーク及び
フリッカーが現行のものよりも減少し、表示品位もさら
に向上するという効果がある。
フリッカーが現行のものよりも減少し、表示品位もさら
に向上するという効果がある。
【０１７２】また、上記の条件は、ＶＧＡ以上の精細度
のパネルに好適である。これによって、通常の液晶表示
装置において、クロストークとフリッカーとを大幅に抑
制することができ、良好な表示品位を持つ液晶表示装置
を作ることができる。
のパネルに好適である。これによって、通常の液晶表示
装置において、クロストークとフリッカーとを大幅に抑
制することができ、良好な表示品位を持つ液晶表示装置
を作ることができる。
【０１７３】
【０１７４】
【０１７５】また、上記の条件は、ＲＧＢの各画素毎
に、薄膜トランジスタが唯一つ付いていることが好適で
ある。
に、薄膜トランジスタが唯一つ付いていることが好適で
ある。
【０１７６】これによって、液晶表示装置において、小
型化を考慮しつつ、クロストークとフリッカーとを大幅
に抑制することができ、良好な表示品位を持つ液晶表示
装置を作ることができる。即ち、現行において、薄膜ト
ランジスタが２個付いているものがあるが、小型化の点
で１個が好ましい。
型化を考慮しつつ、クロストークとフリッカーとを大幅
に抑制することができ、良好な表示品位を持つ液晶表示
装置を作ることができる。即ち、現行において、薄膜ト
ランジスタが２個付いているものがあるが、小型化の点
で１個が好ましい。
【０１７７】また、上記の条件は、アモルファスシリコ
ンの薄膜トランジスタに好適である。
ンの薄膜トランジスタに好適である。
【０１７８】これによって、アモルファスシリコンの薄
膜トランジスタを備えた液晶表示装置において、クロス
トークとフリッカーとを大幅に抑制することができ、良
好な表示品位を持つ液晶表示装置を作ることができる。
膜トランジスタを備えた液晶表示装置において、クロス
トークとフリッカーとを大幅に抑制することができ、良
好な表示品位を持つ液晶表示装置を作ることができる。
【０１７９】尚、本発明の液晶表示装置では、６０Ｈｚ
の駆動を前提としている。従って、今後、７５Ｈｚの駆
動が主流となることが考えられるが、その状況において
も、対応可能なことはいうまでもない。
の駆動を前提としている。従って、今後、７５Ｈｚの駆
動が主流となることが考えられるが、その状況において
も、対応可能なことはいうまでもない。
【０１８０】
【実施例】〔実施例１〕本発明の実施例の一つを以下に
示す。図５には本発明の対向信号線型ＴＦＴ−ＬＣＤの
構造を示す。また、図６には、図５におけるＩ−Ｉ線に
て分断した本発明の対向信号線型非晶質のシリコンＴＦ
Ｔ−ＬＣＤの断面構造を示す。さらに、図７には、本発
明の対向信号線型ＴＦＴ−ＬＣＤの等価回路を示す。
尚、本実施例では、ＴＦＴとして、非晶質のシリコンＴ
ＦＴを用いているが、本発明においては、必ずしもこれ
に限らず、結晶シリコンＴＦＴを適用することが可能で
ある。
示す。図５には本発明の対向信号線型ＴＦＴ−ＬＣＤの
構造を示す。また、図６には、図５におけるＩ−Ｉ線に
て分断した本発明の対向信号線型非晶質のシリコンＴＦ
Ｔ−ＬＣＤの断面構造を示す。さらに、図７には、本発
明の対向信号線型ＴＦＴ−ＬＣＤの等価回路を示す。
尚、本実施例では、ＴＦＴとして、非晶質のシリコンＴ
ＦＴを用いているが、本発明においては、必ずしもこれ
に限らず、結晶シリコンＴＦＴを適用することが可能で
ある。
【０１８１】図５及び図６に示すように、ＴＦＴ（薄膜
トランジスタ）４…は絶縁基板７上に形成されている。
走査線１、ゲート電極Ｇ及び基準電位線２は、例えばＴ
ａＮｘ／α−Ｔａ／ＴａＮｘの積層構造にて構成され、
α−Ｔａは３４０ｎｍの膜厚にて形成されている。
トランジスタ）４…は絶縁基板７上に形成されている。
走査線１、ゲート電極Ｇ及び基準電位線２は、例えばＴ
ａＮｘ／α−Ｔａ／ＴａＮｘの積層構造にて構成され、
α−Ｔａは３４０ｎｍの膜厚にて形成されている。
【０１８２】ゲート絶縁膜８は、例えば４５０ｎｍの窒
化シリコン膜にて形成され、真性半導体層９は、例えば
１５０ｎｍの非晶質シリコン膜にて形成されている。ま
た、コンタクト層１０は、例えば４０ｎｍの微結晶シリ
コンｎ+ 層にて形成されている。さらに、画素電極３及
びドレイン・ソース電極Ｄ・Ｓは、例えば１５０ｎｍの
ＩＴＯ膜にて形成されている。また、その上には、パッ
シベーション層１１が形成されている。また、ＴＦＴ４
のチャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍにて形
成している（前記図３（ｂ）参照）。
化シリコン膜にて形成され、真性半導体層９は、例えば
１５０ｎｍの非晶質シリコン膜にて形成されている。ま
た、コンタクト層１０は、例えば４０ｎｍの微結晶シリ
コンｎ+ 層にて形成されている。さらに、画素電極３及
びドレイン・ソース電極Ｄ・Ｓは、例えば１５０ｎｍの
ＩＴＯ膜にて形成されている。また、その上には、パッ
シベーション層１１が形成されている。また、ＴＦＴ４
のチャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍにて形
成している（前記図３（ｂ）参照）。
【０１８３】また、対向側の絶縁基板７にはカラーフィ
ルター層１３及びブラックマトリックス層１４が形成さ
れ、その下面に平坦化膜としてオーバーコート層１５が
例えば２μｍに形成されている。また、オーバーコート
層１５の下面には、図示しないＳｉＯ2 膜が形成され、
さらに、その下面に、対向電極６及び図７に示す対向基
板信号線５が、例えば透明導電膜であるＩＴＯ膜が２０
０ｎｍにて形成されている。
ルター層１３及びブラックマトリックス層１４が形成さ
れ、その下面に平坦化膜としてオーバーコート層１５が
例えば２μｍに形成されている。また、オーバーコート
層１５の下面には、図示しないＳｉＯ2 膜が形成され、
さらに、その下面に、対向電極６及び図７に示す対向基
板信号線５が、例えば透明導電膜であるＩＴＯ膜が２０
０ｎｍにて形成されている。
【０１８４】また、図６に示すように、ＴＦＴ４側の絶
縁基板７と対向側の絶縁基板７との間に封入された液晶
１２として、動作領域１．８Ｖから５Ｖにおいて、長軸
方向比誘電率εP ＝７．９（液晶にかかる実効電圧が５
Ｖのときの値）、短軸方向比誘電率εV ＝５．３（液晶
にかかる実効電圧が１．８Ｖのときの値）のフッ素系の
ＴＮ液晶材料が使用されている。セル厚Ｔsel は４．５
μｍである。また、画素ピッチは２６４μｍである。さ
らに、精細度はＸＧＡである。
縁基板７と対向側の絶縁基板７との間に封入された液晶
１２として、動作領域１．８Ｖから５Ｖにおいて、長軸
方向比誘電率εP ＝７．９（液晶にかかる実効電圧が５
Ｖのときの値）、短軸方向比誘電率εV ＝５．３（液晶
にかかる実効電圧が１．８Ｖのときの値）のフッ素系の
ＴＮ液晶材料が使用されている。セル厚Ｔsel は４．５
μｍである。また、画素ピッチは２６４μｍである。さ
らに、精細度はＸＧＡである。
【０１８５】ここで、液晶を除く各種材料は回路的に等
価であれば良い。また、走査線１、ゲート電極Ｇ及び基
準電位線２は、Ｃｒ、ＭｏＴａ等の高融点金属、又はＩ
Ｃ（Integrated Circuit) でよく用いられているアルミ
ニウムやアルミニウム合金等の低抵抗金属でも良く、Ｔ
ＦＴ４のゲート絶縁膜８も酸化シリコン膜と窒化シリコ
ン膜の積層や陽極酸化膜と窒化シリコン膜の積層でも良
い。また、コンタクト層１０も微結晶シリコンｎ+ 層の
代わりにアモルファスシリコンｎ+ 層でも良く、ドレイ
ン電極Ｄ及びソース電極ＳもＴｉ、Ｍｏ等のバリアメタ
ルでも良い。
価であれば良い。また、走査線１、ゲート電極Ｇ及び基
準電位線２は、Ｃｒ、ＭｏＴａ等の高融点金属、又はＩ
Ｃ（Integrated Circuit) でよく用いられているアルミ
ニウムやアルミニウム合金等の低抵抗金属でも良く、Ｔ
ＦＴ４のゲート絶縁膜８も酸化シリコン膜と窒化シリコ
ン膜の積層や陽極酸化膜と窒化シリコン膜の積層でも良
い。また、コンタクト層１０も微結晶シリコンｎ+ 層の
代わりにアモルファスシリコンｎ+ 層でも良く、ドレイ
ン電極Ｄ及びソース電極ＳもＴｉ、Ｍｏ等のバリアメタ
ルでも良い。
【０１８６】上記のＴＮ液晶材料からなる液晶１２の条
件は、「ＴＦＴのチャネル長Ｌが６μｍ以下であり、液
晶の実効的な比誘電率をεP 及びεV とするとき、Ｘ＝
εP＋εV 、Ｙ＝εP ・εV とすると、９．５≦Ｘ≦１
５．５であって、５．４３≦Ａ≦５．７５、かつ２７≦
Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂ
が成立している」を満たしている。
件は、「ＴＦＴのチャネル長Ｌが６μｍ以下であり、液
晶の実効的な比誘電率をεP 及びεV とするとき、Ｘ＝
εP＋εV 、Ｙ＝εP ・εV とすると、９．５≦Ｘ≦１
５．５であって、５．４３≦Ａ≦５．７５、かつ２７≦
Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂ
が成立している」を満たしている。
【０１８７】その結果、画面内でのフリッカーは大幅に
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示素子を得ることができた。
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示素子を得ることができた。
【０１８８】〔実施例２〕本発明の他の実施例は、以下
の通りである。尚、説明の便宜上、前記の実施例１の図
面に示した部材と同一の機能を有する部材については、
同一の符号を付し、その説明を省略する。
の通りである。尚、説明の便宜上、前記の実施例１の図
面に示した部材と同一の機能を有する部材については、
同一の符号を付し、その説明を省略する。
【０１８９】本実施例においては、実施例１と異なり、
図６に示すＴＦＴ４側の絶縁基板７と対向側の絶縁基板
７との間に充填される液晶１２の液晶材料として、垂直
配向用液晶材料を用いた。この垂直配向用液晶材料は、
動作領域２Ｖから５Ｖにおいて、短軸方向比誘電率εV
＝６．０（液晶にかかる実効電圧が５．５Ｖのときの
値）、及び長軸方向比誘電率εP ＝３．５（液晶にかか
る実効電圧が２Ｖのときの値）のものを使用した。ま
た、セル厚Ｔsel は３μｍである。さらに、画素ピッチ
を２９８μｍとし、精細度をＸＧＡとした。
図６に示すＴＦＴ４側の絶縁基板７と対向側の絶縁基板
７との間に充填される液晶１２の液晶材料として、垂直
配向用液晶材料を用いた。この垂直配向用液晶材料は、
動作領域２Ｖから５Ｖにおいて、短軸方向比誘電率εV
＝６．０（液晶にかかる実効電圧が５．５Ｖのときの
値）、及び長軸方向比誘電率εP ＝３．５（液晶にかか
る実効電圧が２Ｖのときの値）のものを使用した。ま
た、セル厚Ｔsel は３μｍである。さらに、画素ピッチ
を２９８μｍとし、精細度をＸＧＡとした。
【０１９０】尚、他の条件については、前記実施例１と
全く同一とした。
全く同一とした。
【０１９１】上記の条件は、垂直配向用の液晶材料から
なる液晶１２として、「薄膜トランジスタのチャネル長
が６μｍ以下であり、液晶の実効的な比誘電率をεP と
εVとするとき、Ｘ＝εP ＋εV 、Ｙ＝εP ×εV とす
ると、９．５≦Ｘ≦１５．５であって、５．４３≦Ａ≦
５．７５、かつ２７≦Ｂ≦３６．２の範囲のある点にお
いて、Ｙ＝Ａ・Ｘ−Ｂが成立している」を満たしてい
る。
なる液晶１２として、「薄膜トランジスタのチャネル長
が６μｍ以下であり、液晶の実効的な比誘電率をεP と
εVとするとき、Ｘ＝εP ＋εV 、Ｙ＝εP ×εV とす
ると、９．５≦Ｘ≦１５．５であって、５．４３≦Ａ≦
５．７５、かつ２７≦Ｂ≦３６．２の範囲のある点にお
いて、Ｙ＝Ａ・Ｘ−Ｂが成立している」を満たしてい
る。
【０１９２】その結果、画面内でのフリッカーは大幅に
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示素子を得ることができた。
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示素子を得ることができた。
【０１９３】〔実施例３〕本発明のさらに他の実施例に
ついて説明すると、以下の通りである。尚、説明の便宜
上、前記の実施例１の図面に示した部材と同一の機能を
有する部材については、同一の符号を付し、その説明を
省略する。
ついて説明すると、以下の通りである。尚、説明の便宜
上、前記の実施例１の図面に示した部材と同一の機能を
有する部材については、同一の符号を付し、その説明を
省略する。
【０１９４】本実施例においては、図６に示すＴＦＴ４
側の絶縁基板７と対向側の絶縁基板７との間に充填され
る液晶１２におけるフッ素系のＴＮ液晶材料は、動作領
域２Ｖから５．５Ｖにおいて、長軸方向比誘電率εP ＝
７．３（液晶にかかる実効電圧が５．５Ｖのときの
値）、及び短軸方向比誘電率εV ＝５．５（液晶にかか
る実効電圧が２Ｖのときの値）のものを使用した。ま
た、セル厚Ｔsel は４．５μｍである。さらに、画素ピ
ッチを２６４μｍとし、精細度をＸＧＡとした。
側の絶縁基板７と対向側の絶縁基板７との間に充填され
る液晶１２におけるフッ素系のＴＮ液晶材料は、動作領
域２Ｖから５．５Ｖにおいて、長軸方向比誘電率εP ＝
７．３（液晶にかかる実効電圧が５．５Ｖのときの
値）、及び短軸方向比誘電率εV ＝５．５（液晶にかか
る実効電圧が２Ｖのときの値）のものを使用した。ま
た、セル厚Ｔsel は４．５μｍである。さらに、画素ピ
ッチを２６４μｍとし、精細度をＸＧＡとした。
【０１９５】尚、他の条件については、前記実施例１及
び実施例２と全く同一とした。
び実施例２と全く同一とした。
【０１９６】上記の液晶１２におけるＴＮ液晶材料の条
件は、「薄膜トランジスタのチャネル長が６μｍ以下で
あり、液晶の実効的な比誘電率をεP とεV とすると
き、Ｘ＝εP ＋εV 、Ｙ＝εP ×εV とすると、９．５
≦Ｘ≦１５．５であって、５．４３≦Ａ≦５．７５、か
つ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ
・Ｘ−Ｂが成立している」を満たしている。
件は、「薄膜トランジスタのチャネル長が６μｍ以下で
あり、液晶の実効的な比誘電率をεP とεV とすると
き、Ｘ＝εP ＋εV 、Ｙ＝εP ×εV とすると、９．５
≦Ｘ≦１５．５であって、５．４３≦Ａ≦５．７５、か
つ２７≦Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ
・Ｘ−Ｂが成立している」を満たしている。
【０１９７】その結果、画面内でのフリッカーは大幅に
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示装置を得ることができた。
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示装置を得ることができた。
【０１９８】〔実施例４〕本発明のさらに他の実施例に
ついて、図８及び図９に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施例１の図面に
示した部材と同一の機能を有する部材については、同一
の符号を付し、その説明を省略する。
ついて、図８及び図９に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施例１の図面に
示した部材と同一の機能を有する部材については、同一
の符号を付し、その説明を省略する。
【０１９９】図８及び図９に示すように、ＴＦＴ４…は
絶縁基板７上に形成されている。走査線１、コモン線１
７及びゲート電極Ｇは、例えばＴａＮｘ／α−Ｔａ／Ｔ
ａＮｘの積層構造にて構成され、α−Ｔａは３４０ｎｍ
の膜厚で形成されている。
絶縁基板７上に形成されている。走査線１、コモン線１
７及びゲート電極Ｇは、例えばＴａＮｘ／α−Ｔａ／Ｔ
ａＮｘの積層構造にて構成され、α−Ｔａは３４０ｎｍ
の膜厚で形成されている。
【０２００】ゲート絶縁膜８は、例えば４５０ｎｍの窒
化シリコン膜にて形成され、真性半導体層９は、例えば
非晶質シリコン膜にて形成されている。また、コンタク
ト層１０は、例えば４０ｎｍの微結晶シリコンｎ+ 層に
て形成されている。さらに、画素電極３として、例えば
１５０ｎｍのＩＴＯ膜にて形成されている。
化シリコン膜にて形成され、真性半導体層９は、例えば
非晶質シリコン膜にて形成されている。また、コンタク
ト層１０は、例えば４０ｎｍの微結晶シリコンｎ+ 層に
て形成されている。さらに、画素電極３として、例えば
１５０ｎｍのＩＴＯ膜にて形成されている。
【０２０１】信号線１６及びドレイン・ソース電極Ｄ・
Ｓは、例えばα−Ｔａ／ＴａＮｘと前記ＩＴＯ膜との積
層構造にて構成され、α−Ｔａは２６０ｎｍの膜厚にて
形成されている。
Ｓは、例えばα−Ｔａ／ＴａＮｘと前記ＩＴＯ膜との積
層構造にて構成され、α−Ｔａは２６０ｎｍの膜厚にて
形成されている。
【０２０２】また、その上には、パッシベーション層１
１が例えば３００ｎｍの窒化シリコン膜にて形成されて
いる。また、ＴＦＴ４のチャネル長Ｌは４μｍ、チャネ
ル幅Ｗは１０μｍにて形成されている。
１が例えば３００ｎｍの窒化シリコン膜にて形成されて
いる。また、ＴＦＴ４のチャネル長Ｌは４μｍ、チャネ
ル幅Ｗは１０μｍにて形成されている。
【０２０３】また、対向側の絶縁基板７にはカラーフィ
ルター層１３及びブラックマトリックス層１４が形成さ
れ、その下面に対向電極６として例えば透明導電膜であ
るＩＴＯ膜が２００ｎｍにて形成されている。
ルター層１３及びブラックマトリックス層１４が形成さ
れ、その下面に対向電極６として例えば透明導電膜であ
るＩＴＯ膜が２００ｎｍにて形成されている。
【０２０４】また、図９に示すように、ＴＦＴ４側の絶
縁基板７と対向側の絶縁基板７との間に封入された液晶
１２として、動作領域１．８Ｖから５Ｖにおいて、長軸
方向比誘電率εP ＝７．９（液晶にかかる実効電圧が５
Ｖのときの値）、短軸方向比誘電率εV ＝５．３（液晶
にかかる実効電圧が１．８Ｖのときの値）のフッ素系の
ＴＮ液晶材料が使用されている。セル厚Ｔsel は４．５
μｍである。また、画素ピッチは２６４μｍである。さ
らに、精細度はＸＧＡである。
縁基板７と対向側の絶縁基板７との間に封入された液晶
１２として、動作領域１．８Ｖから５Ｖにおいて、長軸
方向比誘電率εP ＝７．９（液晶にかかる実効電圧が５
Ｖのときの値）、短軸方向比誘電率εV ＝５．３（液晶
にかかる実効電圧が１．８Ｖのときの値）のフッ素系の
ＴＮ液晶材料が使用されている。セル厚Ｔsel は４．５
μｍである。また、画素ピッチは２６４μｍである。さ
らに、精細度はＸＧＡである。
【０２０５】ここで、液晶を除く各種材料は回路的に等
価であれば良い。また、走査線１、ゲート電極Ｇ及びコ
モン線１７は、Ｃｒ、ＭｏＴａ等の高融点金属、又はＩ
Ｃ（Integrated Circuit) でよく用いられているアルミ
ニウムやアルミニウム合金等の低抵抗金属でも良く、Ｔ
ＦＴ４のゲート絶縁膜８も酸化シリコン膜と窒化シリコ
ン膜の積層や陽極酸化膜と窒化シリコン膜の積層でも良
い。また、コンタクト層１０も微結晶シリコンｎ+ 層の
代わりにアモルファスシリコンｎ+ 層でも良く、ドレイ
ン電極Ｄ及びソース電極ＳもＴｉ、Ｍｏ等のバリアメタ
ルでも良い。
価であれば良い。また、走査線１、ゲート電極Ｇ及びコ
モン線１７は、Ｃｒ、ＭｏＴａ等の高融点金属、又はＩ
Ｃ（Integrated Circuit) でよく用いられているアルミ
ニウムやアルミニウム合金等の低抵抗金属でも良く、Ｔ
ＦＴ４のゲート絶縁膜８も酸化シリコン膜と窒化シリコ
ン膜の積層や陽極酸化膜と窒化シリコン膜の積層でも良
い。また、コンタクト層１０も微結晶シリコンｎ+ 層の
代わりにアモルファスシリコンｎ+ 層でも良く、ドレイ
ン電極Ｄ及びソース電極ＳもＴｉ、Ｍｏ等のバリアメタ
ルでも良い。
【０２０６】上記のＴＮ液晶材料からなる液晶１２の条
件は、「ＴＦＴのチャネル長Ｌが６μｍ以下であり、液
晶の実効的な比誘電率をεP 及びεV とするとき、Ｘ＝
εP＋εV 、Ｙ＝εP ・εV とすると、９．５≦Ｘ≦１
５．５であって、５．４３≦Ａ≦５．７５、かつ２７≦
Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂ
が成立している」を満たしている。
件は、「ＴＦＴのチャネル長Ｌが６μｍ以下であり、液
晶の実効的な比誘電率をεP 及びεV とするとき、Ｘ＝
εP＋εV 、Ｙ＝εP ・εV とすると、９．５≦Ｘ≦１
５．５であって、５．４３≦Ａ≦５．７５、かつ２７≦
Ｂ≦３６．２の範囲のある点において、Ｙ＝Ａ・Ｘ−Ｂ
が成立している」を満たしている。
【０２０７】その結果、画面内でのフリッカーは大幅に
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示素子を得ることができた。
抑制され、クロストークは人間の目で見えない程度の良
好な液晶表示素子を得ることができた。
【０２０８】
【発明の効果】本発明の液晶表示装置は、以上のよう
に、マトリックス状に設けられた３端子を有するスイッ
チング素子と、該スイッチング素子の各列の第１端子と
接続された走査線と、該スイッチング素子の各列毎の第
２端子と接続された画素電極とを有する画素基板と、該
画素基板に対向し、該画素電極の各々に対向する対向電
極と該対向電極を各行毎に連ねて接続する信号線とを有
する対向基板と、該画素基板と該対向基板との間に挟持
される液晶とからなる液晶表示装置であって、上記３端
子を有するスイッチング素子は薄膜トランジスタからな
り、該薄膜トランジスタのチャネル長は６μｍ以下であ
り、かつオーバーラップ長が３μｍ以下であるととも
に、実効的な比誘電率を長軸方向比誘電率εP 及び短軸
方向比誘電率εV として表したとき、Ｘ＝εP ＋εV 、
Ｙ＝εP ・εV とすると、９．５≦Ｘ≦１５．５、及び
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲
のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向
比誘電率εP 及び短軸方向比誘電率εV を有する液晶材
料からなるものである。
に、マトリックス状に設けられた３端子を有するスイッ
チング素子と、該スイッチング素子の各列の第１端子と
接続された走査線と、該スイッチング素子の各列毎の第
２端子と接続された画素電極とを有する画素基板と、該
画素基板に対向し、該画素電極の各々に対向する対向電
極と該対向電極を各行毎に連ねて接続する信号線とを有
する対向基板と、該画素基板と該対向基板との間に挟持
される液晶とからなる液晶表示装置であって、上記３端
子を有するスイッチング素子は薄膜トランジスタからな
り、該薄膜トランジスタのチャネル長は６μｍ以下であ
り、かつオーバーラップ長が３μｍ以下であるととも
に、実効的な比誘電率を長軸方向比誘電率εP 及び短軸
方向比誘電率εV として表したとき、Ｘ＝εP ＋εV 、
Ｙ＝εP ・εV とすると、９．５≦Ｘ≦１５．５、及び
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲
のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向
比誘電率εP 及び短軸方向比誘電率εV を有する液晶材
料からなるものである。
【０２０９】それゆえ、クロストーク、フリッカー及び
直流成分のシフトを低減して、生産性が高く、大型高精
細に適した画質を持つ液晶表示装置を実現することがで
きるという効果を奏する。
直流成分のシフトを低減して、生産性が高く、大型高精
細に適した画質を持つ液晶表示装置を実現することがで
きるという効果を奏する。
【０２１０】本発明の液晶表示装置は、また、実効的な
比誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率
εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・ε
V とすると、１０．２≦Ｘ≦１４．７、及び５．４３≦
Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のある点に
おいて、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率ε
P 及び短軸方向比誘電率εV を有する液晶材料からなる
とすることができる。
比誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率
εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・ε
V とすると、１０．２≦Ｘ≦１４．７、及び５．４３≦
Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のある点に
おいて、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率ε
P 及び短軸方向比誘電率εV を有する液晶材料からなる
とすることができる。
【０２１１】それゆえ、確実に、クロストーク、フリッ
カー及び直流成分のシフトを低減して、生産性が高く、
大型高精細に適した画質を持つ液晶表示装置を実現する
ことができるという効果を奏する。
カー及び直流成分のシフトを低減して、生産性が高く、
大型高精細に適した画質を持つ液晶表示装置を実現する
ことができるという効果を奏する。
【０２１２】本発明の液晶表示装置は、また、実効的な
比誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率
εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・ε
V とすると、１０．２≦Ｘ≦１４．７、及びＡ＝５．５
９かつＢ＝３２．０２の範囲のある点において、Ｙ＝Ａ
・Ｘ−Ｂが成立する長軸方向比誘電率εP 及び短軸方向
比誘電率εV を有する液晶材料からなるとすることがで
きる。
比誘電率を長軸方向比誘電率εP 及び短軸方向比誘電率
εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝εP ・ε
V とすると、１０．２≦Ｘ≦１４．７、及びＡ＝５．５
９かつＢ＝３２．０２の範囲のある点において、Ｙ＝Ａ
・Ｘ−Ｂが成立する長軸方向比誘電率εP 及び短軸方向
比誘電率εV を有する液晶材料からなるとすることがで
きる。
【０２１３】それゆえ、さらに確実に、クロストーク、
フリッカー及び直流成分のシフトを低減して、生産性が
高く、大型高精細に適した画質を持つ液晶表示装置を実
現することができるという効果を奏する。
フリッカー及び直流成分のシフトを低減して、生産性が
高く、大型高精細に適した画質を持つ液晶表示装置を実
現することができるという効果を奏する。
【０２１４】
【０２１５】
【０２１６】本発明の液晶表示装置は、また、マトリッ
クス状に設けられた３端子を有するスイッチング素子
と、該スイッチング素子の各列の第１端子と接続された
走査線と、該スイッチング素子の各列毎の第２端子と接
続された画素電極とを有する画素基板と、該画素基板に
対向し、該画素電極の各々に対向する対向電極と該対向
電極を各行毎に連ねて接続する信号線とを有する対向基
板と、該画素基板と該対向基板との間に挟持される液晶
とからなる液晶表示装置であって、上記３端子を有する
スイッチング素子は薄膜トランジスタからなり、該薄膜
トランジスタのチャネル長は５μｍ以下であり、かつオ
ーバーラップ長が３μｍ以下であるとすることができ
る。
クス状に設けられた３端子を有するスイッチング素子
と、該スイッチング素子の各列の第１端子と接続された
走査線と、該スイッチング素子の各列毎の第２端子と接
続された画素電極とを有する画素基板と、該画素基板に
対向し、該画素電極の各々に対向する対向電極と該対向
電極を各行毎に連ねて接続する信号線とを有する対向基
板と、該画素基板と該対向基板との間に挟持される液晶
とからなる液晶表示装置であって、上記３端子を有する
スイッチング素子は薄膜トランジスタからなり、該薄膜
トランジスタのチャネル長は５μｍ以下であり、かつオ
ーバーラップ長が３μｍ以下であるとすることができ
る。
【０２１７】それゆえ、上記構造を有する液晶表示装置
において、さらに確実に、クロストーク、フリッカー及
び直流成分のシフトを低減して、生産性が高く、大型高
精細に適した画質を持つ液晶表示装置を実現することが
できるという効果を奏する。
において、さらに確実に、クロストーク、フリッカー及
び直流成分のシフトを低減して、生産性が高く、大型高
精細に適した画質を持つ液晶表示装置を実現することが
できるという効果を奏する。
【０２１８】本発明の液晶表示装置は、また、マトリッ
クス状に設けられた３端子を有するスイッチング素子
と、該スイッチング素子の各列の第１端子と接続された
走査線と、該スイッチング素子の各列毎の第２端子と接
続された画素電極と第３端子に接続された信号線とを有
する画素基板と、該画素基板に対向し、該画素電極の各
々に対向する対向電極を有する対向基板と、該画素基板
と該対向基板との間に挟持される液晶とからなる液晶表
示装置であって、上記３端子を有するスイッチング素子
は薄膜トランジスタからなり、該薄膜トランジスタのチ
ャネル長は６μｍ以下であり、かつオーバーラップ長が
３μｍ以下であるとすることができる。
クス状に設けられた３端子を有するスイッチング素子
と、該スイッチング素子の各列の第１端子と接続された
走査線と、該スイッチング素子の各列毎の第２端子と接
続された画素電極と第３端子に接続された信号線とを有
する画素基板と、該画素基板に対向し、該画素電極の各
々に対向する対向電極を有する対向基板と、該画素基板
と該対向基板との間に挟持される液晶とからなる液晶表
示装置であって、上記３端子を有するスイッチング素子
は薄膜トランジスタからなり、該薄膜トランジスタのチ
ャネル長は６μｍ以下であり、かつオーバーラップ長が
３μｍ以下であるとすることができる。
【０２１９】それゆえ、上記構造を有する液晶表示装置
において、確実に、クロストーク、フリッカー及び直流
成分のシフトを低減して、生産性が高く、大型高精細に
適した画質を持つ液晶表示装置を実現することができる
という効果を奏する。
において、確実に、クロストーク、フリッカー及び直流
成分のシフトを低減して、生産性が高く、大型高精細に
適した画質を持つ液晶表示装置を実現することができる
という効果を奏する。
【図１】本発明における液晶表示装置の実施の一形態を
示すものであり、チャネル長Ｌを４μｍとしたときのε
P ＋εV とεP ・εV との関係を示すグラフである。
示すものであり、チャネル長Ｌを４μｍとしたときのε
P ＋εV とεP ・εV との関係を示すグラフである。
【図２】上記液晶表示装置におけるチャネル長Ｌを５μ
ｍとしたときのεP ＋εV とεP ・εV との関係を示す
グラフである。
ｍとしたときのεP ＋εV とεP ・εV との関係を示す
グラフである。
【図３】図３（ａ）は一般的な逆スタガ型非晶質シリコ
ン薄膜トランジスタを示す断面図であり、図３（ｂ）は
同平面図である。
ン薄膜トランジスタを示す断面図であり、図３（ｂ）は
同平面図である。
【図４】上記液晶表示装置における積分回路を示す回路
図である。
図である。
【図５】上記対向基板信号線構造のＴＦＴ−ＬＣＤを示
す斜視図である。
す斜視図である。
【図６】図５においてＩ−Ｉ線にて分断したＴＦＴ−Ｌ
ＣＤを示す断面図である。
ＣＤを示す断面図である。
【図７】上記対向基板信号線構造のＴＦＴ−ＬＣＤの等
価回路図である。
価回路図である。
【図８】本発明における他の実施例を示すものであり、
対向基板信号線構造のＴＦＴ−ＬＣＤを示す斜視図であ
る。
対向基板信号線構造のＴＦＴ−ＬＣＤを示す斜視図であ
る。
【図９】図８においてＪ−Ｊ線にて分断したＴＦＴ−Ｌ
ＣＤを示す断面図である。
ＣＤを示す断面図である。
【図１０】本発明における一般的な対向基板信号線構造
のＴＦＴ−ＬＣＤを示す模式図である。
のＴＦＴ−ＬＣＤを示す模式図である。
【図１１】上記対向基板信号線構造のＴＦＴ−ＬＣＤに
おける１画素の等価回路図である。
おける１画素の等価回路図である。
【図１２】本発明における一般的な交差部を有する構造
のＴＦＴ−ＬＣＤを示す模式図である。
のＴＦＴ−ＬＣＤを示す模式図である。
【図１３】上記交差部を有する構造のＴＦＴ−ＬＣＤに
おける１画素の等価回路図である。
おける１画素の等価回路図である。
【図１４】液晶に印加される実行電圧値と液晶の誘電率
との関係を示す説明図である。
との関係を示す説明図である。
１ 走査線
２ 基準電位線
３ 画素電極
４ 薄膜トランジスタ〔ＴＦＴ〕（スイッチング素
子） ５ 対向基板信号線（信号線） ６ 対向電極 ７ 画素基板 ９ 真性半導体層（半導体層） １０ コンタクト層 １２ 液晶 Ｇ ゲート電極（第１端子） Ｓ ソース電極（第２端子） Ｄ ドレイン電極（第３端子） Ｌ チャネル長 ΔＬ オーバーラップ長（ゲート電極とコンタクク
ト層との重なり） Ｗ チャネル幅 εP 長軸方向比誘電率 εV 短軸方向比誘電率 Ｔsel セル厚 ＣLC 画素容量
子） ５ 対向基板信号線（信号線） ６ 対向電極 ７ 画素基板 ９ 真性半導体層（半導体層） １０ コンタクト層 １２ 液晶 Ｇ ゲート電極（第１端子） Ｓ ソース電極（第２端子） Ｄ ドレイン電極（第３端子） Ｌ チャネル長 ΔＬ オーバーラップ長（ゲート電極とコンタクク
ト層との重なり） Ｗ チャネル幅 εP 長軸方向比誘電率 εV 短軸方向比誘電率 Ｔsel セル厚 ＣLC 画素容量
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 石井 裕
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平２−232709（ＪＰ，Ａ)
特開 平４−265948（ＪＰ，Ａ)
特開 平６−188422（ＪＰ，Ａ)
特開 平６−326314（ＪＰ，Ａ)
特開 平７−128687（ＪＰ，Ａ)
特開 平７−202218（ＪＰ，Ａ)
特開 平７−225388（ＪＰ，Ａ)
特開 平８−32075（ＪＰ，Ａ)
特開 平８−255907（ＪＰ，Ａ)
特開 平８−262492（ＪＰ，Ａ)
特開 平８−320503（ＪＰ，Ａ)
特開 平９−33946（ＪＰ，Ａ)
特開 昭61−80864（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/13 - 1/141
Claims (9)
- 【請求項１】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極とを有する画素基
板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極と該対向電極を各行毎に連ねて接続する信号線とを
有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は６μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率εP 及び短軸方向
比誘電率εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝
εP ・εV とすると、９．５≦Ｘ≦１５．５、及び５．
４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のあ
る点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘
電率εP 及び短軸方向比誘電率εV を有する液晶材料か
らなることを特徴とする液晶表示装置。 - 【請求項２】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極とを有する画素基
板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極と該対向電極を各行毎に連ねて接続する信号線とを
有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は６μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率εP 及び短軸方向
比誘電率εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝
εP ・εV とすると、１０．２≦Ｘ≦１４．７、及び
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲
のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向
比誘電率εP 及び短軸方向比誘電率εV を有する液晶材
料からなることを特徴とする液晶表示装置。 - 【請求項３】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極とを有する画素基
板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極と該対向電極を各行毎に連ねて接続する信号線とを
有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は６μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率εP 及び短軸方向
比誘電率εV として表したとき、Ｘ＝εP ＋εV 、Ｙ＝
εP ・εV とすると、１０．２≦Ｘ≦１４．７、及びＡ
＝５．５９かつＢ＝３２．０２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率εP 及
び短軸方向比誘電率εV を有する液晶材料からなること
を特徴とする液晶表示装置。 - 【請求項４】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極とを有する画素基
板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極と該対向電極を各行毎に連ねて接続する信号線とを
有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜ト ランジスタのチャネル長は５μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率ε P 及び短軸方向
比誘電率ε V として表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝
ε P ・ε V とすると、９．５≦Ｘ≦１５．５、及び５．
４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のあ
る点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘
電率ε P 及び短軸方向比誘電率ε V を有する液晶材料か
らなることを特徴とする 液晶表示装置。 - 【請求項５】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極とを有する画素基
板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極と該対向電極を各行毎に連ねて接続する信号線とを
有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は５μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率ε P 及び短軸方向
比誘電率ε V として表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝
ε P ・ε V とすると、１０．２≦Ｘ≦１４．７、及び
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲
のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向
比誘電率ε P 及び短軸方向比誘電率ε V を有する液晶材
料からなることを特徴とする 液晶表示装置。 - 【請求項６】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極とを有する画素基
板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極と該対向電極を各行毎に連ねて接続する信号線とを
有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は５μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率ε P 及び短軸方向
比誘電率ε V として表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝
ε P ・ε V とすると、１０．２≦Ｘ≦１４．７、及びＡ
＝５．５９かつＢ＝３２．０２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率ε P 及
び短軸方向比誘電率ε V を有する液晶材料からなること
を特徴とする 液晶表示装置。 - 【請求項７】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極と第３端子に接続
された信号線とを有する画素基板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極を有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は６μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率ε P 及び短軸方向
比誘電率ε V として表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝
ε P ・ε V とすると、９．５≦Ｘ≦１５．５、及び５．
４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲のあ
る点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘
電率ε P 及び短軸方向比誘電率ε V を有する液晶材料か
らなることを特徴とする液晶表示装置。 - 【請求項８】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチ ング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極と第３端子に接続
された信号線とを有する画素基板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極を有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は６μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率ε P 及び短軸方向
比誘電率ε V として表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝
ε P ・ε V とすると、１０．２≦Ｘ≦１４．７、及び
５．４３≦Ａ≦５．７５かつ２７≦Ｂ≦３６．２の範囲
のある点において、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向
比誘電率ε P 及び短軸方向比誘電率ε V を有する液晶材
料からなることを特徴とする液晶表示装置。 - 【請求項９】マトリックス状に設けられた３端子を有す
るスイッチング素子と、該スイッチング素子の各列の第
１端子と接続された走査線と、該スイッチング素子の各
列毎の第２端子と接続された画素電極と第３端子に接続
された信号線とを有する画素基板と、 該画素基板に対向し、該画素電極の各々に対向する対向
電極を有する対向基板と、 該画素基板と該対向基板との間に挟持される液晶とから
なる液晶表示装置であって、 上記３端子を有するスイッチング素子は薄膜トランジス
タからなり、該薄膜トランジスタのチャネル長は６μｍ
以下であり、かつオーバーラップ長が３μｍ以下である
とともに、 実効的な比誘電率を長軸方向比誘電率ε P 及び短軸方向
比誘電率ε V として表したとき、Ｘ＝ε P ＋ε V 、Ｙ＝
ε P ・ε V とすると、１０．２≦Ｘ≦１４．７ 、及びＡ
＝５．５９かつＢ＝３２．０２の範囲のある点におい
て、Ｙ＝Ａ・Ｘ−Ｂが成立する長軸方向比誘電率ε P 及
び短軸方向比誘電率ε V を有する液晶材料からなること
を特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12296299A JP3519310B2 (ja) | 1998-06-12 | 1999-04-28 | 液晶表示装置 |
| TW088109077A TW432345B (en) | 1998-06-12 | 1999-06-01 | Liquid crystal display device |
| US09/330,506 US6115099A (en) | 1998-06-12 | 1999-06-11 | Liquid crystal display device |
| KR1019990021816A KR100308767B1 (ko) | 1998-06-12 | 1999-06-11 | 액정표시장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16566898 | 1998-06-12 | ||
| JP10-165668 | 1998-06-12 | ||
| JP12296299A JP3519310B2 (ja) | 1998-06-12 | 1999-04-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000063836A JP2000063836A (ja) | 2000-02-29 |
| JP3519310B2 true JP3519310B2 (ja) | 2004-04-12 |
Family
ID=26459999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12296299A Expired - Fee Related JP3519310B2 (ja) | 1998-06-12 | 1999-04-28 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6115099A (ja) |
| JP (1) | JP3519310B2 (ja) |
| KR (1) | KR100308767B1 (ja) |
| TW (1) | TW432345B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3527168B2 (ja) * | 1999-06-02 | 2004-05-17 | シャープ株式会社 | 液晶表示装置 |
| JP2001242477A (ja) * | 2000-03-01 | 2001-09-07 | Hitachi Ltd | 液晶表示装置 |
| JP3723747B2 (ja) * | 2000-06-16 | 2005-12-07 | 松下電器産業株式会社 | 表示装置およびその駆動方法 |
| KR100448048B1 (ko) * | 2000-12-30 | 2004-09-10 | 비오이 하이디스 테크놀로지 주식회사 | 플리커 현상을 개선한 액정 디스플레이 패널 |
| KR100379684B1 (ko) * | 2001-04-20 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 제조방법 |
| KR100433209B1 (ko) * | 2001-06-25 | 2004-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어래이 기판 및 그 제조방법 |
| JP2007226175A (ja) * | 2006-01-26 | 2007-09-06 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| CN100452304C (zh) * | 2007-01-17 | 2009-01-14 | 友达光电股份有限公司 | 薄膜晶体管的制造方法及液晶显示器用的下基板 |
| KR20160013433A (ko) * | 2014-07-25 | 2016-02-04 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2010560A (en) * | 1977-11-22 | 1979-06-27 | Suwa Seikosha Kk | Liquid crystal display arrangements |
| FR2553218B1 (fr) * | 1983-10-07 | 1987-09-25 | Commissariat Energie Atomique | Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage |
| JPS62133478A (ja) * | 1985-12-05 | 1987-06-16 | 富士通株式会社 | アクテイブマトリツクス形表示装置 |
| US5016982A (en) * | 1986-07-22 | 1991-05-21 | Raychem Corporation | Liquid crystal display having a capacitor for overvoltage protection |
| JPH07113722B2 (ja) * | 1986-09-11 | 1995-12-06 | 富士通株式会社 | アクテイブマトリクス型表示装置及びその駆動方法 |
| JP3489129B2 (ja) * | 1992-03-30 | 2004-01-19 | 大日本インキ化学工業株式会社 | 液晶デバイス |
| JPH06202068A (ja) * | 1992-12-30 | 1994-07-22 | Casio Comput Co Ltd | 液晶表示素子 |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JP3707108B2 (ja) * | 1995-09-26 | 2005-10-19 | 大日本インキ化学工業株式会社 | 液晶デバイス |
| EP0818703A3 (en) * | 1996-07-12 | 1998-02-11 | Tektronix, Inc. | Plasma addressed liquid crystal display panel with optimized relationship between liquid crystal parameters and cover sheet thickness |
| JPH10333646A (ja) * | 1997-05-30 | 1998-12-18 | Sharp Corp | 液晶表示装置及びその駆動方法 |
-
1999
- 1999-04-28 JP JP12296299A patent/JP3519310B2/ja not_active Expired - Fee Related
- 1999-06-01 TW TW088109077A patent/TW432345B/zh not_active IP Right Cessation
- 1999-06-11 US US09/330,506 patent/US6115099A/en not_active Expired - Lifetime
- 1999-06-11 KR KR1019990021816A patent/KR100308767B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6115099A (en) | 2000-09-05 |
| JP2000063836A (ja) | 2000-02-29 |
| KR100308767B1 (ko) | 2001-11-01 |
| KR20000006125A (ko) | 2000-01-25 |
| TW432345B (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834949B2 (en) | LCD device comprising an overlap between the first and second buffer capacitance electrodes | |
| US7518687B2 (en) | Pixel structure and active matrix substrate | |
| US7796221B2 (en) | Liquid crystal display device and method of preventing image sticking thereon | |
| US7898607B2 (en) | Liquid crystal display and driving method thereof | |
| US20060215066A1 (en) | Substrate for liquid crystal display, liquid crystal display having the substrate, and method of driving the display | |
| US8587505B2 (en) | Pixel structure with improved viewing angle | |
| US20060268186A1 (en) | Substrate for liquid crystal display device, liquid crystal display device having same, and driving method of liquid crystal display device | |
| US20090231505A1 (en) | Multi-domain vertical alignment (mva) pixel structure | |
| US20090310074A1 (en) | Thin film transistor array panel | |
| JPH0477294B2 (ja) | ||
| JP4767588B2 (ja) | 液晶表示装置 | |
| JP3519310B2 (ja) | 液晶表示装置 | |
| TWI293802B (en) | Liquid crystal display device | |
| US6195137B1 (en) | Liquid crystal apparatus | |
| KR100690513B1 (ko) | 액정 표시 장치 | |
| US8547491B2 (en) | Liquid crystal display | |
| US20030090602A1 (en) | Liquid crystal display device and method of driving the same | |
| JPH06230414A (ja) | 液晶表示素子 | |
| US7253870B2 (en) | Liquid crystal display having a bimetal layer allowing the first substrate to selectively make contact with the ITO layer | |
| JP3245733B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US8179488B2 (en) | Liquid crystal display panel | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| US8928643B2 (en) | Means and circuit to shorten the optical response time of liquid crystal displays | |
| JPH11337963A (ja) | 垂直配向型液晶表示装置 | |
| JPH05110100A (ja) | アクテイブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |