KR100448048B1 - 플리커 현상을 개선한 액정 디스플레이 패널 - Google Patents

Abstract

본 발명은 플리커 현상을 개선한 액정 디스플레이 패널을 개시한다. 개시된 본 발명의 액정 디스플레이 패널은, 박막 트랜지스터를 구비한 하부기판과 컬러필터를 구비한 상부기판이 액정층의 개재하에 합착되어 구성되며, 상기 박막 트랜지스터는 게이트 라인의 일부인 게이트전극과 채널층의 개재하에 게이트전극의 일측 및 타측과 각각 오버랩되게 이격 배치된 소오스전극 및 드레인전극을 포함하고, 상기 소오스전극 및 드레인전극은 상호간에는 일정 간격을 유지하면서 게이트 신호 인가단으로부터 멀어질수록 게이트전극과 소오스전극간 오버랩 면적은 증가되고 게이트전극과 드레인전극간 오버랩 면적은 감소되도록 설치되어 기생용량 면적을 충전율의 변화없이 패널 위치별로 서로 다르게 하여 플러커 현상이 방지되도록 한 것을 특징으로 한다.

Description

플리커 현상을 개선한 액정 디스플레이 패널{LIQUID CRYSTAL DISPLAY PANEL FOR PREVENTING FLICKER}

본 발명은 액정 디스플레이 패널에 관한 것으로, 보다 상세하게는, 우수한 화면품위를 갖도록 플리커 현상을 개선한 액정 디스플레이 패널에 관한 것이다.

주지된 바와 같이, 박막 트랜지스터(TFT: Thin Film Transistor)-액정 디스플레이(LCD; Liquid Crystal Display)는 휴대형 단말기기의 정보 표시창, 노트북 PC의 화면표시기, 랩탑 컴퓨터의 모니터 등의 정보표시장치로 사용되고 있다. 특히, 액정 디스플레이는 기존의 브라운관형 모니터(CRT)를 대체할 수 있는 디스플레이 장치로서의 산업상 그 활용도가 매우 높아지고 있는 실정이다.

한편, 종래의 액정 디스플레이 패널은 액정 양단의 전극에 한 방향의 전기장이 계속해서 인가될 때 발생하는 화질의 저하를 막기 위해 데이터 전압 인가시 짝수 프레임에서는 양의 신호전압을 홀수 프레임에서는 음의 신호전압을 인가한다. 이때, 양의 신호전압과 음의 신호전압 사이의 RMS 값에 영향을 미치는 요인으로는 기생용량(Cgs)에 의한 누설전압(△Vp; Feedthrough Voltage) 등이 있다. 이 누설전압은 게이트 신호의 RC 지연이 커질수록 크게 감소한다.

따라서, 종래의 액정 디스플레이 패널은 게이트 라인의 앞 뒷단 누설전압의 차이로 인해 패널 위치별로 화면떨림 현상, 즉, 플리커(Flicker)가 발생되게 되어 화면품위가 크게 저하되는 구조적인 문제점을 갖고 있다.

이러한 현상은 게이트 라인이 길어질수록, 즉, 대화면의 액정 디스플레이 패널일수록 더욱 크게 문제시되고 있다. 물론, 누설전압 보상법으로 게이트 라인을 따라 충전용량(Cgs) 면적을 크게 형성하는 기술이 있으나, 이 기술에서는 박막 트랜지스터부의 폭을 증가시키거나 길이를 감소시켜 충전용량(Cgs) 면적을 크게 형성해야 하기 때문에 패널 위치별로 충전율이 달라지는 문제점을 가지므로 근본적으로 누설전압 보상을 통한 플리커 개선 효과는 미비하다.

도 1a 내지 도 1c에 도시된 바와 같이, 게이트 라인(2)을 따라 그 좌우에는 소오스 전극(4)과 드레인 전극(6)이 형성되는 바, 박막 트랜지스터에서 Ion(턴온 전류)을 증가시키기 위해서는 W(채널 폭)를 증가시키면 된다. 즉, W1〈 W2〈W3와 같이 게이트 라인(2)의 끝단으로 갈수록 W를 증가시킴으로써 Ion∝(W/L)의 공식과 같이 Ion이 증가토록 할 수 있다.

한편, 도 2a 내지 도 2c에 도시된 바와 같이, 액정 디스플레이 패널을 턴온시킬 때 발생되는 Ion을 증가시키는 또 하나의 방법은 상기 소오스전극(4)과 드레인전극(6) 사이의 L(채널 길이)을 Ion∝(W/L)의 공식에 따라 감소시키는 것이다. 그러면, 상기 Ion은 L과 반비례하므로 증가하게 된다.

그러나, 상기한 방법은 Cgs(게이트전극과 소오스전극간 기생용량)의 증가로 인해 △Vp는 보상되나, 게이트 라인의 끝단으로 갈수록 Ion 전류는 커지므로 충전율이 패널 위치별로 차이가 나게 되고, 그로 인해 여전히 플리커 현상이 일어나는 등 화질 저하가 발생되는 문제가 있다.따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 충전율의 차이없이 누설전압 보상 효과를 극대화시켜 플리커 현상이 개선되도록 한 액정 디스플레이 패널을 제공함에 그 목적이 있다.

도 1a 내지 도 1c는 종래의 플리커 방지방법을 설명하기 위한 도면.

도 2a 내지 도 2c는 종래 다른 플리커 방지방법을 설명하기 위한 도면.

도 3은 패널 위치별 게이트 신호지연과 누설전압의 변화를 나타내는 도면.

도 4는 본 발명에 따른 액정 디스플레이 패널을 도시한 도면.

도 5a 내지 도 5c는 본 발명에 따른 액정 디스플레이 패널에서의 게이트전극과 소오스/드레인 전극간 배치 상태를 도시한 도면.

*도면의 주요부분에 대한 부호의 설명*

2 : 게이트 라인 2a : 게이트 신호 인가단

4 : 소오스전극 6 : 드레인전극

8 : 화소전극 10 : 데이터 라인

상기와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따르면, 박막 트랜지스터를 구비한 하부기판과 컬러필터를 구비한 상부기판이 액정층의 개재하에 합착되어 구성되며, 상기 박막 트랜지스터는 게이트 라인의 일부인 게이트전극과 채널층의 개재하에 게이트전극의 일측 및 타측과 각각 오버랩되게 이격 배치된 소오스전극 및 드레인전극을 포함하고, 상기 소오스전극 및 드레인전극은 상호간에는 일정 간격을 유지하면서 게이트 신호 인가단으로부터 멀어질수록 게이트전극과 소오스전극간 오버랩 면적은 증가되고 게이트전극과 드레인전극간 오버랩 면적은 감소되도록 설치되어 기생용량 면적을 충전율의 변화없이 패널 위치별로 서로 다르게 하여 플러커 현상이 방지되도록 한 것을 특징으로 하는 액정 디스플레이 패널이 제공된다.

여기서, 상기 박막트랜지스터는 그의 채널 폭(W) 및 길이(L)가 모든 화소에서 동일하도록 형성된다.

(실시예)이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

본 발명은 대화면 액정 표시장치에서 가장 크게 문제시되고 있는 게이트 신호선의 RC 지연에 의한 앞 뒷단의 전압차로 인해 발생하는 플리커 현상을 방지하기 위한 설계기술로, 박막 트랜지스터부의 W/L 변경없이 기생용량(Cgs)만을 패널 위치별로 게이트 신호 인가단으로부터 멀어질수록 순차적으로 크게 해줌으로써 그 전압차의 보상을 통해 플리커 개선 및 화면 품위의 개선을 도모한다.

보다 상세하게, 첨부된 도면을 참조하여 본 발명을 기술한다.

도 3은 패널 위치별 게이트 신호지연과 누설전압(△Vp)의 변화를 나타내는 도면이고, 도 4는 본 발명에 따른 액정 디스플레이 패널을 도시한 도면이며, 도 5a 내지 도 5c는 본 발명에 따른 액정 디스플레이 패널에서의 게이트전극과 소오스/드레인 전극간 배치 상태를 도시한 도면이다.도 3을 참조하면, 게이트 신호 인가단(2a)에 인접한 왼쪽 영역에서는 RC 딜레이가 발생하지 않거나 작기 때문에 게이트 오프 시점에 정상적인 △Vp가 발생하나, 상기 게이트 신호 인가단(2a)에서 멀어지는 오른쪽 영역으로 갈수록 RC 딜레이가 커짐으로 인한 게이트 파형의 왜곡으로 인해 게이트 오프 시점에서도 일정 부분 턴온 상태가 유지되는 디커버리(decovery)가 발생하여 △Vp가 점점 작아지게 된다. 따라서, 왼쪽 영역과 오른쪽 영역간의 △Vp 차이가 발생하며, 이에 따라, 플리커 현상이 발생하게 된다.이에, 패널 위치별 △Vp 차이에 기인하는 플리커 발생을 개선하기 위해서 본 발명은, 도 4에 도시된 바와 같이, 턴온 전류의 주 요소인 박막 트랜지스터의 W/L 변경없이 게이트 라인(2)을 따라 Cgs(게이트 라인(2)과 소오스전극(4)간 기생용량)를 크게 해주는 구조를 통해 패널 위치별 △Vp 보상효과를 극대화한다.도 4에서, 다수개의 게이트 라인(2)과 데이터 라인(10)이 직교하게 배열되고, 상기 라인들(2, 10)간 교차부에는 게이트 라인(2)의 일부인 게이트전극과 채널층의 개재하에 게이트전극의 일측 및 타측과 각각 오버랩되게 이격 배치된 소오스전극(4) 및 드레인전극(6)을 포함하는 박막 트랜지스터가 설치되며, 상기 게이트 라인(2)과 데이터 라인(10)에 의해 한정된 각 화소 내에 박막 트랜지스터의 소오스전극(4)과 콘택되게 화소전극(8)이 형성되어 하부기판을 구성한다.한편, 이러한 하부기판은, 도시하지 않았으나, 액정층의 개재하에 컬러필터, 블랙매트릭스 및 상대전극을 구비한 상부기판과 합착되어 본 발명의 액정 디스플레이 패널을 구성하게 된다.

자세하게, △Vp의 보상을 위한 기술에 대해 살펴보면, 먼저, △Vp는 하기의 식 1로 표현될 수 있다.△Vp = {(Cgs×△Vg)/(Cgs+Cst+Clc)} -------- (식 1)

이때, △Vp에 영향을 미치는 여러 요소중 게이트전극과 소오스전극간 기생용량(Cgs)은 상기 식 1에서 분자 및 분모에 모든 포함되는 요소이나, Cst 및 Clc에 비해 작은 값이므로 분모측의 Cgs에 비해 분자측의 Cgs로 △Vp에 큰 영향을 미치게 된다. 즉, Cgs가 커질수록 △Vp는 커지게 된다.

따라서, 본 발명은 게이트 라인을 따라 각 화소에 신호를 인가해주는 박막 트랜지스터(TFT)의 Cgs를 게이트 신호 인가단으로부터 점점 멀어질수록 크게 되도록 설계하여 RC 지연에 의해 점점 작아지는 △Vp가 보상되도록 하며, 이를 통해, 패널 전체적으로 균일한 △Vp가 발생되도록 하여 플러커 현상을 개선시킨다.

한편, 상기 박막 트랜지스터의 기생용량(Cgs)의 설계는 게이트 라인을 따라 점진적으로 증가되도록 하는 설계 이외에, 패널 첫단, 중단, 끝단의 블록으로 나누어 그 면적을 달리하여 플리커 현상이 개선되도록 할 수도 있다.

다음으로, 턴온 전류(Ion)는 Ion∝(W/L)의 식과 같이 채널 두께에 비례하고, 채널 길이에 반비례한다.

이때, 충전율에 영향을 주는 Ion의 폭을 증가시키거나, 길이를 감소시켜 Cgs를 크게 형성하게 되면, 패널의 오른쪽으로 갈수록 Ion 전류가 커져서 Cgs 면적에 의한 △Vp 보상효과가 패널 위치별 충전율 차이로 인해 상쇄되므로 화면 떨림 현상을 해결할 수 없게 된다.따라서 본 발명은 박막 트랜지스터의 소오스/드레인전극을 쉬프트(shift) 시키는 방법으로 W/L의 변경없이, 즉, 충전율은 그대로 유지한 채로 Cgs를 증가시켜서 패널 전체적으로 균일한 △Vp가 발생되도록 한다.

다시말해, 도 4에서와 같이, Cgs 증가에 의한 △Vp 보상효과를 극대화하기 위해 패널 전체적으로 균일한 충전율을 갖도록 박막 트랜지스터의 W 및 L은 변동없이 소오스/드레인전극(4, 6)을 쉬프트시키는 방법으로 게이트 라인(2)을 따라 Cgs가 점점 더 커지도록 설계하여 게이트 RC 지연에 의한 패널 위치별 △Vp의 합 차이를 설계적으로 보상되도록 구성한다.

보다 상세하게, 도 5a 내지 도 5c를 참조하면, 게이트 라인(2)의 끝단으로 갈수록 박막 트랜지스터의 W 및 L은 변화시키지 않고 소오스/드레인전극(4, 6)을 쉬프트시키는 것에 의해 앞단 보다 뒷단의 Cgs가 커지므로, △Vp도 앞단에 비해 끝단에서 비례해서 커지게 되어 게이트 RC 지연에 의해 끝단으로 갈수록 감소되는 △Vp를 보상하게 된다. 따라서, 패널 전체적으로 동일 △Vp를 갖도록 해서 플리커 현상을 개선시킬 수 있다.

한편, 본 발명의 실시예에 따른 플리커 현상을 개선한 액정 디스플레이 패널은 단지 상기한 실시예에 한정되는 것이 아니라 그 기술적 요지를 이탈하지 않는 범위내에서 다양한 변경이 가능하다.

상기한 바와 같이, 본 발명에 따른 액정 디스플레이 패널은 게이트 RC 지연으로 인한 위치별 △Vp를 차이를 충전율의 변화없이 게이트 라인을 따라 점차적으로 크게 형성되게 한 기생용량 Cgs로 보상해줌으로서 패널 전체적으로 동일한 △Vp가 발생되도록 하여 플리커 현상을 개선할 수 있으며, 따라서, 대화면 액정 디스플레이 패널의 화면 품위를 향상시킬 수 있다.

Claims (4)

1. 박막 트랜지스터를 구비한 하부기판과 컬러필터를 구비한 상부기판이 액정층의 개재하에 합착되어 구성되며, 상기 박막 트랜지스터는 게이트 라인의 일부인 게이트전극과 채널층의 개재하에 게이트전극의 일측 및 타측과 각각 오버랩되게 이격 배치된 소오스전극 및 드레인전극을 포함하고, 상기 소오스전극 및 드레인전극은 상호간에는 일정 간격을 유지하면서 게이트 신호 인가단으로부터 멀어질수록 게이트전극과 소오스전극간 오버랩 면적은 증가되고 게이트전극과 드레인전극간 오버랩 면적은 감소되도록 설치되어 기생용량 면적을 충전율의 변화없이 패널 위치별로 서로 다르게 하여 플러커 현상이 방지되도록 한 것을 특징으로 하는 액정 디스플레이 패널.
2. 제 1 항에 있어서, 상기 박막 트랜지스터는 그의 채널 폭(W) 및 길이(L)가 모든 화소에서 동일하도록 형성된 것을 특징으로 하는 액정 디스플레이 패널.
3. 삭제
4. 삭제