KR100308767B1

KR100308767B1 - 액정표시장치

Info

Publication number: KR100308767B1
Application number: KR1019990021816A
Authority: KR
Inventors: 야마모토토모히코; 타나카케이이찌; 이노우에나오토; 이시이유타카
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1998-06-12
Filing date: 1999-06-11
Publication date: 2001-11-01
Also published as: KR20000006125A; JP2000063836A; US6115099A; TW432345B; JP3519310B2

Abstract

크로스토크, 플리커, 및 직류성분의 시프트를 감소시킴으로써 고화질을 도모하기 위한 물성치를 갖는 액정재료를 이용한 액정표시장치를 제공하기 위해서, 본 발명에 대한 액정표시장치에 이용되는 액정재료는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 가지며, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y = A·X-B가 충족된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 스위칭소자로써 박막트랜지스터를 이용한 액정표시장치에 관한 것으로, 더 구체적으로 크로스토크 및 플리커를 방지하여 고화질을 도모하는 액정재료를 이용한 액정표시장치에 관한 것이다.

박막트랜지스터 액정표시장치(이하 'TFT-LCD'로 설명됨)는, 최근 대형화 및 고세밀화를 향한 경향을 나타내고 있다. 또한, 멀티미디어의 개발과 더불어, 더욱 고표시품질이 액정표시장치에 요구된다.

도 12는 종래의 TFT-LCD 패널의 일반적인 구조와 동일한 구조로 된 패널(100)을 나타낸 설명도이다. 패널(100)에서, 유리기판(131)에 주사선(101), 신호선(105), 및 TFT(104)가 제공되고, 전극은 다른 유리기판(132)의 전면을 가로질러 제공된다. 도 12의 하부기판, 즉, 유리기판(131)에 있어서, 횡방향으로 연장하는 선로가 주사선(101)이고, 길이방향으로 연장하는 선로가 신호선(105)이다. 배선(101,105)들은 서로 교차하지만, 매우 얇은 절연층에 의해 서로 분리된다. 각교차부는 작은 용량을 생성하며, 다수의 주사선(101) 및 신호선(105)에 기인하여, 전체 패널(100)에 대한 이들 용량의 총합은 무시할 수 없는 값이다.

대형화면 및 고세밀화 장치에 있어서, 배선에서의 이들 용량에 기인한 신호지연이 특히 심각하고, 화소를 충분히 충전하는 시간이 부족하게 된다.

또한, 교차부의 배선(101,105) 사이의 절연불량에 의한 단락, 배선 전환의 레벨 개소에서의 단선 등이 패널생산성을 감소시키는 원인이 된다.

상기 문제를 해결하기 위해서, TFT 및 주사선이 하나의 유리기판에 제공되고, 신호선은 다른 유리기판상에 제공된 패널구조가, 예컨대, 이하의 문헌에 제안되어 있다.

(1) 제이.에프. 클러크 등의 '박막트랜지스터에 의한 액정디스플레이에 대한 새로운 전극구조', 일본국 디스플레이 '86.

(2) 오키 케니찌 등의 '새로운 액티브 매트릭스를 이용한 풀 칼라 액정디스플레이', ITEJ 기술보고, 볼륨. 11, 넘버. 27, 페이지. 73-78.

(3) 오키 케니찌 등의 '액티브 매트릭스 표시장치(일본국 공개특허공보 제 62-133478 호/1987 (토쿠가이쇼 62-133478, 공개일 1987년 6월 16일)).

도 10은 상기 문헌에 따라 구성된 패널(30)을 나타낸 설명도이다. 본 명세서에서, 이 구조의 형태를 대향기판 신호선구조라 한다.

대향기판 신호선구조의 패널(30)에서, TFT 기판(31)에 주사선(1), 기준전위선(2), 및 TFT(4)가 제공되고; 대향기판(32)에 대향기판 신호선(5)이 제공된다. 따라서, 본 구조에서, 주사선(1) 및 대향기판 신호선(5)은 절연 박막의 반대측과 교차하지 않는다. 이것은 주사선(1) 및 대향기판 신호선(5)의 교차에 의해 생성된 용량을 대폭 감소시키고, 배선의 시정수에 의한 신호지연을 대폭 감소시킨다. 이 때문에, 신호지연이 심각한 문제인, 대형화면, 고세밀도 TFT-LCD에 대향기판 신호선구조가 더 적합하다. 또한, 배선들은 단일 기판상에서 교차가 없기 때문에, 상기 단락회로 및 단선이 감소되고, 수율이 향상될 수 있다.

그러나, 상기 TFT-LCD에서는, 비 단결정 실리콘의 TFT가 스위칭소자에 이용될 때, 크로스토크가 크고, 직류성분의 시프트를 억제하기가 어렵다. 이 문제들은 배선 교차부를 갖는 구조보다 대향기판 신호선구조를 갖는 TFT-LCD에서, 보다 뚜렷한 현상으로 나타나기 때문에, 더욱 심각하다.

이하 크로스토크를 상세하게 설명한다.

우선, 도 13은 배선 교차부를 갖는 패널(100)의 일 화소에 대응하는 등가회로도를 나타내고, 도 11은 대향기판 신호선구조의 패널(30)의 일 화소에 대응하는 등가회로도를 나타낸다.

도 11 및 13에서, C_LC는 화소전극에 기인한 용량(이하 '화소용량'이라 함)이다; C_gd는 TFT(4,104)의 게이트와 드레인 사이의 용량(주사선과 화소전극 사이의 결합용량을 포함)이고; C_sd는 TFT(4,104)의 소스와 드레인 사이의 용량(TFT(4,104)의 소스전극(S)이 접속된 선로와 화소전극 사이의 결합용량을 포함)이다. 여기서, TFT(4,104)의 소스전극(S)이 접속된 선로는 배선 교차부를 갖는 패널(100)의 신호선(105)이거나, 대향기판 신호선구조의 패널(30)의 기준전위선(2)이다.

여기서, TFT(4,104)가 오프일 때, 액정에 인가되는 전압이 화소전극의 전하(Q_LC)(도시안함)에 의해 결정되기 때문에, TFT(4,104)가 오프일 때, 전하(Q_LC)가 가능한 일정하게 유지되는 것이 바람직하다.

도 13에 도시된, 배선 교차부를 갖는 패널(100)에서, 오프 상태동안에 화소전극의 전하(Q_LC)를 변동시키는 요소는 공통전극전위(V_com)에 대한 주사선(101) 및 신호선(105)의 상대적 전위이다. 공통전극전위(V_com)와 주사선전위(V_g) 사이의 전위차는 모든 화소에 대해 일정하게 유지될 수 있다. 그러나, 신호선전위(V_d)는 패널(100)에 표시된 패턴에 의존해서 변화하는 전위이기 때문에, 모든 화소에 대해 일정하게 유지될 수 없다.

동일한 방식으로, 도 11에 도시된, 대향기판 신호선구조의 패널(30)에서, 오프 상태동안에 화소전극의 전하(Q_LC)(도시안함)를 변동시키는 요소는 대향기판 신호선(5)의 전위(V_d)에 대한 주사선(1) 및 기준전위선(2)의 상대적 전위이다. 그러나, 대향기판 신호선(5)의 신호선전위(V_d)가 표시패턴에 의존하여 변화하는 전위이기 때문에, 상기 두 개 모두 일정하게 유지될 수 없다.

각 행의 주사선전위(이하,'게이트선전위'라 함)(V_g) 및 기준전위선전위(Vref)는 TFT(4)에 대응하여 공통으로 접속되어 있기 때문에, 각 화소의 신호선전압(V_d)을 유지하며 변화시킬 수 없다.

따라서, 대향기판 신호선구조의 패널(30)에서, 신호선전압(V_d)에 대한 게이트선전위(V_g) 및 기준전위선전위(V_ref)의 상대전압은 모두 일정하게 유지될 수 없다. 화소용량(C_LC), TFT(4)의 게이트와 드레인 사이의 용량(C_gd), 및 TFT(4)의 소스와 드레인 사이의 용량(C_sd)의 값이 동일하다면, 대향기판 신호선구조의 패널(30)은 이하의 구조적으로 고유한 문제를 가진다고 할 수 있다: '패널상에 표시된 패턴에 의존하는 화소전극전위의 변동의 비율은 배선 교차부를 갖는 패널(100)보다 본질적으로 더 크다.'

배선 교차부를 갖는 패널(100)에서는, 이하에 설명되는 바와 같이, 화소전극의 전위변동을 상대적으로 감소시키기 위해서, 보조용량을 형성하는 것이 구조적으로 용이하고, 대향기판 신호선구조의 패널(30)보다 이 구조에서 고표시품질를 얻기가 용이하다. 또한, 화소전극의 전위변동은, 구체적으로, 표시패턴에 의존하여 발생하는 스미어(smear), 즉, 얼룩 및 비평탄화(크로스토크 또는 새도잉(shadowing))로서 관측된다. 여기서, '크로스토크'는 매트릭스 디스플레이에 있어서, 주어진 영역의 표시가 바이패스를 통해 동일한 열 또는 행의 다른 영역의 표시에 영향을 주어, 다른 표시화소를 구동시키는 현상을 의미한다. 또한, 새도잉은 크로스토크와 동의어이다.

직류성분의 시프트의 억제가 곤란한 이유를 이하에 설명한다.

일반적으로, 화소 기입 종료시에, 주사선의 신호가 선택으로부터 비선택으로 변화하고, 그 전압이 TFT의 기생용량(C_par)을 통해 화소용량(C_LC)에 인가된다. 결과적으로, 기입후에 즉시, 화소의 전위는 항상 C_par/(C_LC+C_par)에 비례한 양만큼 마이너스 시프트된다. 통상, 기준으로서 이용되는 전압을 조정함에 의해 마이너스 시프트가 보상될 수 있다. 그러나, 액정의 유전율이 실효전압에 의존하여 변화하기 때문에, 마이너스 시프트량이 또한 변화하고, 평면내에서 일률적인 보상이 불가능하다. 표시품질에 있어서, 이는 플리커 성분으로서 나타난다. 또한, 잔류 직류성분이 크면, 얼룩 및 비평탄화가 쉽게 발생한다.

따라서, 배선 교차부를 갖는 패널(100)에서, 액정유전율 변동에 대한 마이너스 시프트량의 의존성을 감소시키기 위해 보조 용량(C_s)이 적용된다.

그러나, 대향기판 신호선구조의 패널(30)에서, 보조용량(C_s)을 형성하기가 구조적으로 대단히 어렵고, 플리커의 억제가 곤란하다.

본 발명은 종래 기술의 상기 문제들의 관점에서 고안되었고, 크로스토크, 플리커, 및 직류성분 시프트를 감소시킴에 의해 고화질을 얻기 위한 물성치를 갖는 액정재료를 이용한 액정표시장치를 제공하는 것이 목적이다.

상기 목적을 달성하기 위해서, 본 발명에 따른 액정표시장치는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 액정재료를 이용하며, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위내의 임의의 점에서 Y = A·X-B가 충족된다.

상기 구성에 의하면, 크로스토크, 플리커, 및 직류성분의 시프트가 감소될수 있어서, 고생산성 및 대형화면, 고세밀도 장치에 적합한 화질을 갖는 액정표시장치가 실현될 수 있다.

또한, 상기 목적을 달성하기 위해서, 본 발명에 따른 액정표시장치는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 액정재료를 이용하며, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 10.2≤X≤14.7, 5.43≤A≤5.75, 및 27≤B≤36.2 범위내의 임의의 점에서 Y = A·X-B가 충족된다.

상기 구성에 의하면, 크로스토크, 플리커, 및 직류성분의 시프트가 확실히 감소될 수 있어서, 고생산성 및 대형화면, 고세밀도 장치에 적합한 화질을 갖는 액정표시장치가 실현될 수 있다.

또한, 상기 목적을 달성하기 위해서, 본 발명에 대한 액정표시장치는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 액정재료를 이용하며, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 10.2≤X≤14.7, A = 5.59, 및 B = 32.02 범위내의 임의의 점에서 Y = A·X-B가 충족된다.

상기 구성에 의하면, 크로스토크, 플리커, 및 직류성분의 시프트가 더 확실히 감소될 수 있어서, 고생산성 및 대형화면, 고세밀도 장치에 적합한 화질을 갖는 액정표시장치가 실현될 수 있다.

본 발명의 다른 목적, 특징, 및 장점들은 이하의 설명에 의해 분명해질 것이다. 또한, 본 발명의 이점은 도면을 참조한 이하 설명으로써 명백해질 것이다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치로서, 채널길이(L)를 4μm로 하였을 때에 ε_p+ε_v와 ε_p·ε_v사이의 관계를 나타내는 그래프;

도 2는 상기 액정표시장치에서, 채널길이(L)를 5μm로 하였을 때에 ε_p+ε_v와 ε_p·ε_v사이의 관계를 나타내는 그래프;

도 3(a)는 역스태거형의 전형적인 아모르퍼스 실리콘 TFT를 나타내는 단면도;

도 3(b)는 도 3(a)에 나타낸 TFT의 평면도;

도 4는 상기 액정표시장치에서 적분회로를 나타내는 회로도;

도 5는 대향기판 신호선구조를 갖는 TFT-LCD를 나타내는 사시도;

도 6은 도 5에 나타낸 TFT-LCD의 I-I 선의 단면도;

도 7은 대향기판 신호선구조를 갖는 상기 TFT-LCD의 등가회로도;

도 8은 대향기판 신호선구조를 갖는, 본 발명의 다른 실시예에 따른 TFT-LCD를 나타내는 사시도;

도 9는 도 8에 나타낸 TFT-LCD의 J-J 선의 단면도;

도 10은 대향기판 신호선구조를 갖는 전형적인 TFT-LCD를 나타내는 개략도;

도 11은 대향기판 신호선구조를 갖는 상기 TFT-LCD의 일 화소의 등가회로도;

도 12는 라인교차부를 갖는 전형적인 TFT-LCD를 나타내는 개략도; 도 13은 라인교차부를 갖는 상기 TFT-LCD의 일 화소의 등가회로도; 및

도 14는 액정에 인가되는 실효전압과 액정의 유전율 사이의 관계를 나타내는 설명도이다.

본 발명의 일 실시예를 도 1 내지 도 14를 참조하여 이하에 설명한다.

도 10에 도시된 바와 같이, 본 실시예에 따른 액정표시장치는 대향기판 신호선구조를 갖는 패널(30)로 이루어지고, 매트릭스 형상으로 배열된 TFT(4)(3단자 스위칭소자), 하나의 열의 TFT(4)의 제 1 단자에 각각 접속된 주사선(1), 하나의 열의 TFT(4)의 제 2 단자에 각각 접속된 기준전위선(2), 및 하나의 TFT(4)의 제 3 단자에 접속된 화소전극을 포함하는 화소기판; 화소전극의 각각에 대향하는 대향전극, 및 각 행의 대향전극을 접속하는 대향기판 신호선(5)(신호선)을 포함하는, 상기 화소기판에 대향하여 배치된 대향기판(32); 및 화소기판과 대향기판(32) 사이에 삽입되는 액정으로 구성된다.

또한, 본 액정표시장치에서, 스위칭소자는 6μm 이하의 채널길이를 갖는 TFT이고, 액정은, X=ε_p+ε_v, Y=ε_p·ε_v로 하면, 9.5≤X≤ 15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서, Y=A·X-B를 충족하는, 장축방향 비유전율(ε_p) 및 단축방향 비유전율(ε_v)을 갖는 액정재료이다.

이하에 상기 파리미터들의 필요성에 대해 설명한다.

먼저, 화소기입 종료후의 잔류 직류성분과, 화소전하를 유지할 때의 화소전극의 전위변동(크로스토크)을 정량적으로 평가한다.

여기서, 화소기입 종료후의 직류성분이 잔류하는 현상은, 기입종료 시간의 게이트전위 V_g(도 11에 도시됨)의 변동, 즉 온으로부터 오프로의 변동에서 게이트와드레인 사이의 기생용량(C_TFT ^on), 및 게이트와 드레인 사이의 횡전계용량(C_gd ^lat)의 합의 영향, 및 화소용량(C_LC)의 분할된 용량의 영향에 기인한 화소전위의 변동이다.

또한, 화소전하를 유지할 때의 화소전극의 전위변동현상은 소스전위 (V_s)(도 11에 도시됨)의 변동에서 게이트와 드레인 사이의 기생용량(C_TFT ^off) 및 기준전위선과 드레인 사이의 횡전계용량(C_sd ^lat)의 합의 영향, 및 화소용량(C_LC)의 분할된 용량의 영향에 기인한 화소전극의 전위의 변동이다.

상기 각 용량은 다음과 같이 도출된다.

먼저, 도 3(a) 및 3(b)에 도시된 바와 같이, L이 채널길이, W는 채널폭, △L은 게이트전극(G)과 드레인전극(화소전극)(D) 사이(보다 정확하게는, 게이트전극(G)과 콘택트층(10) 사이)의 오버랩길이, 및 C_ox는 게이트절연막(8)의 단위면적당 용량이라 하면, 화소기입 동안의 TFT(4)의 게이트와 드레인 사이의 기생용량(C_TFT ^on) 및 전하를 유지할 때(도 11에 도시됨)의 TFT(4)의 게이트와 드레인 사이의 기생용량(C_TFT ^off)은 식 (1) 및 (2)에 나타낸 바와 같다.

따라서, 대향기판 신호선 구조에서, 화소기입 동안에 드레인전극(화소전극)(D)에 접속되는 기생용량(C_par ^on) 및 화소전하를 유지할 때의 드레인전극(D)에 접속되는 기생용량(C_par ^off)은 식 (3) 및 (4)에 나타낸 바와 같다.

화소전하를 유지할 때의 드레인전극(화소전극)(D)의 전위변동을 평가함에 있어서, 본 구조에서는, (a)대향기판상의 대향기판신호선(5)과 TFT 기판(31)상의 주사선(1) 및 기준전위선(2) 사이의 전위변동량, 및 (b)화소용량(C_LC) 및; 화소(드레인)와 주사선 및 화소와 기준전위선 사이의 기생용량들 사이의 용량비에 의해 화소전극의 전위변동이 결정된다.

라인교차부를 갖는 패널(100)에서는, 대조적으로, (a)대향기판상의 공통전위전극(본 구조의 기준전위선에 대응)과 유리기판(131)상의 신호선 사이의 전위변동량, 및 (b)화소용량 및 화소(드레인)와 신호선 사이의 기생용량의 용량비에 의해 드레인전극(화소전극)(D)의 전위변동이 결정된다.

따라서, 라인교차부를 갖는 패널(100)에서는, 화소전하를 유지할 때의 게이트와 드레인 사이의 기생용량(C_TFT ^off), 및 게이트와 드레인 사이의횡전계용량(C_gd ^lat)이 상기 식 (4)로부터 삭제된다. 이것이 대향기판 신호선구조를 갖는 패널(30)과의 차이점이다.

다음, P_L및 P_S가 화소의 장변 및 단변측 화소피치, γ는 개구율, ε_p및 ε_v는 장축 및 단축 방향의 액정의 실효 비유전율(표준셀에서의 측정치), ε₀는 진공중의 유전율, T_sel은 셀 두께, 화소용량(C_LC(P)) 및 화소용량(C_LC(V))은 식 (5) 및 (6)에 나타낸 바와 같다.

여기서, 장축방향의 비유전율은 (장축방향의 비유전율(ε_p)×진공중의 유전율(ε₀))로 나타내고, 단축방향의 비유전율은 (단축방향 비유전율(ε_v)×진공중의 유전율(ε₀))로 나타낸다.

또한, 장축방향의 비유전율(ε_p) 및 단축방향의 비유전율(ε_v)은 다음과 같이 정의한다.

전형적인 TN(twisted nematic)액정재료에서, (장축방향의 비유전율(ε_p))>(단축방향의 비유전율(ε_v))이기 때문에, 액정에 인가되는 실효전압과 액정의 유전율 사이의 관계는 도 14에 도시된 바와 같다. 따라서, 실제 구동에서, 액정에 인가되는 실효전압의 최소치 및 최대치가 V_min및 V_max이면, 각각, V_min의 적용 동안 액정의 유전율은 단축방향의 비유전율(ε_v)로 되고, V_max의 적용 동안 액정의 유전율은 장축방향의 비유전율(ε_p)로 된다.

상기한 바와 같이, TN(twisted nematic) 액정재료는 일반적으로 유전율 이방성 △ε=ε_p-ε_v가 정극성이기 때문에, 다음 식 (7)이 된다.

다른 말로 하면, 화소용량(C_LC)은 화소용량(C_LC(V))보다 크고, 화소용량(C_LC(P))보다 작다.

부수적으로, 수직배향용으로 설계된 액정재료에서, 유전율 이방성 △ε=ε_p-ε_v이 부극성이고, 상기 대소관계는 역전된다.

다음에 기입 특성에 의해 결정되는, 다양한 파라미터의 제한조건을 도출한다.

μ가 TFT(4)의 전계효과이동도, V_gh가 주사선의 기입전위, V_th가 TFT(4)의 임계전압, V_s가 소스전위, 및 V_d가 신호선전위(이하, '드레인전위'라 함)이면, V_s<V_d일 때, TFT(4)의 온 전류는 식 (8)에 나타낸 바와 같이, 거의 MOS(metal oxide semiconductor)트랜지스터의 선형영역의 전류식으로 근사화될 수 있다.

다른 말로 하면, V_sV_d일 때, 식(8)의 드레인전위(V_d)와 소스전위(V_s)를 교환함에 의해 얻어진 식을 이용해도 충분하다.

또한, 라인반전구동에서, 실제 TFT-LCD 구동 조건은 주사선 기입전위(V_gh)는 15V 이고, 소스와 드레인 사이의 전위(V_ds)(=｜V_s-V_d｜)는 최대 5V 정도이다. 이 때문에, 화소기입 기간의 대부분 동안, 소스와 드레인 사이의 전위(V_ds)가 소스와 게이트 사이의 전위(V_gs)(=V_gh-V_s)와 비교하여 충분히 작다. 따라서, 전달콘덕턴스(g)는 식 (9)에 의해 근사화될 수 있다.

여기서, TFT(4)의 온 저항(R_on)은 전달콘덕턴스(g)의 역수이기 때문에, 식 (10)에 나타낸 바와 같다.

TFT-LCD의 트랜지스터 어레이는, 도 4에 도시된 바와 같이, TFT 저항 (R_TFT) 및 화소용량(C_pix)으로 구성된 적분회로(TFT(4)의 소스전극(20)과 공통전위전극(24)(또는 기준전위선(2))사이의 입력이고 화소전극(22)과 공통전위전극(24)(또는 대향기판상의 소스전극) 사이의 출력)와 동일하고, V_in의 전압치를 갖는 구형파가 적분회로에 입력될 때, 출력전압치(V_out)는 식 (11)에 나타낸 바와 같다.

여기서, t는 시간이며, 구형파가 입력되었을 때를 제로로 설정한다. 또한, 상기 식 (11)에서, (TFT 저항(R_TFT) 및 화소용량(C_pix)의 곱)인 R_TFT·C_pix는 시정수(τ)로 부른다.

다음, 화소기입 동안의 시정수(τ_on)를 고려한다.

화소기입 동안의 시정수(τ_on)가 최대치인 경우는 식 (12)에 나타낸 바와 같다.

상기한 경우는 유전율 이방성이 정극성인 경우이다. 그러나, 유전율 이방성이 부극성일 때, 장축방향의 비유전율(ε_p) 및 화소용량(C_LC(P))이 단축방향의 비유전율(ε_v) 및 화소용량(C_LC(V))으로 대체되면 상기한 설명이 적용될 수 있다.

또한, C_s는 보조용량이다. 본 구조에서, 보조용량(C_s)의 형성이 곤란하기 때문에, C_s는 0과 동일하다고 간주된다.

기입조건이 엄격할 때, 소스전위 V_s≒0 이고, 이 경우에 있어서, 상기 식(5), (10) 및 (12)를 기초하여, τ_on은 식 (13)에 나타낸 바와 같다.

τ_w가 기입을 위해 허락된 시간이면, 화소에 적어도 99.7% 까지 충전하기 위해서, τ_w는 식 (14)에 나타낸 바와 같게 된다.

식 (14)를 풀면 식 (15)가 된다.

상기 설명에 있어서, 화소의 충전비율은 64 계조 디스플레이에서 계조반전이 발생하지 않는 조건을 충족하기 위해 적어도 99.7% 까지로 하였다. 인간의 눈에 보이지 않는 계조반전을 실행하기 위해서 요구되는 일반적인 값을 채용한 것이다. 또한, 상기 조건은 6비트의 경우이므로, 최소한 99.7% 까지의 충전이 요구되지만, 3비트의 경우에서, 이 값은 99.4%로 다소 감소될 수 있다.

따라서, 3비트의 경우에서, 식 (14) 및 그후의 계산 조건은 다소 완화될 수 있다.

3비트의 경우에서, 화소의 충전비율을 적어도 99.7% 까지로 설정하면, 64 계조보다 높게 적용될 수 있다.

다음, 예컨대, 60Hz 구동의 경우에, N_g가 주사선수이면, 순차선 구동이 이용되기 때문에, 상기 식 (15)의 화소기입용으로 허락된 시간(τ_w)은 식 (16)에 나타낸 바와 같다.

예컨대, 주식회사 IBM 표준규격 패널인 SVGA(Super Video Graphics Array)의 경우에, 주사선수(N_g)는 600이기 때문에, 각 화소기입용으로 허락된 시간(τ_w)은 대략 26μs이다. 또한 주식회사 IBM 표준규격 패널인 X GA(Extended video Graphics Array)의 경우에, 주사선수(N_g)는 768이기 때문에, 각 화소기입용으로 허락된 시간(τ_w)은 대략 20μs이다.

그러나, 실제 주사 및 소스신호는 이상적인 구형파가 아니기 때문에, 화소기입용으로 허락되는 시간(τ_w)은 약간의 마진을 가져야 한다. 결과적으로, 그 시간은 다소 짧아진다.

다음 설명에서, 상기 SVGA 및 XGA가 해상도의 측정으로서 다루어진다.

다음, 다양한 용량의 제한조건이 도출된다.

V_g ^pp가 주사신호의 펄스피크이고, C_LC가 화소용량일 때, 화소기입 종료후의 잔류 직류성분의 양(△V)은 식 (17)에 나타낸 바와 같다.

여기서, 화소용량(C_LC)이 인가전압에 의존하기 때문에, 화소기입 종료후의 잔류 직류성분의 양(△V)도 인가전압에 의존한다.

따라서, 직류성분의 양(△V)에 시프트된 양의 최대치(Ω)는 인가전압의 화소용량(C_LC)의 의존성 및 상기 식 (7)로부터 계산될 수 있고, 식 (18)에 나타낸 바와 같다.

시프트된 양의 최대치(Ω)가 커질 때 플리커가 눈에 띄게 되기 때문에, 시프트된 양의 최대치(Ω)는 경험상 임의의 값(ω) 이하로 되어야 한다. 결과적으로, 식 (19)가 충족된다.

화소전하를 유지할 때의 화소전극의 전위변동, 즉 크로스토크를 나타내는 파라미터(Ψ)는, 식 (20)으로 정의된다.

파라미터(Ψ)도 경험상 값(ψ)보다 작아야 하므로, 따라서 식 (21)이 충족된다.

상기한 바를 요약하면, (a)액정의 유전율변동 의존성에 의한 플리커를 억제하며, (b)기생용량의 결합에 의한 크로스토크를 억제하고, (c)직류성분의 시프트를 감소시키기 위해서, 다음 부등식을 동시에 충족시킬 필요가 있다.

(Ⅰ) 식 (21), (4), (5), 및 (6)으로부터 도출된 부등식(크로스토크);

(Ⅱ) 식 (19), (18), (3), (5), 및 (6)으로부터 도출된 부등식(직류성분의 시프트); 및

(Ⅲ) 식 (15), (16), 및 (14)로부터 도출된 부등식(기입특성).

플리커는 기입부족 및 직류성분의 시프트가 큰 것에 기인하기 때문에, 상기 (Ⅱ) 및 (Ⅲ)을 충족시키면 플리커는 억제될 수 있다.

상기 조건을 충족하기 위해서, 식 (14), (19), 및 (21)을 동시에 충족시키면 충분하다.

여기서, ω= 0.6 및 ψ=0.05로 한다. 이들 값은 일반적으로 정해지는 정수이다.

다음에 XGA와 동일한 해상도를 갖는 13.3 인치 패널의 경우를 고려한다. 이 경우에, 화소피치는 88μm×264μm 이다. TFT(4)의 채널길이(L)는 4μm이고, 현재 대량 생산할 수 있는 최소채널길이이다. 이들 파라미터에서, 장축방향의 비유전율(ε_p) 및 단축방향의 비유전율(ε_v)은 도 1에 도시된 바와 같으며, 그래프의 횡축은 ε_p+ε_v이고, 종축은 ε_p·ε_v(ε_p×ε_v를 의미함)이다. 한편, 셀두께(T_se1)은 4.5μm이다. 또한, 채널폭(W)은 8μm이고, 오버랩길이(△L)는 2.5μm이다. 또한, 칼라필터는 스트라이프 배열을 갖는다.

도 1에 도시된 바와 같이, X=ε_p+ε_v및 Y=ε_p·ε_v일 때, X 및 Y는 다음 관계를 갖는다.

Y-5.66X = -32.7±1.2 (9.5≤X≤15.5)

한편, 도 1은 범위 10.5≤X≤15에 대한 포인트를 나타내지만, 最小自승법(最小自乘法)에 의한 식으로부터 분명한 바와 같이, 상기 식도 범위 9.5≤X≤15.5에서 성립된다.

다른 말로 하면, 다음 관계가 성립한다.

Y-A·X = -B'±오차 (α≤X≤β로 제공됨)

다음, 셀 두께 T_se1= 4.5μm, 채널폭 W = 8μm, 및 오버랩길이 △L = 2.5μm의 조건에서, 다양한 크기 및 해상도의 패널에 대해 계산이 실행되어, 아래 표 1에 나타낸 결과를 얻는다. 모든 경우에 있어서, X 및 Y는 도 1에 나타낸 바와 같은 선형관계를 갖는다.

따라서, 이들 액정재료의 실효 비유전율이 장축방향의 비유전율(ε_p) 및 단축방향의 비유전율(ε_v)로 나타나고, X =ε_p+ε_v, Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2의 범위의 임의의 점에서 Y = A·X-B가 충족될 수 있다.

표 1

(셀 두께 = 4.5㎛)

w/L= 8/4 (㎛)	화소 피치 (㎛)	패널 크기 (대각선길이, 인치)	A	B'	결정 계수	α	β	오차 (3σ)
UXGA	300	23.5	5.58	32	0.982	10	13.5	1.46
UXGA	267	21	5.61	32.2	0.995	10.5	15	1.55
SXGA	300	20	5.56	31.9	0.983	10	14.5	1.39
	264	17	5.66	32.7	0.996	10.5	15	1.39
	240	15.5	5.75	33.7	0.992	12	14	1.10
XGA	300	15.1	5.5	31.1	0.991	10	15.5	2.46
	264	13.3	5.66	32.7	0.996	10	15	1.20
	240	12.1	5.75	33.7	0.992	12	14	2.46
SVGA	315	12.1	5.49	31.2	0.985	10	15.5	3.09
	287	11.3	5.57	31.9	0.991	10	15.5	1.92
	264	10.4	5.62	32.3	0.996	10	15.5	1.52

표 1에서, α의 최소치는 10이고 β의 최대치는 15.5이다. 결과적으로, 10≤X≤15.5이므로, 9.5≤X≤15.5가 충족된다. 또한, 5.49≤A≤5.75이므로, 5.43≤A≤5.75가 충족된다. 또한, B의 최소치(B'-3σ)는 31.2-3.09 = 28.11 (SVGA의 해상도 및 315μm의 화소피치에서)이고, B의 최대치(B'+3σ)는 33.7+2.46 = 36.16 ≒ 36.2 (XGA의 해상도 및 240μm의 화소피치에서) 이며, 따라서 27≤B≤36.2가 충족된다.

다음에 상기 표 1의 각 항목의 산출방법에 대해 상세히 설명한다.

표 1의 항목은 최소자승법에 의해 계산되었다. 최소자승법에서, 추정회귀식(推定回歸式)은 식 (22)에 나타낸 바와 같다.

여기서, 회귀식에 의해 설명될 수 있는 측정치의 변동 정도의 하나의 지표가 식 (23)으로 정의된다.

여기서, r²은 결정계수 또는 회귀의 기여율(寄與率)이라 한다. 또한,은 식 (24)로 정의된다.

따라서, 회귀식이 y_i의 평균으로부터 편차의 평방합을 설명할 수 있는 정도를 표시하는 비율로서 r²을 나타낸, 식 (25)로 r²을 나타낸다.

이 결정계수는 식 (26)으로 다시 나타낼 수 있다.

식 (26)으로부터, 식 (27)이 얻어질 수 있다.

따라서, 평방근을 구하면, 식 (28)의 관계가 얻어질 수 있다.

상기와 같이 정의된 r은 상관계수라고 한다. 다른 말로 하면, 상관계수의 제곱이 결정계수이다.

또한, 표 1에서, 3σ는 통계량에 있어서의 평균치로부터 편차를 나타내는 표준편차(σ)의 3배의 확실한 신뢰도를 나타내고, 99.7%의 확실한 신뢰도를 나타낸다.

이상이 표 1의 다양한 항목을 설명한 것이다.

다음, 상기와 동일한 방식으로, ω=0.6 및 ψ=0.05에서, XGA의 해상도, 2.5μm의 오버랩길이(△L), 및 5μm의 TFT(4)의 채널길이(L)를 갖는 13.3 인치 패널의 경우에, 횡축이 ε_p+ε_v이고, 종축이 ε_p·ε_v인, 도 2에 도시된 그래프가 준비된다. 셀 두께(T_sel)는 4.5μm이고, 채널폭(W)은 1Oμm이다.

도 2에서 다음 관계가 얻어진다.

Y-5.6X = -31.7±1.04 (9.5≤X≤15.5)

다음, 셀 두께 T_sel= 4.5μm, 채널폭 W = 10μm, 오버랩길이 △L = 2.5μm, 및 채널길이 L = 5μm의 조건에서, 아래 표 2에 나타낸 결과를 얻게되는, 다양한 크기 및 해상도의 패널에 대해 계산이 실행되었다. 모든 경우에서, X 및 Y는 도 2에 도시된 바와 같은 선형관계를 갖는다.

그러나, 표 2의 점선은 패널이 동작하지 않음, 즉, 식 (14), (19), 및 (21)이 동시에 충족되지 않음을 나타낸다.

따라서, 이들 액정재료의 실효 비유전율이 장축방향의 비유전율(ε_p) 및 단축방향의 비유전율(ε_v)로서 나타내어지고, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2의 범위의 임의의 점에서 Y = A·X-B가 충족될 수 있다.

표 2

(셀 두께 = 4.5㎛)

w/L= 10/5 (㎛)	화소 피치 (㎛)	패널 크기 (대각선길이, 인치)	A	B'	결정 계수	α	β	오차 (3σ)
UXGA	300	23.5	5.6	32.04	0.993	10	13.5	1.46
UXGA	267	21	…	…	…	…	…	…
SXGA	300	20	5.53	31.3	0.99	10	14.5	1.04
	264	17	5.6	31.7	0.995	11	14	1.04
	240	15.5	…	…	…	…	…	…
XGA	300	15.1	5.62	32.3	0.996	10	15.5	1.47
	264	13.3	5.6	31.7	0.995	11	14	1.04
	240	12.1	…	…	…	…	…	…
SVGA	315	12.1	5.6	32.1	0.994	10	15.5	1.93
	287	11.3	5.58	31.7	0.995	10	15.5	1.81
	264	10.4	5.65	32.5	0.996	10.5	14	1.06

다른 말로 하면, 표 2에서, α의 최소치는 10이고 β의 최대치는 15.5이다. 결과적으로, 10≤X≤15.5이므로, 9.5≤X≤15.5가 충족된다. 또한, 5.53≤A≤5.65이므로, 5.43≤A≤5.75가 충족된다. 또한, B의 최소치(B' -3σ)가 31.7-1.81 = 29.89(SVGA의 해상도 및 287μm의 화소피치)이고, B의 최대치(B'+3σ)가 32.1+1.93 = 34.03(SVGA의 해상도 및 315μm의 화소피치)이기 때문에, 27≤B≤36.2가 충족된다.

또한, 셀 두께 T_se1= 3μm, 채널폭 W = 12μm, 오버랩길이 △L = 2.5μm, 및 채널길이 L = 4μm의 조건에서, 아래 표 3에 도시된 결과를 얻을 수 있는, 다양한 크기 및 해상도의 패널에 대해 계산이 실행된다.

표 3

(셀 두께 = 3㎛)

w/L=12/4(㎛)	화소 피치 (㎛)	패널 크기 (대각선길이, 인치)	A	B'	결정 계수	α	β	오차 (3σ)
UXGA	300	23.5	5.62	32.68	0.978	9.5	13.5	2.69
SXGA	300	20	5.49	31.4	0.974	9.5	14.5	3.47
XGA	300	15.1	5.46	31.0	0.982	9.5	15.5	3.49
SVGA	315	12.1	5.43	30.7	0.978	9.5	15.5	3.69

표 3에서, 12의 채널폭(W)을 나타내는, W/L은 12/4로서 나타낸다. 이 값은 다음과 같이 계산되었다: 8μm(채널폭 W) × 4.5μm(셀 두께 T_sel) / 3μm(셀 두께 T_sel) = 12μm이다. 즉, 채널폭(W)은 셀 두께(T_se1)에 반비례하여 계산되었다.

표 3에서, 이들 액정재료의 실효 비유전율은 장축방향의 비유전율(ε_p) 및 단축방향의 비유전율(ε_v)로 나타낼때, X=εp+εv 및 Y=ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2의 범위의 임의의 점에서 Y=A·X-B가 충족될 수 있다.

즉, 표 3에서, α의 최소치는 9.5이고 β의 최대치는 15.5이다. 결과적으로, 9.5≤X≤15.5이므로, 9.5≤X≤15.5가 충족된다. 또한, 5.43≤A≤5.62이므로, 5.43≤A≤5.75가 충족된다. 또한, B의 최소치(B'-3σ)가 30.7-3.69 = 27.01 ≒ 27(SVGA의 해상도 및 315μm의 화소피치)이고, B의 최대치 (B'+3σ)가 32.68+2.69 = 35.37(UXGA의 해상도 및 300μm의 화소피치)이기 때문에, 27≤B≤36.2가 충족된다.

이 방식에서, 상기 관계를 충족하는 설계 파라미터를 이용하여 설계가 실행되면, 좋은 표시품질을 갖는 대향기판 신호선구조의 TFT-LCD의 준비가 가능해진다.

다음 예에서 설명하는 바와 같이, 13.3 인치 XGA 패널이 상기 관계를 충족하는 설계 파라미터 및 상기 관계를 충족하지 않는 설계 파라미터로 준비될 때, 상기 관계를 충족하는 설계 파라미터를 갖는 패널이 우수한 표시품질을 갖는다.

또한, 비교를 목적으로 하면, 4μm의 채널길이(L), 264μm의 화소피치, 4.5μm의 셀 두께(T_sel)를 가지며, 동작영역(2V에서 5.5V)에서, 5.7의 장축방향의 비유전율(ε_p)(액정에 5.5V의 실효전압이 인가된 값) 및 3.3의 단축방향의 비유전율(ε_v)(액정에 2V의 실효전압이 인가된 값)을 갖는 TN 액정을 이용하여 XGA 패널이 준비되었다.

상기 패널은 상기 관계를 충족하지 않는 설계 파라미터를 가져, 나쁜 표시품질(특히 크로스토크)을 초래한다.

또한, 표 1로부터 표 3까지로 알 수 있는 바와 같이, 채널길이(L)가 증가함으로써 액정이 동작하는 영역이 감소하며, 채널길이(L)가 6μm을 초과하면, 동작영역은 거의 완전히 사라진다. 따라서, 채널길이(L)는 6μm 이하로 설정되어야 한다.

또한, 화소피치가 동일하면, 패널의 해상도에 관계없이, 동일한 기울기(A) 및 절편(切片)(B)이 얻어질 수 있다.

상기 설명을 요약하면, TFT 채널폭이 6μm 이하이고, 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 가진 액정재료가 이용되며, X =ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서, Y = A·X-B를 충족하므로, 크로스토크 및 플리커가 대폭 억제될 수 있고, 좋은 표시품질을 갖는 액정표시소자가 생산될 수 있다.

즉, 표 1∼표 3에서, α의 최소치는 9.5이고 β의 최대치는 15.5이다. 결과적으로, 9.5≤X≤15.5이므로, 9.5≤X≤15.5가 충족된다. 또한, 5.43≤A≤5.75이다. 또한, B의 최소치(B'-3σ)가 30.7-3.69=27.01≒27(SVGA의 해상도 및 315μm의 화소피치)이고, B의 최대치(B'+3σ)가 33.7+2.46=36.16≒36.2(XGA의 해상도 및 240μm의 화소피치)이기 때문에, 27≤B≤36.2가 충족된다.

마지막으로, 보다 바람직한 조건이 검토되었다. 그 결과를 아래 표 4에 나타낸다.

표 1∼표 3 중에서, 상기 조건에 적합한, 패널을 표 4에 나타낸다. 표 4로부터, 아래 표 4에 나열된 평균치 등이 발견되었다.

X = ε_p+ε_v및 Y = ε_p·ε_v이면, 10.2≤X≤14.7, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y= A·X-B가 충족되는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 액정재료를 이용함이 더 바람직하다는 결과가 나타났으며, 이로 인해, 크로스토크 및 플리커가 확실히 억제될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 제조될 수 있다.

즉, 표 4에서, α 및 β의 평균치는 각각 10.2 및 14.7이다. 따라서, 10.2≤X≤14.7이다. 또한, A 및 B에 관해서는, 5.43≤A≤5.75 및 27≤B≤36.2의 상기 조건이 이용되었다.

X = ε_p+ε_v및 Y = ε_p·ε_v이면, 10.2≤X≤14.7, A=5.59, 및 B=32.02 범위의 임의의 점에서 Y= A·X-B가 충족되는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 액정재료를 이용함이 더 바람직하다는 결과가 나타났으며, 이로 인해, 크로스토크 및 플리커가 더 확실히 억제될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 제조될 수 있다.

즉, α 및 β의 평균치는 각각 10.2 및 14.7이기 때문에, 10.2≤X≤14.7이 이용되었다. 또한, A 및 B 에 관해서는, A의 평균치(5.59) 및 B'의 평균치(32.02)가 이용되었다.

표 4

W/L= 8/4 (㎛)	화소 피치 (㎛)	패널 크기 (대각선길이, 인치)	A	B'	결정 계수	α	β	오차 (3σ)
UXGA	300	23.5	5.58	32	0.982	10	13.5	1.46
UXGA	267	21	5.61	32.2	0.995	10.5	15	1.55
SXGA	300	20	5.56	31.9	0.983	10	14.5	1.39
	264	17	5.66	32.7	0.996	10.5	15	1.39
	240	15.5	5.75	33.7	0.992	12	14	1.10
XGA	300	15.1	5.5	31.1	0.991	10	15.5	2.46
	264	13.3	5.66	32.7	0.996	10	15	1.20
	240	12.1	5.75	33.7	0.992	12	14	2.46
SVGA	315	12.1	5.49	31.2	0.985	10	15.5	3.09
	287	11.3	5.57	31.9	0.991	10	15.5	1.92
	264	10.4	5.62	32.3	0.996	10	15.5	1.52
UXGA	300	23.5	5.6	32.04	0.993	10	13.5	1.46
SXGA	300	20	5.53	31.3	0.99	10	14.5	1.04
SXGA	264	17	5.6	31.7	0.995	11	15	1.04
XGA	300	15.1	5.62	32.3	0.996	10	15.5	1.47
XGA	264	13.3	5.6	31.7	0.995	11	14	1.04
SVGA	315	12.1	5.6	32.1	0.994	10	15.5	1.93
	287	11.3	5.58	31.7	0.995	10	15.5	1.81
	264	10.4	5.65	32.5	0.996	10.5	14	1.06
UXGA	300	23.5	5.62	32.68	0.978	9.5	13.5	2.69
SXGA	300	20	5.49	31.4	0.974	9.5	14.5	3.47
XGA	300	15.1	5.46	31.0	0.982	9.5	15.5	3.49
SVGA	315	12.1	5.43	30.7	0.978	9.5	15.5	3.69

A B' α β

σ: 0.080828 0.76442 σ: 0.6887 0.766131

평균: 5.588261 32.02261 평균: 10.23913 14.71739

평균+3σ: 5.830746 34.31587

평균-3σ: 5.345776 29.72935

또한, 상기 조건하에서, TFT 채널길이(L)가 5μm 이하이면, 확실히 크로스토크 및 플리커가 억제될 수 있고, 양호한 표시를 갖는 액정표시소자가 제조될 수 있다.

또한, 상기 조건하에서, 액정의 셀 두께(T_se1)가 0.5μm 이상 및 6μm 이하이면, 확실히 크로스토크 및 플리커가 억제될 수 있고, 양호한 표시품질을 갖는 액정표시소자가 제조될 수 있다. 한편, 상기 계산에 이용된 것은 최소 셀 두께(T_sel)이기 때문에 상기 셀 두께(T_sel)의 하한이 0.5μm이다. 따라서, 상기 계산을 다시 함으로써, 크로스토크 및 플리커를 대폭 억제할 수 있고 셀 두께(T_sel)에 대해 0.5μm 이하의 제한된 값을 이용한 양호한 표시품질을 갖는 액정표시장치를 제조할 수 있다.

한편, 현행 제품에서, 최근 시장에서의 최소 셀 두께(T_sel)는 1μm이고, 시장에서의 다른 제품은 셀 두께(T_sel) 3μm(수직배향된 액정)로부터 4.5μm 또는 5μm(현행 TN 액정)까지 갖는다.

상기 조건은 ε_pε_v를 충족함으로써 정극성 유전율 이방성을 갖는 액정재료에 적용될 수 있고, 이 방식에서, 현재의 TN 액정의 대부분이 정극성 유전율 이방성이기 때문에, 크로스토크 및 플리커가 대부분의 TN 액정에서 대폭 억제될 수 있고, 양호한 표시품질를 갖는 액정표시장치가 제조될 수 있다.

또한, 상기 조건은 ε_p<ε_v를 충족함으로써 부극성 유전율 이방성을 갖는 액정재료에도 적용될 수 있고,이 방식에서, 부극성 유전율 이방성을 갖는 수직배향된 액정재료에서 크로스토크 및 플리커가 대폭 억제될 수 있고, 양호한 표시품질을 갖는 액정표시소자가 제조될 수 있다.

또한, 상기 조건하에서는, TFT에서, 게이트전극(제 1 단자) 및 소스전극(제2 단자)과 드레인전극(제 3 단자) 및 반도체층의 사이에 삽입되는 콘택트층 사이가 오버랩되면, 즉, 오버랩길이(△L)가 3μm 이하이면, 대부분의 TFT에 있어서 크로스토크 및 플리커가 대폭 억제될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 제조될 수 있다.

즉, 직류성분의 시프트(식 (19), (18), (3), (5), 및 (6)에 의해 결정됨) 및 크로스토크(식 (21), (4), (5), 및 (6)에 의해 결정됨)에 대해서, 작은 오버랩길이(△L)가 바람직하다. 현재의 제조시에, 오버랩길이(△L)는 2.5μm이다.

따라서, 오버랩길이(△L)가 3μm 이하로 설정됨에 따라, 현행 제품의 크로스토크 및 플리커가 대폭 억제될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 제조될 수 있다.

또한, 매트릭스형상으로 배열된 TFT(104)(3단자 스위칭소자), 한개의 열의 TFT(104)의 제 1 단자에 각각 접속된 주사선(101), 한 개의 열의 TFT(l04)의 제 2 단자에 각각 접속된 화소전극, 및 한 개의 행의 TFT(104)의 제 3 단자에 각각 접속된 신호선(105)을 포함하는 유리기판(131)(화소기판); 각 화소전극에 대향하는 대향전극을 포함하는 유리기판(131)에 대향하여 배치된 기판(132)(대향기판); 및 유리기판(131)과 기판(132) 사이에 삽입된 액정이 제공된, 라인교차부를 갖는 현행 패널, 즉, 도 12 및 13에 도시된 바와 같은 패널에 상기 액정을 인가하는 것도 충분히 가능하다.

이러한 액정패널에 상기 액정을 인가함으로써, 크로스토크 및 플리커가 종래의 패널보다 감소하고, 표시품질이 더 향상될 수 있다.

또한, 상기 조건은, VGA 이상의 해상도를 갖는 패널에 적합하다. 이 방식으로, 전형적인 액정표시장치에서, 크로스토크 및 플리커가 대폭 감소될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 제조될 수 있다.

또한, 상기 조건은 각 RGB 화소에 하나의 TFT만이 접속된 구조에 적합하다.

이 경우에, 소형화를 고려하면서 크로스토크 및 플리커가 대폭 감소될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 생산될 수 있다. 즉, 일부 종래의 패널에 있어서, 각 RGB 화소가 두 개의 TFT에 접속되지만, 소형화를 위해서, 한 개의 TFT에만 접속하는 것이 바람직하다.

또한, 상기 조건은 아모르퍼스 실리콘으로 제조된 TFT에 적합하다. 아모르퍼스 실리콘 TFT가 제공된 액정표시장치에 상기 조건을 적용함으로써, 크로스토크 및 플리커가 대폭 감소될 수 있고, 양호한 표시품질을 갖는 액정표시장치가 제조될 수 있다.

한편, 본 발명에 따른 액정표시장치는 60Hz에서 구동된다. 미래에는, 75Hz에서의 구동이 주류가 되지만, 상기 조건이 또한 이러한 상황에 채택될 수 있음은 말할 필요가 없다.

본 발명에 따른 액정표시장치는 상기 설명된 임의의 액정재료를 이용하며, 매트릭스형상으로 배열된 3단자 스위칭소자, 한 개의 열의 스위칭소자의 제 1 단자에 각각 접속된 주사선, 및 한 개의 열의 스위칭소자의 제 2 단자에 각각 접속된 화소전극을 포함하는 화소기판; 각 화소전극에 대향하는 대향전극, 및 각 행의 대향전극에 접속되는 신호선을 포함하는, 화소기판에 대향하여 배치된 대향기판; 및화소기판과 대향기판 사이에 삽입된 액정이 제공되고; 3 단자 스위칭소자가 TFT이고, 각 TFT의 채널길이가 6㎛ 이하인 구성이다.

상기 구성에 의하면, 크로스토크, 플리커, 및 직류성분의 시프트가 확실히 감소될 수 있고, 고생산성 및 대형, 고세밀에 적합한 화질을 갖는 액정표시장치가 실현될 수 있다.

또한, 본 발명에 따른 액정표시장치는 상기 설명된 임의의 액정재료를 이용하며, 매트릭스형상으로 배열된 3단자 스위칭소자, 한 개의 열의 스위칭소자의 제 1 단자에 각각 접속된 주사선, 및 한 개의 열의 스위칭소자의 제 2 단자에 각각 접속된 화소전극을 포함하는 화소기판; 각 화소전극에 대향하는 대향전극, 및 각 행의 대향전극에 접속되는 신호선을 포함하는, 화소기판에 대향하여 배치된 대향기판; 및 화소기판과 대향기판 사이에 삽입된 액정이 제공되고; 3 단자 스위칭소자가 TFT이고, 각 TFT의 채널길이가 5㎛ 이하인 구성이다.

상기 구성에 의하면, 크로스토크, 플리커, 및 직류성분의 시프트가 확실히 더 감소될 수 있고, 고생산성 및 대형, 고세밀에 적합한 화질을 갖는 액정표시장치가 실현될 수 있다.

또한, 본 발명에 따른 액정표시장치는 상기 설명된 임의의 액정재료를 이용하며, 매트릭스형상으로 배치된 3단자 스위칭소자, 한 개의 열의 스위칭소자의 제 1 단자에 각각 접속된 주사선, 및 한 개의 열의 스위칭소자의 제 2 단자에 각각 접속된 화소전극을 포함하는 화소기판; 각 화소전극에 대향하는 대향전극, 및 각 행의 대향전극에 접속되는 신호선을 포함하는, 화소기판에 대향하여 배치된 대향기판; 및 화소기판과 대향기판 사이에 삽입된 액정이 제공되고; 3 단자 스위칭소자가 TFT이고, 각 TFT의 채널길이가 6㎛ 이하인 구성이다.

실시예

(실시예 1)

본 발명의 실시예를 이하에 설명한다. 도 5는 대향기판 신호선구조를 갖는, 본 실시예에 따른 아모르퍼스 실리콘 TFT-LCD의 구조를 나타낸다. 또한, 도 6은 도 5의 I-I 선을 따라 취해진, 본 실시예에 따른 대향기판 신호선구조를 갖는 TFT-LCD의 구조를 나타낸 단면도이고, 도 7은 본 실시예에 따른 대향기판 신호선 TFT-LCD의 등가회로도이다. 한편, 본 실시예는 아모르퍼스 실리콘으로 제조된 TFT를 사용하지만, 이에 대한 특별한 제한은 없으며; 결정 실리콘으로 제조된 TFT도 사용될 수 있다.

도 5 및 6에 도시된 바와 같이, TFT(4)(박막 트랜지스터)가 절연기판(7)상에 제공된다. 주사선(1), 게이트전극(G), 및 기준전위선(2)은, 예컨대, 340nm의 막 두께를 갖는 α-Ta를 가진, TaNx/α-Ta/TaNx의 적층구조를 갖는다.

게이트 절연층(8)은, 예컨대, 두께 450nm의 질화실리콘막으로 형성되고, 진성반도체층(9)은, 예컨대, 두께 150nm의 아모르퍼스 실리콘층으로 형성된다. 또한, 콘택트층(10)은, 예컨대, 두께 40nm의 미결정실리콘 n⁺층으로 형성된다. 또한, 화소전극(3) 및 드레인과 소스전극(D,S)은, 예컨대, 두께 150nm의 ITO막으로 형성된다. 상기 부재들의 상부에 팻시베이션층(11)이 형성된다. 여기서, 각 TFT(4)는 4μm의 채널길이(L) 및 8μm의 채널폭(W)을 갖는다(도 3(b) 참조).

또한, 대향측의 절연기판(7)에 칼라필터층(13) 및 블랙 매트릭스층(14)이 제공되고, 그들의 하부면에 예컨대, 2㎛의 두께를 갖는 오버코우트층(15)(레벨링층)이 제공된다. 오버코우트층(15)의 하부면에 SiO₂막(도시하지 않음)이 제공되고, 그의 하부면에 대향전극(6) 및 대향기판신호선(5)(도 7에 도시됨)이 제공되며, 예컨대, 두께 200nm의 ITO 투명도전막으로 형성된다.

또한, TFT(4)측상의 절연기판(7)과 대향측의 절연기판(7) 사이에 삽입된 액정층(12)(도 6에 도시됨)은 1.8V 내지 5V의 동작영역내에서, 7.9의 장축방향의 비유전율(εp)(액정에 5V의 실효전압이 인가된 값) 및 5.3의 단축방향의 비유전율(εv)(액정에 1.8V의 실효전압이 인가된 값)을 갖는 불소계의 TN 액정재료로 제조된다. 또한, 셀 두께(T_se1)는 4.5μm, 화소피치는 264μm, 및 해상도는 XGA이다.

여기서는, 이용된 다양한 재료들(액정을 제외)이 회로의 관점에서 등가이면 충분하다. 또한, 주사선(1), 게이트전극(G), 및 기준전위선(2)은 Cr 또는 MoTa 등의 고융점금속, 또는 집적회로(ICs)에 자주 이용되는 알루미늄 또는 알루미늄 합금 등의 저저항 금속으로 선택적으로 제조된다. TFT(4)의 게이트 절연막(8)이 산화실리콘 및 질화실리콘막의 적층 구조이거나, 양극산화막 및 질화실리콘막의 적층 구조를 선택적으로 갖는다. 또한, 콘택트층(1O)이 미결정 실리콘 n⁺층 대신에 아모르퍼스 실리콘 n⁺층으로 제조되고, 드레인 및 소스전극(D,S)은 Ti 또는 Mo 등의 배리어 금속으로 제조될 수 있다.

상기 액정표시소자에서, TFT 채널길이(L)는 6μm 이하이고, 액정층(12)의 파라미터는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 TN 액정재료로 제조되어, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y = A·X-B가 충족된다.

결과적으로, 표시화면내에서 플리커가 대폭 억제되고, 크로스토크는 인간의 눈에 보이지 않는 양호한 액정표시소자를 얻을 수 있다.

(실시예 2)

본 발명의 다른 실시예를 이하에 설명한다. 설명의 편의상, 상기 실시예 1의 도면에 나타낸 동일의 기능을 갖는 부재들은 동일한 참조부호로 나타내고, 그 설명은 생략한다.

본 실시예에서는, 실시예 1과 대조적으로, TFT(4)측상의 절연기판(7)과 대향측의 절연기판(7) 사이의 액정층(12)(도 6에 도시됨)은 수직배향용 액정재료이다. 이 수직배향용 액정재료는, 2V에서 5.5V까지의 동작영역에서, 6.0의 단축방향의 비유전율(ε_v)(액정에 5.5V의 실효전압이 적용된 값) 및 3.5의 장축방향의 비유전율(ε_p)(액정에 2V의 실효전압이 적용된 값)을 갖는다. 또한, 셀 두께(T_se1)는 3μm, 화소피치는 298μm, 및 해상도는 XGA이다.

다른 조건들은 상기 실시예 1과 동일하다.

상기 액정표시소자에 있어서, TFT 채널길이(L)는 6μm 이하이고, 액정층(12)의 파라미터는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 수직배향용 액정재료로 제조되며, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y= A·X-B가 충족된다.

결과로써, 표시화면내의 플리커가 대폭 억제되고, 크로스토크가 인간의 눈에 보이지 않는 양호한 액정표시소자를 얻을 수 있다.

(실시예 3)

본 발명의 또다른 실시예를 이하에 설명한다. 설명의 편의상, 상기 실시예 1의 도면에 나타낸 동일의 기능을 갖는 부재들은 동일한 참조부호로 나타내고, 그 설명은 생략한다.

본 실시예에서, TFT(4)측의 절연기판(7)과 대향측의 절연기판(7) 사이에 삽입된 액정층(12)(도 6에 도시됨)은, 2V에서 5.5V까지의 동작영역에서, 7.3의 장축방향의 비유전율(ε_p)(액정에 5.5V의 실효전압이 적용된 값) 및 5.5의 단축방향의 비유전율(ε_v)(액정에 2V의 실효전압이 적용된 값)을 갖는 불소계의 TN 액정재료이다. 또한, 셀 두께(T_se1)는 4.5μm, 화소피치는 264μm, 해상도는 XGA이다.

다른 조건들은 상기 실시예 1 및 2와 동일하다.

상기 액정표시소자에 있어서, TFT 채널길이(L)는 6μm 이하이고, 액정층(12)의 파라미터는 장축방향의 실효 비유전율(ε_p) 및 단축방향의 실효 비유전율(ε_v)을 갖는 TN 액정재료로 제조되며, X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y= A·X-B가 충족된다.

이 결과, 표시화면내의 플리커가 대폭 억제되고, 크로스토크가 인간의 눈에 보이지 않는 양호한 액정표시소자를 얻을 수 있다.

(실시예 4)

본 발명의 또다른 실시예를 도 8 및 9를 참조하여 이하에 설명한다. 설명의 편의상, 상기 실시예 1의 도면에 나타낸 동일의 기능을 갖는 부재들은 동일한 참조부호로 나타내고, 그 설명은 생략한다.

도 8 및 9에 도시된 바와 같이, TFT(4)는 절연기판(7)상에 제공된다. 주사선(1), 공통선(17), 및 게이트전극(G)은, 예컨대, 340nm의 막 두께를 갖는 α-Ta를 가진, TaNx/α-Ta/TaNx의 적층구조를 갖는다.

게이트 절연층(8)은, 예컨대, 두께 450nm의 질화실리콘막으로 형성되고, 진성반도체층(9)은, 예컨대, 비결정질의 실리콘층으로 형성된다. 또한, 콘택트층(10)은, 예컨대, 두께 40nm의 미결정실리콘 n⁺층으로 형성된다. 또한, 화소전극(3)은, 예컨대, 두께 150nm의 ITO 막으로 형성된다.

신호선(16) 및 드레인 및 소스전극(D,S)은, 예컨대, 260nm의 막 두께를 갖는 α-Ta를 가진, α-Ta/TaNx 적층구조를 갖는다.

또한, 상기 부재들의 상부에, 예컨대, 두께 300nm의 질화실리콘으로 형성된, 패시베이션층(11)이 제공된다. 여기서, TFT(4)는 4μm의 채널길이(L) 및 1Oμm의 채널폭(W)을 갖는다.

또한, 대향측의 절연기판(7)에는 칼라필터층(13) 및 블랙 매트릭스층(14)이 제공되고, 그들의 하부면에는, 예컨대, 두께 200nm의 ITO 투명도전막으로 형성된, 대향전극(6)이 제공된다.

또한, TFT(4)측의 절연기판(7)과 대향측의 절연기판(7) 사이에 삽입된 액정층(12)(도 9에 도시됨)은, 1.8V에서 5V까지의 동작영역에서, 7.9의 장축방향의 비유전율(ε_p)(액정에 5V의 실효전압이 적용된 값) 및 5.3의 단축방향의 비유전율(ε_v)(액정에 1.8V의 실효전압이 적용된 값)을 갖는 불소계의 TN 액정재료로 형성된다. 또한, 셀 두께(T_se1)는 4.5μm, 화소피치는 264μm, 해상도는 XGA이다.

여기서, 이용된 다양한 재료(액정은 제외)는 회로의 관점에서 등가이면 충분하다. 또한, 주사선(1), 게이트전극(G), 및 공통선(17)은 선택적으로 Cr 또는 MoTa 등의 고융점금속, 또는 집적회로(ICs)에 종종 이용되는 알루미늄 또는 알루미늄 합금 등의 저저항금속으로 형성된다. TFT(4)의 게이트절연층(8)은 선택적으로 산화실리콘 및 질화실리콘막, 또는 양극산화막 및 질화실리콘막의 적층구조를 갖는다. 또한, 콘택트층(1O)은 미결정실리콘 n⁺층 대신에 아모르퍼스 실리콘 n⁺층으로 형성되고, 드레인 및 소스전극(D,S)은 선택적으로 Ti 또는 Mo 등의 배리어 금속으로 형성된다.

결과적으로, 표시화면내의 플리커가 대폭 억제되고, 크로스토크가 인간의 눈에 보이지 않는 양호한 액정표시소자를 얻을 수 있다.

본 발명의 구성에 의하면, 크로스토크, 플리커, 및 직류성분의 시프트가 확실히 감소될 수 있고, 고생산성 및 대형, 고세밀에 적합한 화질을 갖는 액정표시장치가 실현될 수 있다.

이상 상세하게 설명된 실시형태 및 구체적인 실시예는 단지 본 발명의 기술내용을 설명하는 것으로, 이러한 실시형태 및 구체적인 실시예로만 한정하여 협의로 해석되는 것이 아니라, 본 발명의 정신 또는 이하에 기재하는 특허청구의 범위내에서, 여러가지로 변경하여 실시할 수 있다.

Claims

X = ε_p+ε_v및 Y = ε_p·ε_v이면, 9.5≤X≤15.5, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y = A·X-B가 충족되는, 장축방향의 실효 비유전율(εp) 및 단축방향의 실효 비유전율(εv)을 갖는 액정재료를 포함하는 액정표시장치.
X = ε_p+ε_v및 Y = ε_p·ε_v이면, 10.2≤X≤14.7, 5.43≤A≤5.75, 및 27≤B≤36.2 범위의 임의의 점에서 Y = A·X-B가 충족되는, 장축방향의 실효 비유전율(εp) 및 단축방향의 실효 비유전율(εv)을 갖는 액정재료를 포함하는 액정표시장치.
X = ε_p+ε_v및 Y = ε_p·ε_v이면, 10.2≤X≤14.7, A = 5.59, 및 B = 32.02 범위의 임의의 점에서 Y = A·X-B가 충족되는, 장축방향의 실효 비유전율(εp) 및 단축방향의 실효 비유전율(εv)을 갖는 액정재료를 포함하는 액정표시장치.
제 1 항에 있어서, 매트릭스형상으로 배열된 스위칭소자, 3단자를 갖는 상기 각 스위칭소자; 한 개의 열의 상기 스위칭소자의 제 1 단자에 각각 접속되는 주사선들; 및 한 개의 열의 상기 스위칭소자의 제 2 단자에 각각 접속되는 화소전극들을 포함하는 화소기판;

상기 화소전극의 각각에 대향하는 대향전극, 및 각 행의 상기 대향전극을 접속하는 신호선을 포함하는, 상기 화소기판에 대향하여 배치된 대향기판; 및

상기 화소기판과 상기 대향기판 사이에 삽입된 액정을 포함하고,

상기 스위칭소자는 박막트랜지스터이고, 상기 박막트랜지스터는 6μm 이하의 채널길이를 갖는 액정표시장치.
제 1 항에 있어서, 매트릭스형상으로 배열된 스위칭소자, 3단자를 갖는 각 스위칭소자; 한 개의 열의 상기 스위칭소자의 제 1 단자에 각각 접속되는 주사선들; 및 한 개의 열의 상기 스위칭소자의 제 2 단자에 각각 접속되는 화소전극들을 포함하는 화소기판;

상기 화소전극의 각각에 대향하는 대향전극, 및 각 행의 상기 대향전극을 접속하는 신호선을 포함하는, 상기 화소기판에 대향하여 배치된 대향기판; 및

상기 화소기판과 상기 대향기판 사이에 삽입된 액정을 포함하고,

상기 스위칭소자는 박막트랜지스터이고, 상기 박막트랜지스터는 5μm 이하의 채널길이를 갖는 액정표시장치.
제 1 항에 있어서, 매트릭스형상으로 배열된 스위칭소자, 3단자를 갖는 각 상기 스위칭소자; 한 개의 열의 상기 스위칭소자의 제 1 단자에 각각 접속되는 주사선들; 및 한 개의 열의 상기 스위칭소자의 제 2 단자에 각각 접속되는 화소전극들 및 각 행의 상기 대향전극에 접속되는 신호선을 포함하는 화소기판;

상기 화소전극의 각각에 대향하는 대향전극을 포함하며, 상기 화소기판에 대향하여 배치된 대향기판; 및

상기 화소기판과 상기 대향기판 사이에 삽입된 액정을 포함하고,

상기 스위칭소자는 박막트랜지스터이고, 상기 각 박막트랜지스터는 6μm 이하의 채널길이를 갖는 액정표시장치.
제 4 항에 있어서, 상기 각 박막트랜지스터에서, (ⅰ) 상기 제 1 단자와 (ⅱ) 상기 제 2 및 제 3 단자와 반도체층 사이에 삽입된 콘택트층 사이의 오버랩 길이가 3μm 이하인 액정표시장치.
제 6 항에 있어서, 상기 각 박막트랜지스터에서, (ⅰ) 상기 제 1 단자와 (ⅱ) 상기 제 2 및 제 3 단자와 반도체층 사이에 삽입된 콘택트층 사이의 오버랩 길이가 3μm 이하인 액정표시장치.
제 4 항에 있어서, 상기 박막트랜지스터가 아모르퍼스 실리콘 박막트랜지스터인 액정표시장치.
제 6 항에 있어서, 박막트랜지스터가 아모르퍼스 실리콘 박막트랜지스터인 액정표시장치.
제 4 항에 있어서, 한 개의 상기 박막트랜지스터가 R, G, 및 B 화소에 각각 제공된 액정표시장치.
제 6 항에 있어서, 한 개의 상기 박막트랜지스터가 R, G, 및 B 화소에 각각 제공된 액정표시장치.