JPH065755B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH065755B2 JPH065755B2 JP62007657A JP765787A JPH065755B2 JP H065755 B2 JPH065755 B2 JP H065755B2 JP 62007657 A JP62007657 A JP 62007657A JP 765787 A JP765787 A JP 765787A JP H065755 B2 JPH065755 B2 JP H065755B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- gate electrode
- insulating
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 11
- 239000002120 nanofilm Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002052 molecular layer Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 235000021355 Stearic acid Nutrition 0.000 description 1
- -1 W-tricosenoic acid Chemical compound 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- LLCSWKVOHICRDD-UHFFFAOYSA-N buta-1,3-diyne Chemical group C#CC#C LLCSWKVOHICRDD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- QIQXTHQIDYTFRH-UHFFFAOYSA-N octadecanoic acid Chemical compound CCCCCCCCCCCCCCCCCC(O)=O QIQXTHQIDYTFRH-UHFFFAOYSA-N 0.000 description 1
- OQCDKBAXFALNLD-UHFFFAOYSA-N octadecanoic acid Natural products CCCCCCCC(C)CCCCCCCCC(O)=O OQCDKBAXFALNLD-UHFFFAOYSA-N 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 239000008117 stearic acid Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
- H01L21/02285—Langmuir-Blodgett techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
- H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばアクティブ液晶表示素子における画素
電極に対するスイッチ素子に用いられる薄膜トランジス
タに関するものである。
電極に対するスイッチ素子に用いられる薄膜トランジス
タに関するものである。
「従来の技術」 従来のこの種の薄膜トランジスタは第3図に示すように
ガラスなどの絶縁性基板11上にソース電極12及びド
レイン電極13が分離して例えば透明導電膜により形成
され、これらソース電極12及びドレイン電極13間に
わたって基板11上にアモルファスシリコンのような半
導体層14が形成されている。その半導体層14上にゲ
ート絶縁膜15が形成され、更にそのゲート絶縁膜15
上にゲート電極16が形成されている。
ガラスなどの絶縁性基板11上にソース電極12及びド
レイン電極13が分離して例えば透明導電膜により形成
され、これらソース電極12及びドレイン電極13間に
わたって基板11上にアモルファスシリコンのような半
導体層14が形成されている。その半導体層14上にゲ
ート絶縁膜15が形成され、更にそのゲート絶縁膜15
上にゲート電極16が形成されている。
ゲート絶縁膜15としてはSiNxやSiO2などの無機絶縁物
で構成され、ゲート電極16はアルミニウムなどの金属
材で構成されていた。
で構成され、ゲート電極16はアルミニウムなどの金属
材で構成されていた。
無機絶縁物のゲート絶縁膜15を形成するには一般にプ
ラズマCVD法(化学的気相成長法)によることが多い
が、このプラズマCVD法による場合は大きなエネルギ
ーをも粒子が半導体層14の表面にぶつかるため品質が
良好な絶縁膜を作ることが難しかった。
ラズマCVD法(化学的気相成長法)によることが多い
が、このプラズマCVD法による場合は大きなエネルギ
ーをも粒子が半導体層14の表面にぶつかるため品質が
良好な絶縁膜を作ることが難しかった。
また従来においてはゲート絶縁膜15上に金属のゲート
電極16を付ける構造であるため、ゲート絶縁膜15上
にゲート電極16が突出し、基板11に対する凹凸が比
較的大きくなり、例えば液晶表示素子に適用した場合に
ゲートバースがその凹凸により断線し易いものとなる。
またゲート電極16を形成するには先ず金属層を形成
し、その後の金属層を選択エッチングによりゲート電極
16部分のみを残す必要があり工程数が多い欠点もあっ
た。
電極16を付ける構造であるため、ゲート絶縁膜15上
にゲート電極16が突出し、基板11に対する凹凸が比
較的大きくなり、例えば液晶表示素子に適用した場合に
ゲートバースがその凹凸により断線し易いものとなる。
またゲート電極16を形成するには先ず金属層を形成
し、その後の金属層を選択エッチングによりゲート電極
16部分のみを残す必要があり工程数が多い欠点もあっ
た。
なお従来においてもゲート絶縁膜15として絶縁性有機
分子膜を用いたものも提案されているが、ゲート電極1
6としては金属が用いられているため、そのゲート電極
16の形成に前記二工程を必要とし、かつゲート電極1
6が突出して形成される欠点があった。
分子膜を用いたものも提案されているが、ゲート電極1
6としては金属が用いられているため、そのゲート電極
16の形成に前記二工程を必要とし、かつゲート電極1
6が突出して形成される欠点があった。
「問題点を解決するための手段」 この発明によれば薄膜トラジスタのゲート絶縁は絶縁性
有機分子膜で構成され、そのゲート絶縁膜の半導体層と
反対側の部分には遊離カーボンが含有されて導電層とさ
れ、その導電層によりゲート電極が構成されている。
有機分子膜で構成され、そのゲート絶縁膜の半導体層と
反対側の部分には遊離カーボンが含有されて導電層とさ
れ、その導電層によりゲート電極が構成されている。
つまりこの発明ではゲート絶縁膜を絶縁性有機分子膜で
構成し、その半導体層と反対の面に対し、例えばイオン
注入によって分子の鎖(つながり)を切り離して遊離カ
ーボンを形成して導電性をもたせることによりゲート電
極を得る。このようにして簡単に工程でゲート電極が得
られ、しかもゲート電極は突出することなく形成でき、
素子の凹凸も小さいものとすることができる。
構成し、その半導体層と反対の面に対し、例えばイオン
注入によって分子の鎖(つながり)を切り離して遊離カ
ーボンを形成して導電性をもたせることによりゲート電
極を得る。このようにして簡単に工程でゲート電極が得
られ、しかもゲート電極は突出することなく形成でき、
素子の凹凸も小さいものとすることができる。
「実施例」 第1図を参照してこの発明による薄膜トランジスタの一
例をその製法を説明しながら述べる。
例をその製法を説明しながら述べる。
第1図Aに示すように例えばガラスなどの絶縁性基板1
1上に第1図Bに示すようにソース電極12及びドレイ
ン電極13を互に分離して例えばITOのような透明導
電膜により形成する。これらソース電極12及びドレイ
ン電極13間にわたって基板11上に例えばアモルファ
スシリコンのような半導体層14が形成される。
1上に第1図Bに示すようにソース電極12及びドレイ
ン電極13を互に分離して例えばITOのような透明導
電膜により形成する。これらソース電極12及びドレイ
ン電極13間にわたって基板11上に例えばアモルファ
スシリコンのような半導体層14が形成される。
次にこの実施例においては第1図Dに示すように例えば
ポリイミドのような絶縁性有機分子膜21が全面に形成さ
れる。この形成はスピーナー塗布、オフセット印刷、L
B(Langmuir−Blodgett)法などにより行うことができ
る。また絶縁性有機分子膜21としてはポリイミドの他
にステアリン酸、ジアセチレン、W−トリコセン酸、フ
タロシアニン、アニトラセンなどを用いてもよい。
ポリイミドのような絶縁性有機分子膜21が全面に形成さ
れる。この形成はスピーナー塗布、オフセット印刷、L
B(Langmuir−Blodgett)法などにより行うことができ
る。また絶縁性有機分子膜21としてはポリイミドの他
にステアリン酸、ジアセチレン、W−トリコセン酸、フ
タロシアニン、アニトラセンなどを用いてもよい。
次に第1図Eに示すように絶縁性有機分子膜21の上面上
に半導体層14と対応して選択的に例えばN+イオンを
加速エネルギー90KeVでドース量1×1017イオン/c
m2程度注入し、絶縁性有機分子膜21の上層部の分子の
チェインを切り遊離カーボンを形成して導電性をもたせ
てゲート電極22とする、イオン注入条件によってゲー
ト電極22の厚さ、シート抵抗、透過率、仕事関数など
を決定する。この有機分子膜21中のゲート電極22と
半導体層14との間がゲート絶縁膜23となる。
に半導体層14と対応して選択的に例えばN+イオンを
加速エネルギー90KeVでドース量1×1017イオン/c
m2程度注入し、絶縁性有機分子膜21の上層部の分子の
チェインを切り遊離カーボンを形成して導電性をもたせ
てゲート電極22とする、イオン注入条件によってゲー
ト電極22の厚さ、シート抵抗、透過率、仕事関数など
を決定する。この有機分子膜21中のゲート電極22と
半導体層14との間がゲート絶縁膜23となる。
ゲート電極22の厚さは例えば3000Å〜1μm程度、ゲ
ート絶縁膜の厚さは1000〜3000Å程度とされる。従って
第1図Dにおいて形成する絶縁性有機分子膜21の厚さ
は4000Å〜13000Å程度とされる。ちなみにポリイミド
にA▲+ -▼r +(150KeV)を注入した時の表面抵抗率
と注入量との関係は第2図に示すようになり注入量の増
加に応じて表面抵抗率は減少する。またイオンビーム電
流密度が大きい程、表面抵抗率が減少する。
ート絶縁膜の厚さは1000〜3000Å程度とされる。従って
第1図Dにおいて形成する絶縁性有機分子膜21の厚さ
は4000Å〜13000Å程度とされる。ちなみにポリイミド
にA▲+ -▼r +(150KeV)を注入した時の表面抵抗率
と注入量との関係は第2図に示すようになり注入量の増
加に応じて表面抵抗率は減少する。またイオンビーム電
流密度が大きい程、表面抵抗率が減少する。
イオン注入によるゲート電極22の形成は、マスクを用
いて所定領域に対して行う場合や、イオンビームをX−
Y走査制御してマスクを用いることなく、所定領域に対
してイオン注入を行ってもよい。
いて所定領域に対して行う場合や、イオンビームをX−
Y走査制御してマスクを用いることなく、所定領域に対
してイオン注入を行ってもよい。
「発明の効果」 以上述べたようにこの発明の薄膜トランジスタにおいて
はゲート絶縁膜が絶縁性有機分子膜で構成されているた
め無機絶縁膜を付ける場合のようにプラズマCDV法を
用いる必要がなく、半導体層14の表面が良質なものが
得られる。
はゲート絶縁膜が絶縁性有機分子膜で構成されているた
め無機絶縁膜を付ける場合のようにプラズマCDV法を
用いる必要がなく、半導体層14の表面が良質なものが
得られる。
しかもそのゲート絶縁膜の半導体層と反対の側の部分が
遊離カーボンを含む導電性をもつゲート電極とされてい
るため、ゲート電極の形成は例えば単なるイオン注入に
より行うことができ、従来金属膜の形成と、その金属膜
のエッチングとの二工程による場合と比較して工程が簡
略となる。
遊離カーボンを含む導電性をもつゲート電極とされてい
るため、ゲート電極の形成は例えば単なるイオン注入に
より行うことができ、従来金属膜の形成と、その金属膜
のエッチングとの二工程による場合と比較して工程が簡
略となる。
また全面にゲート絶縁膜を形成しその一部をゲート電極
にしたともいえるものであり、ゲート絶縁膜上に金属の
ゲート電極を形成する場合よりもの素子の凹凸が少なく
なり、例えば液晶表示素子に用いてそのゲートバースの
配線などの凹凸が少なく、それだけ配線断が生じ難く、
歩留りが向上する。
にしたともいえるものであり、ゲート絶縁膜上に金属の
ゲート電極を形成する場合よりもの素子の凹凸が少なく
なり、例えば液晶表示素子に用いてそのゲートバースの
配線などの凹凸が少なく、それだけ配線断が生じ難く、
歩留りが向上する。
液晶表示素子に用いる場合においては、絶縁性有機分子
層21を全面に形成し、これに対して配向処理を行うこ
とにより配向膜を特に設ける必要がなく、また素子表面
の凹凸を少ないものとすることができる。
層21を全面に形成し、これに対して配向処理を行うこ
とにより配向膜を特に設ける必要がなく、また素子表面
の凹凸を少ないものとすることができる。
イオン注入条件を制御することによりゲート電極22の
シート抵抗や仕事関数などを所望のものとして薄膜トラ
ンジスタの状況を所望のものに制御することもできる。
シート抵抗や仕事関数などを所望のものとして薄膜トラ
ンジスタの状況を所望のものに制御することもできる。
第1図はこの発明による薄膜トランジスタの製造工程を
示す断面図、第2図はポリイミドのイオン注入量と表面
抵抗率との関係を示す図、第3図は従来の薄膜トランジ
スタを示す断面図である。
示す断面図、第2図はポリイミドのイオン注入量と表面
抵抗率との関係を示す図、第3図は従来の薄膜トランジ
スタを示す断面図である。
Claims (1)
- 【請求項1】ソース電極及びゲート電極間に半導体層が
形成され、その半導体層と接してゲート絶縁膜が形成さ
れ、そのゲート絶縁膜と接してゲート電極が形成された
薄膜トランジスタにおいて、 上記ゲート絶縁膜は絶縁性有機分子膜で構成され、 上記ゲート電極は、上記ゲート絶縁膜の絶縁性有機分子
膜の上記半導体層と反対の側の部分に遊離カーボンが含
有されて導電層とされて構成されていることを特徴とす
る薄膜トランジスタ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62007657A JPH065755B2 (ja) | 1987-01-16 | 1987-01-16 | 薄膜トランジスタ |
US07/140,688 US4943838A (en) | 1987-01-16 | 1988-01-04 | Thin film transistor and method of making the same |
DE8888100305T DE3869968D1 (de) | 1987-01-16 | 1988-01-12 | Duennfilmtransistor und verfahren zu seiner herstellung. |
AT88100305T ATE75076T1 (de) | 1987-01-16 | 1988-01-12 | Duennfilmtransistor und verfahren zu seiner herstellung. |
EP88100305A EP0275075B1 (en) | 1987-01-16 | 1988-01-12 | Thin film transistor and method of making the same |
US07/498,641 US4994401A (en) | 1987-01-16 | 1990-03-26 | Method of making a thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62007657A JPH065755B2 (ja) | 1987-01-16 | 1987-01-16 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63177472A JPS63177472A (ja) | 1988-07-21 |
JPH065755B2 true JPH065755B2 (ja) | 1994-01-19 |
Family
ID=11671889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62007657A Expired - Lifetime JPH065755B2 (ja) | 1987-01-16 | 1987-01-16 | 薄膜トランジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US4943838A (ja) |
EP (1) | EP0275075B1 (ja) |
JP (1) | JPH065755B2 (ja) |
AT (1) | ATE75076T1 (ja) |
DE (1) | DE3869968D1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2640809B1 (fr) * | 1988-12-19 | 1993-10-22 | Chouan Yannick | Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor |
US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
US6940566B1 (en) * | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
CN1148600C (zh) | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
US7109519B2 (en) * | 2003-07-15 | 2006-09-19 | 3M Innovative Properties Company | Bis(2-acenyl)acetylene semiconductors |
US7291522B2 (en) * | 2004-10-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Semiconductor devices and methods of making |
WO2006099744A1 (en) | 2005-03-25 | 2006-09-28 | The University Of British Columbia | Thin film field effect transistors having schottky gate-channel junctions |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4770498A (en) * | 1982-07-12 | 1988-09-13 | Hosiden Electronics Co., Ltd. | Dot-matrix liquid crystal display |
PL138395B1 (en) * | 1983-08-09 | 1986-09-30 | Ct Badan Molekular I Makro | Process for manufacturing surface conducting macromolecular material |
JPH077827B2 (ja) * | 1984-06-20 | 1995-01-30 | 株式会社日立製作所 | 液晶表示装置 |
-
1987
- 1987-01-16 JP JP62007657A patent/JPH065755B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-04 US US07/140,688 patent/US4943838A/en not_active Expired - Fee Related
- 1988-01-12 EP EP88100305A patent/EP0275075B1/en not_active Expired - Lifetime
- 1988-01-12 DE DE8888100305T patent/DE3869968D1/de not_active Expired - Lifetime
- 1988-01-12 AT AT88100305T patent/ATE75076T1/de active
Also Published As
Publication number | Publication date |
---|---|
ATE75076T1 (de) | 1992-05-15 |
JPS63177472A (ja) | 1988-07-21 |
EP0275075A3 (en) | 1989-04-12 |
EP0275075B1 (en) | 1992-04-15 |
US4943838A (en) | 1990-07-24 |
EP0275075A2 (en) | 1988-07-20 |
DE3869968D1 (de) | 1992-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333154B1 (ko) | 반도체장치제조방법 | |
EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
JPS62222285A (ja) | 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法 | |
US4994401A (en) | Method of making a thin film transistor | |
US5198377A (en) | Method of manufacturing an active matrix cell | |
JPH065755B2 (ja) | 薄膜トランジスタ | |
JPS6273658A (ja) | 薄膜トランジスタ装置とその製造方法 | |
JP2719252B2 (ja) | 薄膜トランジスタ | |
KR100495804B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
JPH0572749B2 (ja) | ||
JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
JP2667173B2 (ja) | 半導体装置 | |
JPH06252405A (ja) | 薄膜半導体装置 | |
JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS60170260A (ja) | 薄膜トランジスタの製造方法 | |
JP2841572B2 (ja) | 薄膜トランジスタ・マトリックスの製造方法 | |
JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
JPH01162375A (ja) | 薄膜トランジスタ | |
JPS5961964A (ja) | 薄膜トランジスタの製造方法 | |
JPH09270516A (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
JPH0695575B2 (ja) | 半導体装置及びその製造方法 | |
JPH0997908A (ja) | 非晶質硅素薄膜トランジスタおよび該薄膜トランジスタの製造方法 | |
JPH02260570A (ja) | 多結晶シリコン薄膜トランジスタ |