JP2006344926A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2006344926A
JP2006344926A JP2006046072A JP2006046072A JP2006344926A JP 2006344926 A JP2006344926 A JP 2006344926A JP 2006046072 A JP2006046072 A JP 2006046072A JP 2006046072 A JP2006046072 A JP 2006046072A JP 2006344926 A JP2006344926 A JP 2006344926A
Authority
JP
Japan
Prior art keywords
thin film
film
forming
film transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006046072A
Other languages
English (en)
Other versions
JP4458048B2 (ja
Inventor
Hiromitsu Ishii
裕満 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006046072A priority Critical patent/JP4458048B2/ja
Publication of JP2006344926A publication Critical patent/JP2006344926A/ja
Application granted granted Critical
Publication of JP4458048B2 publication Critical patent/JP4458048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタの製造に際し、加工精度を良くする。
【解決手段】酸化亜鉛を含む半導体薄膜形成用膜15aおよび保護膜形成用膜16aを連続して成膜して前記保護膜形成用膜16aをエッチングして保護膜16を形成し、この後、前記保護膜16をマスクとして前記半導体薄膜形成用膜15aをエッチングするので、保護膜16下の半導体薄膜形成用膜15aを保護膜16で保護することができ、加工精度を良くすることができる。
【選択図】 図6

Description

この発明は薄膜トランジスタに関する。
例えば、アクティブマトリクス型液晶表示装置のスイッチング素子として用いられる薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にn型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある(例えば、特許文献1参照)。
特開平5−67786号公報(図2)
ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、酸化亜鉛(ZnO)を用いることが考えられている。このような酸化亜鉛を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性酸化亜鉛からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にn型酸化亜鉛からなるオーミックコンタクト層形成用層を成膜し、オーミックコンタクト層形成用層および半導体薄膜形成用層を連続してパターニングして、デバイスエリアにオーミックコンタクト層および半導体薄膜を形成し、各オーミックコンタクト層の上面にソース・ドレイン電極をパターン形成することが考えられる。
しかしながら、上記製造方法では、酸化亜鉛が酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。
そこで、この発明は、加工精度を良くすることができる薄膜トランジスタの製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する、前記保護膜形成用膜をエッチングして保護膜を形成する、前記保護膜形成用膜をマスクとして前記半導体薄膜形成用膜をエッチングして平面形状が前記保護膜と実質的に同一な半導体薄膜を形成する、前記保護膜を覆うゲート絶縁膜を形成する、および前記ゲート絶縁膜上にゲート電極を形成する、工程を含むことを特徴とするものである。
この発明によれば、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜して前記保護膜形成用膜をエッチングして保護膜を形成し、この後、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングするので、保護膜下の半導体薄膜形成用膜を保護膜で保護することができ、加工精度を良くすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図2(A)は図1の一部の拡大透過平面図を示し、図2(B)は図2(A)のIIB −IIB 線に沿う断面図を示す。この液晶表示装置はガラス基板1を備えている。
まず、図1を参照して説明する。ガラス基板1の上面側には走査ライン2およびデータライン3がマトリクス状に設けられ、両ライン2、3で囲まれた領域内には画素電極4が薄膜トランジスタ5を介して走査ライン2およびデータライン3に接続されて設けられ、さらに格子状の補助容量電極6が走査ライン2およびデータライン3と平行して設けられている。ここで、図1を含む図面全体において,その平面構成を明確にする目的で、画素電極4の縁部に斜めの短い実線のハッチングが記入されている。
画素電極4の図1における左下角部は切り欠かれ、この切り欠かれた領域に薄膜トランジスタ5の主要部が配置されている。画素電極4の全周辺部は、その周囲に配置された格子状の補助容量電極6と重ね合わされている。格子状の補助容量電極6は、データライン3と重ね合わされた部分を含む第1の補助容量電極部6aと、走査ライン2と重ね合わされた部分を含む第2の補助容量電極部6bと、薄膜トランジスタ5の主要部と重ね合わされた部分を含む第3の補助容量電極部6cとからなっている。この場合、後で説明するが、補助容量電極6は走査ライン2と別の層上に設けられ、且つ、そのうちの特に第1の補助容量電極部6aは、厚さ方向において、すなわち、図1における紙面垂直方向において、データライン3と画素電極4との間にそれぞれ絶縁膜を介して設けられている。
そして、第1の補助容量電極部6aの幅はデータライン3の幅よりもある程度大きくなっている。これにより、第1の補助容量電極部6aは、データライン3と直交する方向の位置ずれがあっても、データライン3が画素電極4と直接対向しないように、データライン3を確実に覆うようになっている。また、第1の補助容量電極部6aはデータライン3の配置領域のほぼ全域に亘って配置されている。これにより、第1の補助容量電極部6aは、画素電極4に対し、データライン3と平行な方向の位置ずれがあっても、画素電極4の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。
第2の補助容量電極部6bの幅は走査ライン2の幅よりもある程度大きくなっている。これにより、第2の補助容量電極部6bは、走査ライン2と直交する方向の位置ずれがあっても、走査ライン2を確実に覆うようになっている。また、第2の補助容量電極部6bは走査ライン2の配置領域のほぼ全域に亘って配置されている。これにより、第2の補助容量電極部6bは、画素電極4に対し、走査ライン2と平行な方向の位置ずれがあっても、画素電極4の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。
次に、この液晶表示装置の具体的な構造について、図2(A)、(B)を参照して説明する。ガラス基板1の上面の各所定の箇所にはアルミニウム、クロム、ITOなどからなるソース電極11、ドレイン電極12および該ドレイン電極12に接続されたデータライン3が設けられている。ソース電極11の上面のドレイン電極12側にはn型酸化亜鉛からなる一方のオーミックコンタクト層13が設けられている。データライン3の一部を含むドレイン電極12の上面のソース電極11側にはn型酸化亜鉛からなる他方のオーミックコンタクト層14が設けられている。この場合、オーミックコンタクト層13、14の互いに対向する端面13a、14aはソース電極11およびドレイン電極12の互いに対向する端面11a、12aと同一形状となっている。なお,ここで,酸化亜鉛とは,ZnOのみならず,ZnOの他,Mg,Cd等を含むZnO系全体を意味するものである。
2つのオーミックコンタクト層13、14の上面全体およびその間のガラス基板1の上面には真性酸化亜鉛からなる半導体薄膜15が設けられている。半導体薄膜15の上面全体には窒化シリコンからなる保護膜16が設けられている。ここで、半導体薄膜15と保護膜16とは、図2(A)に図示される如く、平面形状が同一である。また、2つのオーミックコンタクト層13、14は、互いに対向する端面13a、14aを除く周端面が半導体薄膜15および保護膜16の周端面と同一形状となっている。そして、2つのオーミックコンタクト層13、14間の端面13aと14aの間隔がチャネル長Lとなっており、オーミックコンタクト層13、14のチャネル長Lに直交する方向の寸法がチャネル幅Wとなっている。
保護膜16、ソース電極11およびデータライン3を含むガラス基板1の上面には窒化シリコンからなる絶縁膜17が設けられている。絶縁膜17の上面の所定の箇所にはアルミニウム、クロム、ITOなどからなるゲート電極18および該ゲート電極18に接続された走査ライン2が設けられている。
ここで、ソース電極11、ドレイン電極12、オーミックコンタクト層13、14、半導体薄膜15、保護膜16、絶縁膜17およびゲート電極18により、トツプゲート構造の薄膜トランジスタ5が構成されている。この場合、薄膜トランジスタ5のゲート絶縁膜は、保護膜16および絶縁膜17によって形成されている。
ゲート電極18および走査ライン2を含む絶縁膜17の上面には窒化シリコンからなる上層絶縁膜19が設けられている。上層絶縁膜19の上面の所定の箇所にはアルミニウム、クロムなどの遮光性金属からなるほぼ格子状の補助容量電極6が設けられている。補助容量電極6を含む上層絶縁膜19の上面には窒化シリコンからなるオーバーコート膜20が設けられている。ソース電極11の所定の箇所に対応する部分におけるオーバーコート膜20、上層絶縁膜19および絶縁膜17にはコンタクトホール21が設けられている。オーバーコート膜20の上面の所定の箇所にはITOなどの透明導電材料からなる画素電極4がコンタクトホール21を介してソース電極11に接続されて設けられている。
次に、この液晶表示装置における薄膜トランジスタ5の部分の製造方法の一例について説明する。まず、図3(A)、(B)に示すように、ガラス基板1の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ITOなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極11、ドレイン電極12および該ドレイン電極12に接続されたデータライン3を形成する。
次に、ソース電極11、ドレイン電極12およびデータライン3を含むガラス基板1の上面に、対向ターゲット方式のスパッタリングにより、n型酸化亜鉛からなる第1のオーミックコンタクト層形成用層31を成膜する。この場合、インジウムおよび亜鉛をターゲットとして、若しくは、ガリウムおよび亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより形成することができる。また、インジウム−亜鉛酸化物(InZnO)やガリウム−亜鉛酸化物(GaZnO)をターゲットとして形成してもよい。
次に、第1のオーミックコンタクト層形成用層31の上面の各所定の箇所に、裏面露光(ガラス基板1の下面側からの露光)を含むフォトリソグラフィ法により、レジストパターン32a、32bを形成する。この場合、裏面露光であるため、一方のレジストパターン32aはソース電極11上に形成され、他方のレジストパターン32bはドレイン電極12およびデータライン3上に形成される。
次に、レジストパターン32a、32bをマスクとして、第1のオーミックコンタクト層形成用層31をエッチングすると、図4(A)、(B)に示すように、レジストパターン32a、32b下に第2のオーミックコンタクト層形成用層31a、31bが形成される。この場合、n型酸化亜鉛からなる第1のオーミックコンタクト層形成用層31のエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム(NaOH)30wt%未満水溶液、好ましくは2〜10wt%水溶液を用いる。エッチング液の温度は、5〜40℃、好ましくは室温(22〜23℃)とする。
そして、エッチング液として水酸化ナトリウム(NaOH)5wt%水溶液(温度は室温(22〜23℃))を用いたところ、エッチング速度は約80nm/分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度などのばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、100〜200nm/分程度が好ましいと言われている。エッチング速度が約80nm/分の水酸化ナトリウム(NaOH)5wt%水溶液は、一応、満足できる範囲と言える。
しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液などの速度が大きいものを使用する場合、0.05%程度と極めて低濃度にしなければならないが、このように低濃度のものを用いる場合、使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、30wt%未満水溶液、好ましくは2〜10wt%程度の水溶液を適用することができるので、このような面で極めて有効である。なお、ウエットエッチングによる第1のオーミックコンタクト層形成用層31のサイドエッチング量がオーミックコンタクト層13、14間の端面13aと14aの間隔、すなわち、チャネル長Lに影響を及ぼす場合には、ドライエッチングとしてもよい。
次に、レジストパターン32a、32bをレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。この場合、レジスト剥離液は、n型酸化亜鉛からなる第2のオーミックコンタクト層形成用層31a、31bをエッチングするが、その場合のサイドエッチング量はそれ程大きくなく、チャネル長Lに影響を及ぼすに影響を与える程ではない。また、レジスト剥離液により第2のオーミックコンタクト層形成用層31a、31bの上面がエッチングされるが、オーミックコンタクト層の膜減りは、薄膜トランジスタの特性に影響を与えることがないので、問題はない。なお、オーミックコンタクト層として、n型酸化亜鉛に代えてITOを用いることもできる。
次に、図5(A)、(B)に示すように、第2のオーミックコンタクト層形成用層31a、31bを含むガラス基板1の上面に、プラズマCVD法により、真性酸化亜鉛からなる半導体薄膜形成用膜15aおよび窒化シリコンからなる保護膜形成用膜16aを連続して成膜する。次に、保護膜形成用膜16aの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン33を形成する。
次に、レジストパターン33をマスクとして、保護膜形成用膜16aをエッチングすると、図6(A)、(B)に示すように、レジストパターン33下に保護膜16が形成される。この場合、レジストパターン33下以外の領域における半導体薄膜形成用膜15aの表面が露出される。そこで、窒化シリコンからなる保護膜形成用膜16aのエッチング方法としては、保護膜形成用膜16aのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜15aをなるべく侵さないようにするために、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、レジストパターン33をレジスト剥離液を用いて剥離する。この場合、保護膜16下以外の領域における半導体薄膜形成用膜15aの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、オーミックコンタクト層の場合と異なり、チャネル領域のサイドエッチングおよびチャネル領域の上面のエッチングは薄膜トランジスタの特性に大きな影響を与える。しかしながら、本発明においては、保護膜16下の半導体薄膜形成用膜15aは保護膜16によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いてもよい。
次に、保護膜16をマスクとして、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bを連続してエッチングすると、図7(A)、(B)に示すように、保護膜16下に半導体薄膜15が形成され、半導体薄膜15下の両側にオーミックコンタクト層13、14が形成される。
この場合、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bは真性酸化亜鉛およびn型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、2つのオーミックコンタクト層13、14間の間隔がチャネル長Lとなり、オーミックコンタクト層13、14のチャネル長Lに直交する方向の寸法がチャネル幅Wとなる。
なお、上記では、レジストパターン33を剥離した後、保護膜16をマスクとして、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bをエッチングする順序としているが、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bをエッチングした後、レジストパターン33を剥離するようにしてもよい。
次に、図8(A)、(B)に示すように、保護膜16、ソース電極11およびデータライン3を含むガラス基板1の上面に、プラズマCVD法により、窒化シリコンからなる絶縁膜17を成膜する。次に、絶縁膜17の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウム、ITOなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極18および該ゲート電極18に接続された走査ライン2を形成する。
次に、図9(A)、(B)に示すように、ゲート電極18および走査ライン2を含む絶縁膜17の上面に、プラズマCVD法により、窒化シリコンからなる上層絶縁膜19を成膜する。次に、上層絶縁膜19の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウムなどからなる遮光性金属膜をフォトリソグラフィ法によりパターニングすることにより、補助容量電極6を形成する。
次に、図2(A)、(B)に示すように、補助容量電極6を含む上層絶縁膜19の上面に、プラズマCVD法により、窒化シリコンからなるオーバーコート膜20を成膜する。次に、ソース電極15の所定の箇所に対応する部分におけるオーバーコート膜20、上層絶縁膜19および絶縁膜17に、フォトリソグラフィ法により、コンタクトホール21を連続して形成する。次に、オーバーコート膜20の上面の所定の箇所に、スパッタ法により成膜されたITOなどの透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極4をコンタクトホール21を介してソース電極11に接続させて形成する。かくして、図2(A)、(B)に示す液晶表示装置が得られる。
以上のように、上記製造方法では、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜して前記保護膜形成用膜をエッチングして保護膜を形成し、この後、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングするので、半導体薄膜形成用膜15aの上面に保護膜16を形成するためのレジストパターン33を剥離するとき、保護膜16下の半導体薄膜形成用膜15aを保護膜16で保護し、次いで保護膜16をマスクとして半導体薄膜形成用膜15aおよび第2のオーミックコトタクト層形成用層31a、31bを連続してエッチングすることにより、保護膜16下に半導体薄膜15を形成し、半導体薄膜15下の両側にオーミックコトタクト層13、14を形成し、そして半導体薄膜15の上面全体に保護膜16をそのまま残しているので、加工精度を良くすることができる。
また、上記製造方法により得られた薄膜トランジスタ5では、2つのオーミックコンタクト層13、14間の間隔がチャネル長Lとなり、オーミックコンタクト層13、14のチャネル長Lに直交する方向の寸法がチャネル幅Wとなるので、その寸法をボトムゲート構造でチャネルエッチ型の薄膜トランジスタの寸法と同等とすることができ、ひいては小型化することができる。
さらに、上記製造方法により得られた液晶表示装置では、画素電極4と走査ライン2およびデータライン3との間に走査ライン2およびデータライン3の幅よりも広い幅を有する第1、第2の補助容量電極部6a、6bを設けているので、この第1、第2の補助容量電極部6a、6bにより、画素電極4と走査ライン2およびデータライン3との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
なお、当初の工程において、ガラス基板1の上面にソース・ドレイン電極形成用膜および第1のオーミックコンタクト層形成用層31を連続して成膜し、第1のオーミックコンタクト層形成用層31の上面に例えば図3(A)、(B)に示すようなレジストパターン32a、32bを形成し、レジストパターン32a、32bをマスクとして第1のオーミックコンタクト層形成用層31およびソース・ドレイン電極形成用膜を連続してエッチングすることにより、例えば図4(A)、(B)に示すように、レジストパターン32a、32b下に第2のオーミックコンタクト層形成用層31a、31bを形成し、第2のオーミックコンタクト層形成用層31a、31b下にソース電極11およびドレイン電極12を形成するようにしてもよい。
(第2実施形態)
図10(A)はこの発明の第2実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図10(B)は図10(A)のXB −XB 線に沿う断面図を示す。この液晶表示装置において、図2(A)、(B)に示す液晶表示装置と異なる点は、ソース電極11の上面のドレイン電極12側の所定の箇所およびその近傍のガラス基板1の上面に一方のオーミックコンタクト層13を設け、データライン3の一部を含むドレイン電極12の上面のソース電極11側の所定の箇所およびその近傍のガラス基板1の上面に他方のオーミックコンタクト層14を設けた点である。すなわち、ソース電極11およびドレイン電極12の各上面にはそれぞれオーミックコンタクト層13、14がその互いに対向する端面13a、14aをソース電極11およびドレイン電極12の互いに対向する端面11a、12aから突出されて設けられている。
次に、この液晶表示装置における薄膜トランジスタ5の部分の製造方法の一例について説明する。まず、図11(A)、(B)に示すように、ガラス基板1の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ITOなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極11、ドレイン電極12および該ドレイン電極12に接続されたデータライン3を形成する。
次に、ソース電極11、ドレイン電極12およびデータライン3を含むガラス基板1の上面に、対向ターゲット方式のスパッリングにより、n型酸化亜鉛からなる第1のオーミックコンタクト層形成用層31を成膜する。次に、第1のオーミックコンタクト層形成用層31の上面の各所定の箇所に、フォトリソグラフィ法により、レジストパターン32a、32bを形成する。
この場合、一方のレジストパターン32aは、ソース電極11よりもある程度大きめで、ソース電極11を完全に覆うように形成する。他方のレジストパターン32bは、データライン3の一部を含むドレイン電極12よりもある程度大きめで、データライン3の一部を含むドレイン電極12を完全に覆うように形成する。
レジストパターン32a、32bをこのように形成するのは、図10(A)、(B)を参照して説明すると、例えば、ソース電極11の端面11aと一方のオーミックコンタクト層13の端面13aとの間隔がこれらの端面11a、13aの位置関係を所望の関係に保つためのマージンであり、加工精度にもよるが、一般的に、1〜4μm必要であるからである。
次に、レジストパターン32a、32bをマスクとして、第1のオーミックコンタクト層形成用層31をエッチングすると、図12(A)、(B)に示すように、レジストパターン21下に第2のオーミックコンタクト層形成用層31a、31bが形成される。この場合、第1のオーミックコンタクト層形成用層31はn型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウムを用いると、加工の制御性を良好とすることができる。
次に、レジストパターン32a、32bをレジスト剥離液を用いて剥離する。この場合、第2のオーミックコンタクト層形成用層31a、31bの表面が露出される。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いる。
次に、図13(A)、(B)に示すように、第2のオーミックコンタクト層形成用層31a、31bおよびデータライン3を含むガラス基板1の上面に、プラズマCVD法により、真性酸化亜鉛からなる半導体薄膜形成用膜15aおよび窒化シリコンからなる保護膜形成用膜16aを連続して成膜する。次に、保護膜形成用膜16aの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン33を形成する。
次に、レジストパターン33をマスクとして、保護膜形成用膜16aをエッチングすると、図14(A)、(B)に示すように、レジストパターン33下に保護膜16が形成される。この場合、レジストパターン33下以外の領域における半導体薄膜形成用膜15aの表面が露出される。したがって、窒化シリコンからなる保護膜16を形成するためのエッチング方法としては、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、レジストパターン33をレジスト剥離液を用いて剥離する。この場合、保護膜16下以外の領域における半導体薄膜形成用膜15aの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜16下の半導体薄膜形成用膜15aは保護膜16によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いてもよい。
次に、保護膜16をマスクとして、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bを連続してエッチングすると、図15(A)、(B)に示すように、保護膜16下に半導体薄膜15が形成され、半導体薄膜15下の両側にオーミックコンタクト層13、14が形成される。
この場合、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bは真性酸化亜鉛およびn型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、2つのオーミックコンタクト層13、14間の間隔がチャネル長Lとなり、オーミックコンタクト層13、14のチャネル長Lに直交する方向の寸法がチャネル幅Wとなる。以下、上記第1実施形態の場合と同様の工程を経ると、図10(A)、(B)に示す液晶表示装置が得られる。
(第3実施形態)
図16(A)はこの発明の第3実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図16(B)は図16(A)のXVIB −XVIB 線に沿う断面図を示す。この液晶表示装置において、図2(A)、(B)に示す液晶表示装置と異なる点は、上層絶縁膜16を設けずに、絶縁膜17の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極18、該ゲート電極18に接続された走査ライン2および補助容量電極6を設けた点である。
この場合、補助容量電極6は、データライン3の一部と重ね合わされた部分を含む第1の補助容量電極部6dと、走査ライン2の近傍に走査ライン2と平行に配置された第2の補助容量電極部6eと、画素電極4の所定の縁部に沿って配置された第3の補助容量電極部6fとからなっている。
この液晶表示装置の薄膜トランジスタ5の部分の製造方法では、絶縁膜17の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極18、該ゲート電極18に接続された走査ライン2および補助容量電極6を同時に形成することができるので、図2(A)、(B)に示す場合と比較して、上層絶縁膜を成膜する工程、補助容量電極形成用膜を成膜する工程、補助容量電極形成用のレジストパターンを形成する工程、レジストパターンをマスクとして補助容量電極形成用膜をエッチングして補助容量電極を形成する工程、レジストパターンを剥離する工程を省略することができ、工程数を低減することができる。
(その他の実施形態)
半導体薄膜形成用膜15aおよびオーミックコンタクト層形成用層31の成膜は、プラズマCVD法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法などであってもよい。また、オーミックコンタクト層13、14は、n型酸化亜鉛に限らず、p型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。
また、ガラス基板1とソース電極11およびドレイン電極12との間に下地絶縁膜を設けるようにしてもよい。例えば、下地絶縁膜をイオンバリア性材料によって形成した場合には、ガラス基板1からの不純物拡散を抑制することができ、またガラス基板1と酸化亜鉛膜との反応を抑制することができる。下地絶縁膜の材質として、格子定数や結晶構造が酸化亜鉛に近いものを選択した場合には、酸化亜鉛膜の結晶性を向上させることができる。
この発明の第1実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図。 (A)は図1の一部の拡大透過平面図、(B)はそのIIB −IIB 線に沿う断面図。 (A)は図2に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、(B)はそのIIIB −IIIB 線に沿う断面図。 (A)は図3に続く工程の透過平面図、(B)はそのIVB −IVB 線に沿う断面図。 (A)は図4に続く工程の透過平面図、(B)はそのVB −VB 線に沿う断面図。 (A)は図5に続く工程の透過平面図、(B)はそのVIB −VIB 線に沿う断面図。 (A)は図6に続く工程の透過平面図、(B)はそのVIIB −VIIB 線に沿う断面図。 (A)は図7に続く工程の透過平面図、(B)はそのVIIIB −VIIIB 線に沿う断面図。 (A)は図8に続く工程の透過平面図、(B)はそのIXB −IXB 線に沿う断面図。 (A)はこの発明の第2実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、(B)はそのXB −XB 線に沿う断面図。 (A)は図10に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、(B)はそのXIB −XIB 線に沿う断面図。 (A)は図11に続く工程の透過平面図、(B)はそのXIIB −XIIB 線に沿う断面図。 (A)は図12に続く工程の透過平面図、(B)はそのXIIIB −XIIIB 線に沿う断面図。 (A)は図13に続く工程の透過平面図、(B)はそのXIVB −XIVB 線に沿う断面図。 (A)は図14に続く工程の透過平面図、(B)はそのXVB −XVB 線に沿う断面図。 (A)はこの発明の第3実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、(B)はそのXVIB −XVIB 線に沿う断面図。
符号の説明
1 ガラス基板
2 走査ライン
3 データライン
4 画素電極
5 薄膜トランジスタ
6 補助容量電極
11 ソース電極
12 ドレイン電極
13、14 オーミックコンタクト層
15 半導体薄膜
16 保護膜
17 絶縁膜
18 ゲート電極
19 上層絶縁膜
20 オーバーコート膜
21 コンタクトホール

Claims (19)

  1. 酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する、前記保護膜形成用膜をエッチングして保護膜を形成する、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングして平面形状が前記保護膜と実質的に同一な半導体薄膜を形成する、前記保護膜を覆うゲート絶縁膜を形成する、および前記ゲート絶縁膜上にゲート電極を形成する、工程を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 請求項1に記載の発明において、前記保護膜形成用膜のエッチングは、反応性プラズマエッチングであることを特徴とする薄膜トランジスタの製造方法。
  3. 請求項2に記載の発明において、反応性プラズマエッチングは、六フッ化イオウを含む反応ガスを用いて行うことを特徴とする薄膜トランジスタの製造方法。
  4. 請求項1に記載の発明において、前記半導体薄膜形成用膜のエッチングは、水酸化ナトリウム水溶液を含むエッチング液により行うことを特徴とする薄膜トランジスタの製造方法。
  5. 請求項1に記載の発明において、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する前に、ソース電極およびドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
  6. 請求項5に記載の発明において、前記ソース電極および前記ドレイン電極上に酸化亜鉛を含む材料からなるオーミックコンタクト層形成用層を形成することを特徴とする薄膜トランジスタの製造方法。
  7. 請求項6に記載の発明において、オーミックコンタクト層形成用層を形成する工程は、前記ソース電極および前記ドレイン電極上にオーミックコンタクト層形成用層を成膜し、アルカリ水溶液を含むエッチング液により行うことを特徴とする薄膜トランジスタの製造方法。
  8. 請求項6に記載の発明において、平面形状が前記保護膜と実質的に同一な前記半導体薄膜を形成した後、前記保護膜をマスクとして前記オーミックコンタクト層形成用層をエッチングしてオーミックコンタクト層を形成することを特徴とする薄膜トランジスタの製造方法。
  9. 請求項8に記載の発明において、前記オーミックコンタクト層形成用層のエッチングは、水酸化ナトリウム水溶液を含むエッチング液により行うことを特徴とする薄膜トランジスタの製造方法。
  10. 請求項1に記載の発明において、前記ゲート電極上に上層絶縁膜を形成することを特徴とする薄膜トランジスタの製造方法。
  11. 請求項10に記載の発明において、前記上層絶縁膜上に補助容量電極を形成することを特徴とする薄膜トランジスタの製造方法。
  12. 請求項11に記載の発明において、前記補助容量電極は実質的に前記半導体薄膜の全体を覆うように形成することを特徴とする薄膜トランジスタの製造方法。
  13. 請求項12に記載の発明において、前記補助容量電極上にオーバーコート膜を形成することを特徴とする薄膜トランジスタの製造方法。
  14. 請求項13に記載の発明において、オーバーコート膜上に前記ソース電極に電気的に接続された画素電極を形成することを特徴とする薄膜トランジスタの製造方法。
  15. 請求項14に記載の発明において、前記画素電極の形成は、前記オーバーコート膜(、前記上層絶縁膜および前記ゲート絶縁膜を貫通して前記ソース電極の一部を露出するコンタクトホールを形成する工程を含むことを特徴とする薄膜トランジスタの製造方法。
  16. 請求項1に記載の発明において、前記ゲート絶縁膜上に前記ゲート電極と電気的に絶縁された補助容量電極を形成することを特徴とする薄膜トランジスタの製造方法。
  17. 請求項16に記載の発明において、前記ゲート絶縁膜上および前記ゲート電極上にオーバーコート膜を形成することを特徴とする薄膜トランジスタの製造方法。
  18. 請求項17に記載の発明において、前記オーバーコート膜上に前記ソース電極に接続された画素電極を形成することを特徴とする薄膜トランジスタの製造方法。
  19. 請求項18に記載の発明において、前記画素電極を形成する工程は、前記ゲート電極および前記オーバーコート膜を貫通して前記ソース電極の一部を露出する工程を含むことを特徴とする薄膜トランジスタの製造方法。
JP2006046072A 2006-02-23 2006-02-23 薄膜トランジスタの製造方法 Active JP4458048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006046072A JP4458048B2 (ja) 2006-02-23 2006-02-23 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006046072A JP4458048B2 (ja) 2006-02-23 2006-02-23 薄膜トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005170348A Division JP2006344849A (ja) 2005-06-10 2005-06-10 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2006344926A true JP2006344926A (ja) 2006-12-21
JP4458048B2 JP4458048B2 (ja) 2010-04-28

Family

ID=37641627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006046072A Active JP4458048B2 (ja) 2006-02-23 2006-02-23 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4458048B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130101433A (ko) * 2012-03-05 2013-09-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
JP2014241440A (ja) * 2008-08-08 2014-12-25 株式会社半導体エネルギー研究所 半導体装置
KR20150053078A (ko) * 2013-11-07 2015-05-15 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
US10615179B2 (en) 2010-02-05 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2021048418A (ja) * 2010-01-22 2021-03-25 株式会社半導体エネルギー研究所 トランジスタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252973A (ja) * 1986-04-25 1987-11-04 Nec Corp 順スタガ−ド型薄膜トランジスタ
JPH0451529A (ja) * 1990-06-20 1992-02-20 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH1041519A (ja) * 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JP2000195794A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 多結晶シリコン膜の作製方法
JP2001264740A (ja) * 2000-03-16 2001-09-26 Seiko Epson Corp 液晶装置とその製造方法および電子機器
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252973A (ja) * 1986-04-25 1987-11-04 Nec Corp 順スタガ−ド型薄膜トランジスタ
JPH0451529A (ja) * 1990-06-20 1992-02-20 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH1041519A (ja) * 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JP2000195794A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 多結晶シリコン膜の作製方法
JP2001264740A (ja) * 2000-03-16 2001-09-26 Seiko Epson Corp 液晶装置とその製造方法および電子機器
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241440A (ja) * 2008-08-08 2014-12-25 株式会社半導体エネルギー研究所 半導体装置
JP7170025B2 (ja) 2010-01-22 2022-11-11 株式会社半導体エネルギー研究所 トランジスタ
JP2021048418A (ja) * 2010-01-22 2021-03-25 株式会社半導体エネルギー研究所 トランジスタ
US10615179B2 (en) 2010-02-05 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11101295B2 (en) 2010-02-05 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11469255B2 (en) 2010-02-05 2022-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11749686B2 (en) 2010-02-05 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20130101433A (ko) * 2012-03-05 2013-09-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
US8759823B2 (en) 2012-03-05 2014-06-24 Lg Display Co., Ltd. Array substrate and method of fabricating the same
JP2013187536A (ja) * 2012-03-05 2013-09-19 Lg Display Co Ltd アレイ基板及びその製造方法
KR20150053078A (ko) * 2013-11-07 2015-05-15 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
KR102169861B1 (ko) * 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법

Also Published As

Publication number Publication date
JP4458048B2 (ja) 2010-04-28

Similar Documents

Publication Publication Date Title
JP2006344849A (ja) 薄膜トランジスタ
JP5333160B2 (ja) 薄膜トランジスタおよびその製造方法
US7385224B2 (en) Thin film transistor having an etching protection film and manufacturing method thereof
KR101876819B1 (ko) 박막트랜지스터 기판 및 그의 제조방법
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
WO2019114834A1 (zh) 阵列基板及其制造方法和显示装置
JP2006269469A (ja) 薄膜トランジスタおよびその製造方法
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
JP5413549B2 (ja) 薄膜トランジスタパネルおよびその製造方法
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
JP5332091B2 (ja) 薄膜トランジスタの製造方法
JP4569295B2 (ja) 薄膜トランジスタおよびその製造方法
JP4458048B2 (ja) 薄膜トランジスタの製造方法
KR20230074461A (ko) 박막 트랜지스터 및 표시 장치
CN115312546A (zh) 阵列基板及其制备方法、显示面板
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080005767A (ko) 박막트랜지스터 기판 및 그 제조방법
JP2008028141A (ja) 半導体装置の製造方法
CN113745156A (zh) 显示面板及其制备方法
CN111045266A (zh) 阵列基板及其制作方法
KR20090123513A (ko) 반도체 소자 및 그 제조방법
KR20070046389A (ko) 반도체 소자의 배선 및 그 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Ref document number: 4458048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250